KR970066863A - 정보처리장치와 방법 및 스케줄링 디바이스 - Google Patents

정보처리장치와 방법 및 스케줄링 디바이스 Download PDF

Info

Publication number
KR970066863A
KR970066863A KR1019970010270A KR19970010270A KR970066863A KR 970066863 A KR970066863 A KR 970066863A KR 1019970010270 A KR1019970010270 A KR 1019970010270A KR 19970010270 A KR19970010270 A KR 19970010270A KR 970066863 A KR970066863 A KR 970066863A
Authority
KR
South Korea
Prior art keywords
instruction
data
register
command
executing
Prior art date
Application number
KR1019970010270A
Other languages
English (en)
Other versions
KR100282107B1 (ko
Inventor
토우루 카기아게
마사토 스즈키
Original Assignee
모리시따 요오이찌
마쓰시타 덴키산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시따 요오이찌, 마쓰시타 덴키산교 가부시키가이샤 filed Critical 모리시따 요오이찌
Publication of KR970066863A publication Critical patent/KR970066863A/ko
Application granted granted Critical
Publication of KR100282107B1 publication Critical patent/KR100282107B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824Operand accessing
    • G06F9/383Operand prefetching
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G06F9/3875Pipelining a single stage, e.g. superpipelining

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)
  • Multi Processors (AREA)

Abstract

본 발명에 따라, 다수의 명령을 저장하는 명령 저장 수단과 그 명령 저장수단으로부터 명령들을 가져오는 중앙처리장치를 포함함으로써 명령을 실행할 수 있는 정보처리장치가 제공된다. 이 중앙처리장치는 동작에 필요한 제1 데이터를 정하기 위한 제1 명령과 동작에 의해서 얻어진 제2 데이터를 가져오기 위한 제2 명령을 각각 실행함으로써 중앙처리장치의 2 이상의 머신 주기를 필요로 하는 동작을 실행하는 처리를 실행한다. 그 머신 주기는 중앙처리장치에 의한 명령을 실행하기 위한 시간 단위이다. 그 중앙처리장치는 제1 명령을 실행한 후, 제2 명령을 실행하기 전에 제2 데이터를 필요로 하지 않는 제3 명령을 적어도 하나 실행한다.

Description

정보처리장치와 방법 및 스케줄링 디바이스
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일 실시예에 따른 정보처리장치를 개략적으로 보여주는 블록도.

Claims (22)

  1. 다수의 명령들을 저장하는 명령저장수단과 그 명령저장수단으로부터 명령들을 가져와서 그 명령을 실행할 수 있도록 하는 중앙처리장치를 포함하는 정보처리장치에 있어서, 상기 중앙처리장치는 동작에 필요한 제1 데이터를 정하는 제1 명령과 상기 동작에 의해서 얻어진 제2 데이터를 가져오기 위한 제2 명령을 각각 실행함으로써 중앙처리장치의 적어도 2 머신 주기-상기 머신 주기는 중앙처리장치에 의해 명령을 실행하기 위한 시간단위이다-을 필요로 하는 동작수행처리를 실행하고, 상기 중앙처리장치는 상기 제1 명령을 실행한 후, 상기 제2 명령을 실행하기 전에 상기 제2 데이터를 필요로 하지 않는 제3 명령을 적어도 하나 실행하는 것을 특징으로 하는 정보처리장치.
  2. 제1항에 있어서, 상기 정보처리장치는 기억장치를 더 포함하고, 상기 동작은 기억장치에 저장된 정보의 판독 동작을 포함하고, 상기 제1 데이터는 기억장치에서 판독될 정보의 판독 어드레스이고, 상기 판독 어드레스는 제1명령에 의해서 명시된 메모리 영역에 놓여지는 것을 특징으로 하는 정보처리장치.
  3. 제2항에 있어서, 상기 제1 명령은, 상기 메모리 영역에 놓여진 상기 판독 어드레스에 기초해서 판독 동작을 시작하기 위한 명령을 포함하는 것을 특징으로 하는 정보처리장치.
  4. 제1항에 있어서, 상기 동작은 수치 연산을 포함하고, 상기 제1데이터는 수치 연산을 위한 연산 데이터이고, 상기 연산 데이터는 제1 명령에 의해서 명시된 메모리 영역에 놓여지는 것을 특징으로 하는 정보처리장치.
  5. 제4항에 있어서, 상기 제1 명령은 메모리 영역에 놓여진 상기 연산 데이터에 기초해서 수치연산을 시작하기 위한 명령을 포함하는 것을 특징으로 하는 정보처리장치.
  6. 제1항에 있어서, 상기 정보처리장치는, 데이터를 저장(holding)하기 위한 제1 및 제2 레지스터와, 그 제1 및 제2 레지스터를 제어하는 제어회로를 더 포함하며, 상기 제어회로는 상기 제1 명령에 기초해서 상기 제1 레지스터에 상기 제1 데이터를 기입하고, 상기 제1 레지스터에 기입된 상기 제1 데이터에 기초해서 동작을 수행하고, 상기 동작에 의해서 얻은 상기 제2 데이터를 상기 제2 레지스터에 기입하고, 상기 제2 명령에 기초해서 상기 제2 레지스터에 저장된 상기 제2 데이터를 상기 중아처리장치에 보내는 것을 특징으로 하는 정보처리장치.
  7. 제6항에 있어서, 상기 정보처리장치는 기억장치를 더 포함하고, 상기 제어회로는 상기 기억장치에 대한 액세스를 제어하고, 상기 동작은 상기 기억장치에 저장된 정보의 판독동작을 포함하고, 상기 제1 데이터는 판독될 상기 정보의 기억장치내의 판독 어드레스이고, 상기 제2 데이터는 상기 기억장치로부터 판독된 정보인 것을 특징으로 하는 정보처리장치.
  8. 제7항에 있어서, 상기 제1 명령은 상기 제1 레지스터에 정해진 상기 판독 어드레스에 기초해서 상기 판독 동작을 시작하기 위한 명령을 포함하는 것을 특징으로 하는 정보처리장치.
  9. 제7항에 있어서, 상기 중앙처리장치는 상기 명령 저장 수단에서 상기 제1명령을 가져오고, 판독될 기억장치내에 존재하는 정보의 판독 어드레스를 출력하고, 그 어드레스가 출력된 후, 상기 기억장치로부터 판독된 정보를 필요로하지 않는 제3 명령을 적어도 하나 실행하고, 적어도 하나의 제3 명령이 실행된 후에, 명령 저장수단으로부터 상기 제2 명령을 가져와서 상기 제2 명령을 실행하고, 상기 제1 레지스터는 제어회로의 제어하에 상기 중앙처리장치로부터 출력된 판독 어드레스를 받아서 저장하고, 상기 기억장치는 상기 제1 레지스터에 저장된 판독 어드레스를 받아서, 상기 제3 명령중 적어도 하나가 실행되는 동안 상기 제어 회로의 제어하에 수신된 판독 어드레스에 기초해서 정보를 출력하고, 상기 제2 레지스터는 상기 제어회로의 제어하에 상기 기억장치로부터 출력된 정보를 받아서 저장하고, 상기 제어회로는 상기 중앙처리장치에 의해서 실행된 상기 제2 명령에 의해서 상기 제2 레지스터에 저장된 정보를 전달하는 것을 특징으로 하는 정보처리장치.
  10. 제9항에 있어서, 상기 정보처리장치는 그 중앙처리장치로부터 출력되는 어드레스의 적어도 일부를 디코드하기 위한 어드레스 디코더를 더 포함하고, 제1 어드레스 영역은 상기 제1 레지스터에 할당되고, 제2 어드레스 영역은 상기 제2 레지스터에 할당되고, 상기 제1 명령은 상기 제1 어드레스 영역에 판독 어드레스를 기입하기 위한 기입 명령이고, 상기 제2 명령은 상기 제2 어드레스 영역에 저장된 정보를 판독하기 위한 판독 명령이고, 상기 중앙처리장치는 상기 제1 명령에 기초해서 판독 어드레스에 기입될 어드레스를 출력하고, 그리고 상기 제2 명령에 기초해서 판독될 정보를 저장하는 어드레스를 출력하며, 상기 제어 회로는 상기 어드레스 디코더에 의해서 디코드된 어드레스가 제1 명령의 실행중 제1 명령 어드레스 영역의 어드레스와 동일한지를 검출하므로써 제1 레지스터에 기입동작이 실행되었음을 확인하고, 상기 제어회로는 상기 어드레스 디코더에 의해서 디코드된 어드레스가 제2 명령의 실행중 제2 명령 어드레스 영역의 어드레스와 동일한지를 검출하므로써 제2 레지스터에 기입동작이 실행되었음을 확인하는 것을 특징으로 하는 정보처리장치.
  11. 제6항에 있어서, 상기 동작은 수치 연산을 포함하고, 상기 제1 데이터는 수치 연산을 위한 연산 데이터이고, 상기 제2 데이터는 수치 연산에 의해서 상기 연산 데이터를 처리하여 얻은 수학 연산 결과 데이터인 것을 특징으로 하는 정보처리장치.
  12. 제11항에 있어서, 상기 제1 명령은 상기 제1 레지스터에 정해진 상기 연산 데이터에 기초해서 상기 수치 연산을 시작하기 위한 명령을 포함하는 것을 특징으로 하는 정보처리장치.
  13. 제6항에 있어서, 상기 제2 레지스터에 기입하는 동작이 완료되기 전에 상기 제어회로가 상기 제2 명령의 실행을 검출하는 경우에, 상기 제어 회로는 상기 제2명령의 실행을 중지하도록 상기 중앙처리장치에 요청하며, 상기 기입 동작이 완료되면, 상기 제어 회로는 중지를 해제하고, 상기 제2 레지스터에 기입된 상기 제2 데이터를 상기 중앙처리장치에 전달하는 것을 특징으로 하는 정보처리장치.
  14. 제6항에 있어서, 상기 중앙처리장치는 동작 특성에 의해서 결정된 지정된 수의 제3 명령을 실행하고, 따라서 상기 제2 데이터를 상기 제2 레지스터에 기입하는 동작이 완료되기 전에 상기 제2 명령이 실행되지 못하도록 하는 것을 특징으로 하는 정보처리장치.
  15. 제6항에 있어서, 상기 정보처리장치는 상태 레지스터(state register)를 더포함하고, 상기 제어회로는 상기 제1 레지스터에 상기 제1 데이터를 기입하기 위한 제1 상태로 상기 상태레지스터를 설정하고, 그리고 상기 제2 레지스터에 상기 제2 데이터를 기입하기 위한 제2 상태로 상기 상태레지스터를 설정하고, 상기 중앙처리장치는 상기 상태 레지스터가 상기 제2 명령을 실행하기 전에 제2 상태에 있음을 확인하기 위한 명령을 실행하는 것을 특징으로 하는 정보처리장치.
  16. 제6항에 있어서, 상기 제어회로는 상기 제2 레지스터에 기입한 동작이 완료되기 전에 상기 제2 명령의 실행을 검출하는 경우, 상기 제어회로는 서브루틴 프로그램을 수행하도록 상기 중앙처리장치에게 요청하는 것을 특징으로 하는 정보처리장치.
  17. 제16항에 있어서, 상기 서브루틴 프로그램은 인터럽트 프로그램이고, 상기 제2 명령은 인터럽트 프로그램에서 재실행되는 것을 특징으로 하는 정보처리장치.
  18. 어셈블리 언어 또는 상위레벨 언어 중의 하나로 기입된 다수의 명령을 포함하는 제1 프로그램을 기계언어로 기재된 제2 프로그램으로 번역하고, 제1 프로그램을 제2 프로그램으로 번역하는 동안 다수의 제1 프로그램의 순서를 정리기 위한 스케줄링 디바이스에 있어서, 상기 스케줄링 디바이스는, 다수의 명령어들의 각각에 의해서 수행된 처리를 완료하기 위해 필요한 처리시간을 결정하고, 그리고 장기간 처리로서 적어도 2 머신 상기클-상기 머신 주기는 프로그램을 실행하는 상기 중앙처리장치에 의해 명령을 실행하기 위해 필요한 시간 단위이다-을 필요로 하는 처리를 검출하기 위한 제1 검출기와; 상기 장시간 처리에 의해서 얻은 처리 결과에 의존하지 않고 상기 중앙처리장치에 의해서 실행될 수 있는 적어도 하나의 후속 명령을 상기 프로그램이 포함하고 있는 지의 여부를 검출하기 위한 제2 검출기; 및 상기 제1 검출기와 상기 제2 검출기의 상기 검출 결과에 기초해서 다수의 명령의 처리순서를 정하기 위한 처리순서 결정수단(order arrangement means)-상기 처리 수단서 결정수단은, 상기 제1 검출기가 장시간 처리를 검출하고, 상기 제2 검출기가 적어도 하나의 후속 명령을 검출하는 경우, 상기 장시간 처리에서 수행된 동작에 필요한 제1 데이터를 정하기 위한 제1 명령과, 상기 동작에 기초해서 얻은 제2 데이터를 가져오라는 제2 명령을 분리하고, 제1 명령 후, 상기 제2 명령이 수핼되기 전에 상기 제2 검출기에 의해서 검출된 적어도 하나의 명령을 제3 명령으로서 삽입한다-을 포함하는 것을 특징으로 하는 스케줄링 디바이스.
  19. 다수의 명령을 저장하는 명령 저장 수단과, 이 명령 저장 수단으로부터 명령을 가져와서 명령을 실행하는 중앙처리장치를 이용하는 정보처리방법에 있어서, 적어도 2 머신 상기클을 필요로 하는 처리가 수행될 때,- 상기 머신 주기는 프로그램을 실행하는 중앙처리장치에 의해 명령을 실행하기 위한 시간 단위이며, - 상기 처리는 제1 데이터에 의한 동작과, 이 동작에 의해 얻은 제2 데이터에 의한 동작을 포함한다-상기 동작에 필요한 제1 데이터를 정하기 위한 제1 명령을 실행하는 단계와; 상기 제1 명령을 실행한 후에 제2 데이터를 필요로 하지 않는 제3 명령을 적어도 하나 실행하는 단계; 및 상기 동작에 의해서 얻은 상기 제2 데이터를 가져오기 위한 제2 명령을 실행하는 단계를 포함하는 것을 특징으로 하는 정보처리방법.
  20. 다수의 명령을 저장하는 명령 저장 수단과, 명령 저장 수단으로부터 명령을 가져와서 명령을 실행하는 중앙처리장치, 및 데이터를 저장하기 위한 제1 및 제2 레지스터를 이용하는 정보처리방법에 있어서, 적어도 2 머신 상기클을 필요로 하는 처리가 수행될 때, - 상기 머신 주기는 프로그램을 실행하는 중앙처리장치에 의해 명령을 실행하기 위한 시간 단위이며, -상기 처리는 제1 데이터에 의한 동작과, 이 동작에 의해 얻은 제2 데이터에 의한 동작을 포함한다- 상기 동작에 필요한 제1 데이터를 정하기 위한 제1 명령을 실행하는 단계와; 상기 제1 명령에 기초해서 상기 제1 레지스터에 제1 데이터를 기입하는 단계와; 상기 제1 명령을 실행한 후에, 제2 데이터를 필요로하지 않는 제3 명령을 적어도 하나 실행하는 단계와; 적어도 하나의 상기 제3 명령이 실행되는 동안, 상기 제1 레지스터에 기입된 상기 제1 데이터에 기초해서 동작을 수행하고, 이 동작에 의해서 얻을 제2 데이터를 제2 레지스터에 기입하는 단계와; 상기 동작에 의해서 얻은 상기 제2 데이터를 가져오기 위해 제2 명령을 실행하는 단계; 및 상기 제2 명령에 기초해서 상기 제2 레지스터에 저장된 상기 제2 데이터를 보내는 단계를 포함하는 것을 특징으로 하는 정보처리방법.
  21. 제20항에 있어서, 상기 정보처리방법은, 상기 제2 레지스터에 제2 데이터를 기입하는 동작이 완료되기 전에 상기 제2 명령을 가져오는 경우에, 상기 제2 명령의 실행을 중지하도록 상기 중앙처리장치에게 요청하는 단계; 및 상기 제2 레지스터에 상기 제2 데이터를 기입하는 동작이 완료되면, 상기 중지를 해제하고 상기 제2 레지스터에 기입된 상기 제2 데이터를 상기 중앙처리장치에 전달하는 단계를 더 포함하는 것을 특징으로 하는 정보처리방법.
  22. 제20항에 있어서, 상기 적어도 하나의 제3 명령을 실행하는 단계는 상기 동작의 특성에 의해 결정된 다수의 제3 명령을 실행하므로써 상기 제2 데이터를 상기 제2 레지스터에 기입하는 동작이 완료되기 전에 상기 제2 명령이 실행되지 못하도록 하는 단계를 포함하는 것을 특징으로 하는 정보처리방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970010270A 1996-03-22 1997-03-22 정보처리장치와 방법 및 스케줄링 디바이스 KR100282107B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6596596 1996-03-22
JP96-065965 1996-03-22

Publications (2)

Publication Number Publication Date
KR970066863A true KR970066863A (ko) 1997-10-13
KR100282107B1 KR100282107B1 (ko) 2001-02-15

Family

ID=13302224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970010270A KR100282107B1 (ko) 1996-03-22 1997-03-22 정보처리장치와 방법 및 스케줄링 디바이스

Country Status (5)

Country Link
US (1) US5968166A (ko)
EP (1) EP0797143B1 (ko)
KR (1) KR100282107B1 (ko)
CN (1) CN1109978C (ko)
DE (1) DE69730257T2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3070735B2 (ja) 1997-07-23 2000-07-31 株式会社日立製作所 摩擦攪拌接合方法
US6370638B1 (en) * 1997-11-21 2002-04-09 Matsushita Electric Industrial Co., Ltd. Apparatus and method of computer program control in computer systems using pipeline processing
JP2000181796A (ja) * 1998-12-14 2000-06-30 Nec Corp 情報処理装置
DE60139253D1 (de) * 2000-05-22 2009-08-27 Panasonic Corp Chipkarte
KR20040008714A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 마이크로 제어 시스템에 있어서 메모리 정보를 읽는 장치
US7873430B1 (en) 2006-06-14 2011-01-18 Rockwell Automation Technologies, Inc. System that can schedule operations that are performed on industrial control devices
CN103513957B (zh) * 2012-06-27 2017-07-11 上海芯豪微电子有限公司 高性能缓存方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0754461B2 (ja) * 1985-02-08 1995-06-07 株式会社日立製作所 情報処理装置
US4891753A (en) * 1986-11-26 1990-01-02 Intel Corporation Register scorboarding on a microprocessor chip
IL95996A0 (en) * 1990-10-15 1991-07-18 Ibm Israel Global instruction scheduler for a computer
JP2614358B2 (ja) * 1990-10-19 1997-05-28 富士通株式会社 ブロックリードアドレス生成システム
US5367648A (en) * 1991-02-20 1994-11-22 International Business Machines Corporation General purpose memory access scheme using register-indirect mode
IL98248A0 (en) * 1991-05-23 1992-06-21 Ibm Israel Instruction scheduler for a computer
US5428761A (en) * 1992-03-12 1995-06-27 Digital Equipment Corporation System for achieving atomic non-sequential multi-word operations in shared memory
EP0663083B1 (en) * 1992-09-29 2000-12-20 Seiko Epson Corporation System and method for handling load and/or store operations in a superscalar microprocessor
US5748937A (en) * 1993-08-26 1998-05-05 Intel Corporation Computer system that maintains processor ordering consistency by snooping an external bus for conflicts during out of order execution of memory access instructions
US5584009A (en) * 1993-10-18 1996-12-10 Cyrix Corporation System and method of retiring store data from a write buffer
US5666507A (en) * 1993-12-29 1997-09-09 Unisys Corporation Pipelined microinstruction apparatus and methods with branch prediction and speculative state changing
US5537560A (en) * 1994-03-01 1996-07-16 Intel Corporation Method and apparatus for conditionally generating a microinstruction that selects one of two values based upon control states of a microprocessor
US5555432A (en) * 1994-08-19 1996-09-10 Intel Corporation Circuit and method for scheduling instructions by predicting future availability of resources required for execution
US5751985A (en) * 1995-02-14 1998-05-12 Hal Computer Systems, Inc. Processor structure and method for tracking instruction status to maintain precise state
US5664193A (en) * 1995-11-17 1997-09-02 Sun Microsystems, Inc. Method and apparatus for automatic selection of the load latency to be used in modulo scheduling in an optimizing compiler

Also Published As

Publication number Publication date
CN1165345A (zh) 1997-11-19
US5968166A (en) 1999-10-19
EP0797143A2 (en) 1997-09-24
DE69730257T2 (de) 2005-09-01
EP0797143A3 (en) 1999-11-17
CN1109978C (zh) 2003-05-28
EP0797143B1 (en) 2004-08-18
DE69730257D1 (de) 2004-09-23
KR100282107B1 (ko) 2001-02-15

Similar Documents

Publication Publication Date Title
EP0166431B1 (en) An information processing apparatus having an instruction prefetch circuit
JPH0682320B2 (ja) データ処理装置
KR970066863A (ko) 정보처리장치와 방법 및 스케줄링 디바이스
US5274776A (en) Information processing system having mode signal holding means and selecting operand access mode based on mode signal indicating type of currently executed instruction
NO834728L (no) Lagerprogrammerbar styring
US5287483A (en) Prefetched operand storing system for an information processor
JP2812630B2 (ja) バッファ記憶装置のテスト方法およびテスト装置
KR890002777A (ko) 액세스 및 오류논리신호를 이용하는 주기억장치보호를 위한 장치 및 그 방법
KR970012141A (ko) 파이프라인 처리를 수행하는 데이터 처리 장치
CA1233271A (en) Cache disable for a data processor
KR880011669A (ko) 데이터 처리 방법과 장치
KR960011685A (ko) 인터럽트 요구를 처리하기 위한 데이타 처리장치 및 방법
KR950001057B1 (ko) 마이크로 프로세서(micro processor)
JPS6125168B2 (ko)
JPS5819094B2 (ja) 優先ベクトル割込み装置
JP2632859B2 (ja) メモリアクセス制御回路
JP2665173B2 (ja) プロセッサトラップ回路
KR930010775A (ko) 화상 처리 장치
KR910006841A (ko) 마이크로프로그램 제어를 기초로한 데이타 처리장치
KR920005232B1 (ko) 정보처리장치
JP3057732B2 (ja) 情報処理装置
JP2927751B2 (ja) 情報処理装置及び情報処理方法及びスケジューリング装置
JPH02242445A (ja) 情報処理装置のデバッグ機構
JPH0512061A (ja) アドレストレース記憶装置
JPS60103450A (ja) マイクロプログラム制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101122

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee