JPS60103450A - マイクロプログラム制御方式 - Google Patents
マイクロプログラム制御方式Info
- Publication number
- JPS60103450A JPS60103450A JP21121083A JP21121083A JPS60103450A JP S60103450 A JPS60103450 A JP S60103450A JP 21121083 A JP21121083 A JP 21121083A JP 21121083 A JP21121083 A JP 21121083A JP S60103450 A JPS60103450 A JP S60103450A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- nop
- microinstruction
- register
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
＋１１１ 発明の技術分野
本発明は、マイクロプログラムで制御されるデータ処理
装置において、制御メモリをアクセスすることなく、マ
イクロプログラムの任意の個所に無操作マイクロ命令を
挿入することを可能とするマイクロプログラム制御方式
に関する。
装置において、制御メモリをアクセスすることなく、マ
イクロプログラムの任意の個所に無操作マイクロ命令を
挿入することを可能とするマイクロプログラム制御方式
に関する。
（ｂｌ 技術の背景
マイクロプログラムで制御されるデータ処理装置におい
ては、該データ処理装置内部のレジスタ間、或いはデー
タ処理装置間、又はデータ処理装置内のレジスタとメモ
リ間において信号の授受を行う場合、該信号の授受に必
要なタイミング調整を行うのに、無操作マイクロ命令（
以下ＮＯＰ命令という）が良く使用される。
ては、該データ処理装置内部のレジスタ間、或いはデー
タ処理装置間、又はデータ処理装置内のレジスタとメモ
リ間において信号の授受を行う場合、該信号の授受に必
要なタイミング調整を行うのに、無操作マイクロ命令（
以下ＮＯＰ命令という）が良く使用される。
然しながら、ｖｉＮＯＰ命令も制御メモリ （以下ＣＳ
という）の１語を占める為、ＣＳの使用効率を悪くする
問題があった。
という）の１語を占める為、ＣＳの使用効率を悪くする
問題があった。
本発明は、上記ＣＳの容量を増加させることなく、上記
タイミング調整の為のＮＯＰ命令をＣＳデータレジスタ
に挿入して実行させる方法に関連している。
タイミング調整の為のＮＯＰ命令をＣＳデータレジスタ
に挿入して実行させる方法に関連している。
Ｔｅｌ 従来技術と問題点
マイクロプログラム制御のデータ処理装置において、前
述のタイミング調整の為に、ＮＯＰ命令が必要となった
時、従来方式においては、マイクロプログラムの必要な
個所にＮＯＰ命令を挿入して、制御メモリに格納してい
た。
述のタイミング調整の為に、ＮＯＰ命令が必要となった
時、従来方式においては、マイクロプログラムの必要な
個所にＮＯＰ命令を挿入して、制御メモリに格納してい
た。
従って、該ＮＯＰ命令の為に１語が必要となり、ＣＳの
使用効率が悪くなる問題があった。
使用効率が悪くなる問題があった。
又、試験、調整時等において、マイクロプログラムのあ
る個所にＮＯＰ命令が必要となった時、例７Ｌ ハＭマ
イクロ命令を特定のアドレスにマイクロ分岐をするマイ
クロ命令に変更し、その分岐先に該変更したマイクロ命
令と、上記Ｎ叶命令を置き、その次のマイクロ命令で、
該分岐命令の次のアドレスに戻るようなマイクロ命令の
追加が必要であり、試験、調整時等の効率を悪くする問
題があった。
る個所にＮＯＰ命令が必要となった時、例７Ｌ ハＭマ
イクロ命令を特定のアドレスにマイクロ分岐をするマイ
クロ命令に変更し、その分岐先に該変更したマイクロ命
令と、上記Ｎ叶命令を置き、その次のマイクロ命令で、
該分岐命令の次のアドレスに戻るようなマイクロ命令の
追加が必要であり、試験、調整時等の効率を悪くする問
題があった。
＋ｄ＋ 発明の目的
本発明は上記従来の欠点に鑑み、タイミング調整の為の
ＮＯＰ命令を、必要な時点で制御メモリのデータレジス
タに挿入するようにして、Ｃ５の容量を増加させること
なく、マイクロプログラムの任意のステップにおいて、
Ｎ０ＩＩ命令が実行できる方法を提供することを目的と
するものである。
ＮＯＰ命令を、必要な時点で制御メモリのデータレジス
タに挿入するようにして、Ｃ５の容量を増加させること
なく、マイクロプログラムの任意のステップにおいて、
Ｎ０ＩＩ命令が実行できる方法を提供することを目的と
するものである。
＋６１ 発明の構成
そしてこの目的は、本発明によれば、マイクロプログラ
ムを記憶しておく制御メモリと、実行すべきマイクロプ
ログラムのアドレスを保持する為のアドレスレジスタと
、実行ず良きマイクロ命令を保持する為のマイクロ命令
レジスタとを有し、マシンサイクル毎に上記マイクロ命
令を実行するように制御されるマイクロプログラム制御
のデータ処理装置において、上記マイクロ命令に、該マ
イクロ命令の次のマイクロステップを無操作マイクロ命
令に指定する特定のフィールドを設り、該フィールドが
、次のマイクロステップに、上記無操作マイクロ命令を
挿入することを指定している時、該マイクロ命令が実行
されたマシンサイクルにおいて、上記制御メモリアドレ
スレジスタの更新ゲートを閉塞して、該レジスタの内容
を保持した侭、次のマシンサイクルにおいて、上記マイ
クロ命令レジスタに、無操作命令をセットして、該無操
作マイクロ命令を実行する方法を提供することによって
達成され、制御メモリの容量を増加させることなく、マ
イクロプログラムの任意のステップにおいて、タイミン
グ調整の為の無操作マイクロ命令を挿入し、実行させる
ことができる利点がある。
ムを記憶しておく制御メモリと、実行すべきマイクロプ
ログラムのアドレスを保持する為のアドレスレジスタと
、実行ず良きマイクロ命令を保持する為のマイクロ命令
レジスタとを有し、マシンサイクル毎に上記マイクロ命
令を実行するように制御されるマイクロプログラム制御
のデータ処理装置において、上記マイクロ命令に、該マ
イクロ命令の次のマイクロステップを無操作マイクロ命
令に指定する特定のフィールドを設り、該フィールドが
、次のマイクロステップに、上記無操作マイクロ命令を
挿入することを指定している時、該マイクロ命令が実行
されたマシンサイクルにおいて、上記制御メモリアドレ
スレジスタの更新ゲートを閉塞して、該レジスタの内容
を保持した侭、次のマシンサイクルにおいて、上記マイ
クロ命令レジスタに、無操作命令をセットして、該無操
作マイクロ命令を実行する方法を提供することによって
達成され、制御メモリの容量を増加させることなく、マ
イクロプログラムの任意のステップにおいて、タイミン
グ調整の為の無操作マイクロ命令を挿入し、実行させる
ことができる利点がある。
（ｆｌ 発明の実施例
以下本発明の実施例を図面によって詳述する。
第１図は本発明の一実施例をブロック図で示した図であ
り、第２図は本発明を実施した場合のＮ０ＩＩ命令の挿
入動作をタイムチャートで示した図である。
り、第２図は本発明を実施した場合のＮ０ＩＩ命令の挿
入動作をタイムチャートで示した図である。
ｆｆ１１図において、１は制御メモリアドレスレジスタ
（以下Ｃ５ＡＲという）、２は制御メモリ （以下Ｃ３
という）、２１はセレクト回路、３は制御メモリデータ
レジスタ（以下Ｃ３ＤＲという）、３工は本発明を実施
するのに必要なＮＯＰ制御フィールド、４は次アドレス
制御回路（以下ＮＡＣとうい）、５はデコーダ（ＤＥＣ
） 、 ６はＮＯＰコマンド挿入制御ランチ、７は各フ
ィールドをデコードするデコーダ（ＰＤＥＣ） 、 ８
はデコーダ（ＦＤＥＣ） ７のデコード信号をランチし
て、マイクロ制御を行う為の制御ランチである。
（以下Ｃ５ＡＲという）、２は制御メモリ （以下Ｃ３
という）、２１はセレクト回路、３は制御メモリデータ
レジスタ（以下Ｃ３ＤＲという）、３工は本発明を実施
するのに必要なＮＯＰ制御フィールド、４は次アドレス
制御回路（以下ＮＡＣとうい）、５はデコーダ（ＤＥＣ
） 、 ６はＮＯＰコマンド挿入制御ランチ、７は各フ
ィールドをデコードするデコーダ（ＰＤＥＣ） 、 ８
はデコーダ（ＦＤＥＣ） ７のデコード信号をランチし
て、マイクロ制御を行う為の制御ランチである。
第２図において、１〜５はＣ５ＡＲ１にアドレスＡがセ
ットされた時を１として示したマシンサイクル番号であ
り、Ｃ５ＡＲ，Ｃ３ＤＩＩは第１図における制御メモリ
アドレスレジスタ、制御メモリデータレジスタであり、
Ａ、Ｂ、Ｃ，Ｄ、等はＣ５ＡＲｌにセントされたアドレ
スと、該アドレスに対応して読み出されたマイクロ命令
、ＮＯＰは本発明を実施することによって挿入されたＮ
ＯＰ命令を示している。
ットされた時を１として示したマシンサイクル番号であ
り、Ｃ５ＡＲ，Ｃ３ＤＩＩは第１図における制御メモリ
アドレスレジスタ、制御メモリデータレジスタであり、
Ａ、Ｂ、Ｃ，Ｄ、等はＣ５ＡＲｌにセントされたアドレ
スと、該アドレスに対応して読み出されたマイクロ命令
、ＮＯＰは本発明を実施することによって挿入されたＮ
ＯＰ命令を示している。
この第２図を参照しながら、第１図によって本発明を実
施した場合のＮＯＰ命令の挿入動作を説明する。
施した場合のＮＯＰ命令の挿入動作を説明する。
今、マクロ命令レジスタ（図示せず）にマクロ命令がセ
ントされ、その操作部番デコードして得られたマイクロ
プログラムアドレスＢが、ＮＡＣ４を通してＣ３ＡＩ２
１にセントされ、Ｃ５２がアクセスされて、当該マイク
ロ命令Ｂがセレクト回路２１を通ってＣ３ロ１ン３に読
み出されると、該マイクロ命令Ｂの各フィールドがデコ
ーダ（ＦＤＣＣ） ７でデコードされ、それぞれの出力
信号が制御ラッチ８にラッチされて、そのランチ出力に
よって当該マイクロ命令の動作が行われる。この時、Ｃ
３ＡＲ１は＋１されてアドレスＣを示すようになる。（
第２図、第３マシンザイクル参照） この時、ＮＯＩ’制御フィールド３１がデコーダ（ＤＥ
Ｃ）５でデコードされ、次のマシンサイクルにおいて、
Ｎ０ＩＩ命令を挿入することをｔｉｔ示していることが
検出されると、該検出信号Ｎ０１１がイ１勢され、Ｎ０
ＩＩコマンド挿入制御ラツチ６にランチされる。
ントされ、その操作部番デコードして得られたマイクロ
プログラムアドレスＢが、ＮＡＣ４を通してＣ３ＡＩ２
１にセントされ、Ｃ５２がアクセスされて、当該マイク
ロ命令Ｂがセレクト回路２１を通ってＣ３ロ１ン３に読
み出されると、該マイクロ命令Ｂの各フィールドがデコ
ーダ（ＦＤＣＣ） ７でデコードされ、それぞれの出力
信号が制御ラッチ８にラッチされて、そのランチ出力に
よって当該マイクロ命令の動作が行われる。この時、Ｃ
３ＡＲ１は＋１されてアドレスＣを示すようになる。（
第２図、第３マシンザイクル参照） この時、ＮＯＩ’制御フィールド３１がデコーダ（ＤＥ
Ｃ）５でデコードされ、次のマシンサイクルにおいて、
Ｎ０ＩＩ命令を挿入することをｔｉｔ示していることが
検出されると、該検出信号Ｎ０１１がイ１勢され、Ｎ０
ＩＩコマンド挿入制御ラツチ６にランチされる。
ＮＯＰコマンド挿入制御ラッチ６の出力信号ＮＯＦ’Ｃ
はセレクト回路２１を制御して、ＮＯＰコードをＣ３Ｄ
Ｒ３の操作部にセントする（即ち、Ｃ５ＡＲ１のアドレ
スＣに対応するマイクロ命令Ｃを閉塞する）と共に、ｃ
ｓ八へ？■の入力ゲートＧを制御して、Ｃ３ＡＲ１に対
する更新を抑止し、該Ｃ５ＡＲ（はアドレスＣを保持す
るように動作する。（第２図、第４マシンサイクル参照
） このようにして、上記マイクロ命令Ｂの実行完了後、Ｎ
ＯＰ命令がＣ３ＤＲ３にセントされ、ＮＯＰ命令が実行
される。（実際には、Ｎ叶命令は制御ラッチ８に制御信
号を送出することはなく、無動作である） ＮＯＰ命令の実行終了後は、Ｃ５ＡＲ１に保持されてい
るアドレスＣによって、再度Ｃ５２がアクセスされ、当
該マイクロ命令Ｃがセレクト回路２１を通して、Ｃ３Ｄ
Ｉ？ ３に読み出され、該マイクロ命令に従った制御信
号がデコーダ（ＰＤＥＣ） ７によって生成され、制御
ラッチ８にランチされる。そして、Ｃ３＾１？１は＋１
されてアドレスＤに更新される。（第２図、第４，５マ
シンサイクル参照） このように、本発明においては、°フィクロプログラム
の中で、ＮＯＰ命令を挿入したい位置の１つ前のマイク
ロ命令の上記ＮＯＰ制御フィールド３１をＮＯＰ挿入指
示とするだけで、Ｃ５２に格納されているマイクロ命令
に影響を与えることなく （即ち、マイクロプログラム
のアドレスに影響を与えることなり）、自由にＮＯＰ命
令を挿入することができる。
はセレクト回路２１を制御して、ＮＯＰコードをＣ３Ｄ
Ｒ３の操作部にセントする（即ち、Ｃ５ＡＲ１のアドレ
スＣに対応するマイクロ命令Ｃを閉塞する）と共に、ｃ
ｓ八へ？■の入力ゲートＧを制御して、Ｃ３ＡＲ１に対
する更新を抑止し、該Ｃ５ＡＲ（はアドレスＣを保持す
るように動作する。（第２図、第４マシンサイクル参照
） このようにして、上記マイクロ命令Ｂの実行完了後、Ｎ
ＯＰ命令がＣ３ＤＲ３にセントされ、ＮＯＰ命令が実行
される。（実際には、Ｎ叶命令は制御ラッチ８に制御信
号を送出することはなく、無動作である） ＮＯＰ命令の実行終了後は、Ｃ５ＡＲ１に保持されてい
るアドレスＣによって、再度Ｃ５２がアクセスされ、当
該マイクロ命令Ｃがセレクト回路２１を通して、Ｃ３Ｄ
Ｉ？ ３に読み出され、該マイクロ命令に従った制御信
号がデコーダ（ＰＤＥＣ） ７によって生成され、制御
ラッチ８にランチされる。そして、Ｃ３＾１？１は＋１
されてアドレスＤに更新される。（第２図、第４，５マ
シンサイクル参照） このように、本発明においては、°フィクロプログラム
の中で、ＮＯＰ命令を挿入したい位置の１つ前のマイク
ロ命令の上記ＮＯＰ制御フィールド３１をＮＯＰ挿入指
示とするだけで、Ｃ５２に格納されているマイクロ命令
に影響を与えることなく （即ち、マイクロプログラム
のアドレスに影響を与えることなり）、自由にＮＯＰ命
令を挿入することができる。
従って、試験、洞整時等において、急遁マイクロプログ
ラムのある位置にＮＯＰ命令を入れたい時においても、
単にＣ５２に格納されているマイクロプログラムの中か
ら、ＮＯＰ命令を挿入したい位置の一つ前のマイクロ命
令を選択し、該マイクロ命令のＮｏｔ’制御フィールド
３１をＮＯＰ挿入指示とするだけで、該マイクロ命令が
実行されるマシンサイクルの次のマシンサイクルでＮＯ
Ｐ命令を実行させることができ、従来のようにＮＯＰ命
令を追加する為のマイクロ分岐によるマイクロプログラ
ム変更を行う必要がない。
ラムのある位置にＮＯＰ命令を入れたい時においても、
単にＣ５２に格納されているマイクロプログラムの中か
ら、ＮＯＰ命令を挿入したい位置の一つ前のマイクロ命
令を選択し、該マイクロ命令のＮｏｔ’制御フィールド
３１をＮＯＰ挿入指示とするだけで、該マイクロ命令が
実行されるマシンサイクルの次のマシンサイクルでＮＯ
Ｐ命令を実行させることができ、従来のようにＮＯＰ命
令を追加する為のマイクロ分岐によるマイクロプログラ
ム変更を行う必要がない。
現在、マイクロプログラムを実行する時に、上記動作に
より、自動的に挿入されるＮＯＰ命令を削除したい場合
は、該ＮＯＰ命令の一つ前のマイクロ命令の当該フィー
ルドをｒ ＮＯＰ挿入指示でない」ようにするだけで良
いことは云うまでもない。
より、自動的に挿入されるＮＯＰ命令を削除したい場合
は、該ＮＯＰ命令の一つ前のマイクロ命令の当該フィー
ルドをｒ ＮＯＰ挿入指示でない」ようにするだけで良
いことは云うまでもない。
このことは、あるマイクロプログラムの任意の位置にＮ
ＯＰ命令を挿入しても、Ｃ３２に格納されている該マイ
クロプログラムのアドレスを変更することのないように
制御される為であり、本発明の主眼もここに存在する。
ＯＰ命令を挿入しても、Ｃ３２に格納されている該マイ
クロプログラムのアドレスを変更することのないように
制御される為であり、本発明の主眼もここに存在する。
そして、当然のことながら、該ＮＯＰ命令の為に、Ｃ５
２の容量を増加する必要は全くない。
２の容量を増加する必要は全くない。
尚、上記説明においては、Ｃ５２から読み出されたマイ
クロ命令のＮｏ１１制御フイールド３１がＮＯＰ挿入指
示である時、次のマシンサイクルで１つのＮＯＰ命令を
挿入する例で説明したが、例えば該ＮＯＰ制御フィール
ド３１の内容により、複数ＩｌｌのＮＯｒ’命令を挿入
できるような指示方法を採ることにより、任意の個数の
ＮＯＰ命令を挿入することができることは云う迄もない
。
クロ命令のＮｏ１１制御フイールド３１がＮＯＰ挿入指
示である時、次のマシンサイクルで１つのＮＯＰ命令を
挿入する例で説明したが、例えば該ＮＯＰ制御フィール
ド３１の内容により、複数ＩｌｌのＮＯｒ’命令を挿入
できるような指示方法を採ることにより、任意の個数の
ＮＯＰ命令を挿入することができることは云う迄もない
。
（ａ 発明の効果
以上、詳細に説明したように、本発明のマイクロプログ
ラム制御方式は、マイクロプログラム中のあるマイクロ
命令のＮＯＰ制御フィールドをＮＯＰ挿入指示とするだ
けで、該マイクロ命令を実行した次のマシンサイクルに
おいて、Ｎ叶命令を制御メモリデータレジスタにセット
すると共に、制御メモリアドレスレジスタの値は更新し
ないように制御されるので、制御メモリに格納されてい
るマイクロブ１：１グラムのアドレスに影響を与えるこ
となく、任意の位置に任意の個数のＮＯＰ命令を挿入し
て実行することができ、制御メモリの容量を増加するこ
となく、特に試験、調整時等においては、煩雑なマイク
ロ分岐によるマイクロプログラムの変更を行うことなく
、タイミング調整が簡単にできる効果がある。
ラム制御方式は、マイクロプログラム中のあるマイクロ
命令のＮＯＰ制御フィールドをＮＯＰ挿入指示とするだ
けで、該マイクロ命令を実行した次のマシンサイクルに
おいて、Ｎ叶命令を制御メモリデータレジスタにセット
すると共に、制御メモリアドレスレジスタの値は更新し
ないように制御されるので、制御メモリに格納されてい
るマイクロブ１：１グラムのアドレスに影響を与えるこ
となく、任意の位置に任意の個数のＮＯＰ命令を挿入し
て実行することができ、制御メモリの容量を増加するこ
となく、特に試験、調整時等においては、煩雑なマイク
ロ分岐によるマイクロプログラムの変更を行うことなく
、タイミング調整が簡単にできる効果がある。
第１図は本発明の一実施例をブロック図で示した図、第
２図は本発明を実施した場合のＮＯＰ命令の挿入動作を
タイムチャートで示した図である。 図面において、１は制御メモリアドレスレジスタ（ＣＳ
ＡＲ） 、 ２は制御メモリ （ＣＳ） 、 ２１はセ
レクト回路、３は制御メモリデータレジスタ（Ｃ５ＤＲ
）・４ば次アドレス制御回路（ＮＡＣ） 、 ５はデコ
ーダ（ＤＥＣ）、 ８はＮＯＰコマンド挿入制御ラッチ
、７はデコーダ（ＦＤＥＣ） 、 ８は制御ラッチ、を
それぞれ示す。
２図は本発明を実施した場合のＮＯＰ命令の挿入動作を
タイムチャートで示した図である。 図面において、１は制御メモリアドレスレジスタ（ＣＳ
ＡＲ） 、 ２は制御メモリ （ＣＳ） 、 ２１はセ
レクト回路、３は制御メモリデータレジスタ（Ｃ５ＤＲ
）・４ば次アドレス制御回路（ＮＡＣ） 、 ５はデコ
ーダ（ＤＥＣ）、 ８はＮＯＰコマンド挿入制御ラッチ
、７はデコーダ（ＦＤＥＣ） 、 ８は制御ラッチ、を
それぞれ示す。
Claims (1)
- マイクロプログラムを記憶しておく制御メモリと、実行
すべきマイクロプログラムのアドレスを保持する為のア
ドレスレジスタと、実行すべきマイクロ命令を保持する
為のマイクロ命令レジスタとを有し、マシンサイクル毎
に上記マイクロ命令を実行するように制御されるマイク
ロプログラム制御のデータ処理装置において、上記マイ
クロ命令に、該マイクロ命令の次のマイクロステップを
無操作マイクロ命令に指定する特定のフィールドを設け
、該フィールドが、次のマイクロステップに、上記無操
作マイクロ命令を挿入することを指定している時、該マ
イクロ命令が実行されたマシンサイクルにおいて、上記
制御メモリアドレスレジスタの更新ゲートを閉塞して、
該レジスタの内容を保持した侭、次のマシンサイクルに
おいて、上記マイクロ命令レジスタに、無操作命令をセ
ットして、該無操作マイクロ命令を実行するようにした
ことを特徴とするマイクロプログラム制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21121083A JPS60103450A (ja) | 1983-11-10 | 1983-11-10 | マイクロプログラム制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21121083A JPS60103450A (ja) | 1983-11-10 | 1983-11-10 | マイクロプログラム制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60103450A true JPS60103450A (ja) | 1985-06-07 |
Family
ID=16602147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21121083A Pending JPS60103450A (ja) | 1983-11-10 | 1983-11-10 | マイクロプログラム制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60103450A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63163531A (ja) * | 1986-12-25 | 1988-07-07 | Nec Corp | マイクロプログラム制御装置 |
| US5619408A (en) * | 1995-02-10 | 1997-04-08 | International Business Machines Corporation | Method and system for recoding noneffective instructions within a data processing system |
-
1983
- 1983-11-10 JP JP21121083A patent/JPS60103450A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63163531A (ja) * | 1986-12-25 | 1988-07-07 | Nec Corp | マイクロプログラム制御装置 |
| US5619408A (en) * | 1995-02-10 | 1997-04-08 | International Business Machines Corporation | Method and system for recoding noneffective instructions within a data processing system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4747045A (en) | Information processing apparatus having an instruction prefetch circuit | |
| JPS60103450A (ja) | マイクロプログラム制御方式 | |
| JP2694948B2 (ja) | マイクロプログラム処理装置 | |
| KR970012141A (ko) | 파이프라인 처리를 수행하는 데이터 처리 장치 | |
| JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
| KR900002602B1 (ko) | 마이크로 프로그램 제어장치 | |
| JPH0713758A (ja) | 命令デコード方法 | |
| JPS6218933B2 (ja) | ||
| JPH11219294A (ja) | プログラム制御方法及び装置 | |
| JPS6218932B2 (ja) | ||
| JPH0128965B2 (ja) | ||
| JPS62154036A (ja) | アドレス・トレ−ス回路 | |
| JPH11282787A (ja) | 入出力制御装置 | |
| JPH0375904B2 (ja) | ||
| JPS57203141A (en) | Method and device for controlling microprogram | |
| JPH01229326A (ja) | 情報処理装置 | |
| JPS6286442A (ja) | デ−タ処理装置 | |
| JPS6215645A (ja) | 中央処理装置 | |
| JPH02165349A (ja) | アドレストレース回路 | |
| JPH03164945A (ja) | データ処理装置 | |
| JPS595931B2 (ja) | 演算処理システムのアドレス停止方式 | |
| JPS6047616B2 (ja) | 情報処理装置 | |
| JPS56147244A (en) | Microprogram-controlled information processing device | |
| JPH0520062A (ja) | データ処理装置 | |
| JPH04346128A (ja) | データ処理装置及びデータ処理方法 |