KR890002777A - 액세스 및 오류논리신호를 이용하는 주기억장치보호를 위한 장치 및 그 방법 - Google Patents
액세스 및 오류논리신호를 이용하는 주기억장치보호를 위한 장치 및 그 방법 Download PDFInfo
- Publication number
- KR890002777A KR890002777A KR1019880008152A KR880008152A KR890002777A KR 890002777 A KR890002777 A KR 890002777A KR 1019880008152 A KR1019880008152 A KR 1019880008152A KR 880008152 A KR880008152 A KR 880008152A KR 890002777 A KR890002777 A KR 890002777A
- Authority
- KR
- South Korea
- Prior art keywords
- field
- data
- processing system
- command
- data processing
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1466—Key-lock mechanism
- G06F12/1475—Key-lock mechanism in a virtual system, e.g. with translation means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Storage Device Security (AREA)
Abstract
내용없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1A도 및 제 1B도는 본 발명을 이용할 수 있는 데이타 처리 시스템 실행의 예도. 제 2도는 본 발명을 이용할 수 있는 데이타 처리장치의 중앙처리장치의 예도. 제 5도는 본 발명을 이용한 간접 어드레스 지정 기겁의 설명도.
Claims (21)
- 주기억장치에 기억된 명령 및 데이타요소의 조합의 처리활동을 데이타처리시스템으로 제어하며 명령 및/또는 데이타 요소의 각 조합과 관련된 테이블을 갖는 장치에 있어서, 상기 주기억장치 내의 명령 및/또는 데이타요소의 상기 관련된 조합으로의 액세스를 가능하게 하는 상기 레이블의 제 1의 필드에 응답하는 제 1의 제어수단과, 명령 및/또는 데이타요소의 상기 관련된 조합의 처리활동을 제어하는 상기 레이블의 제 2필드에 응답하느 제 2의 제어수단으로 이루어진 처리활동 제어용 장치.
- 제 1항에 있어서, 상기 데이타처리시스템은 동작의 제 1 및 제 2의 모드를 가지며, 상기 제 1의 필드는 모드에 종속하는 명령 및/또는 데이타의 상기 조합으로의 액세스를 가능하게 하는 것을 특징으로 하는 처리활동 제어용 장치.
- 제 2항에 있어서, 상기 제 1 및 제 2의 필드는 명령 요소의 관련된 조합이 실행만되게 하는 것을 특징으로 하는 처리활동 제어용 장치.
- 제 3항에 있어서, 상기 레이블은 가상어드레스 능력을 갖는데이타 처리시스템과 협동하는 페이지 테이블 엔트리인 것을 특징으로 하는 처리활동 제어용 장치.
- 제 1항에 있어서, 상기 제 2의 필도는 상기 명령 및 데이타요소의 활동을 제어하기 위한 실행비트위치상의 오류, 판독 비트위치 상의 오류와 기록비트위치 상의 오류를 포함하는 것을 특징으로 하는 처리활동 제어용 장치.
- 제 1항에 있어서, 상기 데이타 처리시스템은 캐시기억장치를 포함하며, 상기 장치는 또한 가상어드레스를 갖는 상기 캐시기억장치에 데이타그룹을 어드레스하는 상기 레이블의 제 3의 필드에 응답하는 제 3의 제어수단으로 이루어진 것을 특징으로 하는 처리활동 제어용 장치.
- 제 1항에 있어서, 상기 데이타처리시스템은 가상어드레스와 협동하는 어드레스 공간번호를 가지며, 상기 데이타처리시스템은 또한 적어도 하나의 단계의 어드레스발생기구를 제거하기 위한 변환버퍼유닛을 포함하며, 상기 장치는 또한 상기 변환버퍼의 각 장소와 협동하는 어드레스공간 태그필드와, 상기 테이블 내의 제3의 필드와, 상기 제 3의 테이블필드가 내부에 기억된 미리 설정된 값을 가질대 상기 어드레스공간번호를 상기 어드레스공간 태그필드와 비교학기 위한 비교 수단으로 이루어지며, 적어도 상기 어드레스 공간번호와 상기 어드레스 공간태그필드는 상기 가상어드레스에 관계가 있는 실제의 더드레스를 결정하는 상기 연관된 변환버퍼를 이용하기 위한 예정된 관계를 갖는 것을 특징으로 하는 처리활동 제어용 장치.
- 제 1항에 있어서, 상기 테이블은 제 3의 필드를 포함하며, 캐시기억장소는 미리 설정된 신호가 상기 제3의 필드에 기억되어 있을때 가상어드레스에 의해 확인됨을 특징으로 하는 처리활동 제어용 장치.
- 제 1항에 있어서, 상기 제 1 및 제 2의 제어수단은 실행명령이 상기 테이블과 협동된 명령 또는 데이타요소에 대한 예정된 활동을 상승할때 운영체제와 통신할 수 있는 것을 특징으로 하는 처리활동 제어용 장치.
- 제 1항에 있어서, 상기 데이타처리시스템은 비특권 명령을 수행하기 위한 동작의 사용자모드와 비특권 명령 및 특권 명령을 수행하기 위한 커널모드를 가지며, 상기 제 1의 필드는 사용자모드에 대한 판독액세스를 가능하게 하는 제 1의 필드위치를 포함하며, 상기 제 1의 필드는 상기 사용자 모드에 대한 기록액세스를 가능하게 하는 제 2이 필드위치를 포함하며, 상기 제 1의 필드는 상기 커널모드에 대해 판독액세스를 가능하게 하느 제 3의 필드위치를 포함하며, 상기 제 1의 필드는 상기 커널모드에 대한 제 4의 필드위치를 포함하는 것을 특징으로 하는 처리활동 제어용 장치.
- 제 10항에 있어서, 상기 제 2의 필드는 기록동작이 명령에 의해 규정될때 오류신호를 발생하기 위한 제 1의 필드위치를 포함하며, 상기 제 2의 필드는 판독동작이 명령에 의해 상술될때 오류신호를 발생하기 위한 제 2의 필드위치를 포함하며, 상기 제 2의 필드는 실행동작이 상기 명령요소 또는 데이타요소에 대해 상술될 때 오류신호를 발생하기 위한 제 3의 필드를 포함하는 것을 특징으로 하는 처리활동 제어용 장치.
- 제 11항에 있어서, 상기 테이블은 상기 테이블과 연관된 명령 및/또는 데이타요소를 위한 주기억장치에 유효한 명령 및/또는 데이타요소의 존재를 나타내느 제 3의 필드를 포함하는 것을 특징으로 하는 처리활동 제어용 장치.
- 제 12항에 있어서, 상기 테이블은 캐시유닛 기억장소가 가상어드레스에 의해 확인되도록 하는 제 4의 필드를 포함하는 것을 특징으로 하는 처리활동 제어용 장치.
- 제 13항에 있어서, 상기 테이블은 변환버퍼장소를 직접적으로, 그리고 중간단계 없이 규정하는 제 5의 필드를 포함하는 것을 특징으로 하는 것을 특징으로 하는 처리활동 제어용 장치.
- 데이타처리시스템의 주기억장치에서 명령 및 데이타 요소의 처리를 제어하는 방법을 기억장치내의 명령 및/또는 데이타요소의 예정된 조합과 데이블을 관련시키는 단계와, 상기 명령 및/또는 데이타요소 조합으로의 액세스를 제어하는 상기 테이블신호의 제 2의 필드에 등록하는 단계로 이루어지는 데이타신호그룹의 처리를 제어하는 방법.
- 제 15항에 있어서, 연관된 명령 및/또는 데이타요소가 상기 데이타처리시스템에 의해서 실행만 될수있음을 나타내는 상기 제 1 및 제 2의 필드에 신호를 등록하는 단계로 이루어지는 것을 특징으로 하는 데이타신호 그룹의 처리를 제어하는 방법.
- 제 15항에 있어서, 연관된 데이타신호 그룹을 판독하려는 기도가 오류상태로 되었음을 나타내는 상기 제어하는 방법.
- 제 15항에 있어서, 연관된 주기억장치에 기록하려는 기도가 오류상태로 종결되었음을 나타내는 상기 제 1및 제 2의 피드에 신호를 등록하는 단계로 이루어짐을 특징으로 하는 데이타신호 그룹의 처리를 제어하는 방법.
- 제 15항에 있어서, 상기 테이블은 주기억장치에 기억되어 있을 뿐만아니라 상기 테이블과 관련된 유효한 명령 및/또는 데이타요소의 존재를 나타내는 제 3의 필드를 포함하며, 상기 방법을 또한, 상기 테이블과 관련된 명령 및/또는 데이타요소에 대한 액세스동작기간중 명령 및/또는 데이타요소로의 액세스가 현재의 동작모드에 대해 기동되는 때를 결정하기 위하여 상기 제 1의 필드를 테스트하는 단계와, 액세스가 가능한 경우 유효한 명령 및/또는 데이타요소가 주기억장치에 기억되는 때를 결정하기 위하여 상기 제 3의 필드를 테스트하는 단계와, 상기 테이블과 관련된 유효한 명령 및/또는 데이타요소가 상기 주기억장치에 기억된 경우, 상기 테이블과 관련된 명령 및/또느 데이타요소를 수반하는 동작이 오류상태로 종결될때를 결정하기 위하여 상기 제 2의 필드를 테스트하는 단계로 이루어짐을 특징으로 하는 데이타신호 그룹의 처리로 제어하는 방법.
- 주기억장치 내의 요소의 페이지에 명령 및/또는 데이타 요소를 기억시키고, 어드레스 변환장치를 가지며, 명령을 복수의 모드로 실행할 수 있는 데이타처리시스템에 있어서, 상기 데이타처리시스템은 상기 연관된 요소로의 액세스를 가능하게 하기 위한 제 1의 필드와, 선택된 동작이 상기 연관된 페이지요소에 대한 규정될때 오류상태를 나타내는 제 2의 필드를 포함하는 각 요소 페이지와 관련된 테이블로 이루어지는 것을 특징으로 하는 데이타처리시스템.
- 제 20항에 있어서, 상기 제 1의 필드는 데이타처리시스템의 동작모드에 따라서 상기 연관된 요소로의 액세스를 가능하게 하는 것을 특징으로 하는 데이타처리시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US6929087A | 1987-07-01 | 1987-07-01 | |
| US069,290 | 1987-07-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890002777A true KR890002777A (ko) | 1989-04-11 |
| KR960014827B1 KR960014827B1 (en) | 1996-10-21 |
Family
ID=22087981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR88008152A KR960014827B1 (en) | 1987-07-01 | 1988-07-01 | Apparatus and method for main memory unit protection using access and fault logic signals |
Country Status (10)
| Country | Link |
|---|---|
| EP (1) | EP0297891B1 (ko) |
| JP (1) | JPH07120318B2 (ko) |
| KR (1) | KR960014827B1 (ko) |
| CN (1) | CN1016830B (ko) |
| AU (1) | AU618268B2 (ko) |
| BR (1) | BR8803376A (ko) |
| CA (1) | CA1308812C (ko) |
| DE (1) | DE3853104T2 (ko) |
| IE (1) | IE68308B1 (ko) |
| IN (1) | IN169635B (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0425771A3 (en) * | 1989-11-03 | 1992-09-02 | International Business Machines Corporation | An efficient mechanism for providing fine grain storage protection intervals |
| DE19709975C2 (de) * | 1997-03-11 | 1999-04-22 | Siemens Ag | Mikrocomputer |
| US6529905B1 (en) | 2000-01-11 | 2003-03-04 | Frontline Solutions, Inc. | Method and system for allowing multiple users to edit a hierarchical data structure |
| US7444668B2 (en) * | 2003-05-29 | 2008-10-28 | Freescale Semiconductor, Inc. | Method and apparatus for determining access permission |
| US7487448B2 (en) * | 2004-04-30 | 2009-02-03 | Microsoft Corporation | Document mark up methods and systems |
| GB2482700A (en) | 2010-08-11 | 2012-02-15 | Advanced Risc Mach Ltd | Memory access control |
| CN102375801A (zh) * | 2011-08-23 | 2012-03-14 | 孙瑞琛 | 一种多核处理器存储系统装置及方法 |
| KR101964605B1 (ko) * | 2017-06-16 | 2019-04-02 | 최영환 | 순간 저탕식 구조를 갖는 전기 온수기 |
| CN112558861B (zh) * | 2020-09-29 | 2023-03-10 | 北京清微智能科技有限公司 | 一种面向多核处理器阵列的数据加载和存储系统及方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4038645A (en) * | 1976-04-30 | 1977-07-26 | International Business Machines Corporation | Non-translatable storage protection control system |
| JPS57195394A (en) * | 1981-05-23 | 1982-12-01 | Nippon Telegr & Teleph Corp <Ntt> | Memory protection system by processor |
-
1988
- 1988-06-28 IN IN526/CAL/88A patent/IN169635B/en unknown
- 1988-06-30 EP EP88305989A patent/EP0297891B1/en not_active Expired - Lifetime
- 1988-06-30 CA CA000570854A patent/CA1308812C/en not_active Expired - Fee Related
- 1988-06-30 IE IE198688A patent/IE68308B1/en not_active IP Right Cessation
- 1988-06-30 DE DE3853104T patent/DE3853104T2/de not_active Expired - Lifetime
- 1988-07-01 JP JP63164819A patent/JPH07120318B2/ja not_active Expired - Fee Related
- 1988-07-01 BR BR8803376A patent/BR8803376A/pt not_active Application Discontinuation
- 1988-07-01 KR KR88008152A patent/KR960014827B1/ko not_active IP Right Cessation
- 1988-07-01 AU AU18638/88A patent/AU618268B2/en not_active Ceased
- 1988-07-01 CN CN88104011A patent/CN1016830B/zh not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE3853104D1 (de) | 1995-03-30 |
| JPH0192856A (ja) | 1989-04-12 |
| CA1308812C (en) | 1992-10-13 |
| JPH07120318B2 (ja) | 1995-12-20 |
| IE68308B1 (en) | 1996-06-12 |
| CN1030654A (zh) | 1989-01-25 |
| EP0297891B1 (en) | 1995-02-22 |
| EP0297891A3 (en) | 1992-03-18 |
| AU618268B2 (en) | 1991-12-19 |
| AU1863888A (en) | 1989-01-05 |
| EP0297891A2 (en) | 1989-01-04 |
| BR8803376A (pt) | 1989-01-24 |
| KR960014827B1 (en) | 1996-10-21 |
| IN169635B (ko) | 1991-11-23 |
| IE881986L (en) | 1989-01-01 |
| DE3853104T2 (de) | 1995-10-26 |
| CN1016830B (zh) | 1992-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5247639A (en) | Microprocessor having cache bypass signal terminal | |
| US4386402A (en) | Computer with dual vat buffers for accessing a common memory shared by a cache and a processor interrupt stack | |
| US4037214A (en) | Key register controlled accessing system | |
| US6651132B1 (en) | System and method for emulating the operation of a translation look-aside buffer | |
| US4835733A (en) | Programmable access memory | |
| KR900005299A (ko) | 가상계산기 시스템 | |
| KR870006471A (ko) | 고속 캐쉬 시스템 | |
| US4050094A (en) | Translator lookahead controls | |
| KR910001557A (ko) | 컴퓨팅시스템의 명령 전달 장치 및 방법 | |
| US5530823A (en) | Hit enhancement circuit for page-table-look-aside-buffer | |
| EP0145960B1 (en) | Selective guest system purge control | |
| JPH029373B2 (ko) | ||
| US3701107A (en) | Computer with probability means to transfer pages from large memory to fast memory | |
| JPH05197541A (ja) | 電気的重ね書き可能な固定値メモリおよび記憶内容変更方法 | |
| US4035779A (en) | Supervisor address key control system | |
| KR890002777A (ko) | 액세스 및 오류논리신호를 이용하는 주기억장치보호를 위한 장치 및 그 방법 | |
| US4042913A (en) | Address key register load/store instruction system | |
| KR920004279B1 (ko) | 포인터레지스터를 구비한 마이크로프로세서 | |
| US4499535A (en) | Digital computer system having descriptors for variable length addressing for a plurality of instruction dialects | |
| CA1075366A (en) | System for controlling address keys under interrupt conditions | |
| US4455604A (en) | Digital data processing system having addressing means for translating operands into descriptors identifying data, plural multilevel microcode control means, and ability to execute a plurality of internal language dialects | |
| JPS6319058A (ja) | メモリ装置 | |
| KR860007590A (ko) | 버퍼메모리 제어시스템 | |
| US4618925A (en) | Digital data processing system capable of executing a plurality of internal language dialects | |
| JPS63240653A (ja) | 記憶装置管理ユニットと仮想一実アドレス間の翻訳方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061017 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |