KR860007590A - 버퍼메모리 제어시스템 - Google Patents

버퍼메모리 제어시스템 Download PDF

Info

Publication number
KR860007590A
KR860007590A KR1019860002350A KR860002350A KR860007590A KR 860007590 A KR860007590 A KR 860007590A KR 1019860002350 A KR1019860002350 A KR 1019860002350A KR 860002350 A KR860002350 A KR 860002350A KR 860007590 A KR860007590 A KR 860007590A
Authority
KR
South Korea
Prior art keywords
buffer memory
control device
main memory
memory
block
Prior art date
Application number
KR1019860002350A
Other languages
English (en)
Other versions
KR900005420B1 (ko
Inventor
데루 시노하라
히데끼 오오소네
Original Assignee
후지쓰 가부시끼가이샤
야마무도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마무도 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR860007590A publication Critical patent/KR860007590A/ko
Application granted granted Critical
Publication of KR900005420B1 publication Critical patent/KR900005420B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0855—Overlapped cache accessing, e.g. pipeline
    • G06F12/0859—Overlapped cache accessing, e.g. pipeline with reload from main memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems

Abstract

내용 없음

Description

버퍼메모리 제어시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본발명 실시예에 따른 버퍼메모리 제어시스템을 나타낸 블록도.
제 2 A내지 2B도는 본 발명에 따른 시스템에 가해진 "이미디어트(IMMEDIATE)" 명령의 포멧예,
* 도면의 주요부분에 대한 부호의 설명
1 : 중앙 처리장치 2 : 주메모리 3 : 버퍼메모리
4 : 명령장치 5 : 실행장치 6 : 버퍼메모리 제어장치
31 : 비교장치 61 : 블록인출 제어장치

Claims (6)

  1. 중앙처리장치와 주메모리로 이루어지는 버퍼 메모리 제어시스템에 있어서,
    상기 중앙처리장치는 :
    상기 주메모리의 일부분의 사본을 기억하기 위한 버퍼 메모리,
    상기 버퍼메모리에 작용적으로 접속되어 있으며 상기 버퍼메모리의 판독/기록 동작을 제어하기 위한 버퍼 메모리제어장치.
    상기 버퍼 메모리제어장치와 상기 주 메모리에 작용적으로 접속되어 있으며 상기 주메모리내의 번지로 부터 데이타를 판독하고 계속하여 동일한 번지로 계산의 결과를 기록하기 위한 한 형태의 명령을 공급하는 명령장치. 및
    상기 버퍼 메모리에 작용적으로 접속되었으며 상기 계산을 실행하기 위한 실행장치로 구성되며,
    상기 버퍼 메모리는 상기 명령장치에 작용적으로 접속되어 있으며 문제의 상기데이타가 상기 버퍼메모리에 존재하는지 하지 않는지를 검사하며 만약 문제의 상기 데이타가 상기 버퍼 메모리에 존재하지않은 경우는 상기 주메모리로부터 상기 버퍼 메모리로 문제의 상기 데이타를 포함하며 서브 블록을 포함하는 데이타 블록을 인출하기 위한 비교장치를 포함하며, 상기 인출은 상기 서브블록중의 하나로 구성되는 장치에 대해 하나씩 연속적으로 실행되며, 그리고,
    상기 버퍼메모리 제어장치는 상기 주 메모리에 작용적으로 접속되어 있으며 상기 주메모리로부터 상기 버퍼메모리로 헤딩 서브블록의 이동이 완료된 것을 지시하는 제 1 이동 완료신호를 발생하기 위한 블록 인출제어장치 수단으로 이루어지며,
    이에 의해 상기 이동완료 신호에 응하여 상기 실행장치가 상기 버퍼메모리에 대한 인출 억세스 또는 기억 억세스를 시작하는것을 특징으로 하는 버퍼 메모리 제어시스템
  2. 제 1 항에 있어서, 상기 버퍼메모리 제어장치는 더우기 상기 명령장치, 상기 제 1 이동완료 검출수단 및 상기 버퍼 메모리에 작용적으로 접속되어 있으며 이미 디어트 명령의 명령코드 및 번지를 래치하며 상기 제 1 이동완료 신호에 따라서 상기 이미디어트 명령의 실행을 시작하도록 상기 버퍼 메모리를 억세스하기위한 명령 코드 및 번지장치를 더 포함하는 것을 특징으로 하는 버퍼 메모리제어시스템.
  3. 제 1 항에 있어서, 상기 데이타 블록은 nxm 바이트로 구성되며, 상기 주 메모리로부터 상기 버퍼메모리로 상기 데이타블록의 이동이 n바이트 단위씩 m회에 걸쳐 수행되고, 여기서 n과 m은 양의 정수이며, n바이트는 상기 서브블록중의 하나로 구성되는 것을 특징으로 하는 버퍼 메모리 제어시스템.
  4. 제 1 항에 있어서, 상기 데이타 블록은 nxm 바이트로 구성되며, 상기 주메모리로부터 상기 버퍼메모리로 상기 데이타 블록의 전송이 n바이트 단위로 m회에 걸쳐 수행되며, 상기 주메모리로 부터 상기 버퍼메모리로 상기 데이타 블록의 이동은 2n바이트 단위로 m/2회에 걸쳐 수행되며 여기서 n 은 양의 정수 m은 양의우수이고 바이트는 상기 서브블록중의 하나로 구성되는 것을 특징으로 하는 버퍼 메모리 제어시스템.
  5. 제 2 항에 있어서, 상기 버퍼메모리 제어장치는 더우기 상기 블록 인출 제어장치 및 상기 오퍼랜드 코드 및 번지장치에 작용적으로 접속되어 있으며 상기 이미디어트 명령을 실행하도록 상기 블록 인출 제어장치로 부터의 상기 제 1 이동 완료신호에 따라서 상기 오퍼랜드 코드 및 번지장치로 가해지는 우선순위를 설정하기 위한 우선순위 제어장치(65)를 더 포함하여 구성되는 것을 특징으로 하는 버퍼 메모리 제어시스템.
  6. 제 1 항에 있어서, 상기 버퍼 메모리제어장치는 더우기 상기 버퍼메모리, 상기 주메모리 및 상기 블록인출제어장치에 작용적으로 접속되어 있으며, 상기 비교 장치에 의해 발생되며 상기 문제의 데이타가 상기 버퍼 메모리에 존재하지 않는 것을 지시하는 라인미싱 신호에 따라서 블록 인출요구 신호를 발생하여 상기 주 메모리 및 상기 블록 인출제어장치에 전송하는 주메모리 요구 제어장치를 더 포함하여 구성되는 것을 특징으로 하는 버퍼메모리 제어시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860002350A 1985-03-29 1986-03-28 버퍼메모리 제어시스템 KR900005420B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP60-65620 1985-03-29
JP60065620A JPS61224051A (ja) 1985-03-29 1985-03-29 バッファメモリ制御方法
JP65620 1985-03-29

Publications (2)

Publication Number Publication Date
KR860007590A true KR860007590A (ko) 1986-10-15
KR900005420B1 KR900005420B1 (ko) 1990-07-30

Family

ID=13292249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860002350A KR900005420B1 (ko) 1985-03-29 1986-03-28 버퍼메모리 제어시스템

Country Status (9)

Country Link
US (1) US4737908A (ko)
EP (1) EP0196970B1 (ko)
JP (1) JPS61224051A (ko)
KR (1) KR900005420B1 (ko)
AU (1) AU568450B2 (ko)
BR (1) BR8601389A (ko)
CA (1) CA1250053A (ko)
DE (1) DE3685976T2 (ko)
ES (1) ES8800480A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6275860A (ja) * 1985-09-30 1987-04-07 Toshiba Corp デ−タ転送制御装置
JPH02235156A (ja) * 1989-03-08 1990-09-18 Canon Inc 情報処理装置
JPH06222990A (ja) * 1992-10-16 1994-08-12 Fujitsu Ltd データ処理装置
US5664224A (en) * 1993-07-23 1997-09-02 Escom Ag Apparatus for selectively loading data blocks from CD-ROM disks to buffer segments using DMA operations
US5860025A (en) * 1996-07-09 1999-01-12 Roberts; David G. Precharging an output peripheral for a direct memory access operation
JP6451475B2 (ja) * 2015-04-17 2019-01-16 富士通株式会社 演算処理装置、情報処理装置および演算処理装置の制御方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49112539A (ko) * 1973-02-23 1974-10-26
JPS5837633B2 (ja) * 1979-07-23 1983-08-17 富士通株式会社 バッフア・メモリ記憶制御方式
JPS57105879A (en) * 1980-12-23 1982-07-01 Hitachi Ltd Control system for storage device
US4575814A (en) * 1982-05-26 1986-03-11 Westinghouse Electric Corp. Programmable interface memory
JPS59123053A (ja) * 1982-12-28 1984-07-16 Fujitsu Ltd 命令制御方式
JPS60123944A (ja) 1983-12-07 1985-07-02 Fujitsu Ltd 情報処理装置におけるバツフアメモリ制御方式
JPH0616272B2 (ja) * 1984-06-27 1994-03-02 株式会社日立製作所 メモリアクセス制御方式

Also Published As

Publication number Publication date
ES553491A0 (es) 1987-10-16
DE3685976T2 (de) 1993-02-11
CA1250053A (en) 1989-02-14
BR8601389A (pt) 1986-12-02
EP0196970B1 (en) 1992-07-15
DE3685976D1 (de) 1992-08-20
EP0196970A3 (en) 1989-03-29
ES8800480A1 (es) 1987-10-16
KR900005420B1 (ko) 1990-07-30
AU568450B2 (en) 1987-12-24
AU5500986A (en) 1986-10-02
EP0196970A2 (en) 1986-10-08
US4737908A (en) 1988-04-12
JPH0510694B2 (ko) 1993-02-10
JPS61224051A (ja) 1986-10-04

Similar Documents

Publication Publication Date Title
KR920001334A (ko) 멀티프로세서 또는 파이프 라인식 프로세서 시스템에서 데이타의 보존을 확실히 하는 방법
KR870005309A (ko) 휴대할 수 있는 전자장치
KR910001557A (ko) 컴퓨팅시스템의 명령 전달 장치 및 방법
KR890015137A (ko) 입출력 제어 시스템
KR860000595A (ko) 정보처리장치를 위한 메모리액세스 제어방식
KR860007590A (ko) 버퍼메모리 제어시스템
JPS6433770A (en) Disk controller
KR930002943A (ko) 마이크로프로세서 및 그것을 갖는 기억관리시스템
US4499535A (en) Digital computer system having descriptors for variable length addressing for a plurality of instruction dialects
KR890002777A (ko) 액세스 및 오류논리신호를 이용하는 주기억장치보호를 위한 장치 및 그 방법
EP0201848A3 (en) Information processing system with enhanced instruction execution and support control
JPS57182869A (en) Document processing device
KR950033868A (ko) 데이타 처리 장치
KR840007192A (ko) 데이타 처리시스템
JPS6125168B2 (ko)
KR890005607A (ko) 데이타 처리 시스템
JP2811728B2 (ja) 入出力制御装置
KR880009300A (ko) 연산 처리 장치
KR910008553A (ko) 트랙캐쉬를 사용한 디스크드라이브장치
JPH0594367A (ja) バツフア記憶装置
JPS6134628A (ja) タグ付計算機
KR950027814A (ko) 디지탈 노래반주 시스템용 플래시 카드
KR890015124A (ko) 정보처리장치
KR960024922A (ko) 프로그램로더를 갖는 마이크로프로세서 시스템
KR970071308A (ko) 메모리간의 데이타 전송장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030723

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee