KR970071308A - 메모리간의 데이타 전송장치 - Google Patents

메모리간의 데이타 전송장치 Download PDF

Info

Publication number
KR970071308A
KR970071308A KR1019960012686A KR19960012686A KR970071308A KR 970071308 A KR970071308 A KR 970071308A KR 1019960012686 A KR1019960012686 A KR 1019960012686A KR 19960012686 A KR19960012686 A KR 19960012686A KR 970071308 A KR970071308 A KR 970071308A
Authority
KR
South Korea
Prior art keywords
register
address
central processing
data
processing unit
Prior art date
Application number
KR1019960012686A
Other languages
English (en)
Other versions
KR100348808B1 (ko
Inventor
김정현
Original Assignee
구자홍
Lg 전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, Lg 전자주식회사 filed Critical 구자홍
Priority to KR1019960012686A priority Critical patent/KR100348808B1/ko
Publication of KR970071308A publication Critical patent/KR970071308A/ko
Application granted granted Critical
Publication of KR100348808B1 publication Critical patent/KR100348808B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
    • G06F13/1631—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests through address comparison
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 발명은 오퍼레이팅 시스템(O/S)이 중앙처리장치 보드에서 수행되면서 다량의 데이타를 메모리에서 메모리로 복사하는 경우 캐시 일관성 유지에 대한 오버헤드를 감소시켜 전체적인 컴퓨터 시스템의 성능 향상을 도모하도록 한 메모리간의 데이타 전송장치에 관한 것이다.
이러한 본 발명은 메모리 보드에 중앙처리장치로부터 얻어진 복사해야할 시작 주소와 목적지 주소 및 카운트 값에 따라 소스 레지스터 어드레스의 내용을 리드해서 목적지 레지스터 어드레스에 기록하고 다른 중앙처리장치 보드로부터 현재 수행중인 데이타 영역을 요구하면 어드레스를 비교하여 매칭이 되면 복사가 종료될 때까지 대기시키고 있다가 복사가 종료되면 응답을 행하도록 콘트롤 로직부를 구비한다.

Description

메모리간의 데이타 전송장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 메모리간의 데이타 전송장치 구성도로서, (가)는 메모리 보드 전체 구성도이고, (나)는 콘트롤 로직부 블럭 구성도이다, 제3도는 제2도의 콘트롤 로직부 상세 구성도로서, (가)는 레지스터부 구성도이고, (나)는 비교부 구성도이고, (다)는 상태 머신부 동작 흐름도이고, (라)는 주변 로직부 상세 구성도이다.

Claims (2)

  1. 중앙처리장치가 수행하는데 필요한 명령어 및 데이타를 저장하고 메모리간의 데이타 전송을 위해 전체적인 제어를 행하는 캐시 램을 포함한 중앙처리장치 보드와, 상기 중앙처리장치가 수행해야할 명령어 및 데이타를 하드 디스크에서 읽어와서 저장하는 메모리 보드로 이루어진 컴퓨터 시스템에 있어서, 상기 메모리 보드에 상기 중앙처리장치로부터 얻어진 복사해야할 시작 주소와 목적지 주소 및 카운트값에 따라 소스 레지스터 어드레스의 내용을 리드해서 목적지 레지스터 어드레스에 기록하고 다른 중앙처리장치 보드로부터 현재 수행중인 데이타 영역을 요구하면 어드레스를 비교하여 매칭이 되면 복사가 종료될 때까지 대기시키고 있다가 복사가 종료하면 응답을 행하는 콘트롤 로직부를 더 구비하여 구성한 것을 특징으로 하는 메모리간의 데이타 전송장치.
  2. 제1항에 있어서, 상기 콘트롤 로직부는 소스 어드레스 레지스터와 목적지 어드레스 레지스터와 카운트 레지스터 및 콘트롤 상태 레지스터로 이루어진 레지스터부와; 상기 중앙처리장치에 의해 복사해야 할 시작 주소와 목적지 주소 및 카운트값이 세팅되면 상기 소스 어드레스 레지스터의 내용을 판독해서 목적지 어드레스 레지스터에 기록하고 기록 인지신호가 오면 소스 어드레스 레지스터 및 목적지 어드레스 레지스터를 증가시키고 카운트 레지스터의 값을 감소시키며, 그 감소시킨 카운트 레지스터값이 영이 되면 중앙처리장치로 복사가 완료됐다는 인터럽트를 발생하는 상태 머신부와; 현재 수행중인 데이타 영역을 다른 중앙처리장치 보드가 요구하면 어드레스를 비교하여 매칭이 되면 복사가 완료될 때까지 대기시키고 있다가 복사가 종료되면 응답을 행하는 비교부와; 리드시 상기 비교부에서 어드레스를 비교한 결과 비매칭일 경우 디램에서 데이타를 읽어서 레지스터 버퍼에 래치한 후 버스를 통해 전송하고 기록시에는 기록 버퍼에서 데이타를 래치한 후 상기 디램에서 기록하는 주변 로직부로 구성된 것을 특징으로 하는 메모리간의 데이타 전송장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960012686A 1996-04-24 1996-04-24 메모리간의 데이타 전송장치 KR100348808B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960012686A KR100348808B1 (ko) 1996-04-24 1996-04-24 메모리간의 데이타 전송장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960012686A KR100348808B1 (ko) 1996-04-24 1996-04-24 메모리간의 데이타 전송장치

Publications (2)

Publication Number Publication Date
KR970071308A true KR970071308A (ko) 1997-11-07
KR100348808B1 KR100348808B1 (ko) 2003-01-29

Family

ID=37488915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960012686A KR100348808B1 (ko) 1996-04-24 1996-04-24 메모리간의 데이타 전송장치

Country Status (1)

Country Link
KR (1) KR100348808B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7454585B2 (en) * 2005-12-22 2008-11-18 International Business Machines Corporation Efficient and flexible memory copy operation
US10445092B2 (en) * 2014-12-27 2019-10-15 Intel Corporation Method and apparatus for performing a vector permute with an index and an immediate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NZ209664A (en) * 1983-09-29 1987-05-29 Tandem Computers Inc Memory board address assignments: automatic reconfiguration
JPS6273345A (ja) * 1985-09-27 1987-04-04 Toshiba Corp 情報処理装置
KR0119792Y1 (ko) * 1992-02-20 1998-07-15 이헌조 멀티프로세서의 데이타 전송장치
US5500950A (en) * 1993-01-29 1996-03-19 Motorola, Inc. Data processor with speculative data transfer and address-free retry
KR960012355B1 (ko) * 1994-09-22 1996-09-18 재단법인 한국전자통신연구소 다중프로세서 시스템에서의 캐쉬간 직접 데이타 전송 지원 제어장치

Also Published As

Publication number Publication date
KR100348808B1 (ko) 2003-01-29

Similar Documents

Publication Publication Date Title
JPH0337744A (ja) データ処理装置
JP2695017B2 (ja) データ転送方式
US6035376A (en) System and method for changing the states of directory-based caches and memories from read/write to read-only
US5829035A (en) System and method for preventing stale data in multiple processor computer systems
KR970071308A (ko) 메모리간의 데이타 전송장치
EP0640930A2 (en) A multiprocessor system and a method of controlling such a system
KR970059914A (ko) 플래시 메모리 시스템
USRE38514E1 (en) System for and method of efficiently controlling memory accesses in a multiprocessor computer system
JP3162459B2 (ja) データ処理装置
KR100243033B1 (ko) 주행정 전산망시스템의 캐시응집을 위한 버스동작 제어방법
JP3238390B2 (ja) バッファ記憶装置
JP3299147B2 (ja) キャッシュ制御回路
JPH10254781A (ja) 補助記憶装置
JPS5815877B2 (ja) バツフア・メモリ制御方式
JP2964504B2 (ja) 文書処理装置
JPH08166905A (ja) キャッシュメモリ制御方法
JPH0612326A (ja) キャッシュ制御方式
JPH04133145A (ja) キャッシュメモリの無効化処理装置および無効化制御方法
JPS5822834B2 (ja) バッフア・インバリッド制御方式
JPH0546565A (ja) データ処理装置
KR940015840A (ko) 이단 (Two Level) 캐쉬 메모리의 동질성보장장치 및 방법
JPH03262056A (ja) キャッシュ・バースト転送方式
JPH06309228A (ja) データ処理装置
KR950024080A (ko) 멀티프로세서 시스템의 캐쉬 데이타 전송장치
JPH02118860A (ja) キャッシュ・コントローラ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080612

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee