JP3162459B2 - データ処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】近年、コンピュータの高速化が要
求されている。コンピュータの高速化の１つの実現方法
として、分散メモリ型計算機がある。分散メモリ型計算
機は、その特徴として、プロセッサの台数を多くするこ
とができるが、プロセッサの台数が増加すると、プロセ
ッサ相互のデータ転送の頻度が増し、逆に１回の情報交
換のためのデータ（メッセージ）の量は小さく（細か
く）なる。このため、細かなメッセージを効率よく、数
多く転送する技術が要求される。

【０００２】また、プロセッサ単体の性能を向上させる
ため、近年、メモリを階層的に構成する手法が採用され
ている。このように階層化されたメモリを持つシステム
においても、効率的にメッセージ転送を行うことが要求
される。本発明は上記のような計算機システムにおける
データ転送方式に関し、特に、細かなメッセージを効率
よく、数多く転送することができるバッファ機能を備え
たデータ処理装置に関するものである。

【０００３】

【従来の技術】従来、出力デバイスに対してデータを送
出する手法としては、ダイレクト・メモリ・アクセス
（以下、ＤＭＡと称す）、あるいは、ソフトウエアによ
るポーリング、割込み処理などが用いられていた。まと
まった大きなデータのブロックを送る場合、ＤＭＡは非
常に有効であり、、ソフトウエアによるポーリング、割
込み処理では効率的なデータ転送はできない。

【０００４】しかしながら、プロセッサの台数が多い並
列計算機システムにおいては、一度に転送されるデータ
のサイズは非常に小さくなる傾向にあり、この場合に
は、ＤＭＡによりデータ転送することも、あるいはソフ
トウエアによるポーリング、割込み処理によりデータ転
送することも効率的でない。このような問題を解決する
ため、キャッシュ・メモリに登録されているデータを主
記憶に書き戻すフラッシュ操作と同じ操作でメッセージ
を転送する技術が開発されている（特開平３−１５０６
５９号公報参照）。

【０００５】上記公報に記載される技術は、プロセッサ
とキャッシュ・メモリと主記憶装置とポートと、それら
を制御するキャッシュ・コントローラと、共通バスから
なる複数のプロセッサ・エレメントを上記ポートを介し
て接続した並列計算機システムにおいて、上記プロセッ
サ・エレメントに特定のデータ転送命令を設けるととも
に、上記キャッシュ・コントローラに上記特定のデータ
転送命令を実行する機構を設けたものである。

【０００６】そして、上記、キャッシュ・コントローラ
が持つキャッシュ・メモリの内容を主記憶装置に書き出
す操作（フラッシュ操作、すなわち、キャッシュ・ミス
に際して、主記憶装置からキャッシュ・メモリにデータ
を登録する場合に、キャッシュ・メモリに他のアドレス
のデータが既に存在し、且つ、そのデータが更新されて
いる場合、キャッシュ・メモリに既に登録されているデ
ータを主記憶装置に書き出す操作）と類似の操作で、キ
ャッシュ・メモリ上にデータが存在する場合、上記特定
の命令により、キャッシュ・メモリの内容を共通バスを
介して直接ポートに転送できるように構成している。

【０００７】すなわち、キャッシュ・メモリの内容を主
記憶装置にフラッシュするのと類似の操作で、キャッシ
ュ・メモリから直接デバイスにメッセージを転送する機
構（以下、この機構をライン・センドと称す）を設ける
ことにより、明示的にメッセージ送出のタイミングを指
定できるようにするとともに、メッセージ転送を起動す
るときのオーバー・ヘッドを軽減するようにしたもので
ある。

【０００８】ところで、上記した従来の技術において
は、転送先のデバイスにデータが書き込めない状態の場
合に、デバイスが書き込み可能になるまで処理が停止し
てしまうと言う欠点があった。

【０００９】

【発明が解決しようとする課題】本発明は上記した従来
技術の欠点を改善するためになされたものであって、デ
バイスにデータを転送するに際して、キャッシュ・メモ
リ上にデータに存在する場合には、キャッシュ・メモリ
よりデバイスにデータを転送し、キャッシュ・メモリ上
にデータが存在しない場合にはメイン・メモリよりデー
タをデバイスに転送するデータ処理装置において、一時
的にデバイスにデータが書き込めない状態になっても計
算処理が停止することがない、バッファ機能を備えたデ
ータ処理装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】図１は本発明の原理図で
あり、上記課題を解決するため、本発明は図１に示すよ
うに、プロセッサ６とキャッシュ・メモリ２とメイン・
メモリ１とデバイス５と、それらの間のデータ転送を制
御するキャッシュ・コントローラ４を備え、デバイス５
にデータを転送するに際して、キャッシュ・メモリ２上
にデータに存在する場合には、キャッシュ・メモリ２よ
りデバイス５にデータを転送し、キャッシュ・メモリ２
上にデータが存在しない場合にはメイン・メモリ１より
データをデバイス５に転送する計算機システムのデータ
転送方式において、キャッシュ・メモリ２およびメイン
・メモリ１からデバイス５に転送されるデータを一時的
に保持するバッファ３を設けたものである。

【００１１】そして、デバイス５にデータを書き込めな
い場合には転送されるデータをバッファ３に一時的に保
持し、デバイス５にデータが書き込み可能となった際、
直ちにバッファ３よりデバイス５にデータを転送する。
また、上記構成に加え、バッファ３としてＥＣＣ付きメ
モリを用い、ＥＣＣのチェック・ビットの余りビットに
データの最後であることを示すエンド・ビットを書き込
み、エンド・ビットを参照することにより、一連のデー
タが転送されたことを確認するように構成することがで
きる。

【００１２】さらに、バッファ３としてメイン・メモリ
１上にリング・バッファを設けることができる。また、
さらに、タスク・スイッチ時にバッファ３の読み出し／
書き込みアドレスを保持するポインタの値を書き換える
ことにより、送出するデータをタスクごとに瞬時に切り
換えることができる。

【００１３】

【作用】図１（ｂ）は本発明におけるデータ転送イメー
ジを示す図である。本発明においては、図１（ｂ）に示
すように、キャッシュ・メモリ２上にデータが存在し、
且つ、デバイス５に空きがある場合にはキャッシュ・メ
モリ２よりデバイス５へデータを転送し（図１（ｂ) の
参照）、キャッシュ・メモリ２上にデータが存在して
いるが、デバイス５に空きがない場合にはキャッシュ・
メモリ２よりバッファ３へデータをコピーする（図１
（ｂ）の参照）。

【００１４】また、キャッシュ・メモリ２上にデータが
存在しておらず、デバイス５に空きがある場合にはメイ
ン・メモリ１よりデバイス５へデータを転送し（図１
（ｂ）の参照）、キャッシュ・メモリ２上にデータが
存在しておらず、且つ、デバイス５に空きがない場合に
はメイン・メモリ１よりバッファ３へデータをコピーす
る（図１（ｂ）の参照）。

【００１５】そして、バッファ３にデータがあり、デバ
イス５に空きがある場合にはバッファ３よりデバイス５
へデータを転送する（図１（ｂ）の参照）。

【００１６】

【実施例】図２は本発明の１実施例を示す図であり、同
図において、１０はプロセッサ、１１はメイン・メモ
リ、１２はキャッシュ・メモリ、１３はリング・バッフ
ァ、１４はタグ、１５はデバイス、１６はキャッシュ・
コントローラ、１７は比較器、１８はライト・ポイン
タ、１９はリード・ポインタ、２０，２１はマルチ・プ
レクサ、２２はライト・バッファ、２３はデータ・バ
ス、２４はアドレス・バスである。

【００１７】同図において、プロセッサ１０，メイン・
メモリ１１，キャッシュ・メモリ１２，リング・バッフ
ァ１３，デバイス１５およびライト・バッファ２２間に
はデータ・バス２３が設けられており、デバイス１５へ
のデータ転送はデータ・バス２３を介して行われる。プ
ロセッサ１０とメイン・メモリ１１およびタグ１４間に
はアドレス・バス２４が設けられており、メイン・メモ
リ１１へのデータのリード／ライトはアドレス・バス２
４のアドレス信号により行われる。

【００１８】タグ１４はキャッシュ・メモリ１２に登録
されているデータのアドレスを保持しており、メイン・
メモリ１１からデータを読みだす際、アドレス・バス２
４上のアドレスとタグ１４に保持されているアドレスが
比較され、アドレス・バス２４上のアドレスとタグ１４
に保持されたアドレスが一致すると、データはキャッシ
ュ・メモリ１２より読みだされる。

【００１９】また、キャッシュ・メモリ１２に読み出す
べきデータが登録されていない場合には（キャッシュ・
ミスの場合）、メイン・メモリ１１よりデータを読み出
し、読み出したデータをキャッシュ・メモリ１２に登録
する。さらに、その際、従来例において説明したよう
に、キャッシュ・メモリ１２に他のアドレスのデータが
既に存在し、且つ、そのデータが更新されている場合に
は、メイン・メモリ１１にそのデータを書き出した（フ
ラッシュした）後、メイン・メモリ１１より読み出した
データをキャッシュ・メモリ１２に登録する。

【００２０】ライト・ポインタ１８およびリード・ポイ
ンタ１９はリング・バッファ１３にデータを書き込む際
のアドレス、およびリング・バッファ１３からデータを
読みだす際のアドレスを指示するポインタであり、比較
器１７はライト・ポインタ１８とリード・ポインタ１９
の値を比較し、リング・バッファ１３に空き領域がある
か否かを示すポインタ・ステイタス信号pst をキャッシ
ュ・コントローラ１６に出力する。

【００２１】キャッシュ・コントローラ１６はライン・
センド命令lsend 、ライン・センド・エンド命令lsende
に応じて、キャッシュ・ステイタス信号cst 、デバイス
・ステイタス信号dst 、ポインタ・ステイタス信号pst
によりキャッシュ・メモリ１２上にデータがあるか、あ
るいはデバイス１５に空きがあるか、あるいはまた、リ
ング・バッファ１３が空か否かを判別し、キャッシュ・
コントロール信号cctl、メモリ・コントロール信号mct
l、デバイス・コントロール信号dctlを出力し、デバイ
ス１５へのデータ転送を制御する。

【００２２】リング・バッファ１３はメイン・メモリ１
１上の領域を使用しており、リング・バッファ１３への
リード／ライトは、マルチ・プレクサ２１により、メイ
ン・メモリ１１のアドレス信号をライト・ポインタ１８
およびリード・ポインタ１９側に切り換えて行われる。
このため、メイン・メモリ１１からリング・バッファ１
３へのデータの転送は、まず、マルチ・プレクサ２１を
アドレス・バス２４側に切り換えて、メイン・メモリ１
１よりデータを読みだしてライト・バッファ２２に書き
込み、ついで、マルチ・プレクサ２１をライト・ポイン
タ１８側に切り換えて、ライト・バッファ２２に書き込
まれたデータをライト・ポインタ１８により指示される
リング・バッファ１３のアドレスに書き込むことにより
行われる。

【００２３】図３は本実施例における制御機構のブロッ
ク図を示したものであり、同図において、図２と同一の
ものには、同一の符号が付されている。図４は本発明に
おけるリング・バッファ１３の第１および第２の実施例
を示す図である。同図(a) において、１３ａはデータを
格納するデータ・フィールド、１３ｂは１続きのデータ
の終わりを示すエンド・ビット（１続きのデータの終わ
りではエンド・ビットが１になる）を格納するエンド・
ビット・フィールド、また、１８および１９は、それぞ
れ、図２に示したライト・ポインタおよびリード・ポイ
ンタである。

【００２４】リング・バッファ１３よりデータを読みだ
す場合には、リード・ポインタ１９により指示されたア
ドレスよりデータが読みだされ、また、データを書き込
む場合には、ライト・ポインタ１８により指示されたア
ドレスにデータを書き込まれる。図４(a) においては、
data0 およびdata1 が１続きのデータであり、また、da
ta1 の最後エンド・ビットが１になっていることから、
data1 は最後のデータまでリング・バッファ１３に書き
込まれていることが分かる。また、data2 はまだ、最後
のデータではなく、図４(a) のempty と表示された部分
にはデータが書き込まれていないことが示されている。

【００２５】図４(b) はＥＣＣ付きのメモリをリング・
バッファとして用いた例を示す図であり、１３ａはデー
タを格納するデータ・フィールド、１３ｂは１続きのデ
ータの終わりを示すエンド・ビットを格納するエンド・
ビット・フィールドを示し、同図には、メモリが８ビッ
トのモジュールmodule0 ないし module4の５つで構成さ
れている例が示されている。

【００２６】図４(b) に示すように、ＥＣＣ付きメモリ
の場合には、一般にビットに余りができる。すなわち、
３２ビット・データに対して１ビット誤り訂正、２ビッ
ト誤り検出（ＳＥＣ−ＤＥＣ）を行わせると、７ビット
のチェック・ビットが必要となり、同図に示すように、
module4で１ビット未使用ビットが出る。図４(b) に示
す実施例においては、上記１ビットの未使用ビットをエ
ンド・ビット・フィールドとして用い、リング・バッフ
ァを構成する。

【００２７】つぎに、図２に示した実施例におけるデバ
イス１５へのデータの転送を、図２、図３により説明す
る。ライン・センド命令がキャッシュ・コントローラ１
６に入力されると、キャッシュ・コントローラ１６はキ
ャッシュ・メモリ１２上にデータがあるか、あるいはデ
バイス１５に空きがあるか、あるいはまた、リング・バ
ッファ１３が空か否かを、キャッシュ・ステイタス信号
cst 、デバイス・ステイタス信号dst 、ポインタ・ステ
イタス信号pst により判別して、それぞれの状態におい
て、次のような制御を行う。 キャッシュ・メモリ１２上にデバイス１５に転送す
るデータがあり、かつ、デバイス１５に空きがある場合
（キャッシュ・メモリ１２からデバイス１５へのデータ
の転送）。

【００２８】キャッシュ・コントローラ１６はキャッシ
ュ・コントロール信号cctlを「読出し」にして、キャッ
シュ・メモリ１２より、デバイス１５に転送するデータ
を読み出す。その結果、キャッシュ・メモリ１２に格納
されているデータはデータ・バス２３に出力される。ま
た、キャッシュ・コントローラ１６はデバイス・コント
ロール信号dctlを出力して、キャッシュ・メモリ１２よ
り読みだされたデータをデバイス１５に書き込む。 キャッシュ・メモリ１２上にデバイス１５に転送す
るデータがあり、かつ、デバイス１５に空きがない場合
（キャッシュ・メモリ１２からリング・バッファ１３へ
のデータのコピー）。

【００２９】キャッシュ・コントローラ１６はキャッシ
ュ・コントロール信号cctlを「読出し」にして、キャッ
シュ・メモリ１２よりデバイス１５に転送するデータを
読み出す。その結果、キャッシュ・メモリ１２に格納さ
れているデータはデータ・バス２３に出力される。ま
た、キャッシュ・コントローラ１６はマルチ・プレクサ
２０をライト・ポインタ１８側に切り換えるとともに、
ライト・ポインタ１８の値がアドレスとしてメモリに与
えられるようにマルチ・プレクサ２１を切り換える。

【００３０】ついで、キャッシュ・コントローラ１６は
メモリ・コントロール信号mctlを書き込みにして、キャ
ッシュ・メモリより読みだされたデータバス２３上のデ
ータをリング・バッファに書き込む。 キャッシュ・メモリ１２上にデバイス１５に転送す
るデータがなく、かつ、デバイス１５に空きがある場合
（メイン・メモリ１１からデバイス１５へのデータの転
送）。

【００３１】キャッシュ・コントローラ１６はメモリ・
コントロール信号mctlを「読出し」にして、メイン・メ
モリ１１より、デバイス１５に転送するデータを読み出
す。その結果、メイン・メモリ１１に格納されているデ
ータはデータ・バス２３に出力される。また、キャッシ
ュ・コントローラ１６はデバイス・コントロール信号dc
tlを出力して、メイン・メモリ１１より読みだされたデ
ータをデバイス１５に書き込む。 キャッシュ・メモリ１２上にデバイス１５に転送す
るデータがなく、かつ、デバイス１５に空きがない場合
（メイン・メモリ１１からリング・バッファ１３へのデ
ータのコピー）。

【００３２】キャッシュ・コントローラ１６はメモリ・
コントロール信号mctlを「読出し」にするとともに、マ
ルチ・プレクサ２１をアドレス・バス２４側に切り換
え、メイン・メモリ１１よりデバイス１５に転送するデ
ータを読み出す。その結果、メイン・メモリ１１に格納
されているデータはデータ・バス２３に出力され、ライ
ト・バッファ２２に書き込まれる。

【００３３】つぎに、キャッシュ・コントローラ１６は
マルチ・プレクサ２０をライト・ポインタ１８側に切り
換えるとともに、ライト・ポインタ１８の値がアドレス
としてメモリに与えられるようにマルチ・プレクサ２１
を切り換える。ついで、キャッシュ・コントローラ１６
はメモリ・コントロール信号mctlを書き込みにして、ラ
イト・バッファ２２に書き込まれたデータをリング・バ
ッファ１３に書き込む。

【００３４】また、この際、ライト・ポインタ１８とリ
ード・ポインタ１９の値を比較する比較器１７の出力を
チェックすることにより、リング・バッファ１３のオー
バー・フローが起きないようにする。そして、リング・
バッファ１３のオーバー・フローが起きた場合には、そ
れ以降のライン・センドをフェイルさせることにより、
データの紛失を防ぐ。 デバイス１５に空きがあり、リング・バッファ１３
にデータがある場合（リング・バッファ１３からデバイ
ス１５へのデータの転送）。

【００３５】キャッシュ・コントローラ１６はマルチ・
プレクサ２０および２１を切り換えて、リード・ポイン
タ１９の値がメモリに加わるようにし、メモリ・コント
ロール信号mctlを「読出し」にして、リング・バッファ
１３よりデータを読みだす。ついで、デバイス・コント
ロール信号dctlを「書き込み」にして、リング・バッフ
ァ１３よりデバイス１５にデータを転送する。

【００３６】また、この際、リング・バッファ１３のエ
ンド・ビット・フィールドebf の読出し値をチェックし
て、データの転送が終了していない場合には、デバイス
１５にデータの転送が終了していないことを伝える。以
上説明したように、本実施例によれば、リング・バッフ
ァ１３を設け、キャッシュ・メモリ１２あるいはメイン
・メモリ１１からデータをデバイス１５にデータを転送
する際、デバイス１５に空きがない場合には、転送する
データをリング・バッファ１３に格納するように構成し
たので、デバイス１５にデータが書き込めない状態にな
っても処理が停止することがない。

【００３７】なお、複数のタスクを実行する場合には、
タスク・スイッチ時にライト・ポインタおよびリード・
ポインタの値をタスクに応じて書き換えることにより、
リング・バッファへのデータのリード／ライトを瞬時に
切り換えることができる。また、上記実施例においで
は、メイン・メモリ上にリング・バッファを設ける例を
説明したが、本発明は上記実施例に限定されるものでは
なく、デバイスに転送されるデータ保持するバッファは
メイン・メモリとは別に設けることもできる。

【００３８】

【発明の効果】以上説明したことから明らかなように、
本発明においては、バッファを設け、キャッシュ・メモ
リあるいはメモリからデータをデバイスに転送する際、
デバイスに空きがない場合には、転送するデータを上記
バッファに格納するように構成したので、デバイスにデ
ータを書き込めない状態になった場合においても、計算
処理を停止することがない。

【００３９】従って、例えば、複数のプロセッサを備え
た処理システムにおいて、複数プロセッサ間に完全に同
期がとれていなかったり、また、負荷にばらつきがあっ
ても、特定のプロセッサの処理の遅れにより、他のプロ
セッサの処理が停止することがなく、効率的な処理を行
うことが可能となる。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の実施例を示す図である。

【図３】本発明の実施例における制御機構を示す図であ
る。

【図４】本発明におけるバッファの構成を示す図であ
る。

【符号の説明】

１，１１ メイン・メモリ ２，１２ キャッシュ・メモリ ３，１３ リング・バッファ ４，１６ キャッシュ・コントローラ ５，１５ デバイス ６，１０ プロセッサ ７，１８ ライト・ポインタ ８，１９ リード・ポインタ １４ タグ １７ 比較器 ２０ マルチ・プレクサ ２１ マルチ・プレクサ ２２ ライト・バッファ ２３ データ・バス ２４ アドレス・バス

フロントページの続き (56)参考文献 特開 平３−150659（ＪＰ，Ａ) 特開 昭57−25030（ＪＰ，Ａ) 特開 平２−44455（ＪＰ，Ａ) 特開 昭61−80350（ＪＰ，Ａ) 特開 平４−23061（ＪＰ，Ａ) 特開 昭60−207945（ＪＰ，Ａ) 特開 昭61−94756（ＪＰ，Ａ) 特開 昭62−165256（ＪＰ，Ａ) 特開 平３−212776（ＪＰ，Ａ) 特開 平２−61753（ＪＰ，Ａ) 特開 平１−163862（ＪＰ，Ａ) 特開 昭58−117044（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 12/08 - 12/12 G06F 5/06 G06F 13/38 G06F 15/16 - 15/177

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 プロセッサと、キャッシュ・メモリと、
   メイン・メモリと、デバイスを備え、該デバイスを介し
   て相互にデータ転送を行うデータ処理装置において、 上記キャッシュ・メモリまたはメイン・メモリから前記
   デバイスに転送されるデータを一時的に保持するバッフ
   ァを備え、該バッファは、ＥＣＣ付きメモリであり、Ｅ
   ＣＣのチェック・ビットの余りビットが、データの最後
   であることを示すエンド・ビット・フィールドとして使
   用され、 上記デバイスにデータを転送するに際して、上記キャッ
   シュ・メモリ上にデータが存在する場合には、キャッシ
   ュ・メモリよりデバイスにデータを転送し、 キャッシュ・メモリ上にデータが存在しない場合には、
   メイン・メモリよりデータをデバイスにデータを転送
   し、 デバイスにデータが書き込めない場合には、転送される
   データを上記バッファに書き込み、デバイスにデータが
   書き込み可能となった際、直ちにバッファよりデバイス
   にデータを転送し、上記エンド・ビット・フィールドをチェックしてデータ
   の転送が終了したことを確認するキャッシュ・コントロ
   ーラ を備えることを特徴とするデータ処理装置。
2. 【請求項２】 バッファとしてメイン・メモリ上にリン
   グ・バッファを設けたことを特徴とする請求項１のデー
   タ処理装置。
3. 【請求項３】 上記キャッシュ・コントローラは、タス
   ク・スイッチ時にバッファの読み出し／書き込みアドレ
   スを保持するポインタの値を書き換える手段を備えてい
   ることを特徴とする請求項１のデータ処理装置。