JPH0877067A - キャッシュメモリ制御装置 - Google Patents
キャッシュメモリ制御装置Info
- Publication number
- JPH0877067A JPH0877067A JP6208465A JP20846594A JPH0877067A JP H0877067 A JPH0877067 A JP H0877067A JP 6208465 A JP6208465 A JP 6208465A JP 20846594 A JP20846594 A JP 20846594A JP H0877067 A JPH0877067 A JP H0877067A
- Authority
- JP
- Japan
- Prior art keywords
- data
- cache memory
- written
- write
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】 処理装置からキャッシュメモリへのブロック
中の一部分の書込みを高速化して、キャッシュメモリ全
体の処理性能を向上させる。 【構成】 処理装置からキャッシュメモリ１１０への書
込み要求があると、書込みデータがライトバッファ１２
０に保持されると共に、ライトバッファ１２０の書込み
のあったバイト位置に対応するバリッドビット群１３０
のビットがセットされる。その後、ライトバッファ１２
０の１ブロック分のデータがキャッシュメモリ１１０に
一度に転送される。この際キャッシュメモリ１１０は、
バリッドビット群１３０のビットがセットされているバ
イトのみを取り込む。
中の一部分の書込みを高速化して、キャッシュメモリ全
体の処理性能を向上させる。 【構成】 処理装置からキャッシュメモリ１１０への書
込み要求があると、書込みデータがライトバッファ１２
０に保持されると共に、ライトバッファ１２０の書込み
のあったバイト位置に対応するバリッドビット群１３０
のビットがセットされる。その後、ライトバッファ１２
０の１ブロック分のデータがキャッシュメモリ１１０に
一度に転送される。この際キャッシュメモリ１１０は、
バリッドビット群１３０のビットがセットされているバ
イトのみを取り込む。
Description
【０００１】
【産業上の利用分野】本発明は、キャッシュメモリの制
御を行うキャッシュメモリ制御装置に関し、特にキャッ
シュメモリに対する書込みを高速化するキャッシュメモ
リ制御装置に関する。
御を行うキャッシュメモリ制御装置に関し、特にキャッ
シュメモリに対する書込みを高速化するキャッシュメモ
リ制御装置に関する。
【０００２】
【従来の技術】従来キャッシュメモリでは、キャッシュ
メモリ内の領域をブロックとよぶ単位に分割し、これを
単位としてデータを管理している。また、このキャッシ
ュメモリに接続される処理装置からの書込みはキャッシ
ュメモリへのパスのデータ幅等に制限される。以下、こ
の書込みの単位をパス幅という。
メモリ内の領域をブロックとよぶ単位に分割し、これを
単位としてデータを管理している。また、このキャッシ
ュメモリに接続される処理装置からの書込みはキャッシ
ュメモリへのパスのデータ幅等に制限される。以下、こ
の書込みの単位をパス幅という。
【０００３】たとえば、特開平３−２６３２４３号公報
には、ブロックサイズが６４バイトであるのに対して、
データの書込みを８バイト単位で行う、すなわちパス幅
が８バイトの、キャッシュメモリ制御方式の技術が記載
されている。
には、ブロックサイズが６４バイトであるのに対して、
データの書込みを８バイト単位で行う、すなわちパス幅
が８バイトの、キャッシュメモリ制御方式の技術が記載
されている。
【０００４】
【発明が解決しようとする課題】上述の従来技術では、
キャッシュメモリに書き込まれるデータがパス幅よりも
広い場合には、このデータをパス幅を単位として分割し
てキャッシュメモリに書き込む必要があった。すなわ
ち、その分割された数に相当する回数分のキャッシュメ
モリへの書き込み処理が必要であった。そのため、この
書込み処理によりキャッシュメモリが塞がってしまい、
他の要求が待たされてしまうという問題があった。
キャッシュメモリに書き込まれるデータがパス幅よりも
広い場合には、このデータをパス幅を単位として分割し
てキャッシュメモリに書き込む必要があった。すなわ
ち、その分割された数に相当する回数分のキャッシュメ
モリへの書き込み処理が必要であった。そのため、この
書込み処理によりキャッシュメモリが塞がってしまい、
他の要求が待たされてしまうという問題があった。
【０００５】また、従来技術では、キャッシュメモリが
故障した場合には、処理装置からの書込みデータを一つ
一つ主記憶装置に書き込んでいかなければならず、デー
タ転送が終了するまでバスが専有されてしまい、他の要
求が待たされてしまうという問題があった。また、主記
憶装置ではエラー訂正符号としてＥＣＣを採用すること
が多く、書込みデータのバイト数は不定であるため、該
当するブロックの内容を一度読み出してからＥＣＣデー
タを修正した後に主記憶装置に書き戻す必要がある。こ
の処理を主記憶装置側で行うと、転送データのバイト数
が不定であり、バスの制御が複雑になるという問題があ
った。
故障した場合には、処理装置からの書込みデータを一つ
一つ主記憶装置に書き込んでいかなければならず、デー
タ転送が終了するまでバスが専有されてしまい、他の要
求が待たされてしまうという問題があった。また、主記
憶装置ではエラー訂正符号としてＥＣＣを採用すること
が多く、書込みデータのバイト数は不定であるため、該
当するブロックの内容を一度読み出してからＥＣＣデー
タを修正した後に主記憶装置に書き戻す必要がある。こ
の処理を主記憶装置側で行うと、転送データのバイト数
が不定であり、バスの制御が複雑になるという問題があ
った。
【０００６】さらに、従来の技術では、キャッシュメモ
リに書き込まれるデータにエラーが発生した場合、キャ
ッシュメモリの内容を破壊してしまうという問題があっ
た。
リに書き込まれるデータにエラーが発生した場合、キャ
ッシュメモリの内容を破壊してしまうという問題があっ
た。
【０００７】本発明の目的は、処理装置からキャッシュ
メモリへの書込みであって、特にブロック中の一部分に
対する書込みを高速化して、キャッシュメモリ全体の処
理性能を向上させることにある。
メモリへの書込みであって、特にブロック中の一部分に
対する書込みを高速化して、キャッシュメモリ全体の処
理性能を向上させることにある。
【０００８】また、本発明の他の目的は、キャッシュメ
モリが故障した場合でもデータを消失することなく正常
な動作を保証することにある。
モリが故障した場合でもデータを消失することなく正常
な動作を保証することにある。
【０００９】さらに、本発明の他の目的は、キャッシュ
メモリへアクセスをしようとする際にエラーが発生した
場合に、そのエラーの影響をキャッシュメモリに及ばさ
ず、障害処理後継続動作できるようにすることにある。
メモリへアクセスをしようとする際にエラーが発生した
場合に、そのエラーの影響をキャッシュメモリに及ばさ
ず、障害処理後継続動作できるようにすることにある。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に本発明のキャッシュメモリ制御装置は、データをブロ
ック毎に管理するキャッシュメモリと、このキャッシュ
メモリに書き込むべきデータを少なくとも１ブロック分
保持する書込みデータ保持手段と、この書込みデータ保
持手段に保持されているデータの有効性を保持する有効
性表示手段とを含み、前記書込みデータ保持手段の保持
するデータの内、前記有効性表示手段が有効である旨を
表示するデータのみを前記キャッシュメモリに転送す
る。
に本発明のキャッシュメモリ制御装置は、データをブロ
ック毎に管理するキャッシュメモリと、このキャッシュ
メモリに書き込むべきデータを少なくとも１ブロック分
保持する書込みデータ保持手段と、この書込みデータ保
持手段に保持されているデータの有効性を保持する有効
性表示手段とを含み、前記書込みデータ保持手段の保持
するデータの内、前記有効性表示手段が有効である旨を
表示するデータのみを前記キャッシュメモリに転送す
る。
【００１１】また、本発明の他のキャッシュメモリ制御
装置は、データをブロック毎に管理するキャッシュメモ
リと、このキャッシュメモリに書き込むべきデータを少
なくとも１ブロック分保持する書込みデータ保持手段
と、この書込みデータ保持手段に保持されているデータ
の有効性を保持する有効性表示手段と、前記書込みデー
タ保持手段に保持されているブロックであって前記書き
込むべきデータが書き込まれる前のブロックを保持する
読出しデータ保持手段と、前記有効性表示手段に従って
前記書込みデータ保持手段または前記読出しデータ保持
手段の何れかを選択して出力する選択手段とを含む。
装置は、データをブロック毎に管理するキャッシュメモ
リと、このキャッシュメモリに書き込むべきデータを少
なくとも１ブロック分保持する書込みデータ保持手段
と、この書込みデータ保持手段に保持されているデータ
の有効性を保持する有効性表示手段と、前記書込みデー
タ保持手段に保持されているブロックであって前記書き
込むべきデータが書き込まれる前のブロックを保持する
読出しデータ保持手段と、前記有効性表示手段に従って
前記書込みデータ保持手段または前記読出しデータ保持
手段の何れかを選択して出力する選択手段とを含む。
【００１２】また、本発明の他のキャッシュメモリ制御
装置は、データをブロック毎に管理するキャッシュメモ
リと、このキャッシュメモリに書き込むべきデータを少
なくとも１ブロック分保持する書込みデータ保持手段
と、この書込みデータ保持手段に保持されているデータ
の有効性を保持する有効性表示手段と、前記書込みデー
タ保持手段に保持されているブロックであって前記書き
込むべきデータが書き込まれる前のブロックを保持する
読出しデータ保持手段と、前記有効性表示手段に従って
前記書込みデータ保持手段または前記読出しデータ保持
手段の何れかを選択して出力する選択手段と、前記書き
込むべきデータにエラーが発生したことを検出して前記
有効性表示手段を全て無効にするエラー検出手段とを含
む。
装置は、データをブロック毎に管理するキャッシュメモ
リと、このキャッシュメモリに書き込むべきデータを少
なくとも１ブロック分保持する書込みデータ保持手段
と、この書込みデータ保持手段に保持されているデータ
の有効性を保持する有効性表示手段と、前記書込みデー
タ保持手段に保持されているブロックであって前記書き
込むべきデータが書き込まれる前のブロックを保持する
読出しデータ保持手段と、前記有効性表示手段に従って
前記書込みデータ保持手段または前記読出しデータ保持
手段の何れかを選択して出力する選択手段と、前記書き
込むべきデータにエラーが発生したことを検出して前記
有効性表示手段を全て無効にするエラー検出手段とを含
む。
【００１３】また、前記有効性表示手段は前記書込みデ
ータ保持手段に保持されているデータの有効性を１バイ
ト単位に保持する。
ータ保持手段に保持されているデータの有効性を１バイ
ト単位に保持する。
【００１４】また、前記エラー検出手段はパリティチェ
ックを行う。
ックを行う。
【００１５】
【実施例】次に本発明のキャッシュメモリ制御装置の第
一の実施例について図面を参照して詳細に説明する。
一の実施例について図面を参照して詳細に説明する。
【００１６】図１を参照すると、本発明の第一の実施例
であるキャッシュメモリ制御装置１００は、キャッシュ
メモリ１１０と、キャッシュメモリ１１０への書込みデ
ータを保持するライトバッファ１２０と、ライトバッフ
ァ１２０に保持されているデータが有効であるか否かを
示すバリッドビット群１３０とを有している。
であるキャッシュメモリ制御装置１００は、キャッシュ
メモリ１１０と、キャッシュメモリ１１０への書込みデ
ータを保持するライトバッファ１２０と、ライトバッフ
ァ１２０に保持されているデータが有効であるか否かを
示すバリッドビット群１３０とを有している。
【００１７】本実施例のキャッシュメモリ１１０は、１
ワード４バイトのデータを１ブロック当たり４ワード分
格納できる４セットアソシアティブキャッシュとして構
成しているが、これはダイレクトマップキャッシュやフ
ルアソシアティブキャッシュであってもよい。
ワード４バイトのデータを１ブロック当たり４ワード分
格納できる４セットアソシアティブキャッシュとして構
成しているが、これはダイレクトマップキャッシュやフ
ルアソシアティブキャッシュであってもよい。
【００１８】ライトバッファ１２０は、キャッシュメモ
リ１１０に書き込む１ブロック分のデータ、すなわち１
ワード４バイトのデータを４ワード分保持できるバッフ
ァである。
リ１１０に書き込む１ブロック分のデータ、すなわち１
ワード４バイトのデータを４ワード分保持できるバッフ
ァである。
【００１９】バリッドビット群１３０は、ライトバッフ
ァ１２０の対応する各バイト位置に有効なデータが格納
されているか否かを表示するビット群であり、ライトバ
ッファに対応して４ビット×４ワード＝１６ビットのバ
リッドビットを保持している。すなわち、このバリッド
ビットがセットされていればライトバッファ１２０の対
応するバイト位置のデータが有効であることを示し、リ
セットされていれば無効であることを示している。
ァ１２０の対応する各バイト位置に有効なデータが格納
されているか否かを表示するビット群であり、ライトバ
ッファに対応して４ビット×４ワード＝１６ビットのバ
リッドビットを保持している。すなわち、このバリッド
ビットがセットされていればライトバッファ１２０の対
応するバイト位置のデータが有効であることを示し、リ
セットされていれば無効であることを示している。
【００２０】処理装置からキャッシュメモリ１１０への
書込み要求があると、書込みデータがライトバッファ１
２０に保持されると共に、ライトバッファ１２０の書込
みのあったバイト位置に対応するバリッドビット群１３
０のビットがセットされる。その後、ライトバッファ１
２０の１ブロック分のデータがキャッシュメモリ１１０
に一度に転送される。この際キャッシュメモリ１１０
は、バリッドビット群１３０のビットがセットされてい
るバイトのみを取り込む。ライトバッファ１２０からキ
ャッシュメモリ１１０への転送が完了すると、バリッド
ビット群１３０の各ビットはリセットされる。なお、い
ずれのブロックに書き込むかの選択は、例えばＬＲＵ
（Least Recently Usedの略）方式などの従来技術を使
用することができる。
書込み要求があると、書込みデータがライトバッファ１
２０に保持されると共に、ライトバッファ１２０の書込
みのあったバイト位置に対応するバリッドビット群１３
０のビットがセットされる。その後、ライトバッファ１
２０の１ブロック分のデータがキャッシュメモリ１１０
に一度に転送される。この際キャッシュメモリ１１０
は、バリッドビット群１３０のビットがセットされてい
るバイトのみを取り込む。ライトバッファ１２０からキ
ャッシュメモリ１１０への転送が完了すると、バリッド
ビット群１３０の各ビットはリセットされる。なお、い
ずれのブロックに書き込むかの選択は、例えばＬＲＵ
（Least Recently Usedの略）方式などの従来技術を使
用することができる。
【００２１】このように、本発明の第一の実施例である
キャッシュメモリ制御装置によれば、処理装置からキャ
ッシュメモリ１１０へのデータ書込みの際、書込みデー
タをライトバッファ１２０に書き込むと共に、バリッド
ビット群１３０の対応する位置をセットしておき、その
後ライトバッファ１２０からキャッシュメモリ１１０に
一度にデータ転送することにより、ブロック中の一部の
データの書き込みであっても、バリッドビット群１３０
のセットされている位置の書込みデータのみをキャッシ
ュメモリ１１０に高速に格納することができる。
キャッシュメモリ制御装置によれば、処理装置からキャ
ッシュメモリ１１０へのデータ書込みの際、書込みデー
タをライトバッファ１２０に書き込むと共に、バリッド
ビット群１３０の対応する位置をセットしておき、その
後ライトバッファ１２０からキャッシュメモリ１１０に
一度にデータ転送することにより、ブロック中の一部の
データの書き込みであっても、バリッドビット群１３０
のセットされている位置の書込みデータのみをキャッシ
ュメモリ１１０に高速に格納することができる。
【００２２】次に本発明のキャッシュメモリ制御装置の
第二の実施例について図面を参照して詳細に説明する。
第二の実施例について図面を参照して詳細に説明する。
【００２３】図２を参照すると、本発明の第二の実施例
であるキャッシュメモリ制御装置１００は、第一の実施
例と同様にキャッシュメモリ１１０と、ライトバッファ
１２０と、バリッドビット群１３０とを有し、さらに主
記憶装置からの読出しデータを保持するリードバッファ
１４０と、リードバッファ１４０またはライトバッファ
１２０のいずれかを選択して主記憶装置に出力する出力
セレクタ１５０とを有している。
であるキャッシュメモリ制御装置１００は、第一の実施
例と同様にキャッシュメモリ１１０と、ライトバッファ
１２０と、バリッドビット群１３０とを有し、さらに主
記憶装置からの読出しデータを保持するリードバッファ
１４０と、リードバッファ１４０またはライトバッファ
１２０のいずれかを選択して主記憶装置に出力する出力
セレクタ１５０とを有している。
【００２４】リードバッファ１４０は、ライトバッファ
１２０と同様の構成を有しており、主記憶装置から読み
出したキャッシュメモリ１１０の１ブロック分のデータ
を保持できる。
１２０と同様の構成を有しており、主記憶装置から読み
出したキャッシュメモリ１１０の１ブロック分のデータ
を保持できる。
【００２５】出力セレクタ１５０は、バリッドビット群
１３０の内容に従い、ライトバッファ１２０またはリー
ドバッファ１４０のいずれかのデータをバイト単位に選
択して主記憶装置に転送する。
１３０の内容に従い、ライトバッファ１２０またはリー
ドバッファ１４０のいずれかのデータをバイト単位に選
択して主記憶装置に転送する。
【００２６】本実施例のキャッシュメモリ制御装置１０
０では、キャッシュメモリ１１０に障害が発生して使用
することができなくなった場合でも、処理装置から書込
み要求のあったデータが第一の実施例と同様にライトバ
ッファ１２０に書き込まれると共に、バリッドビット群
１３０の対応する位置のビットがセットされる。そし
て、バリッドビット群１３０の一部のビットのみがセッ
トされた場合、すなわちブロック中に書き換えないバイ
トがある場合には、その書き換えないバイトを得るため
に、対応するブロック中の全てのデータを主記憶装置か
らリードバッファ１４０に読み出してくる。リードバッ
ファ１４０に１ブロック分の読出しデータが保持される
と、出力セレクタ１５０はバリッドビット群１３０の内
容に従い、ライトバッファ１２０またはリードバッファ
１４０のいずれかのデータをバイト単位に選択して主記
憶装置に転送する。すなわち、バリッドビット群１３０
がセットされているビットについてはライトバッファ１
２０側から対応するバイト位置のデータを出力し、バリ
ッドビット群１３０がリセットされているビットについ
てはリードバッファ１４０側から対応するバイト位置の
データを出力する。
０では、キャッシュメモリ１１０に障害が発生して使用
することができなくなった場合でも、処理装置から書込
み要求のあったデータが第一の実施例と同様にライトバ
ッファ１２０に書き込まれると共に、バリッドビット群
１３０の対応する位置のビットがセットされる。そし
て、バリッドビット群１３０の一部のビットのみがセッ
トされた場合、すなわちブロック中に書き換えないバイ
トがある場合には、その書き換えないバイトを得るため
に、対応するブロック中の全てのデータを主記憶装置か
らリードバッファ１４０に読み出してくる。リードバッ
ファ１４０に１ブロック分の読出しデータが保持される
と、出力セレクタ１５０はバリッドビット群１３０の内
容に従い、ライトバッファ１２０またはリードバッファ
１４０のいずれかのデータをバイト単位に選択して主記
憶装置に転送する。すなわち、バリッドビット群１３０
がセットされているビットについてはライトバッファ１
２０側から対応するバイト位置のデータを出力し、バリ
ッドビット群１３０がリセットされているビットについ
てはリードバッファ１４０側から対応するバイト位置の
データを出力する。
【００２７】このように、本発明の第二の実施例である
キャッシュメモリ制御装置によれば、第一の実施例に加
えてリードバッファ１４０と出力セレクタ１５０とを設
けたことにより、キャッシュメモリ１１０に障害が発生
した場合でも、ブロックの一部に対する書込みデータを
保持するライトバッファ１２０または書き換え前のデー
タを読み出したリードバッファ１４０のいずれかを、出
力セレクタ１５０がバリッドビット群１３０に従って選
択でき、ブロックの一部の領域に対するデータの書込み
であっても効率よく主記憶装置に書き込むことができ
る。
キャッシュメモリ制御装置によれば、第一の実施例に加
えてリードバッファ１４０と出力セレクタ１５０とを設
けたことにより、キャッシュメモリ１１０に障害が発生
した場合でも、ブロックの一部に対する書込みデータを
保持するライトバッファ１２０または書き換え前のデー
タを読み出したリードバッファ１４０のいずれかを、出
力セレクタ１５０がバリッドビット群１３０に従って選
択でき、ブロックの一部の領域に対するデータの書込み
であっても効率よく主記憶装置に書き込むことができ
る。
【００２８】次に本発明のキャッシュメモリ制御装置の
第三の実施例について図面を参照して詳細に説明する。
第三の実施例について図面を参照して詳細に説明する。
【００２９】図３を参照すると、本発明の第三の実施例
であるキャッシュメモリ制御装置１００は、第二の実施
例と同様にキャッシュメモリ１１０と、ライトバッファ
１２０と、バリッドビット群１３０と、リードバッファ
１４０と、出力セレクタ１５０とを有していると共に、
さらに処理装置からのデータのエラーを検出するエラー
検出回路１６０を有している。
であるキャッシュメモリ制御装置１００は、第二の実施
例と同様にキャッシュメモリ１１０と、ライトバッファ
１２０と、バリッドビット群１３０と、リードバッファ
１４０と、出力セレクタ１５０とを有していると共に、
さらに処理装置からのデータのエラーを検出するエラー
検出回路１６０を有している。
【００３０】エラー検出回路１６０は、処理装置からの
データにエラーがないか否かチェックを行う。このエラ
ーチェックには、例えばデータにパリティビットを付加
することによりパリティチェックを行うことが考えられ
る。
データにエラーがないか否かチェックを行う。このエラ
ーチェックには、例えばデータにパリティビットを付加
することによりパリティチェックを行うことが考えられ
る。
【００３１】処理装置からキャッシュメモリ１１０への
書込み要求があると、書込みデータはライトバッファ１
２０に保持されると共に、エラー検出回路１６０にも入
力される。エラー検出回路１６０は、エラーを検出しな
かった場合にはライトバッファ１２０の書込みのあった
バイト位置に対応するバリッドビット群１３０のビット
をセットする。エラー検出回路１６０は、エラーを検出
した場合にはバリッドビット群１３０のビットを全てリ
セットしてライトバッファ１２０からキャッシュメモリ
１１０への転送を抑止する。
書込み要求があると、書込みデータはライトバッファ１
２０に保持されると共に、エラー検出回路１６０にも入
力される。エラー検出回路１６０は、エラーを検出しな
かった場合にはライトバッファ１２０の書込みのあった
バイト位置に対応するバリッドビット群１３０のビット
をセットする。エラー検出回路１６０は、エラーを検出
した場合にはバリッドビット群１３０のビットを全てリ
セットしてライトバッファ１２０からキャッシュメモリ
１１０への転送を抑止する。
【００３２】このように、本発明の第三の実施例である
キャッシュメモリ制御装置によれば、第二の実施例に加
えてエラー検出回路１６０を設けたことにより、処理装
置からのデータにエラーがあった場合でもライトバッフ
ァ１２０からキャッシュメモリ１１０へのデータ転送を
抑止して、キャッシュメモリ１１０に不正なデータが書
き込まれるのを防ぐことができる。
キャッシュメモリ制御装置によれば、第二の実施例に加
えてエラー検出回路１６０を設けたことにより、処理装
置からのデータにエラーがあった場合でもライトバッフ
ァ１２０からキャッシュメモリ１１０へのデータ転送を
抑止して、キャッシュメモリ１１０に不正なデータが書
き込まれるのを防ぐことができる。
【００３３】
【発明の効果】以上の説明で明らかなように、本発明に
よると、処理装置からの書込みデータをライトバッファ
に書き込むと共に、バリッドビット群の対応する位置を
セットしておくことにより、ブロック中の一部のデータ
の書き込みであっても、ライトバッファからキャッシュ
メモリへのデータ転送を一度に行うことができ、キャッ
シュメモリ全体の処理性能を向上させることができる。
よると、処理装置からの書込みデータをライトバッファ
に書き込むと共に、バリッドビット群の対応する位置を
セットしておくことにより、ブロック中の一部のデータ
の書き込みであっても、ライトバッファからキャッシュ
メモリへのデータ転送を一度に行うことができ、キャッ
シュメモリ全体の処理性能を向上させることができる。
【００３４】また、本発明によると、リードバッファと
出力セレクタとを設けたことにより、キャッシュメモリ
に障害が発生した場合でも、ブロックの一部の領域に対
する書込みデータを効率よく主記憶装置に書き込むこと
ができる。
出力セレクタとを設けたことにより、キャッシュメモリ
に障害が発生した場合でも、ブロックの一部の領域に対
する書込みデータを効率よく主記憶装置に書き込むこと
ができる。
【００３５】さらに、本発明によると、エラー検出回路
を設けたことにより、処理装置からのデータにエラーが
あった場合でもキャッシュメモリに不正なデータが書き
込まれるのを防ぐことができる。
を設けたことにより、処理装置からのデータにエラーが
あった場合でもキャッシュメモリに不正なデータが書き
込まれるのを防ぐことができる。
【図１】本発明のキャッシュメモリ制御装置の第一の実
施例の構成を示すブロック図である。
施例の構成を示すブロック図である。
【図２】本発明のキャッシュメモリ制御装置の第二の実
施例の構成を示すブロック図である。
施例の構成を示すブロック図である。
【図３】本発明のキャッシュメモリ制御装置の第三の実
施例の構成を示すブロック図である。
施例の構成を示すブロック図である。
１００ キャッシュメモリ制御装置 １１０ キャッシュメモリ １２０ ライトバッファ １３０ バリッドビット群 １４０ リードバッファ １５０ 出力セレクタ １６０ エラー検出回路
Claims (3)
- 【請求項１】 データをブロック毎に管理するキャッシ
ュメモリと、 このキャッシュメモリに書き込むべきデータを少なくと
も１ブロック分保持する書込みデータ保持手段と、 この書込みデータ保持手段に保持されているデータの有
効性を保持する有効性表示手段とを含み、 前記書込みデータ保持手段の保持するデータの内、前記
有効性表示手段が有効である旨を表示するデータのみを
前記キャッシュメモリに転送することを特徴とするキャ
ッシュメモリ制御装置。 - 【請求項２】 データをブロック毎に管理するキャッシ
ュメモリと、 このキャッシュメモリに書き込むべきデータを少なくと
も１ブロック分保持する書込みデータ保持手段と、 この書込みデータ保持手段に保持されているデータの有
効性を保持する有効性表示手段と、 前記書込みデータ保持手段に保持されているブロックで
あって前記書き込むべきデータが書き込まれる前のブロ
ックを保持する読出しデータ保持手段と、 前記有効性表示手段に従って前記書込みデータ保持手段
または前記読出しデータ保持手段の何れかを選択して出
力する選択手段とを含むことを特徴とするキャッシュメ
モリ制御装置。 - 【請求項３】 データをブロック毎に管理するキャッシ
ュメモリと、 このキャッシュメモリに書き込むべきデータを少なくと
も１ブロック分保持する書込みデータ保持手段と、 この書込みデータ保持手段に保持されているデータの有
効性を保持する有効性表示手段と、 前記書込みデータ保持手段に保持されているブロックで
あって前記書き込むべきデータが書き込まれる前のブロ
ックを保持する読出しデータ保持手段と、 前記有効性表示手段に従って前記書込みデータ保持手段
または前記読出しデータ保持手段の何れかを選択して出
力する選択手段と、 前記書き込むべきデータにエラーが発生したことを検出
して前記有効性表示手段を全て無効にするエラー検出手
段とを含むことを特徴とするキャッシュメモリ制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6208465A JPH0877067A (ja) | 1994-09-01 | 1994-09-01 | キャッシュメモリ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6208465A JPH0877067A (ja) | 1994-09-01 | 1994-09-01 | キャッシュメモリ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0877067A true JPH0877067A (ja) | 1996-03-22 |
Family
ID=16556637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6208465A Pending JPH0877067A (ja) | 1994-09-01 | 1994-09-01 | キャッシュメモリ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0877067A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1325416A1 (en) * | 2000-10-12 | 2003-07-09 | Emulex Corporation | Method for determining valid bytes for multiple-byte burst memories |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62248049A (ja) * | 1986-04-22 | 1987-10-29 | Nec Corp | バツフア記憶装置 |
| JPH0298754A (ja) * | 1988-10-06 | 1990-04-11 | Nec Corp | 主記憶制御方式 |
| JPH03171340A (ja) * | 1989-11-30 | 1991-07-24 | Koufu Nippon Denki Kk | データ処理装置 |
-
1994
- 1994-09-01 JP JP6208465A patent/JPH0877067A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62248049A (ja) * | 1986-04-22 | 1987-10-29 | Nec Corp | バツフア記憶装置 |
| JPH0298754A (ja) * | 1988-10-06 | 1990-04-11 | Nec Corp | 主記憶制御方式 |
| JPH03171340A (ja) * | 1989-11-30 | 1991-07-24 | Koufu Nippon Denki Kk | データ処理装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1325416A1 (en) * | 2000-10-12 | 2003-07-09 | Emulex Corporation | Method for determining valid bytes for multiple-byte burst memories |
| EP1325416A4 (en) * | 2000-10-12 | 2005-08-10 | Emulex Corp | METHOD FOR DETERMINING CORRECT BYTES IN MULTI-BYTE GAS MEMORIES |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11143775A (ja) | キャッシュメモリシステム | |
| JPS6324428A (ja) | キヤツシユメモリ | |
| KR20020029925A (ko) | 디지털 데이터의 소프트 에러를 정정하는 방법 및 장치 | |
| JPS6310460B2 (ja) | ||
| JP3129224B2 (ja) | キャッシュメモリ装置 | |
| JP2002024085A (ja) | ディスクキャッシュシステム、及びその制御方法 | |
| JPH0877067A (ja) | キャッシュメモリ制御装置 | |
| JP3733604B2 (ja) | キャッシュメモリ | |
| JPH0746323B2 (ja) | 部分書込みアクセスを圧縮する主記憶装置 | |
| JP3162459B2 (ja) | データ処理装置 | |
| JP3239935B2 (ja) | 密結合マルチプロセッサシステムの制御方法、密結合マルチプロセッサシステム及びその記録媒体 | |
| GB2037466A (en) | Computer with cache memory | |
| JPH0773106A (ja) | キャッシュメモリ | |
| JPH08137753A (ja) | ディスクキャッシュ装置 | |
| JPH10232789A (ja) | Ｅｃｃパーシャルライト制御ユニット | |
| JP3074897B2 (ja) | メモリ回路 | |
| JP2703255B2 (ja) | キャッシュメモリ書込み装置 | |
| US6317857B1 (en) | System and method for utilizing checksums to recover data | |
| JP2000047941A (ja) | ディスクキャッシュ制御装置 | |
| JPH06301600A (ja) | 記憶装置 | |
| JPH04162161A (ja) | 記憶制御装置 | |
| JP2000259496A (ja) | 記憶装置 | |
| JPS5842546B2 (ja) | ストア制御方式 | |
| JPH071490B2 (ja) | デ−タ書戻し方式 | |
| JPH0148571B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970128 |