JPH0567975B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はキヤツシユメモリのデータ制御方式に
関し、特にキヤツシユコントローラが主記憶をア
クセスした場合のキヤツシユメモリのデータ制御
方式に関する。

〔従来の技術〕

プロセツサと主記憶との間に小容量の高速なバ
ツフアメモリを設置することにより、実効的な主
記憶のアクセス時間を高速化しうることは、コン
ピユーテイングサーベイ（Computing Survey）
14巻３号、1982年、473〜530ページに詳しく述べ
られているように一般によく知られている。

この手法は通常キヤツシユメモリと呼ばれ、広
く計算機システムに使用されている。これは計算
機システム上で実行されるプロセツサのメモリア
クセスにおいては局所性があるという性質を利用
したものであり、プロセツサから主記憶へのアク
セスに際し、アクセスの行なわれたワードを含む
一定のサイズの連続した記憶位置（通常これをブ
ロツクと呼ぶ）の内容を主記憶からキヤツシユメ
モリに取込むことにより、メモリアクセスの大部
分は、高速なキヤツシユメモリへのアクセスで済
み、低速な主記憶へのアクセスを不要とすること
ができる。

一方、主記憶からブロツク分のデータをキヤツ
シユメモリに取り込む場合、通常、プロセツサに
よりアクセスされたデータを最も先に転送し、そ
の他のデータを後に順次転送するラツプアラウン
ド方式がとられ、プロセツサによりアクセスされ
たデータが転送され次第、プロセツサにそのデー
タを引渡し、キヤツシユメモリには、その後転送
されてくるデータがブロツク分そろつてから書込
む様になつている。

〔発明が解決しようとする問題点〕

上述したキヤツシユメモリシステムにおいて、
主記憶に対するプロセツサのアクセスは、ブロツ
クの内のアクセスされたデータが最初に転送さ
れ、その後にブロツクの内の残りのデータが転送
されるので、ブロツク転送中に終了する。従つ
て、プロセツサは次のアクセスを開始できる訳で
あるが、この時に前回のプロセツサアクセスによ
るブロツク転送が終了せず、かつ、プロセツサに
よるアクセスがブロツク転送中のブロツクのアク
セスであつた場合は、そのブロツク転送が終了し
た後、キヤツシユメモリに書込まれてからでなけ
ればプロセツサへのデータを引渡すことができ
ず、又、プロセツサのアクセスは一般に連続性が
あるという点でブロツク転送中のブロツクは比較
的多くアクセスされる為に、実効的な主記憶のア
クセス時間の高速化が阻害され、システムの性能
が低下してしまうという問題点があつた。

本発明は従来のもののこのような問題点を解決
しようとするもので、ブロツク転送中のブロツク
へのアクセス時間を短縮したキヤツシユメモリの
データ制御方式を提供するものである。

〔問題点を解決するための手段〕

本発明によれば、プロセツサと主記憶との間に
設けられたキヤシユメモリ本体（１及び２）を有
し、該プロセツサの前記主記憶に対する実効的な
アクセス時間を高速化するためのキヤシユメモリ
において、前記プロセツサにて送出され、主記憶
から読み出すべきデータの主記憶アドレスを示す
アドレス情報を保持する第１のアドレスレジスタ
３と、転送ブロツクアドレスを保持する第２のア
ドレスレジスタ４と、前記主記憶と前記キヤシユ
メモリ本体との間に設けられた転送ブロツクデー
タ保持手段（１１〜１４）とを、備え、前記第１
のアドレスレジスタに保持されたアドレス情報が
示す主記憶アドレスのデータが前記キヤシユメモ
リ本体に存在する場合には、前記主記憶にアクセ
スせずに該データメモリから該当するデータを前
記プロセツサに引渡し、前記該当するデータが前
記データメモリに存在せず、かつ前記第１のアド
レスレジスタに保持された前記アドレス情報の内
のブロツクアドレスが前記第２のアドレスレジス
タに保持されている転送ブロツクアドレスとは異
なる場合には、前記主記憶から、前記アドレス情
報にて示された主記憶アドレスのデータと、該ア
ドレス情報の内のブロツクアドレスにて示された
ブロツクに含まれる残りのデータとを、転送ブロ
ツクデータとして読み出すと共に、前記第１のア
ドレスレジスタに保持された前記アドレス情報の
内の前記ブロツクアドレスを前記第２のアドレス
レジスタに前記転送ブロツクアドレスとして保持
させ、前記転送ブロツクデータ保持手段には、前
記主記憶から読み出された、前記アドレス情報に
て示された前記データを保持させ、その保持され
たデータを前記プロセツサに引渡し、前記転送ブ
ロツクデータ保持手段に前記転送ブロツクデータ
がすべて保持されると、保持されたブロツクデー
タを基に前記キヤシユメモリ本体の内容を更新
し、前記転送ブロツクデータを前記転送ブロツク
データ保持手段に転送中に、同一ブロツクアドレ
スを持つが前記転送ブロツクデータの内の別のデ
ータを示す別のアドレス情報が前記第１のアドレ
スレジスタに保持されて、前記第１のアドレスレ
ジスタに保持された前記アドレス情報の内のブロ
ツクアドレスが前記第２のアドレスレジスタに保
持されている前記転送ブロツクアドレスと等しく
なつた場合には、前記主記憶にアクセスせずに前
記転送ブロツクデータ保持手段に該当するデータ
が保持され次第、該転送ブロツクデータ保持手段
から該当するデータを前記プロセツサに引渡すこ
とを特徴とするキヤシユメモリのデータ制御方式
が得られる。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明に採用したキヤツシユメモリの
Ｍ実施例のブロツク構成図である。本実施例では
主記憶アクセス時のアドレスとデータは同一バス
を時分割で使用している。また、主記憶アクセス
時のデータ読込み順序はプロセツサがアクセスし
たデータを最初に読込み、その後、残りのデータ
を読込む制御方式を用いている。

プロセツサからキヤツシユメモリに対してアク
セスが開始されると、アドレス情報はＡ（アドレ
ス）バス１０１に印加され、アドレスレジスタ３
にラツチされる。このアドレス情報によりデイレ
クトリ１が参照され、キヤツシユメモリ内にデー
タが存在することが判明すると、データメモリ２
のデータがマルチプレクサ７を経由してＤ（デー
タ）バス１０３に出力される。デイレクトリ１の
参照において、キヤツシユメモリ内のデータが存
在せず、かつ、比較器５によつてアドレスレジス
タ３とブロツク転送アドレスレジスタ４のブロツ
クアドレスが異なることが判明すると、キヤツシ
ユメモリは主記憶をアクセスし、ブロツクの読込
みを行ない、同時に、アドレスレジスタ３のブロ
ツクアドレスをブロツク転送アドレスレジスタ４
にもラツチする。

主記憶アクセスでは、まず第２図のＳ１ステー
トでＡ／Ｄ（アドレス／データ）バス１０２にア
ドレスレジスタ３の内容が入出力バツフア６を経
由して出力される。S2Wステートはウエイトス
テートであり、主記憶のデータ出力がまだ準備出
来ていない場合に挿入される。Ｓ２０〜Ｓ２３ス
テートはデータ読取りの為のステートであり、主
記憶からの読取りデータは、クロツク１０４をラ
ツチタイミングとして、入力レジスタ１０に順次
ラツチされる。本実施例では、１ブロツクは４ワ
ードで構成されており、主記憶アクセスは４ワー
ドのデータをラツチすると終了する。また前述し
た様に、主記憶をアクセスさせたプロセツサのア
クセスに対するデータは第２図におけるＤ０であ
り、Ｄ１〜Ｄ３は１ブロツク内の残りのデータで
ある。

入力レジスタ１０の内容は、データレジスタ１
１〜１４のうち、データメモリ２を更新する際の
ブロツク内での位置に相当するデータレジスタに
ラツチされる。データレジスタ１１〜１４にラツ
チする為のタイミング信号２０１〜２０４はタイ
ミング制御部９で生成され、例えば第２図の様に
データレジスタ１１〜１４にそれぞれ出力され
る。尚、タイミング制御部９はプロセツサにより
アクセスされるデータのデータ転送位置判別手段
に相当する。第２図の場合、プロセツサによりア
クセスされるデータＤ０はデータレジスタ１２に
ラツチされる。

ブロツク転送レジスタ４及びデータレジスタ１
１〜１４はそれぞれデイレクトリ１及びデータメ
モリ２に接続されており、ブロツク転送が終了
し、データレジスタ１１〜１４すべてに転送デー
タがラツチされた時点でデイレクトリ１及びデー
タメモリ２が更新される。

データＤ０はデータレジスタ１１〜１４のいず
れかにラツチされたのち、マルチプレクサ８及び
マルチプレクサ７を経由して、Ｄバス１０３に出
力される。この時、タイミング制御部９はアドレ
スレジスタ３の内容により、プロセツサのアクセ
スしているデータがラツチされているデータレジ
スタ１１〜１４の１つを選択する信号２０５をマ
ルチプレクサ８に出力すると共に、データＤ０が
Ｄバス１０３に出力されていることをプロセツサ
に知らせるレデイ信号１０５を出力する。プロセ
ツサはこのレデイ信号１０５によつてアクセスを
終了させ、次のアクセスを開始することができ
る。

プロセツサのアクセスにより、デイレクトリ１
を参照し、キヤツシユメモリ内にはデータが存在
しないが、アドレスレジスタ３とブロツク転送ア
ドレスレジスタ４のブロツクアドレスが等しいこ
とが判明すると、キヤツシユメモリは主記憶をア
クセスせず、プロセツサのアクセスしたデータが
データレジスタ１１〜１４のいずれかにラツチさ
れるまで待ち、ラツチされると、データがアルチ
プレクサ８及びマルチプレクサ７を経由し、Ｄバ
ス１０３に出力し、同時にレデイ信号を出力す
る。第２図ではプロセツサのアクセスしたデータ
が、ブロツク転送では３番目に転送されて来るデ
ータＤ２であり、データレジスタ１４にラツチさ
れる場合の例を示す。

尚、本実施例においては、本発明において不要
と思われる書込み動作に必要なデータバス、キヤ
ツシユメモリ全体の一般的な制御部及び制御信号
は省略されている。

〔発明の効果〕

以上説明したように、本発明では、第１のアド
レスレジスタ３に保持されたアドレス情報の内の
ブロツクアドレスが第２のアドレスレジスタ４に
保持されている転送中のブロツクのアドレスと等
しくなつた場合には、主記憶にアクセスせずに転
送ブロツクデータ保持手段１１〜１４に該当する
データが保持され次第、該転送ブロツクデータ保
持手段から該当するデータをプロセツサに引渡す
ようにしたので、キヤツシユメモリ本体（１及び
２）部分は従来技術のままにして変更することな
しに、転送中のブロツクのアドレスを保持するア
ドレスレジスタ４を追加するのみの簡単な構成
で、ブロツク転送中のブロツクへのアクセス時間
を短縮できる。プロセツサは一般に連続した領域
をアクセスする傾向がある為、ブロツク転送中の
ブロツクへのアクセス時間が短縮できることは、
実効的な主記憶のアクセス時間を高速化する効果
が非常に大きいと言える。

【図面の簡単な説明】

第１図は本発明を採用したキヤツシユメモリの
一実施例のブロツク構成図、第２図は第１図の実
施例における主記憶装置アクセス、データ制御の
タイミングチヤートを示す。 １……デイレクトリ、２……データメモリ、３
……アドレスレジスタ、４……ブロツク転送アド
レスレジスタ、５……比較器、６……入出力バツ
フア、７……マルチプレクサ、８……マルチプレ
クサ、９……タイミング制御部、１０……入力レ
ジスタ、１１〜１４……データレジスタ、１０１
……Ａバス、１０２……Ａ／Ｄバス、１０３……
Ｄバス、１０４……クロツク入力、１０５……レ
デイ出力（プロセツサへのデータレデイ信号）。

Claims (1)

1. 【特許請求の範囲】 １ プロセツサと主記憶との間に設けられたキヤ
   シユメモリ本体を有し、該プロセツサの前記主記
   憶に対する実効的なアクセス時間を高速化するた
   めのキヤツシユメモリにおいて、 前記プロセツサにて送出され、主記憶から読み
   出すべきデータの主記憶アドレスを示すアドレス
   情報を保持する第１のアドレスレジスタと、転送
   ブロツクアドレスを保持する第２のアドレスレジ
   スタと、前記主記憶と前記キヤシユメモリ本体と
   の間に設けられた転送ブロツクデータ保持手段と
   を、備え、 前記第１のアドレスレジスタに保持されたアド
   レス情報が示す主記憶アドレスのデータが前記キ
   ヤシユメモリ本体に存在する場合には、前記主記
   憶にアクセスせずに該データメモリから該当する
   データを前記プロセツサに引渡し、 前記該当するデータが前記データメモリに存在
   せず、かつ前記第１のアドレスレジスタに保持さ
   れた前記アドレス情報の内のブロツクアドレスが
   前記第２のアドレスレジスタに保持されている転
   送ブロツクアドレスとは異なる場合には、前記主
   記憶から、前記アドレス情報にて示された主記憶
   アドレスのデータと、該アドレス情報の内のブロ
   ツクアドレスにて示されたブロツクに含まれる残
   りのデータとを、転送ブロツクデータとして読み
   出すと共に、前記第１のアドレスレジスタに保持
   された前記アドレス情報の内の前記ブロツクアド
   レスを前記第２のアドレスレジスタに前記転送ブ
   ロツクアドレスとして保持させ、前記転送ブロツ
   クデータ保持手段には、前記主記憶から読み出さ
   れた、前記アドレス情報にて示された前記データ
   を保持させ、その保持されたデータを前記プロセ
   ツサに引渡し、前記転送ブロツクデータ保持手段
   に前記転送ブロツクデータがすべて保持される
   と、保持されたブロツクデータを基に前記キヤシ
   ユメモリ本体の内容を更新し、 前記転送ブロツクデータを前記転送ブロツクデ
   ータ保持手段に転送中に、同一ブロツクアドレス
   を持つが前記転送ブロツクデータの内の別のデー
   タを示す別のアドレス情報が前記第１のアドレス
   レジスタに保持されて、前記第１のアドレスレジ
   スタに保持された前記アドレス情報の内のブロツ
   クアドレスが前記第２のアドレスレジスタに保持
   されている前記転送ブロツクアドレスと等しくな
   つた場合には、前記主記憶にアクセスせずに前記
   転送ブロツクデータ保持手段に該当するデータが
   保持され次第、該転送ブロツクデータ保持手段か
   ら該当するデータを前記プロセツサに引渡すこと
   を特徴とするキヤツシユメモリのデータ制御方
   式。