JP2964504B2 - 文書処理装置 - Google Patents
文書処理装置Info
- Publication number
- JP2964504B2 JP2964504B2 JP1300061A JP30006189A JP2964504B2 JP 2964504 B2 JP2964504 B2 JP 2964504B2 JP 1300061 A JP1300061 A JP 1300061A JP 30006189 A JP30006189 A JP 30006189A JP 2964504 B2 JP2964504 B2 JP 2964504B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- cache memory
- capacity
- speed
- document
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Document Processing Apparatus (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、キャッシュメモリを使用した文書処理装置
に関する。
に関する。
文書処理装置においては、キーボードから入力された
文字データ、イメージリーダ等により読み込まれたラス
タイメージデータ、直線，曲線等の線画を表示するため
の座標データ，方向データ等のベクタデータは、命令と
ともにメインメモリに格納されており、文書処理プロセ
ッサはこのメインメモリに格納されている各種データに
アクセスして所定の文書処理作業を行う。
文字データ、イメージリーダ等により読み込まれたラス
タイメージデータ、直線，曲線等の線画を表示するため
の座標データ，方向データ等のベクタデータは、命令と
ともにメインメモリに格納されており、文書処理プロセ
ッサはこのメインメモリに格納されている各種データに
アクセスして所定の文書処理作業を行う。
この場合、メインメモリとしては一般に大容量ではあ
るが動作速度が遅いメモリが使用されるため、処理速度
を速める目的で、メインメモリを直接文書処理プロセッ
サでアクセスするのではなくキャッシュメモリを介して
アクセスするようにしたものがある。
るが動作速度が遅いメモリが使用されるため、処理速度
を速める目的で、メインメモリを直接文書処理プロセッ
サでアクセスするのではなくキャッシュメモリを介して
アクセスするようにしたものがある。
第２図はキャッシュメモリを使用した従来の文書処理
装置のブロック図を示しており、メインメモリ１と文書
処理プロセッサ２との間にバスインタフェース３が挿入
され、メインメモリ１とバスインタフェース３との間は
外部バス４で接続され、バスインタフェース３と文書処
理プロセッサ２との間は内部バス５で接続されている。
内部バス５には高速小容量キャッシュメモリ６が接続さ
れており、この高速小容量キャッシュメモリ６からのヒ
ット信号Ｈがキャッシュコントローラ７に供給され、キ
ャッシュコントローラ７がバスインタフェース３を制御
する。
装置のブロック図を示しており、メインメモリ１と文書
処理プロセッサ２との間にバスインタフェース３が挿入
され、メインメモリ１とバスインタフェース３との間は
外部バス４で接続され、バスインタフェース３と文書処
理プロセッサ２との間は内部バス５で接続されている。
内部バス５には高速小容量キャッシュメモリ６が接続さ
れており、この高速小容量キャッシュメモリ６からのヒ
ット信号Ｈがキャッシュコントローラ７に供給され、キ
ャッシュコントローラ７がバスインタフェース３を制御
する。
文書処理プロセッサ２が高速小容量キャッシュメモリ
６をアクセスしたとき、該当アドレスのデータがキャッ
シュメモリ６内であればヒット信号Ｈが発生し、バスイ
ンタフェース３により外部バス４と内部バス５が切り離
され、文書処理プロセッサ２により高速小容量キャッシ
ュメモリ６に対して読み書きが行われる。また、該当ア
ドレスのデータがメモリ６内にないときは、バスインタ
フェース３により外部バス４と内部バス５を接続し、ア
クセスされたアドレスのデータをメインメモリ１から高
速小容量キャッシュメモリ６に転送したのち、メモリ６
に対して読み書きが行われる。
６をアクセスしたとき、該当アドレスのデータがキャッ
シュメモリ６内であればヒット信号Ｈが発生し、バスイ
ンタフェース３により外部バス４と内部バス５が切り離
され、文書処理プロセッサ２により高速小容量キャッシ
ュメモリ６に対して読み書きが行われる。また、該当ア
ドレスのデータがメモリ６内にないときは、バスインタ
フェース３により外部バス４と内部バス５を接続し、ア
クセスされたアドレスのデータをメインメモリ１から高
速小容量キャッシュメモリ６に転送したのち、メモリ６
に対して読み書きが行われる。
上述のように高速小容量キャッシュメモリ６を使用す
ることにより、直接メインメモリ１にアクセスする場合
に比べて処理速度を速めることができる。
ることにより、直接メインメモリ１にアクセスする場合
に比べて処理速度を速めることができる。
先に述べたように、上記メインメモリ１には、ラスタ
データ，ベクタデータ，文字命令などが格納されている
が、第２図に示す従来の文書処理装置においては、文書
処理プロセッサ２は、これらのデータの種類を区別する
ことなくアクセスしていた。このため、以下に説明する
ように、期待する程は処理速度が速くならないという問
題があった。
データ，ベクタデータ，文字命令などが格納されている
が、第２図に示す従来の文書処理装置においては、文書
処理プロセッサ２は、これらのデータの種類を区別する
ことなくアクセスしていた。このため、以下に説明する
ように、期待する程は処理速度が速くならないという問
題があった。
すなわち、文書処理プロセッサ２がラスタイメージデ
ータをアクセスする場合、ラスタイメージデータは画素
単位の情報を表すものであるので大きい容量であり且つ
シーケンシャルにアクセスされることが多いため、高速
小容量キャッシュメモリ６の容量がラスタイメージデー
タで占有されてしまい、高速小容量キャッシュメモリ６
内の命令や文字データがメインメモリ１へ追い出され
る。ところが、一般データ，命令は、使用頻度が高いた
め、キャッシュメモリ６の外に追い出されると、メイン
メモリ１と高速小容量キャッシュメモリ６との間の相互
転送が頻繁に行われるようになり、この転送処理に軸間
を要するため、全体の処理スピードを改善することが困
難であった。
ータをアクセスする場合、ラスタイメージデータは画素
単位の情報を表すものであるので大きい容量であり且つ
シーケンシャルにアクセスされることが多いため、高速
小容量キャッシュメモリ６の容量がラスタイメージデー
タで占有されてしまい、高速小容量キャッシュメモリ６
内の命令や文字データがメインメモリ１へ追い出され
る。ところが、一般データ，命令は、使用頻度が高いた
め、キャッシュメモリ６の外に追い出されると、メイン
メモリ１と高速小容量キャッシュメモリ６との間の相互
転送が頻繁に行われるようになり、この転送処理に軸間
を要するため、全体の処理スピードを改善することが困
難であった。
本発明の目的は、文書データのうち、ラスタイメージ
データのみを別のキャッシュメモリに記憶させることに
より、文書処理装置の動作を効率的に高速化することを
目的とする。
データのみを別のキャッシュメモリに記憶させることに
より、文書処理装置の動作を効率的に高速化することを
目的とする。
本発明は、前記目的を達成するため、キャッシュメモ
リを使用した文書処理装置において、前記キャッシュメ
モリは、容量は大きいが使用頻度が低い第１のデータを
格納する中速大容量キャッシュメモリと、容量は小さい
が使用頻度が高い第２のデータを格納する高速小容量キ
ャッシュメモリとから構成するとともに、文書処理プロ
セッサが現在処理している文書の種類を示す文書ステー
タスを示す文書ステータス指示手段を設け、更に前記文
書ステータスに応じて前記高速小容量キャッシュメモリ
或いは前記中速大容量キャッシュメモリを選択的に動作
させる手段を設けたことを特徴とする。
リを使用した文書処理装置において、前記キャッシュメ
モリは、容量は大きいが使用頻度が低い第１のデータを
格納する中速大容量キャッシュメモリと、容量は小さい
が使用頻度が高い第２のデータを格納する高速小容量キ
ャッシュメモリとから構成するとともに、文書処理プロ
セッサが現在処理している文書の種類を示す文書ステー
タスを示す文書ステータス指示手段を設け、更に前記文
書ステータスに応じて前記高速小容量キャッシュメモリ
或いは前記中速大容量キャッシュメモリを選択的に動作
させる手段を設けたことを特徴とする。
前記第１のデータとしては、文書データに含まれるラ
スタイメージデータがあり、前記第２のデータとして
は、文字，命令，ベクタ等の非ラスタイメージデータが
ある。
スタイメージデータがあり、前記第２のデータとして
は、文字，命令，ベクタ等の非ラスタイメージデータが
ある。
本発明の文書処理装置においては、データ容量が大き
いラスタイメージデータ用に高速小容量キャッシュメモ
リとは別に中速大容量キャッシュメモリが設けられてい
る。そして、ラスタイメージデータがアクセスされると
きは、中速大容量キャッシュメモリに対して実際のアク
セスが行われる。したがって、高速小容量キャッシュメ
モリに格納されている使用頻度が高い文字データ，命令
等の非ラスタイメージデータは、そのまま高速小容量キ
ャッシュメモリ内に保存されている。これにより、次に
非ラスタデータがアクセスされたときも、高速に応答す
ることができる。
いラスタイメージデータ用に高速小容量キャッシュメモ
リとは別に中速大容量キャッシュメモリが設けられてい
る。そして、ラスタイメージデータがアクセスされると
きは、中速大容量キャッシュメモリに対して実際のアク
セスが行われる。したがって、高速小容量キャッシュメ
モリに格納されている使用頻度が高い文字データ，命令
等の非ラスタイメージデータは、そのまま高速小容量キ
ャッシュメモリ内に保存されている。これにより、次に
非ラスタデータがアクセスされたときも、高速に応答す
ることができる。
以下、図面を参照しながら実施例に基づいて本発明の
特徴を具体的に説明する。なお、第２図に示す従来例の
文書処理装置に対応する部材等には、同一符番を付し重
複説明は省略する。
特徴を具体的に説明する。なお、第２図に示す従来例の
文書処理装置に対応する部材等には、同一符番を付し重
複説明は省略する。
本実施例においては、キャッシュメモリとして、高速
小容量キャッシュメモリ８と中速大容量キャッシュメモ
リ９の２種類のキャッシュメモリを設けている。たとえ
ば、高速小容量キャッシュメモリ８としては、アクセス
速度が10ns程度であり容量が1K〜数ＫバイトのSRAM（st
atic random access memory）が使用される。また、中
速大容量キャッシュメモリ９としては、アクセス速度が
40〜80ns程度であり容量が10〜20KバイトのDRAM（dynam
ic random access memory）が使用される。そして、高
速小容量キャッシュメモリ８には、小容量のベクタ、キ
ャラクタ、命令等が格納され、中速大容量キャッシュメ
モリ９には、大容量のラスタイメージデータが格納され
る。
小容量キャッシュメモリ８と中速大容量キャッシュメモ
リ９の２種類のキャッシュメモリを設けている。たとえ
ば、高速小容量キャッシュメモリ８としては、アクセス
速度が10ns程度であり容量が1K〜数ＫバイトのSRAM（st
atic random access memory）が使用される。また、中
速大容量キャッシュメモリ９としては、アクセス速度が
40〜80ns程度であり容量が10〜20KバイトのDRAM（dynam
ic random access memory）が使用される。そして、高
速小容量キャッシュメモリ８には、小容量のベクタ、キ
ャラクタ、命令等が格納され、中速大容量キャッシュメ
モリ９には、大容量のラスタイメージデータが格納され
る。
また、文書処理プロセッサ２には、文書ステータス指
示手段10が接続されており、文書処理プロセッサ２から
のアクセス状態に応じて、高速小容量キャッシュメモリ
８或いは中速大容量キャッシュメモリ９を選択する。
示手段10が接続されており、文書処理プロセッサ２から
のアクセス状態に応じて、高速小容量キャッシュメモリ
８或いは中速大容量キャッシュメモリ９を選択する。
文書処理プロセッサ２は、命令に従い、読み出された
データが、ベクタ，文字コードであった場合には、その
ベクタ，文字コードに従ってラスタイメージに変換し、
また、読み出されたデータが、ラスタイメージデータで
あった場合には、縮小拡大処理や回転処理などを行う。
なお、データの種別は、たとえば、各データの前に挿入
された各データの種別を示す属性データ等により識別す
ることができる。
データが、ベクタ，文字コードであった場合には、その
ベクタ，文字コードに従ってラスタイメージに変換し、
また、読み出されたデータが、ラスタイメージデータで
あった場合には、縮小拡大処理や回転処理などを行う。
なお、データの種別は、たとえば、各データの前に挿入
された各データの種別を示す属性データ等により識別す
ることができる。
次に、高速小容量キャッシュメモリ８及び中速大容量
キャッシュメモリ９に対するアクセス動作について説明
する。
キャッシュメモリ９に対するアクセス動作について説明
する。
いま、文書処理プロセッサ２がラスタイメージデータ
をアクセスしているとする。この場合、文書ステータス
指示手段10は、ラスタ信号SRを出力する。もし、このと
きアクセスしているラスタイメージデータが中速大容量
キャッシュ９に存在すれば、存在したことを示すビット
信号HLが出力される。ヒット信号HLが出力された場合、
文書処理プロセッサ２は中速大容量キャッシュ９のデー
タを用いてその処理を実行する。もし存在しなければ、
ヒット信号HLは出力されず、キャッシュコントローラ７
は、バスインタフェース３に対してメインメモリ１のア
クセスを要求する。メインメモリ１のデータが読み出さ
れると、そのデータは文書処理プロセッサ２に与えられ
るとともに、中速大容量キャッシュ９にも書き込まれ
る。
をアクセスしているとする。この場合、文書ステータス
指示手段10は、ラスタ信号SRを出力する。もし、このと
きアクセスしているラスタイメージデータが中速大容量
キャッシュ９に存在すれば、存在したことを示すビット
信号HLが出力される。ヒット信号HLが出力された場合、
文書処理プロセッサ２は中速大容量キャッシュ９のデー
タを用いてその処理を実行する。もし存在しなければ、
ヒット信号HLは出力されず、キャッシュコントローラ７
は、バスインタフェース３に対してメインメモリ１のア
クセスを要求する。メインメモリ１のデータが読み出さ
れると、そのデータは文書処理プロセッサ２に与えられ
るとともに、中速大容量キャッシュ９にも書き込まれ
る。
また、文書処理プロセッサ２が命令や文字などラスタ
イメージデータ以外のデータをアクセスしている場合に
は、文書ステータス指示手段10からは、非ラスタ信号S0
が出力される。もし、このときアクセスしているデー
タ，命令が、高速小容量キャッシュ８に存在すれば、存
在したことを示すヒット信号HHが出力される。ヒット信
号HHが出力された場合、文書処理プロセッサ２は高速小
容量キャッシュ８のデータ，命令を用いてその処理を実
行する。もし存在しなければ、ヒット信号HHは出力され
ず、キャッシュコントローラ７は、バスインタフェース
３に対してメインメモリ１のアクセスを要求する。メイ
ンメモリ１のデータ，命令が読み出されると、そのデー
タ，命令は文書処理プロセッサ２に与えられるととも
に、高速小容量キャッシュ８にも書き込まれる。
イメージデータ以外のデータをアクセスしている場合に
は、文書ステータス指示手段10からは、非ラスタ信号S0
が出力される。もし、このときアクセスしているデー
タ，命令が、高速小容量キャッシュ８に存在すれば、存
在したことを示すヒット信号HHが出力される。ヒット信
号HHが出力された場合、文書処理プロセッサ２は高速小
容量キャッシュ８のデータ，命令を用いてその処理を実
行する。もし存在しなければ、ヒット信号HHは出力され
ず、キャッシュコントローラ７は、バスインタフェース
３に対してメインメモリ１のアクセスを要求する。メイ
ンメモリ１のデータ，命令が読み出されると、そのデー
タ，命令は文書処理プロセッサ２に与えられるととも
に、高速小容量キャッシュ８にも書き込まれる。
以上述べたように、本実施例によれば、ラスタイメー
ジデータがアクセスされるときは、中速大容量キャッシ
ュメモリ９に対して実際のアクセスが行われる。したが
って、高速小容量キャッシュメモリ８に格納されている
使用頻度が高い文字データ，命令等の非ラスタイメージ
データは、そのまま高速小容量キャッシュメモリ８内に
保存されている。これにより、次に非ラスタイメージデ
ータがアクセスされたときも、高速で応答することがで
きる。
ジデータがアクセスされるときは、中速大容量キャッシ
ュメモリ９に対して実際のアクセスが行われる。したが
って、高速小容量キャッシュメモリ８に格納されている
使用頻度が高い文字データ，命令等の非ラスタイメージ
データは、そのまま高速小容量キャッシュメモリ８内に
保存されている。これにより、次に非ラスタイメージデ
ータがアクセスされたときも、高速で応答することがで
きる。
なお、本実施例では、文書データ中の大容量のラスタ
イメージデータとそれ以外の小容量のデータに対するア
クセスを高速化する場合を例に挙げて説明したが、これ
に限定されるものではなく、同様な状況にあるデータ構
造を有するシステムでも全く同じ応用ができる。
イメージデータとそれ以外の小容量のデータに対するア
クセスを高速化する場合を例に挙げて説明したが、これ
に限定されるものではなく、同様な状況にあるデータ構
造を有するシステムでも全く同じ応用ができる。
以上に述べたように、本発明においては、容量は大き
いが使用頻度が少ないラスタイメージデータ等を格納す
る中速大容量キャッシュメモリを設けて、ラスタデータ
を一般データ，命令と分離している。これにより、大容
量のラスタデータをアクセスした場合でも、使用頻度の
高い一般データ，命令等がキャッシュメモリから追い出
されることがなくなり、これらのデータに高速にアクセ
スできる。したがって、文書処理装置全体としての処理
速度を速めことができる。
いが使用頻度が少ないラスタイメージデータ等を格納す
る中速大容量キャッシュメモリを設けて、ラスタデータ
を一般データ，命令と分離している。これにより、大容
量のラスタデータをアクセスした場合でも、使用頻度の
高い一般データ，命令等がキャッシュメモリから追い出
されることがなくなり、これらのデータに高速にアクセ
スできる。したがって、文書処理装置全体としての処理
速度を速めことができる。
第１図は本発明の文書処理装置の一実施例のブロック
図、第２図は従来の文書処理装置の構成例を示すブロッ
ク図である。 1:メインメモリ、2:文書処理プロセッサ 3:バスインタフェース 4:外部バス、5:内部バス 6,8:高速小容量キャッシュメモリ 7:キャッシュコントローラ 9:中速大容量キャッシュメモリ 10:文書ステータス指示手段 H,HH,HL:ヒット信号 SR:ラスタ信号、S0:非ラスタ信号
図、第２図は従来の文書処理装置の構成例を示すブロッ
ク図である。 1:メインメモリ、2:文書処理プロセッサ 3:バスインタフェース 4:外部バス、5:内部バス 6,8:高速小容量キャッシュメモリ 7:キャッシュコントローラ 9:中速大容量キャッシュメモリ 10:文書ステータス指示手段 H,HH,HL:ヒット信号 SR:ラスタ信号、S0:非ラスタ信号
Claims (2)
- 【請求項１】キャッシュメモリを使用した文書処理装置
において、前記キャッシュメモリを、容量は大きいが使
用頻度が低い第１のデータを格納する中速大容量キャッ
シュメモリと、容量は小さいが使用頻度が高い第２のデ
ータを格納する高速小容量キャッシュメモリとから構成
するとともに、文書処理プロセッサが現在処理している
文書の種類を示す文書ステータスを示す文書ステータス
指示手段を設け、更に前記文書ステータスに応じて前記
高速小容量キャッシュメモリ或いは前記中速大容量キャ
ッシュメモリを選択的に動作させる手段を設けたことを
特徴とする文書処理装置。 - 【請求項２】前記第１のデータは、文書データに含まれ
るラスタイメージデータであり、前記第２のデータは、
文字，命令，ベクタ等の非ラスタイメージデータである
ことを特徴とする請求項１記載の文書処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1300061A JP2964504B2 (ja) | 1989-11-17 | 1989-11-17 | 文書処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1300061A JP2964504B2 (ja) | 1989-11-17 | 1989-11-17 | 文書処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03158962A JPH03158962A (ja) | 1991-07-08 |
| JP2964504B2 true JP2964504B2 (ja) | 1999-10-18 |
Family
ID=17880227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1300061A Expired - Fee Related JP2964504B2 (ja) | 1989-11-17 | 1989-11-17 | 文書処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2964504B2 (ja) |
-
1989
- 1989-11-17 JP JP1300061A patent/JP2964504B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03158962A (ja) | 1991-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3289661B2 (ja) | キャッシュメモリシステム | |
| JP3698358B2 (ja) | 高速プロセッサシステム、これを使用する方法及び記録媒体 | |
| US4945499A (en) | Graphic display system | |
| JPS6159527A (ja) | グラフイツクワ−クステ−シヨン | |
| US6263408B1 (en) | Method and apparatus for implementing automatic cache variable update | |
| JP2964504B2 (ja) | 文書処理装置 | |
| JP2580263B2 (ja) | バッファ記憶装置 | |
| JPS61165170A (ja) | バス制御方式 | |
| JPH01251250A (ja) | 共有キャッシュメモリ | |
| JPH09319657A (ja) | 命令読み込み用バッファを備えたプロセッサ | |
| KR920005296B1 (ko) | 정보처리장치 | |
| JP3136681B2 (ja) | データ処理装置 | |
| JP3299147B2 (ja) | キャッシュ制御回路 | |
| JP4656565B2 (ja) | 高速プロセッサシステム、これを使用する方法及び記録媒体 | |
| JPH0728990A (ja) | グラフィックスメモリアクセス回路 | |
| US7840757B2 (en) | Method and apparatus for providing high speed memory for a processing unit | |
| JP2501393B2 (ja) | 直接メモリアクセス装置 | |
| JPH0652056A (ja) | キャシュメモリシステム | |
| JPS60123944A (ja) | 情報処理装置におけるバツフアメモリ制御方式 | |
| JPH11203198A (ja) | メモリアクセス制御装置 | |
| JPH0594367A (ja) | バツフア記憶装置 | |
| JPS63143658A (ja) | メモリ制御方式 | |
| JPH07295881A (ja) | キャッシュ装置 | |
| JPH05274225A (ja) | キャッシュメモリ制御装置 | |
| JPH06309228A (ja) | データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |