JPS6159527A - グラフイツクワ−クステ−シヨン - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は高精細なグラフィックＣＲＴを持ち、これに対
し高速に表示を行なうワークステーションに関するもの
である。

〔発明の背景〕

従来、グラフィックディスプレイを有するワークステー
ションを構築したものの例として最も一般的であったの
がグラフィックグロセンサーとＣＰＵとを通信回線で結
ぶものであり、この例を第２図に示す。この方式ではア
プリケーションプログラムが作成した図形情報を通信回
線で送る為、グラフィックプロセンサー側に送れる情報
量が少ないという欠点がりった。このことはグラフィッ
クディスプレイの表示精度が粗い（６４０Ｘ　４００ド
ツト程度）時にはさほど問題にはならなかったが、最近
のグラフィックディスプレイ技術の向上により表示精度
が高精細（１０２４Ｘ１０２４ドツト以上）になるにつ
れ、載承可能な情報が多くなシ通信回線ネックになって
きている。ｌたアプリケーションプログラムの内容がよ
シ対話性を要求されるものが多くなっておシ、対話を実
現する為の応答性を得るうえでも通信回線で結んでいた
のでは遅いという問題が有った。

そこで最近になって採用され始めているのがグラフィッ
クプロセッサーとＣＰＵをバスにて結合する方式であり
この例を第３図に示す。

この方式においては図形情報はセグメントバッファに占
己憶されそれをグラフィックプロセッサーがバスを介し
て図形情報を取り込むため、図形情報の伝達に関する時
間は通信回線で結ぶものに比べ約８００分の１になシ大
幅に向上したが、グラフィックプロセッサーがセグメン
トバッファから図形情報を取り込む時もＣＰＵと共通の
バスを介する為にパス負荷が上が！７、ＣＰＵの処理に
対し悪影響を及ぼすという問題が有った。

〔発明の目的〕

本発明の目的は上記のバス負荷の低減を達成し高速応答
を実現するグラフィックワークステーションを提供する
にある。

〔発明の概要〕

本発明に係るグラフィックワークステーションに於ては
、セグメントバッファをグラフィックプロセッサーと共
通のバスで結び、一方でこれとは別のバスでＣＰＵとプ
ライベートメモリを結ぶ。

そしてＣＰＵからはプライベートメモリ及びセグメント
バッファのいずれにもアクセス可能とし、かつ、セグメ
ントバッファのアドレスふグラフィックプロセッサーか
ら見たセグメントバッファの一アドレスを等しくする装
置を設けて、アドレス計算を不要とする構成によ、Ｄ、
ＣＰＵ及びバス双方の負荷を軽減し、高速で高効率な表
示を行うことが可能となった。

〔発明の実施例〕

以下、本発明の一実施例を図面を用いて説明する。

第１図において、ＣＰＵ１はグラフィックディスプレイ
を使うアプリケーションプログラムを実行したり、グラ
フィックディスプレイを制御するドライバー処理等を実
行する。プライベートメモリ３には、アプリケーション
プログラムが実行形態にて記憶されており、ＣＰＵ１と
このプライベートメモリ３は高速内部バス４で結ばれて
おシ、アプリケーションプログラムの実行をする場合Ｃ
ＰＵＩは高速内部パス４を介しプライベートメモリ３を
読み書きすることにより高速に処理することが可能とな
っている。またＣＰＵＩはＭＭＵ２によシ実際の物理メ
モリ容量よシ大きなメモリ空間（アドレス幅）でアクセ
ス可能としている。

具体的な数値を・挙げてこれを説明すると、例えば実際
のプライベートメモリ３の実装容量は２　＆Ｉ　Ｂ（メ
７’／　ハイド）であってもアプリケーションプログラ
ムからは８ＭＢのアドレスを使える様にするものでアシ
、これは特にグラフィックワークステーションのアプリ
ケーションプログラムとしては不可欠−なＣＡＤ用プロ
グラムの容量が大きい（４ＭＢ以上）ことからこの機能
は必須である。

ＭＭＵ２は物理アドレスと論理アドレスのマツピングを
行なっている。

グラフィックディスプレイ１０は１ドツト単位に表示色
を変えることが可能であシ、これを使うアプリケーショ
ンプログラムからの要求によりその表示精度はますます
高精細化が進んでいる。グラフィックディスプレイ１０
はディスプレイプロセッサ８によシ制御されておシ、表
示内容ハフ１／−ムメモリ９に１ドツト単位に記憶され
ている。

ディスプレイプロセッサ８はセグメントバッファ５に記
憶されている図形表示コマンドをＭ　Ｍ　Ｕ　７を介し
、共通Ｉ１０バス６を通して読み込み、コマンドの内容
を解釈しフレームメモリ９に与えられた図形を１ドツト
毎に分解し書き込んでからグラフィックディスプレイ１
０に表示する。

ＣＰＵＩは図形表示コマンドをＭ　Ｍ　Ｕ　２　、共通
Ｉ１０パス６を介しセグメントバッファ５に書き込んだ
後、ディスプレイプロセッサ８を起動し、図形表示を実
行させる。この処理プロセスにおいてセグメントバッフ
ァ５に描画コマンドを書き込む時はＣＰＵＩはオーバー
ヘッドの影響を受けるが、一度デイスプレイプロセッサ
を起動してしまえば、あとは情報伝達はセグメントバッ
ファ５、共通Ｉ１０バス６、ＭＭＵ７、ディスプレイプ
ロセッサ８間で行なわれるだけであり、ＣＰＵ１及びＭ
ＭＵ２には負荷を与えずに処理可能な為、表示処理中は
ＣＰＵＩはプライベートメモリ３との連絡は自由に行な
うことが可能であ、６ｃｐｇｉの実行効率低下を防ぐこ
とができる。

また、ＣＰＵ１からセグメントバッファ５をアクセスす
る場合のメモリアドレスと、ディスプレイプロセッサ８
からセグメントバッファ５をアクセスする場合のメモリ
アドレスとを一致させる様にＭＭＵ７を加えることによ
り、表示コマンド実行又は書き込みの際の不要なアドレ
ス変換を取り除くことが可能となシ、無駄なオーバーヘ
ッドを削減することが可能となる。

ＭＭひ７の周辺について さらにＭＭＵ７まわシの詳細な動作の説明を第４図、第
５図、第６図、第７図を用いて行なう。

ｉ１図、ＭＭＵＺ中には、マツピングレジスタ２１が接
続され、これはＣＰＵＩの論理アドレスとセグメントバ
ッファ５の物理アドレス、つまりこれは共通Ｉ１０バス
６上でのセグメントバッファ５のアドレスであるが、こ
れをｌ対ｌに対応づける変換内容を記憶しておく（第４
図）。

■　ＭＭＵ７を有しない場合 第５図はディスプレイプロセッサ８側にはＭＭＵ７を設
けない場合のアドレス変換の内容を示している。

ＣＰＵのアドレス空間は２４ビツトで表現される為１６
ＭＢのアドレス幅を持っており、そのうちの８ＭＢ〜Ｉ
ＯＭＢのアドレスをセグメントバッファ５用に割シ轟て
もれていたとして、これをＭＭＵ２が共通Ｉ１０バス上
のアドレス変換を行なうが、そのアドレスを４ＭＢ〜６
ＭＢに対応づけていたとする。するとディスプレイプロ
セッサ８側にはＭＭＵは無いからディスプレイプロセッ
サ８からセグメントバッファ５をアクセスするには共通
Ｉ１０バス６上のアドレスをそのまま使うことになシ、
本例では４ＭＢ〜６ＭＢのアドレスとなシ、これではＣ
ＰＵのアドレス空間での８ＭＭＢ〜ＩＯＭＢと一致しな
い為に、ＣＰＵＩ上で動くアプリケーションプログラム
にアドレス変換を押しつけることになυ、処理効率の低
下になる。

■　ＭＭＵ７を有する場合 これに対しできるだけ単純な構造のＭＭＵ７を設けるこ
とによシアドレス変換を行なってやることによりこうし
た不都合を取り除くことができる。

その一実施例を第６図に示す。

本実施例はディスプレイプロセッサ側のアドレスの最上
位ピットを無条件にＯＦ　ＦにするＡＮＤ回路を組み込
むことによシブイスプレイプロセラ？８のアドレス空間
８ＭＢ−１６ＭＢを共通し勺バス上のアドレスＯＭＢ〜
８ＭＢにアドレス変換するものである。

第７図は上記のＭＭＵ７を用いた場合のアドレス変換の
内容を示している。

ディスプレイプロセッサ８上のアドレス空間のうち８Ｍ
Ｂ−１０ＭＢをセグメントバッファ５に割シ浩てたとす
ると、ＭＭＵ７の働きでこれらのアドレスは共通Ｉ１０
バス上のアドレスＯＭＢ〜２ＭＢにアドレス変換される
。またＣＰＵＩ上のアドレス空間でも、セグメントバッ
ファ５は８ＭＢ〜ＩＯＭＢに割シ当てられておシ、これ
をＭＭｊＪ２によって共通Ｉ１０バス上のアドレスの０
ＭＢ〜２ＭＢに対応する様に割りっけておけば、セグメ
ントバッファへのアクセスはＣＰＵのアドレス空間上で
も８ＭＢ〜ＩＯＭＢ、ディスプレイプロセッサ８のアド
レス空間上でも８ＭＢ〜ＩＯＭＢと同じになり、アプリ
ケーションプログラムのアドレス変換なしに図形表示を
行なうことができる。

〔発明の効果〕

以上詳述した様に、本発明によればグラフィックディス
プレイに対し大量のデータを高速に伝達可能で、しかも
それに関するＣＰＵ負荷の増大を防ぐことによシ高効率
なグラフィックワークステーションを構築できる。

【図面の簡単な説明】

第１図は本発明の動作説明図、第２図、第３図は従来方
式の動作説明図、第４図、第５図はメモリ管理機構の動
作説明図、第６図、第７図は本発明におけるメモリ管理
機構の動作説明図である。 １・・・処理装置、２・・・メモリ管理機構（ＣＰＵ側
）、３・・・プライベートメモリ、４・・・商運内部パ
ス、５・・・セグメントバッファ、６・・・共通Ｉ１０
バス、７・・・メモリ管理機構（ディスプレイプロセッ
サ側）、８・・・ティスプレィプロセッサ、９・・・フ
レームメモリ、１０・・・グラフィックディスプレイ、
１１・・・モデム、２１・・・マツピングレジスタ。

Claims (1)

1. 【特許請求の範囲】 １、アプリケーションプログラムが動作する処理装置（
   以下ＣＰＵと称す）と、該アプリケーションプログラム
   がアドレッシング可能な空間（以下、論理空間と称す）
   と物理的なメモリアドレスの空間とをアドレス変換する
   ことにより１対１に対応付けを行なうメモリ管理機構（
   以下、ＭＭＵと称す）と、前記アプリケーションプログ
   ラムが記憶される高速プライベートメモリと、これと前
   記ＣＰＵの間でデータの受け渡しを行う高速内部バスを
   有し計算機システムに対し任意の図形を描くことができ
   るグラフィックディスプレイと、これに描く図形情報を
   描画コマンドで記憶する描画コマンド記憶メモリ（以下
   、セグメントバッファと称す）と、該描画コマンドを取
   り込んでこれを解釈し前記グラフィックディスプレイに
   表示を行うディスプレイプロセッサを有するグラフィッ
   クワークステーションにおいて、 前記ＣＰＵと前記高速プライベートメモリとを結ぶバス
   と、前記ディスプレイプロセッサと前記セグメントバッ
   ファとを結ぶバスとを分離する構成とし、 前記ＣＰＵから前記セグメントバッファにアクセスする
   際の論理空間内のアドレスと、前記ディスプレイプロセ
   ッサから前記セグメントバッファにアクセスする際のア
   ドレスとを一致させる手段を有することを特徴とするグ
   ラフィックワークステーション。