JPH07141252A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH07141252A JPH07141252A JP5285372A JP28537293A JPH07141252A JP H07141252 A JPH07141252 A JP H07141252A JP 5285372 A JP5285372 A JP 5285372A JP 28537293 A JP28537293 A JP 28537293A JP H07141252 A JPH07141252 A JP H07141252A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- area
- privileged area
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
Abstract
(57)【要約】
【目的】 本願発明の目的は、データの移動の回数が少
なく、高速な通信処理が可能なデータ処理装置を提供す
ることにある。 【構成】 本発明のデータ処理装置は、外部装置と通信
するための入出力インターフェース装置３１と、入出力
データを蓄積する主記憶装置３２と、データを処理する
コンピュータ回路３３とこれらを結合するバス３４から
構成されており、主記憶装置３２は、特権領域３２１と
非特権領域３２２に分かれている。
なく、高速な通信処理が可能なデータ処理装置を提供す
ることにある。 【構成】 本発明のデータ処理装置は、外部装置と通信
するための入出力インターフェース装置３１と、入出力
データを蓄積する主記憶装置３２と、データを処理する
コンピュータ回路３３とこれらを結合するバス３４から
構成されており、主記憶装置３２は、特権領域３２１と
非特権領域３２２に分かれている。
Description
【０００１】
【産業上の利用分野】本発明はデータ処理装置に関し、
特に主記憶装置上での管理領域間の壁を越えてデータの
格納の出来るようにデータの参照の際の仮想アドレスか
ら物理アドレスに変換するマッピングを制御してデータ
の参照を可能にする手段を有するデータ処理装置に関す
る。
特に主記憶装置上での管理領域間の壁を越えてデータの
格納の出来るようにデータの参照の際の仮想アドレスか
ら物理アドレスに変換するマッピングを制御してデータ
の参照を可能にする手段を有するデータ処理装置に関す
る。
【０００２】
【従来の技術】従来、この種のデータ処理装置は、それ
ぞれの管理領域で独立性を保ち、データの内容を保証し
て、様々な処理をしながら確実にデータを届けるのため
に用いられている。
ぞれの管理領域で独立性を保ち、データの内容を保証し
て、様々な処理をしながら確実にデータを届けるのため
に用いられている。
【０００３】従来の装置は、外部装置からデータを入力
して処理する場合は、まず入力インターフェース装置か
ら、主記憶装置の特権領域にデータを入力して蓄積し、
そこから更に主記憶装置の非特権領域に主記憶装置にデ
ータを移してから、コンピュータ回路で処理を行なう。
同様に、外部装置へ処理したデータを出力する場合
は、主記憶装置の非特権領域にありコンピュータ回路で
処理を行なったデータは、まず主記憶装置の特権領域に
移してから出力インターフェース装置を通して、外部装
置にデータを出力する。
して処理する場合は、まず入力インターフェース装置か
ら、主記憶装置の特権領域にデータを入力して蓄積し、
そこから更に主記憶装置の非特権領域に主記憶装置にデ
ータを移してから、コンピュータ回路で処理を行なう。
同様に、外部装置へ処理したデータを出力する場合
は、主記憶装置の非特権領域にありコンピュータ回路で
処理を行なったデータは、まず主記憶装置の特権領域に
移してから出力インターフェース装置を通して、外部装
置にデータを出力する。
【０００４】図４を参照して、従来の入力データの主記
憶装置上での流れを説明する。
憶装置上での流れを説明する。
【０００５】主記憶装置はＯＳからは、入力データは特
権領域４１１と非特権領域４１２に分かれた仮想アドレ
ス４１上での存在として認識されている。実際にデータ
がある物理アドレス４２上のデータにアクセスするには
必ずそのアドレスにマッピング対応関係のある仮想アド
レス４１を通して行なわれる。
権領域４１１と非特権領域４１２に分かれた仮想アドレ
ス４１上での存在として認識されている。実際にデータ
がある物理アドレス４２上のデータにアクセスするには
必ずそのアドレスにマッピング対応関係のある仮想アド
レス４１を通して行なわれる。
【０００６】入力されるデータはまず、仮想アドレス４
１の特権領域４１１上の入力データ４１３に入力され
る。これは物理アドレス４２上の入力データ４２３に対
応するマッピングになっている。この入力されたデータ
をユーザプログラムが動いている非特権領域４１２で用
いるために、入力データ４１３から入力データ４１４へ
のコピー４１５が発生する。
１の特権領域４１１上の入力データ４１３に入力され
る。これは物理アドレス４２上の入力データ４２３に対
応するマッピングになっている。この入力されたデータ
をユーザプログラムが動いている非特権領域４１２で用
いるために、入力データ４１３から入力データ４１４へ
のコピー４１５が発生する。
【０００７】従来の装置では入力データ４１４は物理ア
ドレス４２上では入力データ４２４に対応するマッピン
グになっている。つまり、この時には物理アドレス４２
上でも入力データ４２３から入力データ４２４へのコピ
ー４２５が発生する。このコピー４２５は重い処理であ
る。
ドレス４２上では入力データ４２４に対応するマッピン
グになっている。つまり、この時には物理アドレス４２
上でも入力データ４２３から入力データ４２４へのコピ
ー４２５が発生する。このコピー４２５は重い処理であ
る。
【０００８】図６を参照して、従来の出力データの主記
憶装置上での流れを説明する。
憶装置上での流れを説明する。
【０００９】主記憶装置はＯＳからは、出力データは特
権領域６１１と非特権領域６１２に分かれた仮想アドレ
ス６１上での存在として認識されている。実際にデータ
がある物理アドレス６２上のデータにアクセスするには
必ずそのアドレスにマッピング対応関係のある仮想アド
レス６１を通して行なわれる。
権領域６１１と非特権領域６１２に分かれた仮想アドレ
ス６１上での存在として認識されている。実際にデータ
がある物理アドレス６２上のデータにアクセスするには
必ずそのアドレスにマッピング対応関係のある仮想アド
レス６１を通して行なわれる。
【００１０】出力されるデータはまず、ユーザプログラ
ムによって仮想アドレス６１の非特権領域６１２上に出
力データ６１４が作成される。これは物理アドレス６２
上の出力データ６２４に対応するマッピングになってい
る。この出力すべきデータを非特権領域４１２のカーネ
ルプログラムで用いるために、出力データ６１４から出
力データ６１３へのコピー６１５が発生する。
ムによって仮想アドレス６１の非特権領域６１２上に出
力データ６１４が作成される。これは物理アドレス６２
上の出力データ６２４に対応するマッピングになってい
る。この出力すべきデータを非特権領域４１２のカーネ
ルプログラムで用いるために、出力データ６１４から出
力データ６１３へのコピー６１５が発生する。
【００１１】従来の装置では出力データ６１３は物理ア
ドレス６２上では出力データ６２３に対応するマッピン
グになっている。つまり、この時には物理アドレス６２
上でも出力データ６２４から出力データ６２３へのコピ
ー４２５が発生する。このコピー６２５は重い処理であ
る。
ドレス６２上では出力データ６２３に対応するマッピン
グになっている。つまり、この時には物理アドレス６２
上でも出力データ６２４から出力データ６２３へのコピ
ー４２５が発生する。このコピー６２５は重い処理であ
る。
【００１２】
【発明が解決しようとする課題】この従来のデータ処理
装置では、データを入力して処理する場合は入力インタ
ーフェース装置から一旦主記憶装置の特権領域にデータ
入力し蓄積して更に主記憶装置の非特権領域に前記入力
データを移した後でなければ非特権領域しか読み書きで
きないプログラムでは処理ができない。また処理したデ
ータを出力する場合も、データを主記憶装置の非特権領
域から主記憶装置の特権領域に前記出力データを移して
蓄積した後でなければ出力インターフェース装置を通し
て出力できない。
装置では、データを入力して処理する場合は入力インタ
ーフェース装置から一旦主記憶装置の特権領域にデータ
入力し蓄積して更に主記憶装置の非特権領域に前記入力
データを移した後でなければ非特権領域しか読み書きで
きないプログラムでは処理ができない。また処理したデ
ータを出力する場合も、データを主記憶装置の非特権領
域から主記憶装置の特権領域に前記出力データを移して
蓄積した後でなければ出力インターフェース装置を通し
て出力できない。
【００１３】このようにデータの入力、出力、入出力に
複数回に及ぶデータの移動を行なっているため、データ
の移動に多くの時間やコンピュータ資源が費やされて高
速にデータ処理が出来ないという課題がある。
複数回に及ぶデータの移動を行なっているため、データ
の移動に多くの時間やコンピュータ資源が費やされて高
速にデータ処理が出来ないという課題がある。
【００１４】従って、本願発明の目的は、データの移動
の回数が少なく、高速な通信処理が可能なデータ処理装
置を提供することにある。
の回数が少なく、高速な通信処理が可能なデータ処理装
置を提供することにある。
【００１５】
【課題を解決するための手段】上述した問題点を解決す
るため、本発明によるデータ処理装置は、外部装置から
データを入力する入力インターフェース装置と、前記入
力インターフェース装置から入力されるデータを予め与
えられたプログラムに従って入力処理を行なうコンピュ
ータ回路と、特別なプログラムだけが利用できる特権領
域と全てのプログラムが利用できる非特権領域を有し前
記データを格納する主記憶装置とからなるデータ入力処
理装置において、前記主記憶装置の特権領域に格納され
た前記データを参照する際に、仮想アドレスから物理ア
ドレスに変換するマッピングを制御し、仮想アドレス上
の異なる権利領域から共に同一の物理アドレスを指すよ
うに変換し、データの参照を行う手段を備えている。
るため、本発明によるデータ処理装置は、外部装置から
データを入力する入力インターフェース装置と、前記入
力インターフェース装置から入力されるデータを予め与
えられたプログラムに従って入力処理を行なうコンピュ
ータ回路と、特別なプログラムだけが利用できる特権領
域と全てのプログラムが利用できる非特権領域を有し前
記データを格納する主記憶装置とからなるデータ入力処
理装置において、前記主記憶装置の特権領域に格納され
た前記データを参照する際に、仮想アドレスから物理ア
ドレスに変換するマッピングを制御し、仮想アドレス上
の異なる権利領域から共に同一の物理アドレスを指すよ
うに変換し、データの参照を行う手段を備えている。
【００１６】また、外部装置へデータを出力する出力イ
ンターフェース装置と、前記出力インターフェース装置
へ前記データを予め与えられたプログラムに従って出力
処理を行なうコンピュータ回路と、特別なプログラムだ
けが利用できる特権領域と、全てのプログラムが利用で
きる非特権領域を有し前記データを格納する主記憶装置
とからなるデータ出力処理装置において、前記主記憶装
置の非特権領域のプログラムが処理した前記データを参
照する際に、仮想アドレスから物理アドレスに変換する
マッピングを制御し、仮想アドレス上の異なる権利領域
から共に同一の物理アドレスを指すように変換し、デー
タの参照を行う手段を備えている。
ンターフェース装置と、前記出力インターフェース装置
へ前記データを予め与えられたプログラムに従って出力
処理を行なうコンピュータ回路と、特別なプログラムだ
けが利用できる特権領域と、全てのプログラムが利用で
きる非特権領域を有し前記データを格納する主記憶装置
とからなるデータ出力処理装置において、前記主記憶装
置の非特権領域のプログラムが処理した前記データを参
照する際に、仮想アドレスから物理アドレスに変換する
マッピングを制御し、仮想アドレス上の異なる権利領域
から共に同一の物理アドレスを指すように変換し、デー
タの参照を行う手段を備えている。
【００１７】更に、外部装置とデータの入出力処理を行
なう入出力インターフェース装置と、前記入出力インタ
ーフェース装置との間で入出力されるデータを予め与え
られたプログラムに従って入出力処理を行なうコンピュ
ータ回路と、特別なプログラムだけが利用できる特権領
域と全てのプログラムが利用できる非特権領域を有し前
記データを格納する主記憶装置とからなるデータ入出力
処理装置において、前記主記憶装置の特権領域に格納さ
れた前記データを参照する際に、仮想アドレスから物理
アドレスに変換するマッピングを制御し、仮想アドレス
上の異なる権利領域から共に同一の物理アドレスを指す
ように変換し、データの参照を行う手段を備えている。
なう入出力インターフェース装置と、前記入出力インタ
ーフェース装置との間で入出力されるデータを予め与え
られたプログラムに従って入出力処理を行なうコンピュ
ータ回路と、特別なプログラムだけが利用できる特権領
域と全てのプログラムが利用できる非特権領域を有し前
記データを格納する主記憶装置とからなるデータ入出力
処理装置において、前記主記憶装置の特権領域に格納さ
れた前記データを参照する際に、仮想アドレスから物理
アドレスに変換するマッピングを制御し、仮想アドレス
上の異なる権利領域から共に同一の物理アドレスを指す
ように変換し、データの参照を行う手段を備えている。
【００１８】
【作用】本発明においては、データを入力する場合は、
主記憶装置上では特権領域にだけ蓄積するだけで、デー
タを入力し全てのプログラムで処理でき、データを出力
する場合も、主記憶装置上では特権領域にだけ蓄積する
だけで、全てのプログラムで処理したデータを出力でき
て、データの移動の回数が減って、高速な通信処理が出
来るようになっている。
主記憶装置上では特権領域にだけ蓄積するだけで、デー
タを入力し全てのプログラムで処理でき、データを出力
する場合も、主記憶装置上では特権領域にだけ蓄積する
だけで、全てのプログラムで処理したデータを出力でき
て、データの移動の回数が減って、高速な通信処理が出
来るようになっている。
【００１９】
【実施例】本発明について図面を参照して説明する。図
１は本発明の第１の実施例を示す構成図である。
１は本発明の第１の実施例を示す構成図である。
【００２０】図１を参照すると、本発明の第１の実施例
は、入力インターフェース装置１１と、入力データを蓄
積する主記憶装置１２と、データを処理するコンピュー
タ回路１３とこれらを結合するバス１４から構成され
る。
は、入力インターフェース装置１１と、入力データを蓄
積する主記憶装置１２と、データを処理するコンピュー
タ回路１３とこれらを結合するバス１４から構成され
る。
【００２１】主記憶装置１２は、特権領域１２１と非特
権領域１２２に分かれている。
権領域１２２に分かれている。
【００２２】図１を参照して、本実施例の動作について
説明する。
説明する。
【００２３】外部装置から入力するデータは、入力イン
ターフェース装置１１を経由しバス１４を通して主記憶
装置１２内の特権領域１２１にまず蓄積される。コンピ
ュータ回路１３が制御する非特権領域１２２内で動作す
るプログラムは入力データが同一管理領域内にないため
に普通にデータを取り扱えないので、領域の壁を越える
変換手段を用いて、データを非特権領域に蓄積し直すこ
となくデータを扱う。
ターフェース装置１１を経由しバス１４を通して主記憶
装置１２内の特権領域１２１にまず蓄積される。コンピ
ュータ回路１３が制御する非特権領域１２２内で動作す
るプログラムは入力データが同一管理領域内にないため
に普通にデータを取り扱えないので、領域の壁を越える
変換手段を用いて、データを非特権領域に蓄積し直すこ
となくデータを扱う。
【００２４】この変換手段は、非特権領域１２２からデ
ータにアクセスする際の仮想アドレスから物理アドレス
に変換する部分を特権領域１２１の物理メモリアドレス
に変換できるようにしている。
ータにアクセスする際の仮想アドレスから物理アドレス
に変換する部分を特権領域１２１の物理メモリアドレス
に変換できるようにしている。
【００２５】図５を参照して、本発明での入力データの
主記憶装置上での流れを説明する。
主記憶装置上での流れを説明する。
【００２６】主記憶装置はＯＳからは、入力データは特
権領域５１１と非特権領域５１２に分かれた仮想アドレ
ス５１上での存在として認識されている。実際にデータ
がある物理アドレス５２上のデータにアクセスするには
必ずそのアドレスにマッピング対応関係のある仮想アド
レス５１を通して行なわれる。
権領域５１１と非特権領域５１２に分かれた仮想アドレ
ス５１上での存在として認識されている。実際にデータ
がある物理アドレス５２上のデータにアクセスするには
必ずそのアドレスにマッピング対応関係のある仮想アド
レス５１を通して行なわれる。
【００２７】入力されるデータはまず、仮想アドレス５
１の特権領域５１１上の入力データ５１３に入力され
る。これは物理アドレス５２上の入力データ５２３に対
応するマッピングになっている。この入力されたデータ
をユーザプログラムが動いている非特権領域５１２で用
いるために、入力データ５１３から入力データ５１４へ
のコピー５１５が発生する。
１の特権領域５１１上の入力データ５１３に入力され
る。これは物理アドレス５２上の入力データ５２３に対
応するマッピングになっている。この入力されたデータ
をユーザプログラムが動いている非特権領域５１２で用
いるために、入力データ５１３から入力データ５１４へ
のコピー５１５が発生する。
【００２８】本発明では入力データ５１４は物理アドレ
ス５２上では入力データ５１３が対応していたの入力デ
ータ５２３と同じところに対応するようなマッピング対
応関係に切替える。つまり、この時には物理アドレス５
２上では重いコピーの処理が発生せず、仮想アドレス５
１では異なるアドレスでも、物理アドレス５２上では同
一のアドレスに対応するマッピングにすることによっ
て、コピー処理を抑制できる。コピー５１５に対応する
物理アドレス５２上の処理はアドレスの対応マッピング
関係を切替えるだけである。
ス５２上では入力データ５１３が対応していたの入力デ
ータ５２３と同じところに対応するようなマッピング対
応関係に切替える。つまり、この時には物理アドレス５
２上では重いコピーの処理が発生せず、仮想アドレス５
１では異なるアドレスでも、物理アドレス５２上では同
一のアドレスに対応するマッピングにすることによっ
て、コピー処理を抑制できる。コピー５１５に対応する
物理アドレス５２上の処理はアドレスの対応マッピング
関係を切替えるだけである。
【００２９】この入力データ５１４の物理アドレス５２
の対応関係のマッピング切替の作業はあらかじめ特権領
域５１１内に用意しておいたプログラムにて行なう。こ
のプログラムは、特権領域５１１に入力データ５１３が
入力された際には作動せず、非特権領域５１２のユーザ
プログラムよりシステムコールを用いてデータの読み込
みが発生した際に動作し、まず入力データ５１３が物理
アドレス５２上の何処を指しているマッピングであるの
かを調べて、そのマッピングのさす物理アドレス５２上
の入力データ５２３を同じく指すようなマッピング変換
をするデータ領域を非特権領域５１２内に確保し、そこ
を入力データ５１４とする。この作用により、物理アド
レス５２ではコピー処理が発生せず、仮想アドレス５１
では従来通りのデータが読み込まれる。
の対応関係のマッピング切替の作業はあらかじめ特権領
域５１１内に用意しておいたプログラムにて行なう。こ
のプログラムは、特権領域５１１に入力データ５１３が
入力された際には作動せず、非特権領域５１２のユーザ
プログラムよりシステムコールを用いてデータの読み込
みが発生した際に動作し、まず入力データ５１３が物理
アドレス５２上の何処を指しているマッピングであるの
かを調べて、そのマッピングのさす物理アドレス５２上
の入力データ５２３を同じく指すようなマッピング変換
をするデータ領域を非特権領域５１２内に確保し、そこ
を入力データ５１４とする。この作用により、物理アド
レス５２ではコピー処理が発生せず、仮想アドレス５１
では従来通りのデータが読み込まれる。
【００３０】次に、本発明の第２の実施例について説明
する。
する。
【００３１】図２を参照すると、本発明の第２の実施例
は、出力インターフェース装置２１と、出力するデータ
を蓄積する主記憶装置２２と、データを処理するコンピ
ュータ回路２３とこれらを結合するバス２４から構成さ
れる。
は、出力インターフェース装置２１と、出力するデータ
を蓄積する主記憶装置２２と、データを処理するコンピ
ュータ回路２３とこれらを結合するバス２４から構成さ
れる。
【００３２】主記憶装置２２は、特権領域２２１と非特
権領域２２２に分かれている。
権領域２２２に分かれている。
【００３３】図２を参照して、本実施例の動作について
説明する。
説明する。
【００３４】外部装置へデータを出力するには、まず主
記憶装置２２内の非特権領域２２２からデータにアクセ
スする際の仮想アドレスから物理アドレスに変換する部
分を特権領域２２１の物理メモリアドレスに変換できる
ようにしている領域の壁を越える変換手段を用いて確保
した非特権領域２２２の空間上に、コンピュータ回路２
３が制御する非特権領域１２１内で動作するプログラム
が処理したデータを蓄積して、バス２４を通して出力イ
ンターフェース装置１１を経由しデータを出力する。
記憶装置２２内の非特権領域２２２からデータにアクセ
スする際の仮想アドレスから物理アドレスに変換する部
分を特権領域２２１の物理メモリアドレスに変換できる
ようにしている領域の壁を越える変換手段を用いて確保
した非特権領域２２２の空間上に、コンピュータ回路２
３が制御する非特権領域１２１内で動作するプログラム
が処理したデータを蓄積して、バス２４を通して出力イ
ンターフェース装置１１を経由しデータを出力する。
【００３５】主記憶装置２２内でのデータの二重蓄積を
行なわない動作である。
行なわない動作である。
【００３６】図７を参照して、本発明での出力データの
主記憶装置上での流れを説明する。
主記憶装置上での流れを説明する。
【００３７】主記憶装置はＯＳからは、入力データは特
権領域７１１と非特権領域７１２に分かれた仮想アドレ
ス７１上での存在として認識されている。実際にデータ
がある物理アドレス７２上のデータにアクセスするには
必ずそのアドレスにマッピング対応関係のある仮想アド
レス７１を通して行なわれる。
権領域７１１と非特権領域７１２に分かれた仮想アドレ
ス７１上での存在として認識されている。実際にデータ
がある物理アドレス７２上のデータにアクセスするには
必ずそのアドレスにマッピング対応関係のある仮想アド
レス７１を通して行なわれる。
【００３８】出力されるデータはまず、ユーザプログラ
ムによって仮想アドレス７１の非特権領域７１２上に出
力データ７１４が作成される。これは物理アドレス７２
上の出力データ７２４に対応するマッピングになってい
る。この出力すべきデータを非特権領域７１２のカーネ
ルプログラムで用いるために、出力データ７１４から出
力データ７１３へのコピー７１５が発生する。
ムによって仮想アドレス７１の非特権領域７１２上に出
力データ７１４が作成される。これは物理アドレス７２
上の出力データ７２４に対応するマッピングになってい
る。この出力すべきデータを非特権領域７１２のカーネ
ルプログラムで用いるために、出力データ７１４から出
力データ７１３へのコピー７１５が発生する。
【００３９】本発明では出力データ７１３は物理アドレ
ス７２上では出力データ７１４が対応していたの入力デ
ータ７２３と同じところに対応するようなマッピング対
応関係に切替える。つまり、この時には物理アドレス７
２上では重いコピーの処理が発生せず、仮想アドレス７
１では異なるアドレスでも、物理アドレス７２上では同
一のアドレスに対応するマッピングにすることによっ
て、コピー処理を抑制できる。コピー７１５に対応する
物理アドレス７２上の処理はアドレスのマッピング対応
関係を切替えるだけである。
ス７２上では出力データ７１４が対応していたの入力デ
ータ７２３と同じところに対応するようなマッピング対
応関係に切替える。つまり、この時には物理アドレス７
２上では重いコピーの処理が発生せず、仮想アドレス７
１では異なるアドレスでも、物理アドレス７２上では同
一のアドレスに対応するマッピングにすることによっ
て、コピー処理を抑制できる。コピー７１５に対応する
物理アドレス７２上の処理はアドレスのマッピング対応
関係を切替えるだけである。
【００４０】この出力データ７１３の物理アドレス７２
の対応関係のマッピング切替の作業はあらかじめ特権領
域７１１内に用意しておいたプログラムにて行なう。こ
のプログラムは、非特権領域７１２に出力データ７１４
が作成された際には作動せず、非特権領域７１２のユー
ザプログラムがシステムコールを用いて特権領域７１３
へのデータの書き込みを発生した際に動作し、まず出力
データ７１４が物理アドレス７２上の何処を指している
マッピングであるのかを調べて、そのマッピングのさす
物理アドレス７２上の出力データ７２３を同じく指すよ
うなマッピング変換をするデータ領域を特権領域７１１
内に確保し、そこを出力データ７１３とする。この作用
により、物理アドレス７２ではコピー処理が発生せず、
仮想アドレス７１では従来通りのデータが書き込まれ
る。
の対応関係のマッピング切替の作業はあらかじめ特権領
域７１１内に用意しておいたプログラムにて行なう。こ
のプログラムは、非特権領域７１２に出力データ７１４
が作成された際には作動せず、非特権領域７１２のユー
ザプログラムがシステムコールを用いて特権領域７１３
へのデータの書き込みを発生した際に動作し、まず出力
データ７１４が物理アドレス７２上の何処を指している
マッピングであるのかを調べて、そのマッピングのさす
物理アドレス７２上の出力データ７２３を同じく指すよ
うなマッピング変換をするデータ領域を特権領域７１１
内に確保し、そこを出力データ７１３とする。この作用
により、物理アドレス７２ではコピー処理が発生せず、
仮想アドレス７１では従来通りのデータが書き込まれ
る。
【００４１】次に、本発明の第３の実施例について説明
する。
する。
【００４２】図３を参照すると、本発明の第３の実施例
は、第１と第２の実施例の両方を持ち合わせたもので、
外部装置と通信するための入出力インターフェース装置
３１と、入出力データを蓄積する主記憶装置３２と、デ
ータを処理するコンピュータ回路３３とこれらを結合す
るバス３４から構成される。
は、第１と第２の実施例の両方を持ち合わせたもので、
外部装置と通信するための入出力インターフェース装置
３１と、入出力データを蓄積する主記憶装置３２と、デ
ータを処理するコンピュータ回路３３とこれらを結合す
るバス３４から構成される。
【００４３】主記憶装置３２は、特権領域３２１と非特
権領域３２２に分かれている。
権領域３２２に分かれている。
【００４４】図３を参照して、本実施例の動作について
説明する。
説明する。
【００４５】外部装置からデータを入力する際は、入出
力インターフェース装置３１を経由しバス３４を通して
主記憶装置３２内の特権領域３２１にまず蓄積される。
コンピュータ回路３３が制御する非特権領域３２２内で
動作するプログラムは入力データが同一管理領域内にな
いために普通にデータを取り扱えないので、領域の壁を
越える変換手段を用いて、データを非特権領域に蓄積し
直すことなくデータを扱う。
力インターフェース装置３１を経由しバス３４を通して
主記憶装置３２内の特権領域３２１にまず蓄積される。
コンピュータ回路３３が制御する非特権領域３２２内で
動作するプログラムは入力データが同一管理領域内にな
いために普通にデータを取り扱えないので、領域の壁を
越える変換手段を用いて、データを非特権領域に蓄積し
直すことなくデータを扱う。
【００４６】この変換手段は、非特権領域３２２からデ
ータにアクセスする際の仮想アドレスから物理アドレス
に変換する部分を特権領域３２１の物理メモリアドレス
に変換できるようにしている。
ータにアクセスする際の仮想アドレスから物理アドレス
に変換する部分を特権領域３２１の物理メモリアドレス
に変換できるようにしている。
【００４７】逆に、外部装置へデータを出力する際は、
まず主記憶装置３２内の非特権領域３２２からデータに
アクセスする際の仮想アドレスから物理アドレスに変換
する部分を特権領域３２１の物理メモリアドレスに変換
できるようにしている領域の壁を越える変換手段を用い
て確保した非特権領域３２２の空間上に、コンピュータ
回路３３が制御する非特権領域３２１内で動作するプロ
グラムが処理したデータを蓄積して、バス３４を通して
入出力インターフェース装置３１を経由しデータを出力
する。
まず主記憶装置３２内の非特権領域３２２からデータに
アクセスする際の仮想アドレスから物理アドレスに変換
する部分を特権領域３２１の物理メモリアドレスに変換
できるようにしている領域の壁を越える変換手段を用い
て確保した非特権領域３２２の空間上に、コンピュータ
回路３３が制御する非特権領域３２１内で動作するプロ
グラムが処理したデータを蓄積して、バス３４を通して
入出力インターフェース装置３１を経由しデータを出力
する。
【００４８】いずれの際も主記憶装置３２内でのデータ
の二重蓄積を行なわない動作である。
の二重蓄積を行なわない動作である。
【００４９】なお、本発明の第３の実施例での入出力デ
ータの主記憶装置上での流れは、第１、第２の実施例と
同様である。
ータの主記憶装置上での流れは、第１、第２の実施例と
同様である。
【００５０】
【発明の効果】本発明のデータ処理装置は、データを主
記憶装置内の一ヶ所だけで蓄積すれば処理できるように
したため、高速に通信処理ができるようになるととも
に、主記憶装置内で二重にデータを蓄積する必要がない
ためメモリ容量を省く効果がある。
記憶装置内の一ヶ所だけで蓄積すれば処理できるように
したため、高速に通信処理ができるようになるととも
に、主記憶装置内で二重にデータを蓄積する必要がない
ためメモリ容量を省く効果がある。
【図１】本発明の第１実施例を示す構成図である。
【図２】本発明の第２実施例を示す構成図である。
【図３】本発明の第３実施例を示す構成図である。
【図４】従来の入力データの主記憶装置上での流れ図で
ある。
ある。
【図５】本発明での入力データの主記憶装置上での流れ
図である。
図である。
【図６】従来の出力データの主記憶装置上での流れ図で
ある。
ある。
【図７】本発明での出力データの主記憶装置上での流れ
図である。
図である。
１１ 入力インターフェース １２ 主記憶装置 １２１ 特権領域 １２２ 非特権領域 １３ コンピュータ回路 ２１ 入力インターフェース ２２ 主記憶装置 ２２１ 特権領域 ２２２ 非特権領域 ３３ コンピュータ回路 ３１ 入力インターフェース ３２ 主記憶装置 ３２１ 特権領域 ３２２ 非特権領域 ３３ コンピュータ回路 ４１ 仮想アドレス ４１１ 特権領域 ４１２ 非特権領域 ４１３ 入力データ ４１４ 入力データ ４１５ コピー ４２ 物理アドレス ４２３ 入力データ ４２４ 入力データ ４２５ コピー ５１ 仮想アドレス ５１１ 特権領域 ５１２ 非特権領域 ５１３ 入力データ ５１４ 入力データ ５１５ コピー ５２ 物理アドレス ５２３ 入力データ ６１ 仮想アドレス ６１１ 特権領域 ６１２ 非特権領域 ６１３ 出力データ ６１４ 出力データ ６１５ コピー ６２ 物理アドレス ６２３ 出力データ ６２４ 出力データ ６２５ コピー ７１ 仮想アドレス ７１１ 特権領域 ７１２ 非特権領域 ７１３ 出力データ ７１４ 出力データ ７１５ コピー ７２ 物理アドレス ７２３ 出力データ
Claims (3)
- 【請求項１】 外部装置からデータを入力する入力イン
ターフェース装置と、前記入力インターフェース装置か
ら入力されるデータを予め与えられたプログラムに従っ
て入力処理を行なうコンピュータ回路と、特別なプログ
ラムだけが利用できる特権領域と全てのプログラムが利
用できる非特権領域を有し前記データを格納する主記憶
装置とからなるデータ入力処理装置において、 前記主記憶装置の特権領域に格納された前記データを参
照する際に、仮想アドレスから物理アドレスに変換する
マッピングを制御し、仮想アドレス上の異なる権利領域
から共に同一の物理アドレスを指すように変換し、デー
タの参照を行う手段を有することを特徴とするデータ入
力処理装置。 - 【請求項２】 外部装置へデータを出力する出力インタ
ーフェース装置と、前記出力インターフェース装置へ前
記データを予め与えられたプログラムに従って出力処理
を行なうコンピュータ回路と、特別なプログラムだけが
利用できる特権領域と、全てのプログラムが利用できる
非特権領域を有し前記データを格納する主記憶装置とか
らなるデータ出力処理装置において、 前記主記憶装置の非特権領域のプログラムが処理した前
記データを参照する際に、仮想アドレスから物理アドレ
スに変換するマッピングを制御し、仮想アドレス上の異
なる権利領域から共に同一の物理アドレスを指すように
変換し、データの参照を行う手段を有することを特徴と
するデータ出力処理装置。 - 【請求項３】 外部装置とデータの入出力処理を行なう
入出力インターフェース装置と、前記入出力インターフ
ェース装置との間で入出力されるデータを予め与えられ
たプログラムに従って入出力処理を行なうコンピュータ
回路と、特別なプログラムだけが利用できる特権領域と
全てのプログラムが利用できる非特権領域を有し前記デ
ータを格納する主記憶装置とからなるデータ入出力処理
装置において、 前記主記憶装置の特権領域に格納された前記データを参
照する際に、仮想アドレスから物理アドレスに変換する
マッピングを制御し、仮想アドレス上の異なる権利領域
から共に同一の物理アドレスを指すように変換し、デー
タの参照を行う手段を有することを特徴とするデータ入
出力処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5285372A JPH07141252A (ja) | 1993-11-15 | 1993-11-15 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5285372A JPH07141252A (ja) | 1993-11-15 | 1993-11-15 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07141252A true JPH07141252A (ja) | 1995-06-02 |
Family
ID=17690700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5285372A Pending JPH07141252A (ja) | 1993-11-15 | 1993-11-15 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07141252A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011181005A (ja) * | 2010-03-03 | 2011-09-15 | Ricoh Co Ltd | 情報処理装置、及び、情報処理方法 |
| JP2021509192A (ja) * | 2017-12-18 | 2021-03-18 | ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ | データセンタにおけるプログラマブルデバイス向けのセキュリティ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59116982A (ja) * | 1982-12-22 | 1984-07-06 | Fujitsu Ltd | メモリシステムのデ−タ転送方式 |
| JPS59223988A (ja) * | 1983-06-03 | 1984-12-15 | Hitachi Ltd | 入出力デ−タ転送方式 |
-
1993
- 1993-11-15 JP JP5285372A patent/JPH07141252A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59116982A (ja) * | 1982-12-22 | 1984-07-06 | Fujitsu Ltd | メモリシステムのデ−タ転送方式 |
| JPS59223988A (ja) * | 1983-06-03 | 1984-12-15 | Hitachi Ltd | 入出力デ−タ転送方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011181005A (ja) * | 2010-03-03 | 2011-09-15 | Ricoh Co Ltd | 情報処理装置、及び、情報処理方法 |
| JP2021509192A (ja) * | 2017-12-18 | 2021-03-18 | ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ | データセンタにおけるプログラマブルデバイス向けのセキュリティ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4386402A (en) | Computer with dual vat buffers for accessing a common memory shared by a cache and a processor interrupt stack | |
| EP0024434B1 (en) | Virtual machine system | |
| US4742450A (en) | Method to share copy on write segment for mapped files | |
| JP2839201B2 (ja) | 仮想計算機システム | |
| JPH0532772B2 (ja) | ||
| JPH0326414B2 (ja) | ||
| US3778776A (en) | Electronic computer comprising a plurality of general purpose registers and having a dynamic relocation capability | |
| JPH0652511B2 (ja) | 情報処理装置のアドレス変換方式 | |
| US5077654A (en) | Virtual machine system which translates virtual address from a selected virtual machine into real address of main storage | |
| US6606697B1 (en) | Information processing apparatus and memory control method | |
| JPH07141252A (ja) | データ処理装置 | |
| EP0442297B1 (en) | Processor with an overwriteable microcode memory | |
| US5873128A (en) | Data processing system with dynamic address translation function | |
| JPS5821304B2 (ja) | デ−タシヨリソウチ | |
| JPH0756800A (ja) | メモリ領域の動的管理装置 | |
| JPS6299844A (ja) | アドレス変換装置 | |
| KR910000590B1 (ko) | 컴퓨터의 미러(Mirror) 디스크램 시스템 | |
| JP3125790B2 (ja) | アドレス変換装置 | |
| JPH0336648A (ja) | 電子計算機及びｔｌｂ装置とマイクロプロセッサチップ | |
| KR940002593Y1 (ko) | 컴퓨터 메모리장치 | |
| JPH039431A (ja) | 割込み処理方式 | |
| JPH04340143A (ja) | ディジタル計算機 | |
| JPH05225108A (ja) | 複数端末入出力制御システム及びその入出力制御方式 | |
| JPH0652058A (ja) | アドレス変換装置 | |
| JPH03210645A (ja) | キヤツシユ制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19961126 |