JPS59223988A - 入出力デ−タ転送方式 - Google Patents

入出力デ−タ転送方式

Info

Publication number
JPS59223988A
JPS59223988A JP58097865A JP9786583A JPS59223988A JP S59223988 A JPS59223988 A JP S59223988A JP 58097865 A JP58097865 A JP 58097865A JP 9786583 A JP9786583 A JP 9786583A JP S59223988 A JPS59223988 A JP S59223988A
Authority
JP
Japan
Prior art keywords
input
window
address
area
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58097865A
Other languages
English (en)
Inventor
Hiroshi Kobayashi
博 小林
Yutaro Hori
堀 雄太郎
Hiroaki Nakanishi
宏明 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58097865A priority Critical patent/JPS59223988A/ja
Publication of JPS59223988A publication Critical patent/JPS59223988A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は論理アドレスを物理アドレスに変換するアドレ
ス変換機溝を有し、はつ多重論理記憶空間が設定可能な
計算機システムにおける入出力データ転送方式に関する
ものである。
〔発明の背°晟〕
近年、システムの大規模化、複雑化に伴い、計4機シス
テムを支えるソフトウェアも増大の一途をたどっている
。そのため、これに対する開発費、保守運用費が全体費
用の中の大きなti+Ufを占める様になってきており
、今や、いかにソフトウェアの生産性を上げるかが重要
な1課題となってきている。
プログラマに物理記憶を意祿させずに、非常に大きなプ
ログラムのための論理記憶を与える、所謂、仮想記憶制
御もこの課題の解決手段の1つである。この仮想記憶制
御も含めて以下では、アドレス変換機構を持ち、論理的
なアドレスを有するメモリ空間(論理記憶と呼ぶ。)を
、物理記憶でおる主記憶に対応づける様な、記1麗装置
管理方式を論理記憶方式と呼ぶ。
この論理記憶を各ユーザプログラム毎に独立して与え、
各ユーザプログラム間での干渉、すなわち、プログラム
やデータの破壊を防止するために考え出された方式に、
多爪倫理記・億含埋方式かあ  “る。
この方式を、従来技術にて実現した場合、ノ・−ドウエ
ア物量が増大、或いは入出力オーバーヘッドが増加し、
CPUff1荷が高くなるといった間)虫が発生した。
1試下、図を用いて従来技術の問題点について、説明す
る。
第1図は、従来技術によるシステム構成の一例を示した
ものである。
メモリ上のプログラムの各命令を1つずつ取り出し、実
行するCPUIIは、調理アドレスを物理アドレスに変
喚する、アドレス変換イ、茂構111を有し、主記憶1
2とは、システムバス13を介して接続されている。シ
ステムバス13は、CPU11と主記憶12とのデータ
転送の他、入出力装置151〜156の管理制御を行な
うチャネル装置14と主記憶12とのデータ転送時にも
使用される。チャネル装置14は、データ転送時に必要
なデータ転送先玉記憶アドレス(!−記憶するためのデ
ータアドレス用レジスタ141を有する。該チャネル装
置14には、冬着の入出力装置(以下、Iloと略す。
)151〜156が接続されており、これらIloと主
記憶12とのデータ転送は、チャネル14によって1I
51I御される。
今、主記憶上のあるユーザプログラムからデータエリア
122への入力要求が出されたとする。
ユーザプログラムを管理・制御するオペレーティングシ
ステム(以下O8と略す。)は、CPU’に効率良くi
吏用するために、複数のユーザプログラムを同時に動作
させる、所謂、マルチプログラミングを実現しているの
が一般的でであり、プログラム切換時にも入出力装置に
対してデータエリアを保証するために通常システムバッ
フ7121’e用意している。O8は、ユーザプログラ
ムの入力要求に対して、該バッファ121から空きを探
し、それを占有する。そして、入出力装置、たとえは、
装置151に対して、前記バッファ121にデータを送
る様にチャネル14に指示する。該チャネル14は、装
置151にデータ転送を指示し、システムバス13を介
して前記バッファ121ヘデータを転送する。この転送
が終了すると、O8は、今入力されたバッファ121内
のデータをユーザの指定したデータエリア122ヘコピ
ーする。本方式はデータ転送量が小さい場合は良いが、
大きくなると、このコピ一時間が膨大となり、性能上大
きな問題となる。
また、一般に、アドレス変換機構を有するシステムにお
いては、論理記憶上で連続しているデータエリアも、主
記憶上では分散して存在することが非常に多い。したが
って、■10起動時には、CPU側の処理として、アド
レス変換機構111からデータエリアに対応づけられた
主記憶アドレスを分散配置されている各エリアの数分だ
け取り出し、前記チャネル14に連絡する必要がある。
一方、チャネル14では、CPU11から送られてきた
複数個のアドレスを、前記データアドレスレジスタ14
1に記憶する。主配慮への転送時には、該レジスタ14
1から主記憶アドレスを取り出し、そのアドレスへ転送
する。一般に、チャネルには複数のIloが接続される
ため、前記データアドレスレジスタ141は、チャネル
に接続可能なIloの数に比例して噌え、捷だ、1つの
■10に対しても数百ワード分のレジスタが必要とされ
る。このデータアドレスレジスタは、ワード・ライト可
能なR,AM(ランダムアクセスメモリ)に置きかえる
ことも可能であるが、いずれにしても、チャネルのハー
ド物量がふくれあがり、実装上或いは終済上問題となる
場合がある。
〔発明の目的〕 本発明の目的は、少量のハードウェアにて、小さな入出
力オーバーヘッド時間で多重倫理記1意を実現可能な入
出力データ転送方式を提供するにある。
〔発明の概要〕
本発明は、多重論理空間システムにおいて、前記した主
記憶上でのデータコピーによる入出力処埋時間の増加を
削減するため、アドレス変侯シ衰構の柔軟性に41(反
し、1つの1勿哩エリアに2つのイ面理エリアを対応づ
ける、すなわち、ユーザプログラムのデータエリアに対
して、ウィンドバッファなる入出力専用エリアケ対応づ
け、ユーザプログラム切換時にも、^亥つィンドバッフ
ァのアドレス変換テーブルを・保持し、もって、入出力
データ転送を正しく行なわしむるデータ転送方式を提供
するものである。
〔発明の実施例〕
まず、本発明の基−となることからの説明trる。
、爾2図f’i 、アドレス変換方式の概1賂図ケ示す
i良常ユーデプログラムは、非常に大きな論理記憶を与
えられ、該記憶ヒでのアドレス金もって動作する。本図
では、+fN羊のために、倫理り引、d21と主記憶1
2は同じ大きさで示しである。シ倫理記憶21は、−足
長の連続したエリア、所、11、ページと呼ばれるブロ
ックに分割されるのが、一般的であり、本図では、論理
記憶21は、大きさ1000のページ5個から構成され
ている。一方、上記1意12も、同じ大きさのページに
分割され、前記論理記憶21との対応は、各ページ単位
にとられる。この対応づけを行なうのが、アドレス変換
機構22であり、倫理記憶21と主記憶12の対応関係
は、アドレス変換テーブル24内のデータにより決定さ
れる。本図では、論理記憶の0%地が、主記憶のO番地
に対応づけられ、以下、10θO・静地が2000番地
、2000番地が1000番地、3000番地が400
01地に対応づけられている。この俤に、アドレス変換
@構ヲ有するシステムにおいては、連続していない主記
憶でも、論理記憶上では連続させることができ、メモリ
の柔軟かつ有効な利用が可能となる。
次に、以上のアドレス変換方式による多重論理空間方式
について説明する。
第3図は、多重論理空間方式の概念図を示したものであ
る。
倫理記憶21は、各ユーザプログラム毎に独立して同じ
大きさのものが割り当てられる。この論理記憶21に対
応した主記憶12の切換は、前記アドレス変換テーブル
24を切換ることにより行なわれる。すなわち、プログ
ラムA23が・曲作する。、扇汗は、プログラムN用の
アドレス変換テーブルを、前記アドレス変換機構にセッ
トし、Bが動作する場合B用を、という様に同じアドレ
スと大きさを持つ論理記・j、はを別の主記憶エリアに
対応づけることが可能となる。したがって、アドレス変
換テーブル24をプログラムの数だけ中音することによ
り、谷ユーザプログラム単位に論理窒1iJiを割り当
てることが可能となる。
以下前記したアドレス変換方式を利用した本光明の一実
施例について図を用いて説明する。
第4図は、本発明によるウィンドウバッファの位置づけ
を示したものである。
ユーザプログラム領域41で、プログラムA31が動作
した場合、^IJl己した様にプログラムAは、A用の
アドレス変換テーブル45により、主記憶12のエリア
32に対応づけられる。また、プログラムAのデータ転
送用エリア42も、前d己チー(9) プル45により、主記憶12のエリア48に対応づけら
れる。
一方、本発明によるウィンドウバッファ領域43け、ユ
ーザプログラム領域41とは、別の論理アドレスを有す
る論理記憶エリアとして確保し、ウィンドウバッファ用
のアドレス変換テーブル46により主記憶12に対応づ
けられる。
今、プログラムA31から人出カ要求が出されたとする
と、O8は、ウィンドウバッファ43内にウィンドウ4
4と呼ばれるエリアを確保する。
該エリアは、ユーザプログラムAのデータエリア42と
同じ大きさであり、前記テーブル46により、主記憶1
2のエリア48に対応づけられる。
これにより、該ウィンドウ44に対する読み書きは、前
記データエリア42に対する読み書きと同じ効果を得る
第5図は、前記ウィンドウを用いた入出力転送方式を示
したものである。
第4図と開繊、プログラムA31が入出力装置54に入
力要求を出した場合を示しである。該プ(10) ログラム31、及びデータエリア42は、プログラムN
用のアドレス<R換テーブル45により、主記憶12の
エリア32に対応づけられている。マルチプログラミン
グシステムにおいては、入出力要求を出しだプログラム
は、入出力転送が、終了するまでO8により入山力終了
待ち状伸とされ1.巾の動作可能なプログラムへ制御が
f多されろ。本図では、プログラムBに切換った禍合金
示しである。
プログラムの切換に伴い、O8はアドレス変換テーブル
をN用のもの45からB用のもの52に切換え、論理記
憶41を主記憶33に対応づける様にする。これにより
、プログラムへのデータエリアに対応した倫理アドレス
は、全く別の主記憶アドレスに対応づけられることにな
る。しプヒがって、もし入出力装置54に転送先アドレ
スとして、前記データエリア42のアドレスを指示する
と、転送すべき主記憶上のエリア48に転送されないこ
とになる。本発明によるウィンドウエリアを利用するこ
とによりこの間、題はdけることが可能である。本発明
では、入力要求時にO8はウィンドウ(11) バッファ43内の空きエリアにウィンドウ44を確保し
、ウィンドウ用アドレス変換テーブル53にアドレス変
換データをセットすることによりウィンドウ44を上記
1意エリア48に対応づける。
そして、入出力装置54に対しては、転送先アドレスと
して、今確保したウィンドウ44の論理アドレスを指示
する。これにより、プログラム切換え時にも影響を受け
ることなくデータ転送を正しく行なえる。この場合、ウ
ィンドウは入出力要求時に主記憶を対応づけるので、ウ
ィンドウ用の主記憶エリアを用意する必要がなく小容量
にて実現できる。
本方式の場合データ転送先アドレスは論理アドレスによ
り与えることが可能であり、論理記憶上のデータエリア
は連続している。したがって入出力装置を一括管理・制
御するチャネルには、転送先論理アドレスと転送容量を
記憶するのみで良く、前記した大量のデータアドレスレ
ジスタを持つことなく、かつ、主記憶上でのデータコピ
ーも不要となり、その結果、入出力処理のオーバーヘッ
ド(12) を削減することができる。
第6図Vよ、ウィンドウバッファの空き管理のだめのテ
ーブルを示したものである。
今、3台の入出力装置f61,62.63に対して、入
出力要求が出されたとする。O8はそれぞれのデータ転
送に必要な大きさのウィンドウを、ウィンドウバッファ
43から探し確保する。本図では、入出力装置61,6
2.63のそれぞれに対応して、ウィンドウ64,65
.66が確保されており、各入出力装置は、該ウィンド
ウを介して正しい上記i意エリアに転送される。上記し
た様に、ウィンドウは、入出力要求時に動的に割り当て
るため、ウィンドウバッファの空き管理が必要となる。
このだめのテーブルとして、ウィンドウ管理テーブル6
7が設けられている。該テーブル67には、ウィンドウ
バッファ43内の空きエリアの論理アドレス、及び大き
さを記憶する。本図では、論理アドレスal l  8
21 ”3)大きさSl。
s2+ 88なる3つの空きエリアが存在した場合(1
3) の前記管理テーブル67の内容が示しである。これによ
り、入出力要求時のウィンドウの確保処理は、該ウィン
ドウ管理テーブル67により行なうことができる。すな
わち、入出力要求時のガータ転送容量と、該管理テーブ
ル67に記憶された空きエリアの大きさを順次比較し、
空きエリアの容量の方が要求されたデータ転送容量より
大きければ、その空きエリアにウィンドウを副り当てる
前記テーブル67には、今割り当てたウィンドウを差し
引いた分を新たな空きエリアとして、その論理アドレス
と大きさをセットする。
一方、ウィンドウの解放は、入出力データ転送の終了時
、すなわち、入出力装置からの転送終了割込時に、その
入出力装置が使用しでいたウィンドウを新たな空きエリ
アとして、前記テーブル67にfdすることにより行な
われる。
第7図は、本発明による入出力装置の起動処理の+順を
示したものである。
ステップ71で、まずウィンドウバッファの空きを探す
ため、IgiJ記したウィンドウ管理テーブル(14) 全玲照する。ウィンドウ管埋テーブル内に、データ・畝
送に必要な大きさの空きがなければ(ステップ72)、
入出力替歌を出したユーザプログラムをウィンドウバッ
ファ空き待ち状態としくステップ76)他のユーザプロ
グラムに制御を移す。一方、ウィンドウバッファに十分
な空きがあればウィンドウを確保しくステップ73)、
そのウィンドウの論理アドレスに対応したアドレス変換
テーフ゛ルに、ユーザのデータエリアの主d己りはアド
レスをセットする。(ステップ74)その後、入出力装
置に対して今確保したウィンドウの論理アドレスを指定
してデータ転送ヲ]占示する。(ステップ75)これに
より、入出力装置は、今確保したウィンドウを介して正
しくデータ転送を行なうととが可能となる。
第8図は、入出力装置からの終了割込に対する終了処理
の手順を示したものである。
一般に、O8は入出力装置に対応した管理テーブルによ
り、該装置の状態を管理している。したがって終了刷込
により、その管理テーブルの状態(15) を使用中から空きに変更する必四がある。これを、入出
力装置の解放処理と呼ぶ。(ステップ81)本発明にお
いては、これに引き続き、起動時に確保したウィンドウ
を解放する必保がある1、これは、前記したウィンドウ
管理テーブルに今使用し終ったウィンドウを空きエリア
として登録することにより行なわれる。これをウィンド
ウの解放処理と呼ぶ。(ステップ82) 〔発明の効果〕 本発明によれば、多重論理記憶管理方式においても入出
力装置、あるいは、チャネルに対して連続した論理記憶
上のエリアの論理アドレス及びその大きさを指示するこ
とにより、データ転送を行なうことが可能となり、入出
力装置あるいはチャネルに大量のデータアドレス用レジ
スタを持つ必要がなくなる。そのため、その分のハード
ウェア量の削減が可能となり、経済性に優れる。
また、入出力要求時に動的に確保するウィンドウにより
、入出力処理における主記憶上でのデータコピーが糸要
となるため、入出力処理オーバー(16) ヘッドを削減でき、よって、CPUの負荷を小さくf乙
ことが可能となる。
【図面の簡単な説明】
第1図は、従来技術によるシステム構成、第2図は、ア
ト/ス変喚方式の概略図、第3図は、多重論理空間方式
の概念図、第4図は、ウィンドウバッファの全本図、第
5図はウィンドウを用いた入出力転送方式、第6図は、
ウィンドウバッファの空き管理テーブル、第7図は、本
発明による入出力装置の起動処理フロー、第8図は、そ
の終了処理フローを示したものである。 41.43・・・論理記憶中FIsj、45.46・・
・アドレス変換テーブル、67・・・論理記憶空間管理
テーブル。 代理人 弁理士 高橋明夫 (17) 第 11 第 ’71i2′1 −466− 第 8 旧 杯ゴカJ里

Claims (1)

    【特許請求の範囲】
  1. 1、 アドレス変換機構を有し、且つ多重論理記憶空間
    が設定可能な計算機システムにおいて、該多重論理記憶
    空間とは異なる論理記憶空間と、この論理記憶空間のだ
    めの管理テーブルを設定し、該管理テーブルによって該
    論理記憶空間の空きを管理し、入出力装置とのデータ転
    送の起動処理時に、該管理テーブルを参照して該論理記
    憶空間に動的に主記憶の削り当てを行い、転送すべき主
    記憶エリアを該論理記憶空間に対応づけ、入出力装置に
    対して、対応づけられた該論理記憶空間上のエリアの論
    理アドレスおよびその大きさを指定してデータ歓送の指
    示を行い、終了処理時に、使用済みの論理記憶空間に関
    する管理テーブルの解放処理を行うようにしたことを特
    徴とする入出力データ転送方式。
JP58097865A 1983-06-03 1983-06-03 入出力デ−タ転送方式 Pending JPS59223988A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58097865A JPS59223988A (ja) 1983-06-03 1983-06-03 入出力デ−タ転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58097865A JPS59223988A (ja) 1983-06-03 1983-06-03 入出力デ−タ転送方式

Publications (1)

Publication Number Publication Date
JPS59223988A true JPS59223988A (ja) 1984-12-15

Family

ID=14203645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58097865A Pending JPS59223988A (ja) 1983-06-03 1983-06-03 入出力デ−タ転送方式

Country Status (1)

Country Link
JP (1) JPS59223988A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06202945A (ja) * 1992-11-10 1994-07-22 Internatl Business Mach Corp <Ibm> スモール・アドレスを使用するメモリ・アクセス方法およびコンピュータ・システム
JPH07141252A (ja) * 1993-11-15 1995-06-02 Nec Corp データ処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06202945A (ja) * 1992-11-10 1994-07-22 Internatl Business Mach Corp <Ibm> スモール・アドレスを使用するメモリ・アクセス方法およびコンピュータ・システム
JPH07141252A (ja) * 1993-11-15 1995-06-02 Nec Corp データ処理装置

Similar Documents

Publication Publication Date Title
JP6314355B2 (ja) メモリ管理方法およびデバイス
JPH0241055B2 (ja)
CN101539902B (zh) 多计算机系统中节点的dma设备及通信方法
JPS60160463A (ja) プロセツサシステム
JPH1091357A (ja) データ格納装置及びデータ格納方法
JPH02310664A (ja) 共有メモリを用いた通信方式
US5941959A (en) System for transferring a data stream to a requestor without copying data segments to each one of multiple data source/sinks during data stream building
JPS59167761A (ja) 計算機システム
JPS59223988A (ja) 入出力デ−タ転送方式
JPH0887478A (ja) プロセス間メッセージ通信方法
JP2602241B2 (ja) 並列計算機
JPH07319839A (ja) 分散共有メモリ管理方法及びネットワーク計算機システム
JPH011049A (ja) 並列計算機
JP2664827B2 (ja) 実時間情報転送制御方法
JP3307331B2 (ja) ネットワークファイルシステムのデータ転送方法
JPH10507548A (ja) データ処理システムおよび方法およびこのようなシステムとの通信システム
JPS6218074B2 (ja)
JPS61845A (ja) 仮想ペ−ジリザ−ブ方式
JPH07182298A (ja) 情報処理方法及び装置
JPH04245344A (ja) マルチプロセッサシステムのメモリ管理方法
JPH04273376A (ja) ベクトルデータ処理装置
JPH02219142A (ja) メモリ管理システム
JPS63100556A (ja) 仮想記憶情報退避方式
JPH0525341B2 (ja)
JPS6114543B2 (ja)