JPS60160463A - プロセツサシステム - Google Patents

プロセツサシステム

Info

Publication number
JPS60160463A
JPS60160463A JP60008955A JP895585A JPS60160463A JP S60160463 A JPS60160463 A JP S60160463A JP 60008955 A JP60008955 A JP 60008955A JP 895585 A JP895585 A JP 895585A JP S60160463 A JPS60160463 A JP S60160463A
Authority
JP
Japan
Prior art keywords
station
stations
superprocess
processes
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60008955A
Other languages
English (en)
Other versions
JPH07120337B2 (ja
Inventor
ウオーター・ヤン・ヘンリ・マリー・リツプマン
イェー・エル・イックス・ケッセル
ハー・ハー・エッゲンフイゼン
ハー・ディークストラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS60160463A publication Critical patent/JPS60160463A/ja
Publication of JPH07120337B2 publication Critical patent/JPH07120337B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/54Interprogram communication
    • G06F9/546Message passing systems or structures, e.g. queues

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)
  • Multi Processors (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、複数のデータプロセッサと、これらデータプ
ロセッサシステムを相互接続してこれにより情報を交換
し得る通信網と、システムメモリと、外部装置への接続
部とを具え、種々の異なるプロセス間の通信機構を実現
しながら種々のプロセスを種々のプロセッサで実行し得
るようにしたプロセッサシステムに関するものである。
この種の多重プロセッサシステムは米国特許第4、38
7.427号明細書から既知である。この多重プロセッ
サシステムは、全てのプロセッサにより共用され、唯1
個のプロセッサのインプレッションを外部装置(例えば
極めて速い処理速度を有するプロセッサ)に与えるよう
に設計された共通のメモリを具える緊密に結合されたシ
ステムである。
しかしかかる構成では一般にシステムの全体の大きさの
上限が極めて厳しいものとなる。その理由はプロセッサ
の最大数が例えば10以下に絶えず制限されるからであ
る。
本発明は、外部装置に関して分離されているようにみえ
る数個のステーションのフレキシビリティを高くして左
程緊密に結合されていないステーションをも有利とし得
るようにぜんとするものである。
このステーションはいわゆるハードウェアマシン(HA
M A)、即ちデータ処理を行う部分の局部的に存在す
るコレクションであり、これら部分の制御を行うと共に
任意のデータ処理作動の絶対要求であるいわゆるシステ
ムソフトウェアを含むものである。各ステーションは上
記部分に属し且つ種々の処理を実行する少なくとも1個
のプロセッサを具える。これらのプロセッサは、プロセ
ッサシステムのユーザが情報処理を実行するために“ア
プリケーションソフトウェア”により制御されるデータ
処理操作に関するものである。
従っテ、本発明の目的は、システムのユーサカステーシ
ョンのアーキテクチャを考慮する必要なくアプリケーシ
ョンプログラムをロードし得るプロセッサシステムを提
供せんとするにある。
これは、ステーション1こよって、システム自体を互い
に及び外部装置に対し、いわば各々が1つノスーハーフ
ロセスと排他的に関連する“メイルボックス”スペース
の背後に6ハイドー”し得るようにし従ってスーパープ
ロセスによってもこれら自体をいわば互いに及び外部装
置からこれらメイルボックススペースの背後にハイドし
得るようにして実現可能となる。即ち、1つのスーパー
プロセス内で、メイルボックス機構に関連することなく
例えばワード状に通信及び共働し得る1つ以上のプロセ
スを実行することができ、従ってユーザプログラムを単
一プロセッサシステム及び多重プロセッサシステムで実
施することができ、しかもアプリケーションに必要なエ
レメントによって残りのステーション又はアプリケーシ
ョンを処理するプロセスシステムの関連する部分に対し
十分な量のオペレーションを少なくとも保持する限りに
おいて1つ以上のステーションが故障する場合にシステ
ムによってオペレーションを保持し得るようにする。こ
こに云うエレメントとは装置(例えば周辺装置)及びプ
ログラム補助例えば2つのデータ構体間の変換プログラ
ム)を意味するものとする。システムの一部分は、1つ
のステーションにより形成するか又は、多数のステーシ
ョンを互いに通信し得るものとすると、多数のステーシ
ョンにより形成する。
本発明は複数のデータプロセッサと、これらデータプロ
セッサシステムを相互接続してこれにより情報を交換し
得る通信網と、システムメモリと、外部装置への接続部
とを具え、種々の異なるプロセス間の通信機構を実現し
ながら種々のプロセスを種々のプロセッサで実行し得る
ようにしたプロセッサシステムにおいて、一般通信網に
より全て相互接続された1組のステーションを具え、各
ステーションは1組のプロセッサと関連するステーショ
ンのプロセッサに集合的に割当てられ且つ他+7)フロ
セッサにより読取り得ないアドレススペースを有する1
つのメモリとを具え、関連するステーションにのみ割当
てられた1組のスーパープロセスヲステーション毎に実
行するために各スーパープロセスはこれに排他的である
1組のプロセスを具え、少なくとも1つのスーパープロ
セスは少なくとも2つのプロセスを具え、同一のスーパ
ープロセスの全てのプロセスは少なくとも局部的に操作
可能データを含み関連するスーパーフロセスノ全部のプ
ロセスにより関連する前記アドレススペースの一部分で
アドレスし得る1組の可変情報を共通に有し、各プロセ
スはそれ自体の私用メモリスタックスペースを有し、1
つのスーパーフロセスの種々のプロセスを関連するステ
ーションのプロセッサで選択的に実行可能とし、各スー
パープロセスには関連する前記アドレススペースの前記
部分内に1つのメイルボックススペースを排他的読取り
通信スペースとして設けてこれに前記1組のステーショ
ン内の任意のスーパープロセスにより書込まれた情報を
受け得るようにし、前記メイルボックススペースは専用
記憶スペースとしこれを関連するスーパープロセスに設
けて他のスーパープロセスにより書込み得るようにし、
各スーパープロセスは任意のスーパープロセスに関連す
る1つの選択されたメイルボックススペースにブロック
状に編成された情報を書込む手段を具え、各メイルボッ
クススペースには充てんインジケータを設けこれを、空
メイルボックススペースでスーパープロセスにより読取
り操作が行われる際に待ち信号を生せしめると共に完全
に充てんされたメイルボックススペースでスーパープロ
セスにより書込み操作が行われる際に誤り信号を生ぜし
め、その他の場合に読取り操作又は書込み操作を行い得
るように配設し、更にジョブが存在する際にこのジョブ
を少なくとも1つの前記実行ステーションの1組に1組
のスーパープロセスとして選択的に割当てるジョブ制御
システムを具えることを特徴とする。
従って通信網はブロック状に編成されたトランスポート
に対して最適化することができる。1つのブロックの大
きさは十分なものとする。即ち1つのブロックはテキス
トの1頁及び図面の全部の絵素情報を有し、例えば4M
バイトとすることができる。又、1つのブロックを短く
することもでき、更に互いに異なる長さのブロックを混
合状態で通信網を経て移送することもできる。上述した
所は種々の異なるスーパープロセスが1ブロツクのレベ
ルで良好に通信連絡し得ると云う考えに基づいている。
しかし1つのスーパープロセスのプロセス間の通信連絡
は通常1つのメモリアクセスのレベルで、例えば1ワー
ドベースで行われる。
これを実施するのは、1つ以上のスーパープロセスが1
つ以上のプロセスを具える際に特に有利である。
ここに云うプロセスとは、シーケンサにより連鎖され、
関連するプロセスに割当てられたメモリに記憶された情
報で行う多数の基本オペレーションを意味するものとす
る。従って1つのプロセスの状態は状態図により示すこ
とができる。
ここに云うスーパープロセスとは、1つ以上のプロセス
の1組を意味するものとする。1つのスーパープロセス
が数個のプロセスを具える場合には種々のシーケンサの
異なる種々のステージを一定の関係に従って整合させる
必要はない。スーパープロセスの状態図は構成要素プロ
セスの並列且つ相互に独立の状態図で構成する。前述し
たように1つのスーパープロセスの全部のプロセスは所
定の情報、特にデータ情報を共通に有する。他の情報、
特にレジスタ情報は各プロセスに対し私用のものとし、
又、他の情報、例えばプログラム符号に対してはプロセ
ッサシステム毎に、又はアプリケーション毎に種々のも
のを選択することができる。
各プロセスの組は少なくとも1個のエレメントを具える
ものとする。
“オペレーティングシステム′”と称されるシステムソ
フトウェアの部分は分散化する。この部分によって次の
制御を行う。
ジョブ制御。これは実行のためのアブリーケーションプ
ログラムを選択実行による種々のステーションにやり直
しするジョブの動的割当てである。
回路網制御。これは種々の要求スーパープロセスへの通
信網の移送機能の動的割当である。
ファイル制御。これは、1つ以上のデータファイルへの
アクセスを要求すスーパープロセスにこのアクセスを割
当てる動的割当てである。周辺装置、特にその動作状態
に関する情報量をもファイルとして処理することができ
る。例えば、周辺装置をディスクメモリとする場合には
このディスクに記憶された情報をもファイルとして処理
することができる。
かかる分散化の結果、システムの残りの部分はステーシ
ョンの故障時に動作を保持することができる。これがた
め、成る部分は、通信連絡を行わず、又、システムの他
の任意の部分ともはや通信連絡を行わないシステムの部
分となる。この目的のためにはオペレーティングシステ
ムのこの所定部分を数個のステーションに、又は全部の
ステーションにも存在させる必要がある。又、所定のス
テーションから要求されるオペレーティングシステムの
所定のタスクを他のステーションに関連させることがで
きる。このことは、オペレーティングシステムのサブフ
ァンクションを全部のステーションに全部存在させる必
要はない。その重複の程度に関する選定は完全なシステ
ムの故障に到達しないシステムの部分の故障の程度によ
り決まる。
例えば選択的にアドレスし得る記憶装置、即ち光学的に
読取り得るメモリディスクを具える中央ファイルステー
ションの故障は不所望な問題を生ずる場合があり、従っ
てかかるステーションは重複しない。しかし、互いに交
換し得る機能は重複させることがしばしばある。これら
の機能は、例えばラインプリンタ、ビデオモニタ又はし
ばしば用いられるプログラムモジュールとすることがで
きる。
又、少なくとも1つのステーションは複数のプロセッサ
を具え、1つ以上のプロセッサを有する各特定のステー
ションの種々のプロセッサのアーキテクチャを同一とす
るのが好適である。ここに云うアーキテクチャとはプロ
セッサがそれ自体をユーザに証明する1組のコンベンシ
ョン及び特性、特にいわゆる“ハードウェア/ソフトウ
ェア”インターフェースを意味するものである。この場
合には単一ステーション内のプロセッサ間で情報変換を
行う必要はない。これがため、1つのステーション内の
プロセッサは、これらが同一のアーキテクチャを有する
限り種々の異なる形式のものとすることができる。例え
ば、同様のプロセッサが市販されているがこれらのプロ
セッサは動作速度、1組の指令及び許容し得るアドレス
スペースに関しては互いに相違するが、その他の点は外
部装置に関して同一である。
全てのプロセッナには同一のアーキテクチャを設け、各
ステーションには種々のステーション内で用いられるも
のと同一の情報形態で一般の通信網を経て1つのメツセ
ージを通信連絡する人力素子及び出力素子を設けるよう
ににする。その理由は一般の通信網を経て行う移送に対
し何等の変換を必要とせず従って応答を迅速化するから
である。
或いは又、各ステーションが単一のプロセッサアーキテ
クチャを有する場合には少なくとも2つの異なるプロセ
ッサアーキテクチャを設け、各ステーションにはこのス
テーションで用いられるものと同一の情報形態で一般の
通信網を経て1つのメツセージを通信連絡する出力素子
と、必要に応じ受信したメツセージを関連するステーシ
ョンのプロセッサと両立し得る情報形態に変換する人力
素子とを設けるようにすることもできる。この場合には
各移送に対し唯1回の変換を必要とし、これを受信機側
で行うようにする。
回路網が送信機側で変換を必要とする場合には一層時間
が掛る。種々の異なるアーキテクチャの数を例えば単に
2とする場合には各ステーションに対し唯1つの変換プ
ログラムを記憶する必要がある。
又、ジョブ制御システムを適宜構成してジョブが割当て
られたステーションの組が関連するジョブの終了まで同
一に保持されるようにする。かかる静的割当てによって
システムが作動する手段の予測性を増大させことができ
る。かようにして動作速度を増大させることもできる。
例えば従来既知の低速接続によて移送を行う場合には応
答が十分な時間に亘って遅延するため送信ステーション
によって他のジョブを開始することができる。動的割当
ての場合には接続が極めて迅速になるか又は極めて遅く
なる。この場合には送信ステーションを待ち状態に保持
する必要があるが、これは無駄となる場合もある。
更に、各スーパープロセスは、プロセッサシステムに含
まれる゛クロック装置をアドレスして絶対時間及び関連
時間を示すアドレス手段を具えるようにする。ハードウ
ェアクロックのようなアドレスによって時間制御を変更
せしめ得るようにし、これによりかかるプロセッサシス
テムが種々のプロセス制御状態の変更に有利に用いるこ
とができる。
又、本発明は複数のステーションを具える上述したプロ
セッサシステムに用いるステーションに関し、このステ
ーションは少なくとも1つのプロセッサと、通信網への
接続を行う接続部と、メイルボックススペースを実現す
ると共に任意の局部的に割当てられたスーパープロセス
に関連スるデータ及びプログラム符号情報をも記憶する
記憶スペースと、プロセッサシステムに含まれるクロッ
ク装置をアドレスして絶対時間及び関連時間を示すアド
レス手段と、一般オペレーティングンステムの局部カー
ネルを構成するプログラムモジュールとを具えるように
する。かかるプロセッサシステムのモジニラ−拡張を行
うエレメント又はかがるステーションの接続が断状態と
なる場合でも現在のシステム動作を保持するニレメン゛
トとして有利である。
図面につき本発明を説明する。
先ず最初本発明の原理のエレメントについて説明する。
多重プロセッサの編成を水平とする。これは特定のマス
ターステーションがないことを意味する。これによりシ
ステムを2方向にフレキシブルとする利点がある。即ち
ステーションを増減することができる。ステーションを
減少する場合とは、ステーションが例えば欠陥により不
作動状態となる場合又は欠陥或いはラインが長期間に亘
り他のステーションに保持されているためにライン接続
部が最早私用し得な(なる場合である。この場合には最
早私用し得ないシステムの部分が接続部の両側に存在す
るようになる。しかし、所定の状態のもとではこれら部
分が無障害状態での動作を継続し得るようになる。従っ
て十分な量のハードウェア及びソフトウェアエレメント
を各関連の部分に存在させる必要がある。特定のマスク
ステーションを用いないシステムの他の利点は、ジョブ
を動的に割当てることができる点である。これは、ジョ
ブを利用の度合に応じて1つのステーション又は他のス
テーションの何れでも実行し得ることを意味する。しか
し一旦割当てを行うと関連するジョブの実行中これをこ
の割当てに保持する。かかるシステムの欠点は通信連絡
に、オーバーヘッドを表わす追加のステップを必要とす
ることである。その理由はジョブの割当てに当り、自由
な機能を探索するために種々のステーション間の質問を
通常必要とするからである。割当てを一旦行うと種々の
ステーションは通常独立して作動し動作速度を高くする
ことができる。かように構成することによって達成し得
るデータ通過速度を僅かに犠牲にするだけで応答時間を
短縮し、必要なメモリスペースをも僅かではあるが大き
くすることができる。この場合には所定のソフトウェア
モジュールを1つ以上存在させる必要があり、メモリの
価格が高くなる。こがため例えば比較的低価格のライン
接続部がシステム全体に対する制限要因とならない場合
(従って関連するシステムは地理的に制限された区域で
使用するに特に好適である)又は追加のメモリの価格を
左程高くする必要のない場合に上記欠点は許容されるよ
うになる。
システムの中央エレメントは以下に説明するいわゆるス
ーパープロセスによって形成する。これらのスーパープ
ロセスはいわゆるメイルボックスによって通信連絡する
ことができる。これらスーパープロセスを用いる場合に
はその構成を使用するハードウェアとは独立させること
ができる利点がある。スーパープロセス当り数個のプロ
セスを用いる場合には多数の並列実行プロセスに対して
、例えば種々の異なるオペレーションを各イメージシー
ケンスで順次に実施するグラフィックイメージを処理す
る場合に有利である。この場合には各オペレーションに
よって単一のプロセスを表し、全部のプロセスを組成し
て1つのスーパープロセスを形成する。
又、データメツセージの情報形態は特に必要でない限り
変換しない。これは、受信ステーションの特性に関係な
く、例えば受信ステーションのアーキテクチャに示され
るように送信ステーションで変換を行わないことを意味
する。送信ステーション及び受信ステーションを両立性
としない場合には、例えばこれら両ステーションを同一
形式のものとするか又は同一製品シリーズ−の他の形式
のものとする場合には受信ステーションで変換を行わな
い。しがって両ステーションが両立性でない場合例えば
両ステーションが異なるアーキテクチャを有する場合に
のみ受信ステーションで変換を行う。これがため、所定
のステーションに適応し得るコンベンションと接続回路
網にのみ適応し得る他のコンベンションとの間で変換及
び再変換を常時行うシステムとは逆に、前記両ステーシ
ョン間で移送を行う場合にメツセージを多くとも1回変
換するのが有利である。本発明システムは、数個の型の
ステーションのみが存在する場合、即ち9個の種々の型
のn個のステーションに対してn(p −1)個の変換
プログラムを関連するステーションで必要とする場合に
特に有利である。比較のために、回路網のコンベンショ
ンを有するシステムにおいてはpの値を如何にしても2
n個の変換プログラムが存在する。従ってp=1又は2
とする場合には本発明システムが有利であることは明ら
かである。更にかように構成する場合には速度増大効果
がある。その理由は各変換に時間がかかるからである。
何れの場合にもユーザは命令を実行するステーションの
アーキテクチャを認めてはならない。移送すべき情報の
フォーマットは移送に最適とはならず従ってラインの移
送容量を一層大きくする欠点があるが、関連する外部装
置に対してはこれは通常許容されるものである。
第1図は本発明プロセッサシステムの好適な例のブロッ
ク図である。図示の多重プロセッサシステムには3つの
ステーション22,24.26を設けこれらを本例では
1つのバスで構成する一般の通信網20によって相互接
続する。図にはステーション26のみを詳細に示す。こ
のステーション26はプロセッサ34及び36を具える
バイプロセッサシステムによって形成する。又、このス
テーションは多量の情報を記憶する情報記憶スペース3
8 、40及び42と、通信網20へのインターフェー
ス回路30とを具える。
エレメント30,34.36.38.40及び42をス
テーション連絡網32によって相互接続し、これを本例
では内部バスによって形成する。これらバスを使用する
ことは本例の要部ではない。或いは又、一般の通信網、
例えば多数のステーション間の接続部で構成することが
できる。この場合には成るステーション又は全部のステ
ーションをかかる種類の1つ以上の接続部に接続する。
後者の場合とは、1つのバスシステムによる1つの通信
網の場合であり、従ってハイアラーキ構体とし得る数個
のバスを設けることもできる。通信網の物理的な構成は
既知である。又、ステーションバスの物理的な構成も既
知である。例えばこれを、並列アドレス、データ及び制
御ラインを具える型のものとすることができる。従って
インターフェース回路30は例えば1つのバッファによ
り形成してバス20に対するワード状のバッファ作用を
同期させることができる。
メモリブロック38は、2つのプロセッサ80.82ヲ
具えるスーパープロセス74に割当てる。任意の所定帰
途におけるかかる(スーパー)プロセスはメモリスペー
スの割当てられた個所に記憶された成る量の情報により
構成する。即ち所定のメモリ個所に特定の機能を呈せし
めるようにする。これをシンボル化するために(スーパ
ー〉プロセスを点線で示す。これらの点線は追加のハー
ドウェアを示さない。メモリブロック38は局部ステー
ジヨシバス32に接続されたインターフェース回路44
を具える。機能的なサブディビジョンをメモリブロック
38の残りの部分内に示す。ブロック62はプロセス8
0に対し排他的なプログラム情報(符号)を有し、ブロ
ック64はプロセス82に対し排他的なプログラム情報
を有し、ブロック56はプロセス80及び82に共用の
データ(即ち可変情報)を有する。ブロック50によっ
て関連するスーパープロセスに対し保持されたメイルボ
ックス機能を示す。
メイルボックス構体は1つ以上の異なる型の1つ以上の
メイルボックスで構成する。各メイルボックスは1つ以
上のメイルボックス個所で構成する。メイルボックス間
の相違は収納すべきメツセージにより即ち1つのメツセ
ージの情報量によって決まる。各メイルボックスは単一
形式の個所のみを具える。メモリオペレーションが1つ
のくスーパー)プロセスに対して実施される場合にはこ
(7)瞬時1ニス−パープロセスの関連する部分をプロ
セッサの継続時に含む1つのプロセッサによってかかる
メモリオペレーションを実行すると共に、このプロセッ
サによって命令の実行、データの可能な変更及びメモリ
位置へのデータの再記憶をも行うことができる。メモリ
ブロック62及び64は関連するプロセスにより読取り
オペレーションに対してのみアクセスすることができる
。メモリブロック56は両プロセス80及び82により
読取り及び書込みオペレーションに対しアクセスするこ
とができる。これがためこれらプロセスはブロック56
の同一メモリ位置における1つのプロセスによる書込み
オペレーション及び他のプロセスによる読取りオペレー
ションの組合せによって通信連絡することができる。従
って成る通信連絡は関連するシステムの最小の通信ユニ
ット、例えば1ワードによって行うことができる。
メモリブロック50は両プロセス80及び82によって
読取り及び書込みオペレーションに対して、及びスーパ
ープロセス74以外のスーパープロセスにより作動開始
するバス32からの書込みオペレーションに対してアク
セスすることができる。従ってこれら書込みオペレーシ
ョンは同一ステーションに位置する(スーパー)プロセ
ス及び他のステーションに位置するスーパープロセスに
よっても作動開始することができる。メモリ属性は記載
する必要はない。例えばプログラム符号は両プロセスに
共通とすることができる。何れの場合にもスタックレジ
スフは関連するプロセスに対し各々排他的とする。
同様にメモリブロック40及び42は2つのプロセスよ
り成るスーパープロセスを各々が含むように編成する。
上述した所は一例である。スーパープロセスは常時1つ
以上のプロセスで構成する。この場合の上限は基本的に
は制約されない。1つのステーションは1つ以上のプロ
セスを具える。又、1つのステーションは1つ以上のス
ーパープロセスヲ具える。1つのスーパープロセスの複
数のプロセスは同一のプロセッサに割当てる必要はない
。スーパープロセスの概念によって同一のスーパープロ
セスの2つのプロセスを同一ステーションの異するプロ
セッサにより同時に実行させることができる。又、第1
図に示す状態が瞬時的なものであることは明らかである
。1つのプロセス又はスーパープロセスの完了後関連す
る情報(プログラム符号とデータ)を例えばバックグラ
ンドメモリに入れる。
本発明システムのステーションは互いに異なるアーキテ
クチャを有する。アーキテクチャの相違はステーション
自体の構成部分及びこれに使用する(高い)コンピュー
タランゲージに関連する。
又、ステーションは特に異なるタスクを有する。
特にこれらステーションは特定のステーションとするこ
とができる。例えば所定のステーションによって周辺装
置、例えばディスクメモリを制御することができる。所
定のステーションを、オペレータに対し局部的に設けた
機能の集合であるいわゆる“ワークステーション”に割
当てることができる。1つのステーション内では種々の
プロセッサによってタスクを共用することもできる。こ
れらプロセッサの性能を夫々同一とする必要はない。
好適なプロセッサの例としは、モトローラ・コーポレー
ションの68000マイクロプロセツサ又はディジタル
・イクイプメント・コーポレーションのマイクロコンピ
ユータLSIIIがある。メツセージフォーマットはス
テーション内で変換する必要はない。
分散処理システムの利点は特にその信頼性にある。その
理由はシステムが所定の構成部品の故障にもかかわらず
動作を保持するからである。又、その増大した容量にも
ある。その理由は、所定の特定化した構成部品(例えば
ステーション又はソフトウェアモジュール)を特定のタ
スクに対し設けることができるからである。更にその拡
張性にある。その理由は追加の構成部品を設けて容量を
増大し得るからである。又、その速度増大にもある。そ
の理由は両タスクを同時に実施し得るからである。
プロセッサシステムのオペレーティングシステムハ更に
種々のステーションのオペレ′−ティングシステムのほ
かにいわゆるカーネル区分及び分散処理区分を具える。
このカーネル区分によって特にスーパープロセスヲ実施
スル。
このカーネル区分によって次のオペレーションを実施す
る。
(a)任意のスーパープロセスによりアドレスされた論
理メイルボックスネームを物理的アドレスにトランスレ
ートする。このトランスレーションは1つのジョブが開
始する度毎に行う。その理由は、かかる状態がかかる瞬
時に変化し得るからである。このトランスレーションを
実施すると物理的なアドレスが、他のメイルボックスを
消去することなく、このメイルボックスに関連するジョ
ブ従ってスーパープロセスが不作動となる際に同一状態
に保持される。この物理的なアドレスは少なくともジョ
ブが呈しするまで変更したままにしておく。
(b)種々のプロセス間の信号量をプロセス間の通信連
絡の保護に対して実現する。信号ビットの処理は米国特
許第3997875号から既知である。同時に多価信号
量も既知である。これら信号量の値は既知の′乍″′及
び゛1■1″オペレーションを実施する負でない整数の
範囲にある。パp”オペレーションによってこの値を減
少すると共に1n1”オペレーションによってこの値を
増大する。この値によって例えばいわゆるパ臨界区分″
″におけるプロセスの数を示す。この値の範囲はこの数
に対する許容し得る上限である。関連する最大の値を各
信号量に適応させることができる。かかる信号量をメイ
ルボックスの充てん手段を示すため、及び他の目的にも
用いることができる。これらp及びVオペレーションが
所定の状態では互いに待ちとなることは明らかである。
(C>アドレス機構をハードウェアクロックに対し実現
する。かかるクロックは全部のステーション(HAM八
)に設けることができる。しかしこれは重要ではない。
或いは又、これをステーションのうちの1つに存在させ
ることができる。この場合にはアドレス処理を通信網を
経て行う。クロック機構自体には適当な速度、例えば1
0 k)I Zの周波数でインクレメントするレジスタ
を設ける。これがため、絶対時間(局間時間)をクロッ
ク機構によって決めることができる。更にリセットし得
るレジスタをクロック機構に追加する場合には関連する
時間間隔をこれにより測定することもできる。かかる絶
対時間間隔及び関連時間間隔はプロセス実行及び他の“
実時間”機能に対する遅延時間を決めるために用いるこ
とができる。
(d)周辺装置の制御中外部機能により発生する外部割
込み信号の処理。かかる外部機能はプロセスジェネレー
タの特定の場合である。この割込み信号は特に周辺装置
自体に発生し得るものである。
従って1つのステーションには3つの型のプロセスが存
在する。
・活動状態にあり他のプロセスを排除しながら実行され
る現行プロセス。各プロセッサは一般に唯1つの現行プ
ロセスを有するのみである。
・活動状態にはあるが実行の待ち行列(キュー)を待っ
ている待機プロセス。
・活動状態にはないが、外部条件、例えば必要なデータ
の存在又は期間の終了のような外部条件が満たされるの
を待つウェイティング(待ち)プロセス。
待ち行列(キュー)には一定の優先順位が存在するが待
機プロセスは現行プロセスのものよりも高い優先順位を
有さない。同一の優先順位を有する数個の待機プロセス
が存在する場合には最も長く待ったプロセスを最初に実
行する。各プロセスが待つ時間はクロック機構をアドレ
スすることにより決める。
オペレーティングシステムの一部分は、完全に充てんさ
れたメイルボックススペースに対するプログラムエラー
による待ちオペレーションの発生のような例外条件を処
理するプログラムモジュールによって形成する。このモ
ジュールは例外条件を生ずる状態を示し且つファイルし
、関連あジョブを終了させるように配設することができ
る。又、その後にプログラムの継続を行うようにするこ
ともできる。これは所望に応じ他のプロセスの実行を開
始し得ることを意味する。
例外条件はソフトウェア及びハードウェアによって実行
開始することができる。
プロセッサシステムはアプリケーションプログラムによ
ってユーザが操作可能とする。多重プロセッサシステム
の情報ストリ、−ムと、システムの外部のオペレーショ
ンとの対話は本例の用紙ではない。システムの外部のオ
ペレーションはロボットのエレメント、アナログ量に/
からの変換、プリントされた情報の出力等のような機械
的エレメントの駆動に関するものである。各アプリケー
ションプログラムはシステムの1つ以上の部分で同時に
実行され、その各ロードされたコンポーネントによって
1つのジョブを構成する。
1つのジョブは1つ以上のスーパープロセスにより構成
する。アプリケーションプログラムを生せしめると、ユ
ーザも要求されたリソース(資源)を示す記述を形成す
る。従って何れのステーションが関連するアプリケーシ
ョンプログラムのスーパープロセスでロードされ得るか
を知ることができる。これをもとにして分散形ファイル
を形成する。このファイルによってユーザに受入れられ
るジョブのスーパープロセスの分布のリストを構成し、
このファイルの各エレメントによって原理的に許容し得
る1つの状態を表わす。かかるエレメントは例えばステ
ーションネームのリストとすることができる。実際の許
容性は関連するステーションの有無又はかくして割当て
られたステーション内の適当な記憶スペースの有無によ
って決まる。
実行を開始する必要がある場合には先ず最初分布ファイ
ルをアドレスし、そのエレメントを実際の可用性に介し
てテストする。許容し得る分布が探索されると関連のア
プリケーションプログラムのファイルを使用すべき各ス
テーションの状態制御システムによってアドレスし、そ
の後関連のステーションへの情報移送によってローディ
ングを活動状態にする。かくしてロードされた各ジョブ
には特定の変更し得ない識別を設ける。本例ではこの識
別は次のものを具える。
(a)関連のジョブの少なくとも1つのスーパープロセ
スをロードして関連のジョブが常時再び探索され得るス
テーションの識別。
(b)例えば絶対時間の表示の一部分のような時間の瞬
時。
これがため各ジョブの識別は特定のデータの形態とし、
種々のジョブは混乱することなく、その識別によって常
時アドレスされ得るようにする。
アプリケーションのローディングは、オペレーティング
システムの中央部分を形成するアプリケーションロード
ファイルをアドレスすることにより制御する。
1つのジョブによって他のジョブを開始させることがで
きる。この場合のパラメータは、何を行うべきかを示す
アプリケーションロードファイルと、このジョブを実行
する必要のある場所を示す分布ファイルとである。従っ
て1つのジョブによって、アプリケーションがそれ自体
ロードされたバージョン(コンポーネント)であること
をアドレスすることができる。
1つのジョブによってそれ自体をアドレスすることがで
きる。
又、1つのジョブによって、何れのジョブが所定のステ
ーションの実行時の少なくとも1つのスーパープロセス
を有するかを識別により示すと共に、識別されたジョブ
に対し何れのステーションでこのジョブの少なくとも1
つのスーパープロセスが実行されるかを示す情報をアド
レスすることができる。
更に1つのジョブはジョブを停止させることができる。
これは関連するジョブ自体に対して行うことができる。
これは、例えばプログラムエラーが生じた場合、例えば
完全に充てんされたメイルボックススペースに対して書
込みオペレーションが開始される場合に適用する。自己
停止の他の例は、関連するジョブが最終的に実行されて
その機能を失った場合である。又、1つのジョブはすで
に実行開始している他のジョブを終了させることができ
る。更に実行が開始されるとジョブはプログラマにより
特権信号が割当てられる。ジョブに特権信号が設けられ
ると、これにより任意のジョブを終了させることができ
る。これは例えばロボットの制御に有利である。異なる
ジョブによって異なる動作を制御してこれら動作の1つ
を停止させる必要がある場合には他の動作の全部も停止
させる必要がある。この停止は、ジョブをその識別によ
りアドレスすることによって選択的に実施できる。又ジ
ョブ制御システムは、回路網制御システムにより検出さ
れた切断を処理するプログラムモジュールを具える。こ
の切断の発生は後述する回路網制御システムにより、例
えば通信手順毎に含まれる“OK”信号が正しい瞬時に
受信されないこと、又は長さが既知のブロック状情報移
送が正しく完了されないことを感知して検出することが
できる。これが生ずるのは、ステーション又は接続が故
障するか又は例えばユーザによりシステムから物理的に
除去されることに起因する。従ってジョブ制御システム
によってシステムの関連する部分内の関連するジョブの
全部のスーパープロセスを停止する(この関連部分の外
側では信頼し得る対話は最早や不可能である)。特定の
場合にはこれによって中間緊急停止オペレーションを実
行する。ロボットの動作制御を実行するジョブを適宜停
止してその動作が直ちに停止し得るようiこすることが
できる。従って所定の状態のもとてシステムのそれ自体
の部分の外側の通信連絡を必要としない1組のスーパー
プロセスは充分な期間に亘り操作を継続することができ
る。しかしこれは重要なことではない。その理由はこれ
がエラーを発生しないからである。
第4図はジョブの開始を簡単に示す。ブロック300に
おいてジョブの生成命令を受ける。ブロック302でア
プリケーションのファイルを読取る。
フロック304では分布ファイルをアドレスする。
このファイルの全部のエレメントが質問される(テスト
306)と、ブロック308にリフニーザルが発生する
。分布ファイルからの現行情報を基に、ブロック310
で上記情報に記載されたステーションの各々にリクエス
トを行う。任意のリクエストがリフユーズされる(テス
ト312)と、システムはブロック304に戻る。全て
のリクエストが認められるとブロック314において関
連するステーションが局部的に存在する機能に関し予約
され、ジョブの識別が行われ、必要なデータの移送、例
えば処理すべきデータの移送が行われる。全ての情報が
その転送先に到達する(テス)316)と、システムは
ブロック318に進む。その他の場合には回路網が故障
を含むものとしてシズーテムはブロック304に戻る。
ブロック318ではジョブの実行を開始する。ジョブの
停止はここでは再び記載しない。
通信網の物理的特性は第1図のエレメント30のような
インターフェースユニットにより保護する。
従ってステーション間の論理接続状態のみを考慮する必
要がある。先ず最初通信網によるブロック状移送を述べ
る。回路網システムによって発信局から宛先局への移送
ブロック又は移送メツセージのルーティング及びスルー
プットを制御すると共に回路網により又は回路網内に生
ずるエラーの補正をも制御する。成る状態のもとではエ
ラーの最終的な原因をオペレータによる介入とすること
ができる。これらエラーは先ず最初所定のトランスポー
トに含まれる全てのステーションにエラーの発生を知ら
せることにより補正する。次いで例えば置換接続が存在
する場合にはこの置換接続を用いて他の試みを行う。
ユーザプログラムのレベルでは関連するステーション内
及び外の移送間には相違が存在しない。
移送の全ての基本信号量はカーネルと共働する。
制御システムは、その設計者により所定のステーション
に対する可能性の形態に従って種々のステーションに位
置する多数のモジュールにより構成する。この形態はこ
こに説明するように一般のシステム概念に従って形成す
る。
各ステーション及び各接続は固有のネームを有する。こ
のネームはローディングが生ずる度毎に変化し得るメイ
ルボックスのネームと混同シてはならず従って現在のネ
ームを固定する。第2図は6つのステーション100〜
110及び4つの接続112〜118を具えるシステム
を示す。接続112及び116の各々によって夫々1つ
のバスを構成し、各バスに4つのステーションを接続す
る。接続114を2地点間単方向接続とし、接続118
を2地点間双方向接続とする。ステーション100/ 
102.100〜106.104〜110及び108/
 110の群の各々によって隣接の群を構成する。同一
の群の一部分を互いに構成しない2つのステーションは
隣接ではない。
1つのステーションの局部回路網制御システムによって
関連するステーションを直接接続する全ての接続に関す
る情報を得るようにする。例えばステーション100は
接続112及び114に関する情報を有する。又所定の
ステーションを例えばその識別の特定の部分によりメツ
セージの交換を行う中間ステーション(交換ステーショ
ン)として規定する。多数の接続を、例えば再びその識
別の特定の部分によりパバックボーン接続”として規定
する。このバックボーン接続は常時中間ステーション間
に延在する。この中間ステーションはバックボーン接続
を経て他の任意の中間ステーションに接続する必要はな
い。パケットはこのバックボーン接続を経てのみ隣接し
ないステーション間に移送することができる。これがた
めユーザは隣接しないステーション間の通信連絡による
一般のオーバーヘッドを所定の接続に制限することがで
きる。1つのステーションが中間ステーションであるか
否かに関する仕様はシステムを設計する際のユーザによ
って与えられる。従ってユーザの要求に従って隣接しな
い通信連絡(NNC,)を所定のステーションに規制す
ることができる。
又システムの設計を行う際隣接する通信連絡(NC)を
経てのみ連絡を行い多数(≧0)のステーション対をユ
ーザによって特定することもできる。これは連絡ができ
るだけ迅速且つ効率的である場合にのみこれらステーシ
ョン間に通信連絡を確実に行うことを目的として成した
ものである。
この場合にステーション104を中間ステーションとし
て用い、接続116をバックボーン接続とすると、ステ
ーション104も間接的に接続118の情報を任意に有
するようになる。到達し得るステーションのリストの受
渡しの編成は2つの信号量” sh (Q)wc(Q)
 nf (i gu ra ti on)”及び’s 
h(Q) wn et ”によって行う。これらは各ス
テーションでアドレスし得る2つの手順の呼出しネーム
である。この結果は関連するステーションから見た状態
を示すと共に所望に応じ後の試験に対するファイルに記
憶する。アドレスが行われると第2の信号量によって接
続(リンク)のリストを表わす。各接続によって関連す
る接続を経て到達し得るステーションのサブリストを形
成する。最初のネームの呼出しによって、関連するステ
ーションから到達し得る全部のステーションのリスト、
即ち他の手順が呼出される際に存在するサブリストの組
合せを発生する。しかし接続パターンは、中間ステーシ
ョンであると規定されたステーションによってのみ受渡
される。アクセスビリティのブ・ツクキーピングは便宜
上第1図には示さない記憶スペースにより各ステーショ
ンで行う。
メツセージは一連のく1つ以上)のパケットとして通信
システムにより指名する。このノ(ケ、ノドはヘッダ及
びデータフィールドにより示す。各接続に対してはデー
タフィールドの長さに関し制約が課せられる。ステーシ
ョンにより指名すべき)くケラトにはこれに特定の順序
番号を割当てる。一連のパケットを数個の接続を経て順
次に移送する場合には成るステーションがバイパスされ
たとしても同一の順序でパケットが到来する。その理由
は処理を常時所定の順序で、例えば一般の順序で行うか
らである。しかしこの結果は、異なるパケットが少なく
とも局部的に並列接続に沿って指名される場合には得る
必要ない。各順序番号に対し ゛ては、関連するパケッ
トが″処理″されたか否かを発信局で記録する。ここに
云う゛処理″とはパケットが指名され、且つパケットが
正しく到達したか或いは何れかが間違っているかの事実
を送信機プロセスが認めていることを意味するものとす
る。何れの場合にも関連するパケットの順序番号を発信
局の回路網制御システムに戻すようにする。
発信局及び宛先局間を瞬時に巡回せしめるパケットの数
を最大とし、この最大値はシステムをブックキーピング
する順序番号を最大値に制約するため、及び巡回した順
序番号を再び仕様せしめ得るためにユーザにより特定す
る。この技術は一般に、“スライディングウィンドウプ
ロトコル”と称する。
第3図は1つのステーションの詳細なブロック図である
。このステーションは従来既知のものとし得る1つのプ
ロセッサを具える。即ちALU装置f178 、内部レ
ジスタバンク180、フィードバック接続及びアドレス
レジスフ172をデータバスにより相互接続して示す。
ステーションには2つのプロセスより成るスーパープロ
セスヲ設けると共にこのスーパープロセスに対して設け
られた2つのメイルボックスをも設ける。メイルボック
ス150は例えば各々がワード又は数ワードより成る8
つのアイテムを含み得るようにする。又、メイルボック
ス152は例えばドキュメントの1ページを表わす多数
のワードを具える1つのアイテムを含み得るようにする
。メイルボックスは論理ネーム、本例では例えばステー
ションアドレス及びメイルボックスが位置するメモリの
区分の第1ワード位置の相対アドレスの連結より成る物
理的アドレスを有する。更にメイルボックス150に対
しては読取りポインタ及び書込みポインタを設けてメイ
ルボックスを既知のようにFIFOメモリとして絹成し
得るようにする。通信網に接続されたアドレス認識エレ
メントによって受信したアドレスが実際にメイルボック
スの1つに相当するかどうかをδ忍識する。メイボック
スの1つに相当する場合は、メイルボックスがいまだ充
満されていないと云う条件のもとて情報をメモリの関連
する部分に書込む。かかる状態のもとてメイルボックス
152に対してはDMA機械を既知のように実現させる
ようにする。第1のプロセスに対してはプログラムカウ
ンタとして作動する記憶個所154、通信プリミティブ
の記憶装置として作動する記憶個所156.4つの記憶
個所を具えるレジスタスタック158、及び非私用プロ
グラム符号メモリ160を設ける。第2のプロセスに対
しては記憶個所162−168の構成は上述した所と同
様とするが、プログラム符号メモリは私用とし、即ちこ
のプロセスのみに対しアクセスし得るようにする。
又、2つのプロセスの一方に対しては非私用データメモ
リ170を設ける。メモリが私用であるか否かはパ私用
″ビット及びアクセスに対し修飾されたプロセスのリス
トにより示す。従ってこれらプロセスはアクセスに対し
検査する必要がある。この検査は、アドレス変位が上限
を超えないセグメント化されたメモリ組成に対して従来
の場合と同様に行うことができる。プログラムモジュー
ル174は他のステーションと共に回路網トラフィック
に対する通信プリミティブを有し、プログラムモジュー
ル176は関連するステーションのものとは異なるアー
キテクチャ環境で発生した入力ブロックを認識するプロ
グラムを有する。プログラムモジュール184は外部プ
ロセスを関連するステーションにロードするプログラム
を有し、プログラムモジュール186は外部状態を処理
するプログラムを有し、プログラムモジュール188は
必要なジョブ制御及びファイル管理を実行するプログラ
ムを有する。クロックはメイルボックス150に適合す
るに充分な小さなブロックによってアドレスする。
上述した所は、プロセッサシステムを多重ステーション
システムとして作動せしめ得ると共に各ステーションに
存在するオペレーティングシステムの部分である。これ
らのカーネルは関連するステーション自体でユーザのプ
ロセス1こよリアドレスし得ると共に他のステーション
からシステムプロセスを作動させることによってもアド
レスすることができる。又、カーネルによって関連する
プロセスとシステムとの間の対話を制御することもでき
る。
カーネルによってシステムの異なるプログラム活動間の
許容し得るアクセスを次に示すように保護する。
・プロセスによって他のプロセスのスタックをアドレス
しない。
・スーパープロセスによって他のスーパープロセスの部
分データをアドレスしない。
・ジョブによって他のユーザのプログラムのジョブに属
するスーパープロセスのメイルボックスにメツセージを
指名しない。
各メイルボックスは識別子゛ボキシド″を有すると共に
受信し得るメツセージの型を特定に識別するタイプ識別
子を設けることができる。各メイルボックスは各々が1
つのメツセージを含みうる所定数の区分を具える。メイ
ルボックスの状態は、3つの変数A、B及びC1即ち゛
′送信された順序″′“受信したセット”及び“除去し
たセットによって特徴付けられる。第1の変数へを用い
て他のステーションにより関連のメイルボックスに指名
された全部のメツセージの計数を保持する。第2の変数
Bを用いて関連するメイルボックスから関連するステー
ションに受信した全部のメツセージの計数を保持する。
第3の変数Cを用いて関連するメイルボックスで除去さ
れた全部のメツセージの計数を保持する。これがため、
多くとも(A−C)はメイルボックスの区分の数に等し
い。これが一致する場合にはメイルボックスは充てんさ
れる。
メツセージを通信網を経て指名する場合には送信側のス
ーパープロセスのステーションのプロセッサアーキテク
チャ及びコンピュータランゲージを特定する必要がある
。これらのうちの一方が受信側のスーパープロセスのス
テーションの関連する特性からずれる場合には変換手順
を受信端で活動化する。この手順をアドレスされた(宛
名側)プロセス内で実行し、この場合の出発マテリアル
を関連のメイルボックスで受信された情報とする。
ステーションのプロセスの状態は割込み信号又は同期機
能に−よって変化させることができる。待ちプロセスは
条件が満足される際に活動状態とすることができる。現
行プロセスは、条件を他の条件完了に対し満足させる必
要があるか又は他の現行プロセスがこれに置換される場
合には待ち状態に突入するが、他の実行に対しては待機
状態を保持する。この場合には次の規則を実現する。
・現行のプロセスのものよりも高い優先順位を有する待
機プロセスは存在しない。。
・2つの待機プロセス間を選択する必要がある。
この場合最も長く待ったプロセスが優先順位を有し、こ
れによりシステムを実行する手段についてユーザの予測
性を増大する。
スーパープロセス内のプロセスは共通の変数、例えば信
号ビットにより同期化する。既知の“pn及び“V”オ
ペレーションはこれら信号変数で実行する。
第5図は回路網構成に基づく多重プロセッサシステムの
回路網制御システムを示す。ステーションは2つのカテ
ゴリに分類される。先ず最初第5図には中間ステーショ
ン200.202.204を設けると共に他のステーシ
ョン206〜218をも設ける。これら中間ステーショ
ンはその相互接続と相俟ってシステムの中心部を構成す
る。これらステーションによって直接接続されていない
ステーション例えばステーション208及び218間の
通信連絡を行う。上述したように中間ステーションには
多重相互接続、例えば接続220及び222を設ける場
合がある。他のステーションはこれらを隣接ステーショ
ンとして直接接続するステーションと、及び1つ以上の
ステーションとのみ通信連絡を行ってこれらステーショ
ンが中間ステーションを経て他の非中間ステーションに
到達し得るようにすることができる。
システムを初期設定する場合には先ず最初構成を規定す
る。この場合には各ステーションを、全部の直接接続及
びこれら直接接続を経て直接到達し得るステーションを
も有するリストに投入する。
これは、接続を順次質問する質疑応答手順により行う。
識別応答を受信すると接続−力ムーステーションー識別
に対する存在表示を記憶する。システムの作動中接続、
例えばステーション200及び204間の直接接続22
2が故障し得るようになる。
しかし回路網のトポロジーはこれにより変化しないため
この故障を他のステーションに知らせる必要はない。従
って回路網の切換を迅速且つ簡単に実現すことができる
ことは明らかである。通常ユーザは、回路網の適応に関
連しない限り回路網の内部構体を知らない場合が殆どで
ある。
全部の非中間ステーションを中間ステーションのうちの
1つに直接接続する。前述したように2つの隣接ステー
ション又は2つの隣接ステーションの関連するスーパー
プロセスは前述したメイルボックス機構と通信連絡する
ことができる。2つの非隣接ステーションは少なくとも
1つの中間ステーションを用いることによってのみ通信
連絡することができる。この通信連絡は情報パケットの
形態で行う。かかるパケットは常時1つのヘッダを具え
る。このヘッダには追従すべき経路に関する情報を含ま
せる。
移送は次のようにして行う。バックボーン構造の外側の
各非中間ステーションには直接接続する各中間ステーシ
ョン内に他の非中間ステーションにアクセスし得ないい
わゆる順方向バッファを設ける。このバッファの容量は
システムの設計者により選定されるが1つ以上のパケッ
トとなる。従って順方向バッファへの情報の指名は、関
連するステーションによりアドレスされ得る充てん表示
器により示されるようにバッファが充てんされるまでパ
ケットによって行う。その他の任意の接続されている中
間ステーションでは各中間ステーションにいわゆるリモ
ートバッファを設ける。これらのりモートバッファも、
接続が物理的に存在する限り関連する中間ステーション
に静的に割当てる。これらリモートバッファは、これら
が割当てられ且つシステムの設計者により規定された容
量を有するステーションによって制御する。これらリモ
ートバッファにもアドレス可能な充てん表示器を設ける
。各リモートバッファは制御ヘッダに含まれる制御情報
を複合する論理検出回路に接続する。制御情報は次のも
のを具える。
・発信局に関する識別子、 ・宛名局に関する識別子、 ・追従すべき且つ第1瞬時に有効となる経路の表示(こ
の経路を割込んで他の経路を有効とする場合にはこの他
の経路が置換経路として活動状態となる。)。
・ネーム、順位番号のようなパケットの内容に関する識
別子、 ・優先順位の表示及びその他の表示。
中間ステーションではパケットにより追従すべき経路を
検出して順方向バッファ又はリモートバッファにあるパ
ケットに連結する必要がある。一層拡張された検出戦略
を、順方向バッファのパケットよりもリモートバッファ
のパケットに対して実現する。この場合異なる発信局間
の優先順位を考慮する必要がある。即ち同一の発信局に
対してはパケットをその順序番号に従って指名して殆ど
の場合宛名局のパケットの順序が発信局により指名され
て用いられたものと同一となるようにする。
これらの異なるバッファカテゴリのかかる静的実現の結
果、バルクデーク移送に対しく例えばFITOとして編
成された)バッファスペースとして通常用いられ、且つ
スループット速度を高くする追加の記憶スペースを犠牲
にしたとしてもリクエストに対する回路網の応答を迅速
とすることができる。
回路網制御システムの他の詳細はいわゆる“タイムアウ
ト”機構であり、この機構は予期した発生が誤りである
と思われる前に実現された待ち時間である。その理由は
、第2のステーションが第1のステーションからのリク
エストに応答する瞬時にこれを正しく予測できない場合
が多いからでる。又応答瞬時の統計的な分布が極めて偏
った(例えばポアソン)分布となることは明らかである
かように構成する目的は、大多数の応答が“遅すぎる”
としてあやまって分類されることなくかかる待ち時間の
長さを最小にせんとするものである。これがため、タイ
ムアウト機構を排他的に局部的に実現し、これは直接隣
接するステーションによって発生する必要がある応答の
みを待つことを意味する。これがため早期の段階でリク
エストとして作動するステーションによって直ちに検出
されることなく、移送が後期の段階で故障し得るように
なる。従って待ち時間が短縮され、且つ、例えば一連の
パケットが指名される際に次のリクエスト信号に対する
応答が迅速となる。
これがため回路網制御システムの特性は次に示すように
なる。
(a)全てのバッファを関連するステーションに静的に
予め割当てる。
(b)パケットに内蔵経路表示を設ける。4(C)タイ
ムアウト機構を2つのステーション間の局プロセス通信
連絡にのみ関連させる。
斯かるシステムは一般に1個以上の周辺装置をも具える
。斯かる周辺装置の例としては、バックグラウンドメモ
リ、キイボード、ラインプリンタ(例えば陰極線管を使
用した)ディスプレイ装置、外部プロセッサシステムへ
の接続、又は例えばロボットがあり、全ての周辺装置に
は関連する制御装置を配設する。全ての周辺装置を゛フ
ァイル”として扱う。これに関し、システムによってU
NIXシステムを拡張することとなる(このtJNIX
システムは一般に良く知られている為更に詳しくは説明
しない)。この拡張は特に数個のプロセッサの使用に関
連する。各ステーションにはローカルメモリに記憶され
ている周辺装置テーブルを設けて、このテーブルがネー
ム及び番号により当該ステーションにアクセス自在であ
る周辺装置をアクセスし得るようにする。これら周辺装
置を別のステーションに物理的にリンクされた周辺装置
と同様にローカル周辺装置とすることもできる。
周辺装置は種々のステーションにリンクさせ、従って相
互に独立な周辺装置の組とアクセル自在とする必要はな
い。種々の周辺装置間の通信は詳細に説明したメイルボ
ックス編成に基づいて行われる。即ち各周辺装置はプロ
セスとして又は所定の状態のもとてスーパープロセスと
して特徴づけられるようにする。ファイルは種々のサイ
ズ及び編成を有するようにする。マトリックスプリンタ
に対しては、例えばファイルサイズをプリントすべき1
個以上のラインに対するラインバッファの内容に等しく
し、該当する部分に書込めるようにする。ディスクメモ
リに対しては、ファイルを通常内容又はテーブルのイン
デックス(索引るとして編成する。テーブルのエレメン
トは原則として書込み/読取り処理の許される実際のフ
ァイルかまたは1個以上のサブアルターン指示かのどち
らか一方とする。ファイルが開放された場合、いわゆる
ファイル・ディスクリブタを発生する。ファイルへの書
込み処理及びファイルからの読取り処理はファイル名称
を経て行われる代わりにファイル・ディスクリブタを経
て達成される。これにより、前記UNIXシステムから
すでに既知である速度の利点が得られるようにする。フ
ァイル・ディスクリブタは識別エレメントのストリング
から成り、このストリングを通過することにより階層(
ハイアラーキ)を与えている。このファイルに対し次の
機能を得ることができる。
(a) ファイルのアドレス指定及び保護のために、ま
ず第1に“ロック”オプションを設ける。
このオプションは存在するファイルが開かれた場合に行
われる。従って当該ファイルにすでに“オープン″命令
を発生したプロセスに対する特権を与える。次に該当す
るプロセスにその配置での該当するファイルの情報又は
記憶容量を与えてその他のプロセスを排除する。これら
の情報又は記憶容量をもはや必要としなくなった場合に
は該当するプロセスを閉じ、再度ファイルを開け、従っ
て“ロック”を取り消すことができる。ファイルを閉じ
た場合には、該当するプロセスの識別をもはや行わない
。ファイルを“ロック”オプションなしに開くこともで
きる。即ち少なくともすでにファイル制御システムによ
り決定されるようにファイルをアクセスしたプロセスに
関する限り他の全てのプロセスに対しファイルをアクセ
ス自在とする。
(b)より少ない排他的特権付けを゛′クレーム″′機
構により達成する。まず最初にファイルを開き、アクセ
スすべきファイルをファイル・ディスクリブタによりク
レームする。これは特にコオペレーティング・プロセス
に特に適切である。2個のプロセスが同じファイルをア
ドレス指定する場合に、先にクレームしたプロセスがフ
ァイルをアドレス指定でき、後にクレームしたプロセス
はその間遅らせるようにする。最初のプロセスがアドレ
ス指定を終えた後に、遅れてクレームしたプロセスを動
作させてそのアクセス処理を達成する。これによりクレ
ームをするステーションとは異ったステーションによる
任意の人/出力処理を防止する。
ファイル制御システムはさらに外部コンピュータシステ
ムをアドレス指定する手段を具える。これは、同様に前
述のIJNIXシステム及び既知のVMSシステムによ
りなされる。外部コンピュータシステムの動作は、ファ
イル窓の型が異なる場合にのみ異なってくる。ファイル
窓は例えば外部コンピュータシステムと装置との関係を
示すプレフィックスを有する。全システムのプリミティ
ブを外部コンピュータシステムのプリミティブにマツピ
ングする。即ちプリミティブをUNIXシステムのプリ
ミティブに一致させる。外部コンピュータシステムによ
り発生されたメツセージをファイルする(一連のバイト
を前記メツセージより優先する)場合、一連のバイトは
ローカルファイル制御システムで通訳されない。従って
斯かる外部アクセスは該当する周辺装置にゆだねられる
最後に種々のジョブ間の通信、即ちパイプトランスポー
トを行う機構を設ける。斯かるパイプトランスポートは
読取り及び書込みができる仮想ファイルとして動作する
。物理的には斯かるパイプトランスポートはバッファと
して動作する。第1ジヨブを第2ジヨブに書込みたい場
合に、第1のaパイプ”を開ける。第2ジヨブがこの“
パイプパをアドレス指定する際には別のトランスポート
が可能である。このパイプバッファをメモリ空間に適当
な量とるようにする。
【図面の簡単な説明】
第1図は多重プロセッサシステムの構成を示すブロック
図、 第2図は一般の通信網の一例を示すブロック図:第3図
は1つのステーションの構成を示すブロック図、 第4図はプロセッサシステムのジョブ制御を示すブロッ
ク図、 第5図はプロセッサシステムの回路網制御を示すブロッ
ク図である。 20・・・一般の通信網 22.24.26・・・ステーション 30・・・インターフェース回路 34.36・・・プロセッサ 38.40.42・・・情報記憶スペース74・・・ス
ーパープロセス 80.82・・・プロセス FlG、I FlG、2 FlG、3 Fl[3,4 218 Fl6.5

Claims (1)

  1. 【特許請求の範囲】 1、 複数のデータプロセッサと、これらデータプロセ
    ッサシステムを相互接続してこれにより情報を交換し得
    る通信網と、システムメモリと、外部装置への接続部と
    を具え、種々の異なるプロセス間の通信機構を実現しな
    がら種々のプロセスを種々のプロセッサで実行し得るよ
    うにしたプロセッサシステムにおいて、一般通信網によ
    り全て相互接続された1組のステーションを具え、各ス
    テーションは1組のプロセッサと関連するステーション
    のプロセッサに集合的に割当てられ且つ他のプロセッサ
    により読取り得ないアドレススペースを有する1つのメ
    モリとを具え、関連するステーションにのみ割当てられ
    た1組のスーパープロセスをステーション毎に実行する
    ために各スーパープロセスはこれに排他的である1組の
    プロセスを具え、少なくとも1つのスーパープロセスは
    少なくとも2つのプロセスを具え、同一のスーパープロ
    セスの全てのプロセスは少なくとも局部的に操作可能デ
    ータを含み関連するスーパープロセスの全部のプロセス
    により関連する前記アドレススペースの一部分でアドレ
    スし得る1組の可変情報を共通に有し、各プロセスはそ
    れ自体の私用メモリスタックスペースを有し、1つのス
    ーパープロセスの種々のプロセスを関連するステーショ
    ンのプロセッサで選択的に実行可能とし、各スーパープ
    ロセスには関連する前記アドレススペースの前記部分内
    に1つのメイルボックススペースを排他的読取り通信ス
    ペースとして設けてこれに前記1組のステーション内の
    任意のスーパープロセスにより書込まれた情報を受け得
    るようにし、前記メイルボックススペースは専用記憶ス
    ペースとしこれ関連するスーパープロセスに設けて他の
    スーパープロセスにより書込み得るようにし、各スーパ
    ープロセスは任意のスーパープロセスに関連する1つの
    選択されたメイルボックスにブロック状に編成された情
    報を書込む手段を具え、各メイルボックススペースには
    充てんインジケータを設けこれを、空メイルボックスス
    ペースでスーパープロセスにより読取り操作が行われる
    際に待ち信号を生ぜしめると共に完全に充てんされたメ
    イルボックススペースでスーパープロセスにより書込み
    操作が行われる際に誤り信号を生ぜしめ、その他の場合
    に読取り操作又は書込み操作を行い得るように配設し、
    更にジョブが存在する際にこのジョブを少なくとも1つ
    の前記実行ステーションの1組に1組のスーパープロセ
    スとして選択的に割当てるジョブ制御システムを具える
    ことを特徴とするプロセッサシステム。 2、 少なくとも1つのステーションは複数のプロセッ
    サを具え、1つ以上のプロセッサを有する各特定のステ
    ーションの種々のプロセッサのアーキテクチャを同一と
    することを特徴とする特許請求の範囲第1項記載のプロ
    セッサシステム。 3、 全てのプロセッサには同一のアーキテクチャを設
    け、各ステーションには種々のステーション内で用いら
    れるものと同一の情報形態で一般の通信網を経て1つの
    メツセージを通信連絡する入力素子及び出力素子を設け
    るようにしたことを特徴とする特許請求の範囲第1項又
    は第2項に記載のプロセ・ソサシステム4、 少なくと
    も2つの異なるプロセッサアーキテクチャを設け、各ス
    テーションにはこのステーションで用いられるものと同
    一の情報形態で一般の通信網を経て1つのメツセージを
    通信連絡する出力素子と、必要に応じ受信したメツセー
    ジを関連するステーションのプロセッサと両立し得る情
    報形態に変換する入力素子とを設けるようにしたことを
    特徴とする特許請求の範囲第2項に記載のプロセ・ツサ
    システム。 5、 ジョブ制御システムを適宜構成してジョブが割当
    てられたステーションの組が関連するジョブの終了まで
    同一に保持されるようにしたことを特徴とする特許請求
    の範囲第1項乃至第4項のいずれかに記載のプロセツサ
    システム。 6、各スーパープロセスは、フロセ・ノサシステムに含
    まれるクロック装置をアドレスして絶対時間及び関連時
    間を示すアドレス手段を具えることを特徴とする特許請
    求の範囲第1項乃至第5項の何れかに記載のプロセ・ソ
    サシステム。 7、 複数のステーションを具えるプロセ・ンサシステ
    ムの各ステーションは、少なくとも1つのプロセッサと
    、通信網への接続を行う接続部と、メイルボックススペ
    ースを実現すると共に任意の局部的に割当てられたスー
    ツ(−プロセスに関連するデータ及びプログラム符号情
    報をも記憶する記憶スペースと、プロセ・ツサシステム
    に含まれるクロック装置をアドレスして絶対時間及び関
    連時間を示すアドレス手段と、−酸オペレーティングシ
    ステムの局部カーネルを構成するプログラムモジュール
    とを具えることを特徴とする特許請求の範囲第1項乃至
    第6項の何れかに記載のプロセッサシステムに用いるス
    テーション。 8、 プログラムモジュールは局部ジョブ制御システム
    を具えて一般ジョブ制御システムの一部分を形成するよ
    うにしたことを特徴とする特許請求の範囲第7項に記載
    のステーション。
JP60008955A 1984-01-20 1985-01-21 プロセツサシステム Expired - Lifetime JPH07120337B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8400186A NL8400186A (nl) 1984-01-20 1984-01-20 Processorsysteem bevattende een aantal stations verbonden door een kommunikatienetwerk, alsmede station voor gebruik in zo een processorsysteem.
NL8400186 1984-01-20

Publications (2)

Publication Number Publication Date
JPS60160463A true JPS60160463A (ja) 1985-08-22
JPH07120337B2 JPH07120337B2 (ja) 1995-12-20

Family

ID=19843359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60008955A Expired - Lifetime JPH07120337B2 (ja) 1984-01-20 1985-01-21 プロセツサシステム

Country Status (7)

Country Link
US (1) US4769771A (ja)
JP (1) JPH07120337B2 (ja)
CA (1) CA1226955A (ja)
DE (1) DE3500452A1 (ja)
FR (1) FR2558617B1 (ja)
GB (1) GB2153118B (ja)
NL (1) NL8400186A (ja)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5581732A (en) * 1984-03-10 1996-12-03 Encore Computer, U.S., Inc. Multiprocessor system with reflective memory data transfer device
US4851988A (en) * 1986-03-31 1989-07-25 Wang Laboratories, Inc. Loosely-coupled computer system using global identifiers to identify mailboxes and volumes
JP2585535B2 (ja) * 1986-06-02 1997-02-26 株式会社日立製作所 複合計算機システムにおけるプロセス結合方法
US5142683A (en) * 1987-03-09 1992-08-25 Unisys Corporation Intercomputer communication control apparatus and method
US5179715A (en) * 1987-03-11 1993-01-12 Toyo Communication Co., Ltd. Multiprocessor computer system with process execution allocated by process managers in a ring configuration
US5187799A (en) * 1988-05-17 1993-02-16 Calif. Institute Of Technology Arithmetic-stack processor which precalculates external stack address before needed by CPU for building high level language executing computers
EP0379557A4 (en) * 1988-06-20 1992-09-09 United States Department Of Energy Interconnection networks
US5056006A (en) * 1988-09-12 1991-10-08 General Electric Company Parallel processor with single program storage and sequencer and simultaneous instruction processing
US5065314A (en) * 1988-09-23 1991-11-12 Allen-Bradley Company, Inc. Method and circuit for automatically communicating in two modes through a backplane
US5481698A (en) * 1988-09-28 1996-01-02 Hitachi Ltd. Computer system and job executing method
EP0366583B1 (en) * 1988-10-24 1995-08-30 International Business Machines Corporation Method of exchanging data between programs in a data processing system
US5093918A (en) * 1988-12-22 1992-03-03 International Business Machines Corporation System using independent attribute lists to show status of shared mail object among respective users
US5210828A (en) * 1988-12-29 1993-05-11 International Business Machines Corporation Multiprocessing system with interprocessor communications facility
US5023832A (en) * 1989-01-12 1991-06-11 Honeywell Inc. Method of maintaining asynchronous real-time data
DE69027788D1 (de) * 1989-01-17 1996-08-22 Landmark Graphics Corp Verfahren zur Übertragung von Daten zwischen gleichzeitig ablaufenden Rechnerprogrammen
DE3917715A1 (de) * 1989-05-31 1990-12-06 Teldix Gmbh Rechnersystem
US5339418A (en) * 1989-06-29 1994-08-16 Digital Equipment Corporation Message passing method
WO1991004537A1 (en) * 1989-09-11 1991-04-04 Poqet Computer Corporation Virtual network architecture and loader
US5392426A (en) * 1989-12-15 1995-02-21 Nynex Corporation, Inc. Method and apparatus for use in program operation, control and control block management and storage
US5524255A (en) * 1989-12-29 1996-06-04 Cray Research, Inc. Method and apparatus for accessing global registers in a multiprocessor system
EP0444376B1 (en) * 1990-02-27 1996-11-06 International Business Machines Corporation Mechanism for passing messages between several processors coupled through a shared intelligent memory
EP0463207B1 (de) * 1990-06-26 1995-03-08 Siemens Aktiengesellschaft Programmgesteuerte Kommunikationsanlage
US5226176A (en) * 1990-08-20 1993-07-06 Microsystems, Inc. System for selectively aborting operation or waiting to load required data based upon user response to non-availability of network load device
US5329626A (en) * 1990-10-23 1994-07-12 Digital Equipment Corporation System for distributed computation processing includes dynamic assignment of predicates to define interdependencies
US5448731A (en) * 1990-11-20 1995-09-05 International Business Machines Corporation Method and apparatus for controlling the deferred execution of user requests in a data processing system
US5603018A (en) * 1991-07-15 1997-02-11 Mitsubishi Denki Kabushiki Kaisha Program developing system allowing a specification definition to be represented by a plurality of different graphical, non-procedural representation formats
EP0543512B1 (en) * 1991-11-19 1999-10-06 International Business Machines Corporation Multiprocessor system
EP0549104B1 (en) * 1991-12-20 1998-05-06 International Computers Limited Program attribute control in a computer system
US5408613A (en) * 1991-12-24 1995-04-18 Matsushita Electric Industrial Co., Ltd. Data transfer apparatus
US5349682A (en) * 1992-01-31 1994-09-20 Parallel Pcs, Inc. Dynamic fault-tolerant parallel processing system for performing an application function with increased efficiency using heterogeneous processors
JPH05324589A (ja) * 1992-03-25 1993-12-07 Nippon Sheet Glass Co Ltd 並列コンピュータ装置および光結合装置
AU3936693A (en) * 1992-03-25 1993-10-21 Encore Computer U.S., Inc. Fiber optic memory coupling system
US5490279A (en) * 1993-05-21 1996-02-06 Intel Corporation Method and apparatus for operating a single CPU computer system as a multiprocessor system
US5499364A (en) * 1993-10-14 1996-03-12 Digital Equipment Corporation System and method for optimizing message flows between agents in distributed computations
DE69535409T2 (de) * 1994-06-29 2007-11-08 Intel Corp., Santa Clara Prozessor, das das systembusrecht in einem erweiterbaren multiprozessor-rechnersystem anzeigt
US5577261A (en) * 1995-01-23 1996-11-19 Tandem Computers Incorporated Ordered and reliable maintenance of inter-process relationships in a distributed multiprocessor
US7024666B1 (en) 2002-01-28 2006-04-04 Roy-G-Biv Corporation Motion control systems and methods
US5691897A (en) * 1995-05-30 1997-11-25 Roy-G-Biv Corporation Motion control systems
US20100131081A1 (en) * 1995-05-30 2010-05-27 Brown David W Systems and methods for motion control
US7139843B1 (en) 1995-05-30 2006-11-21 Roy-G-Biv Corporation System and methods for generating and communicating motion data through a distributed network
US6941543B1 (en) 1995-05-30 2005-09-06 Roy-G-Biv Corporation Motion control system and method
US7137107B1 (en) 2003-04-29 2006-11-14 Roy-G-Biv Corporation Motion control systems and methods
US6859671B1 (en) 1995-05-30 2005-02-22 Roy-G-Biv Corporation Application programs for motion control devices including access limitations
US20060206219A1 (en) * 1995-05-30 2006-09-14 Brown David W Motion control systems and methods
US5619649A (en) * 1995-06-12 1997-04-08 Xerox Corporation Network printing system for programming a print job by selecting a job ticket identifier associated with remotely stored predefined document processing control instructions
JPH103421A (ja) * 1995-11-20 1998-01-06 Matsushita Electric Ind Co Ltd 仮想ファイル管理システム
EP0839368A2 (en) * 1996-05-17 1998-05-06 Koninklijke Philips Electronics N.V. Display device
US6175854B1 (en) 1996-06-11 2001-01-16 Ameritech Services, Inc. Computer system architecture and method for multi-user, real-time applications
US5889989A (en) * 1996-09-16 1999-03-30 The Research Foundation Of State University Of New York Load sharing controller for optimizing monetary cost
US20010032278A1 (en) 1997-10-07 2001-10-18 Brown Stephen J. Remote generation and distribution of command programs for programmable devices
US6738814B1 (en) * 1998-03-18 2004-05-18 Cisco Technology, Inc. Method for blocking denial of service and address spoofing attacks on a private network
US6954775B1 (en) 1999-01-15 2005-10-11 Cisco Technology, Inc. Parallel intrusion detection sensors with load balancing for high speed networks
JP3780732B2 (ja) * 1999-03-10 2006-05-31 株式会社日立製作所 分散制御システム
US8032605B2 (en) 1999-10-27 2011-10-04 Roy-G-Biv Corporation Generation and distribution of motion commands over a distributed network
US6885898B1 (en) * 2001-05-18 2005-04-26 Roy-G-Biv Corporation Event driven motion systems
US6879862B2 (en) * 2000-02-28 2005-04-12 Roy-G-Biv Corporation Selection and control of motion data
US20100131078A1 (en) * 1999-10-27 2010-05-27 Brown David W Event driven motion systems
US7031798B2 (en) 2001-02-09 2006-04-18 Roy-G-Biv Corporation Event management systems and methods for the distribution of motion control commands
US7904194B2 (en) 2001-02-09 2011-03-08 Roy-G-Biv Corporation Event management systems and methods for motion control systems
US7082606B2 (en) * 2001-05-01 2006-07-25 The Regents Of The University Of California Dedicated heterogeneous node scheduling including backfill scheduling
DE10122422A1 (de) 2001-05-09 2002-11-21 Siemens Ag Verfahren und Vorrichtung zum Einstellen der Bandbreite einer Verbindung zwischen mindestens zwei Kommunikationsendpunkten in einem Datennetz
US20030212761A1 (en) * 2002-05-10 2003-11-13 Microsoft Corporation Process kernel
US8239942B2 (en) 2002-12-30 2012-08-07 Cisco Technology, Inc. Parallel intrusion detection sensors with load balancing for high speed networks
US20060064503A1 (en) 2003-09-25 2006-03-23 Brown David W Data routing systems and methods
US8027349B2 (en) * 2003-09-25 2011-09-27 Roy-G-Biv Corporation Database event driven motion systems
US20050125486A1 (en) * 2003-11-20 2005-06-09 Microsoft Corporation Decentralized operating system
US20100131077A1 (en) * 2004-02-25 2010-05-27 Brown David W Data Collection Systems and Methods for Motion Control
US7707131B2 (en) * 2005-03-08 2010-04-27 Microsoft Corporation Thompson strategy based online reinforcement learning system for action selection
US7885817B2 (en) * 2005-03-08 2011-02-08 Microsoft Corporation Easy generation and automatic training of spoken dialog systems using text-to-speech
US7734471B2 (en) * 2005-03-08 2010-06-08 Microsoft Corporation Online learning for dialog systems
US7957413B2 (en) * 2005-04-07 2011-06-07 International Business Machines Corporation Method, system and program product for outsourcing resources in a grid computing environment
FR2920556B1 (fr) * 2007-08-31 2009-11-13 Bull Sas Gestionnaire de processus ameliore
US10467151B2 (en) * 2017-09-05 2019-11-05 NGINX, Inc. Using shared memory to transport data between server processes
US11042424B1 (en) 2018-04-24 2021-06-22 F5 Networks, Inc. Pipelined request processing using shared memory

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3483520A (en) * 1966-04-20 1969-12-09 Gen Electric Apparatus providing inter-processor communication in a multicomputer system
US3715729A (en) * 1971-03-10 1973-02-06 Ibm Timing control for a multiprocessor system
US4228496A (en) * 1976-09-07 1980-10-14 Tandem Computers Incorporated Multiprocessor system
US4223380A (en) * 1978-04-06 1980-09-16 Ncr Corporation Distributed multiprocessor communication system
US4387427A (en) * 1978-12-21 1983-06-07 Intel Corporation Hardware scheduler/dispatcher for data processing system
US4325120A (en) * 1978-12-21 1982-04-13 Intel Corporation Data processing system
FR2476349A1 (fr) * 1980-02-15 1981-08-21 Philips Ind Commerciale Systeme de traitement de donnees reparti
US4412286A (en) * 1980-09-25 1983-10-25 Dowd Brendan O Tightly coupled multiple instruction multiple data computer system
US4445171A (en) * 1981-04-01 1984-04-24 Teradata Corporation Data processing systems and methods
US4493021A (en) * 1981-04-03 1985-01-08 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Multicomputer communication system
US4503499A (en) * 1982-09-14 1985-03-05 Eaton Corporation Controlled work flow system
US4669043A (en) * 1984-02-17 1987-05-26 Signetics Corporation Memory access controller

Also Published As

Publication number Publication date
US4769771A (en) 1988-09-06
GB2153118A (en) 1985-08-14
NL8400186A (nl) 1985-08-16
GB2153118B (en) 1987-09-23
DE3500452A1 (de) 1985-07-25
CA1226955A (en) 1987-09-15
FR2558617B1 (fr) 1987-04-17
JPH07120337B2 (ja) 1995-12-20
GB8501072D0 (en) 1985-02-20
FR2558617A1 (fr) 1985-07-26

Similar Documents

Publication Publication Date Title
JPS60160463A (ja) プロセツサシステム
JP2625385B2 (ja) マルチプロセッサシステム
US5117350A (en) Memory address mechanism in a distributed memory architecture
US5386566A (en) Inter-processor communication method for transmitting data and processor dependent information predetermined for a receiving process of another processor
US6785892B1 (en) Communications between partitioned host processors and management processor
KR100241218B1 (ko) 통신 시스템내에서 상대적으로 대규모인 데이터 객체의 전송을 제어하기 위한 시스템 및 그 방법
US5043873A (en) Method of parallel processing for avoiding competition control problems and data up dating problems common in shared memory systems
JP3687990B2 (ja) メモリアクセス機構
JPS6118053A (ja) デ−タ処理システム
WO2002041156A2 (en) Method and apparatus for synchronizing interrupts in a message passing queue oriented bus system
JPH0661073B2 (ja) マルチ・プロセツサ・システムの動作方法
JPH01200466A (ja) データ処理システム
US5146605A (en) Direct control facility for multiprocessor network
JPH0944424A (ja) 遠隔情報処理システム間のメッセージ伝送方法
JPH04288638A (ja) コンピュータシステム
JP2780662B2 (ja) マルチプロセッサシステム
WO1991010958A1 (en) Computer bus system
Schröder-Preikschat Peace—A distributed operating system for high-performance multicomputer systems
JPH0666061B2 (ja) マルチcpu通信装置
EP0316251B1 (en) Direct control facility for multiprocessor network
JP2830780B2 (ja) マルチプロセッサシステム
JPH06187227A (ja) 記憶装置とメモリ管理方法
JPS6218074B2 (ja)
JPS62286155A (ja) マルチcpu制御方式
JPH0950423A (ja) 遠隔情報処理システム間のデータ伝送方法