JP3687990B2 - メモリアクセス機構 - Google Patents
メモリアクセス機構 Download PDFInfo
- Publication number
- JP3687990B2 JP3687990B2 JP02373894A JP2373894A JP3687990B2 JP 3687990 B2 JP3687990 B2 JP 3687990B2 JP 02373894 A JP02373894 A JP 02373894A JP 2373894 A JP2373894 A JP 2373894A JP 3687990 B2 JP3687990 B2 JP 3687990B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- address
- memory
- field
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
Description
【０００１】
【産業上の利用分野】
本発明は、並列計算機のメモリアクセス機構およびアドレッシング方式に係り、特に並列計算機を構成する要素プロセッサ間で互いのメモリを参照可能とする分散共有メモリ方式を実現するメモリアクセス機構に関する。
【０００２】
【従来の技術】
計算機に対する高速処理性能への要求は、演算プロセッサを複数台連携して使用する並列計算機の登場を促した。ある並列計算機は、数台の演算プロセッサを有し、その数台の演算プロセッサで１つのメモリを共有して用いる形で構成された。この並列計算機をＴＣＭＰ（Ｔｉｇｈｔｌｙ Ｃｏｕｐｌｅｄ Ｍｕｌｔｉ−Ｐｒｏｃｅｓｓｏｒ）型の並列計算機と呼ぶ。
一方でＴＣＭＰ型よりもより多くの演算プロセッサ、具体的には数百台から数千台の演算プロセッサを有する並列計算機も登場した。この並列計算機は、ハードウェア上の実現の難易度の観点から、全演算プロセッサで１つのメモリを共有するような方式を取らずに、それぞれの演算プロセッサが独立してメモリを有する方式をとったため、分散メモリ型の並列計算機と呼ばれている。
【０００３】
分散メモリ型の並列計算機はＴＣＭＰ型の並列計算機に比べて高性能を達成できる。しかし、（単一演算プロセッサ、単一メモリを想定した）従来プログラミングスタイルに基づくプログラムの移植性やプログラミングの容易性などの観点から分散メモリ型の並列計算機に問題点があるとの指摘も存在した。そこで、近年では、分散メモリ型の並列計算機に対して、各演算プロセッサが互いに他の演算プロセッサが有するメモリを参照できるようにする分散共有メモリ方式を導入する傾向が高くなっている。
分散共有メモリを実現するためには、様々な課題が存在する。他の演算プロセッサが有するメモリをいかにして参照させるかというのも１つの課題であるが、これはアドレッシングによって解決する。具体的には、自らのアドレス空間に他の演算プロセッサが有するメモリをマッピングする。例えば、ＩＢＭが実験的に試作した並列計算機であるＲＰ３では、１９８５年のＩｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｐａｒａｌｌｅｌ Ｐｒｏｃｅｓｓｉｎｇの予稿集７８２ページから７８９ページの予稿である“ＲＰ３ Ｐｒｏｃｅｓｓｏｒ−Ｍｅｍｏｒｙ Ｅｌｅｍｅｎｔ”および特公平５−２０７７６に開示されているとおり、図４に示す形態のアドレスを用いて他の演算プロセッサが有するメモリを参照する。また、特開昭５６−１５５４６５でも同様に図１１の形式のアドレスを用いる方法が開示されている。
図４のアドレスは、参照すべきメモリを有する演算プロセッサをプロセッサ番号フィールド４０１で指定し、そのメモリ内のアドレスをオフセットフィールド４０２で指定する。また、図１１のアドレスは参照すべきメモリを有する演算プロセッサの自／他を１ビットのフィールド１１０１で指定し、他のプロセッサにアクセスする際に参照すべきメモリを有する演算プロセッサをプロセッサ番号フィールド１１０２で指定し、そのメモリ内のアドレスをオフセットフィールド１１０３で指定し、自分が所有するメモリにアクセスする際には、フィールド１１０２および１１０３を連結したフィールド内容をアドレスとして使用する。
【０００４】
【発明が解決しようとする課題】
最大千台の演算プロセッサを有する並列計算機の場合、分散共有メモリ方式を実現するために３２ビットのアドレスが図４に示す形態をとれば、プロセッサ番号フィールド４０１には１０ビットを要する。すると、オフセットフィールド４０２は２２ビットしか残されないため、１つの演算プロセッサが有することのできるメモリ容量は最大で４メガバイトと比較的少なくなってしまう。この時、並列計算機全体としても最大で４ギガバイトのメモリ容量しか確保できない。一方で、同数の演算プロセッサを有しながら分散共有メモリ方式を採用しない分散メモリ型並列計算機は、最大４テラバイトのメモリを持てる。
さらに、図４のようなアドレスを採用するというアーキテクチャの並列計算機で十数台から数十台程度の演算プロセッサしか搭載しないエントリモデルを用意した場合、プロセッサ番号フィールド４０１としては４から６ビット程度しか必要でないのに１０ビットもの幅を与えられるため、多くのアドレス空間を浪費してしまう。これは、図１１のようなアドレスを採用するアーキテクチャにおいても問題となる。
以上のような問題点をふまえて、本発明の目的は、並列計算機において分散共有メモリ方式を実現する際に、例えば３２ビットという限られたアドレス空間を使用しつつも、
（１）並列計算機全体としての使用可能メモリ容量を必要に応じて大きくし、
かつ、
（２）アドレス空間を無駄なく活用することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、本発明は、
並列計算機システムにおけるメモリアクセス機構であり、
固定長のアドレスに可変長のグローバル／ローカル配分フィールドを設け、該フィールドがローカルに設定されたとき、該アドレスを、前記並列計算機システムを構成する個々のプロセッサが参照する自メモリの固有のローカル領域のアドレスとし、
前記グローバル／ローカル配分フィールドがグローバルに設定されたとき、残りのアドレスを、前記並列計算機システムを構成するプロセッサのいくつかが所持しかつ相互に参照できるメモリのグローバル領域の内のどのプロセッサに属するグローバル領域かを指定する可変長のプロセッサ番号フィールドと、該フィールドで指示されるプロセッサの所持するメモリ上のアドレスを指定する可変長のオフセットフィールドとし、
各プロセッサはメモリアクセスインタフェースを備え、該メモリアクセスインタフェースは、前記グローバル／ローカル配分フィールドの内容を判定する手段と、前記プロセッサ番号フィールドの内容を抽出する手段と、前記オフセットフィールドの内容を抽出する手段と、前記判定の結果がローカルのとき前記ローカル領域のアドレスにより、また前記判定の結果がグローバルで前記抽出した前記プロセッサ番号フィールドの内容が自プロセッサを示すとき前記抽出したオフセットフィールドのアドレスにより自プロセッサのメモリに対するアクセスを開始する手段と、前記判定の結果がグローバルで前記抽出した前記プロセッサ番号フィールドの内容が他プロセッサを示すとき前記抽出したオフセットフィールドのアドレスにより他プロセッサのメモリに対するアクセスを開始する手段を備えるようにしている。
また、前記グローバル／ローカル配分フィールドの内容を判定する手段は該フィールドに相当する部分をマスクによって取り出すためのマスクレジスタを備え、
前記プロセッサ番号フィールドの内容を抽出する手段は該フィールドの内容を抽出するための前記オフセットフィールドのビット幅を示すレジスタを備え、
前記オフセットフィールドの内容を抽出する手段は該オフセットフィールドに相当する部分をマスクによって取り出すためのマスクレジスタを備え、
前記各マスクレジスタの内容および前記オフセットフィールドのビット幅を示すレジスタの内容をプロセッサの指示により書き換え可能に構成するようにしている。
また、前記プロセッサ番号フィールドの内容を論理的なプロセッサ番号とし、該プロセッサ番号フィールドの内容である論理的なプロセッサ番号を物理的なプロセッサ番号に変換する手段を備え、前記各アクセスを開始する手段は前記プロセッサ番号フィールドの内容として前記変換で得られた物理的なプロセッサ番号を用いるようにしている。
また、前記グローバル／ローカル配分フィールドの内容を判定する手段は該フィールドに相当する部分をマスクによって取り出すためのマスクレジスタを備え、
前記プロセッサ番号フィールドの内容を抽出する手段は該フィールドの内容を抽出するための前記オフセットフィールドのビット幅を示すレジスタを備え、
前記オフセットフィールドの内容を抽出する手段は該オフセットフィールドに相当する部分をマスクによって取り出すためのマスクレジスタを備え、
前記プロセッサ番号フィールドの内容である論理的なプロセッサ番号を物理的なプロセッサ番号に変換する手段はプロセッサ番号変換表を備え、
前記各マスクレジスタの内容および前記オフセットフィールドのビット幅を示すレジスタの内容およびプロセッサ番号変換表をプロセッサの指示により書き換え可能に構成するようにしている。
また、前記自プロセッサのメモリに対するアクセスを開始する手段は、ローカル領域の先頭アドレスを、前記ローカル領域が前記メモリ内に配置されたときの該メモリ内における該ローカルメモリ領域割当て部の先頭アドレスに変換するためのアドレス加算情報を保持するベースアドレスレジスタを備え、該ベースアドレスレジスタを用いてローカルアドレスの実メモリ上アドレスへの変換を実現し、前記ベースアドレスレジスタの内容をプロセッサの指示により書き換え可能に構成するようにしている。
【０００６】
【作用】
上記手段により、並列計算機全体としての使用可能メモリ容量を必要に応じて大きくし、かつ、アドレス空間を無駄なく活用でき、また、プロセッサ番号フィールドを可変長にすることにより分散共有メモリを実現するプロセッサ数を可変にでき、各プロセッサに割り当てられるグローバルメモリ領域の大きさも可変にできる。さらに、プロセッサ番号フィールドに論理プロセッサ番号を設定することにより小さなフィールド長でプロセッサの指定が実現でき、これによってプロセッサ当りにより大きなグローバルメモリ領域の用意ができる。また、メモリアクセスインタフェース内のレジスタ等の内容をプロセッサにより変更可能にしているため、アドレスの各フィールドに対する変更等をソフトウェアにより行なうことができる。
【０００７】
【実施例】
先ず、本発明について、概略説明を行なう。
本発明では、各演算プロセッサが、自らが所有し自らのみで参照可能なメモリ領域（以降このメモリ領域をローカル（Ｌｏｃａｌ）領域と呼ぶ。このＬｏｃａｌ領域はそれぞれのプロセッサ固有のＬｏｃａｌ領域からなる。）と、各演算プロセッサの所有物として分散して存在しながらも各演算プロセッサで相互に参照可能なメモリ領域（以降このメモリ領域をグローバル（Ｇｌｏｂａｌ）領域と呼ぶ）を同時に参照でき、かつ、そのＧｌｏｂａｌ領域とＬｏｃａｌ領域のアドレス空間における配分を任意に設定できるようにするために、図３に示すように、固定長のアドレス中に可変長のＧｌｏｂａｌ／Ｌｏｃａｌ配分フィールド３０１を設ける。このＧｌｏｂａｌ／Ｌｏｃａｌ配分フィールド３０１のビット幅はソフトウェアで設定可能である。
Ｇｌｏｂａｌ／Ｌｏｃａｌ配分フィールドがＬｏｃａｌに設定されたとき、そのアドレスはプロセッサ固有のＬｏｃａｌ領域のアドレス指定のためのＬｏｃａｌアドレスとなる。また、Ｇｌｏｂａｌ／Ｌｏｃａｌ配分フィールドがＧｌｏｂａｌに設定されたとき、残りのアドレスは論理プロセッサ番号フィールドとオフセットフィールドとなる。なお、論理プロセッサ番号フィールドをプロセッサ番号フィールドとしてもよく、この場合、プロセッサ番号は物理プロセッサ番号でもよい。
さらに、Ｇｌｏｂａｌ領域を任意台数の演算プロセッサで相互に共有できるようにしてアドレス空間の無駄を無くすために、図３に示すように、固定長アドレス中に設ける論理プロセッサ番号フィールド３０２（意味的には図４のプロセッサ番号フィールド４０１に相当する）を可変長とする。この論理プロセッサ番号フィールド３０２のビット幅もソフトウェアで設定可能である。
また、論理プロセッサ番号フィールド３０２の内容である論理的なプロセッサ番号から物理的なプロセッサ番号への変換は、ハードウェアによって自動的に行うが、番号変換時に参照する変換表はソフトウェアによって設定可能とする。
【０００８】
並列計算機全体としてのメモリ容量は、上記のＬｏｃａｌ領域が大きいほど大きくなる。これは、Ｇｌｏｂａｌ領域の容量がそのままの大きさで並列計算機全体としてのメモリ容量に反映されるのに対して、Ｌｏｃａｌ領域の容量がその大きさ×演算プロセッサ台数で並列計算機全体としてのメモリ容量に反映されるためである。
したがって、図３に示す可変長のＧｌｏｂａｌ／Ｌｏｃａｌ配分フィールド３０１を用意すれば、先述の（１）の課題を解決できる。例えば、３２ビットアドレスで、Ｇｌｏｂａｌ／Ｌｏｃａｌ配分フィールド３０１として１ビット用意すれば、Ｇｌｏｂａｌ領域として２ギガバイト、Ｌｏｃａｌ領域として２ギガバイト×演算プロセッサ台数のメモリが並列計算機全体として提供可能になる。
この時、千台の演算プロセッサを有する並列計算機を想定すると、先述したとおり、図４のアドレスでは全体として４ギガバイトのメモリしか提供可能でないのに対して、図３のアドレスであれば２テラバイト強のメモリを提供できる。
【０００９】
さらに、図３に示すように論理プロセッサ番号フィールド３０２を可変長としたため、先述の（２）の課題が解決できる。例えば、最大構成で千台の演算プロセッサを有する並列計算機では、図４の方式の３２ビットアドレスでは、１６台構成の（演算プロセッサ数を１６台に制限）システムでも、プロセッサ番号フィールド４０１は１０ビットで固定されるため、演算プロセッサあたり最大で４メガバイトのメモリしか有せないままであり、並列計算機全体として最大６４メガバイトのメモリしか利用できない。
一方、図３の方式で、仮にＧｌｏｂａｌ／Ｌｏｃａｌ配分フィールド３０１の幅を０ビットとして、全アドレス空間をＧｌｏｂａｌ領域として利用したとしても、論理プロセッサ番号フィールド３０２を４ビットに制限できるため、演算プロセッサあたり２５６メガバイトのメモリを有することができ、並列計算機全体として４ギガバイトのメモリを利用できる。
【００１０】
また、本発明は、図３の３０２のフィールド内容を物理的なプロセッサ番号でなく、論理的なプロセッサ番号としたことで、以降に述べるような利点も持ち合わせている。
【００１１】
並列計算機では、システムとして用意されている演算プロセッサのうちのいくつかを選びだして利用する分割運用という利用形態が許されている。例えば、図９では１６台の要素プロセッサ（演算プロセッサ）のうち４台を選びだして利用している。
この４台の要素プロセッサ９００、９０１、９０４、９０５の間でメモリを相互参照しようとする場合、図９に示す形でそれぞれの要素プロセッサ９００、９０１、９０４、９０５に論理プロセッサ番号０、１、２、３が割り振られるため、図３の論理プロセッサ番号フィールド３０２は２ビットに制限できる。このとき、３０２のフィールド内容が物理的なプロセッサ番号であったなら、物理プロセッサ番号８以上を指定する必要がある場合も考えられ、そのフィールド幅は４ビットにならざるをえない。
上記の分割運用と似た利用形態として、互いのメモリを参照しあう要素プロセッサのグループをソフトウェア的に設定してプログラムを処理する利用形態も考えられる。この場合も分割運転時と同様の設定を行って互いのメモリを参照できるようになる。
【００１２】
次に、本発明の実施例を図によって説明する。まず、分散共有メモリ方式を採用する並列計算機を構成する要素プロセッサの一例を図２に示す。
要素プロセッサ２０１は、プログラム処理を行う命令プロセッサ２０２、命令プロセッサ２０２に接続され、命令プロセッサ２０２から出されるコマンド／アドレス／データの組に従って、主記憶２０７、Ｉ／Ｏデバイス２０５、他の要素プロセッサ２０１内の主記憶２０７などへのアクセスを発行するメモリアクセスインタフェース２０３、Ｉ／Ｏインタフェース２０４、メモリ制御ユニット２０６、他の要素プロセッサ２０１と要素プロセッサ間結合網を介してデータの受渡しを行うネットワークインタフェース２０８、Ｉ／Ｏインタフェース２０４に接続されるＩ／Ｏデバイス２０５、メモリ制御ユニット２０６に接続される主記憶２０７、および、メモリアクセスインタフェース２０３、Ｉ／Ｏインタフェース２０４、メモリ制御ユニット２０６、ネットワークインタフェース２０８を接続するバス２０９などから構成される。
本発明は、メモリアクセス機構を形成する一要素としてのメモリアクセスインタフェース２０３の構成に係る。
【００１３】
図１を用いて本発明に基づくメモリアクセスインタフェースの構成を説明する。図１における命令プロセッサ２０２、メモリアクセスインタフェース２０３およびバス２０９の接続関係は先に図２の説明で述べたとおりである。
命令プロセッサ２０２は、メモリアクセス部１０１を介してアクセス要求をメモリアクセスインタフェース２０３に伝える。メモリアクセスインタフェース２０３は、そのアクセス要求を、アクセス先を示す値（アドレス）を格納するアドレスレジスタ１０２、およびアクセスの種類を示す値（コマンド）を格納するコマンドレジスタ１０４で受け、アクセスの種類によってはアクセス要求と同時に伝えられるデータをデータレジスタ１０３で受ける。
メモリアクセスインタフェース２０３は、アクセス要求に応じた処理を完了したのち、必要に応じてアクセス結果としての結果データおよび完了信号を、それぞれデータレジスタ１０５および完了信号レジスタ１０６から命令プロセッサ２０２のメモリアクセス部１０１に伝え、一連のメモリアクセス処理を完了する。一方、メモリアクセスインタフェース２０３は、該インタフェース２０３内のバスインタフェース１１０によって、バス２０９と接続され、該バス２０９のプロトコルにしたがってメモリ制御ユニット２０６やＩ／Ｏインタフェース２０４およびネットワークインタフェース２０８などとデータやメモリアクセスコマンドなど必要な情報を受け渡しする。
【００１４】
メモリアクセスインタフェース２０３の内部には、上記のアドレスレジスタ１０２、データレジスタ１０３、コマンドレジスタ１０４、データレジスタ１０５、完了信号レジスタ１０６、バスインタフェース１１０の他に、図３に示すアドレス形式を実現するための、オフセット長表示レジスタ１０７、アドレスマスクレジスタＡ １０８、アドレスマスクレジスタＢ １０９が存在する。
また、メモリアクセスインタフェース２０３は、図３のアドレス形式における論理プロセッサ番号フィールド３０２の値（論理プロセッサ番号）を実際のアクセス先の要素プロセッサ２０１を示す物理プロセッサ番号に変換するプロセッサ番号変換部１１６および、そのプロセッサ番号変換部１１６の中にプロセッサ番号変換表１１７を持ち、さらに、アクセス先アドレスによってそれぞれ動作する他プロセッサ記憶アクセス部１２０、自プロセッサ記憶アクセス部１２１、Ｉ／Ｏアクセス部１２３を持つ。
【００１５】
他プロセッサ記憶アクセス部１２０は、アクセス先アドレスがＧｌｏｂａｌ領域でかつ、他要素プロセッサ２０１が所有する主記憶２０７へのアクセスであるときに動作する。
また、自プロセッサ記憶アクセス部１２１は、アクセス先アドレスがＬｏｃａｌ領域であるとき、または、Ｇｌｏｂａｌ領域でかつ、自要素プロセッサ２０１が所有する主記憶２０７へのアクセスであるときに動作する。
この場合、さらに、そのアクセス先アドレスがＩ／Ｏ領域であれば、自プロセッサ記憶アクセス部１２１がＩ／Ｏアクセス部１２３を起動する。
自プロセッサ記憶アクセス部１２１は、内部にベースアドレスレジスタ１２２を持つ。ベースアドレスレジスタ１２２は、Ｌｏｃａｌ領域のメモリへのアクセス時に、そのアクセス先アドレスを自プロセッサ内の主記憶アドレスに変換するための値を保持している。
【００１６】
メモリアクセスインタフェース２０３中のオフセット長表示レジスタ１０７、アドレスマスクレジスタＡ １０８、アドレスマスクレジスタＢ １０９、プロセッサ番号変換表１１７、および、ベースアドレスレジスタ１２２は、メモリアクセスインタフェース２０３の内部バス１２４を介してバスインタフェース１１０と接続しており、Ｉ／Ｏの形で命令プロセッサ２０２から読み書きできるようになっている。したがって、これらの内容値は命令プロセッサ２０２からソフトウェアによって設定できる。
【００１７】
先にも述べたとおり、オフセット長表示レジスタ１０７、アドレスマスクレジスタＡ １０８、アドレスマスクレジスタＢ １０９は、図３に示すアドレス形式を実現するための構成要素である。
それぞれ、オフセット長表示レジスタ１０７は、アクセス先論理プロセッサ番号の割り出しに用いられ、アドレスマスクレジスタＡ １０８は、Ｇｌｏｂａｌ／Ｌｏｃａｌ領域の判定に用いられ、アドレスマスクレジスタＢ １０９は、Ｇｌｏｂａｌ領域アクセス時のアドレスオフセットの割り出しに用いられる。次に、これらの機構を説明する。
アドレスマスクレジスタＡ １０８は、アドレスレジスタ１０２と同じビット幅を持つレジスタで、図３のアドレス形式のＧｌｏｂａｌ／Ｌｏｃａｌ配分フィールド３０１に相当する位置のビットのみ１で、他のビットは総て０であるような値を保持する。
このレジスタ値とＬ１０１をとおして伝えられるアドレスレジスタ１０２のアドレス値で、ＡＮＤ器１１２において論理積がとられ、その結果が比較器１１４において、０を示すレジスタ１１３と比較される。Ｇｌｏｂａｌ領域へのアクセスの場合には、Ｇｌｏｂａｌ／Ｌｏｃａｌ配分フィールド３０１に相当する位置のビットは全て０とする。この比較結果である一致信号Ｌ１０７に真値が出力された場合、そのアクセスがＧｌｏｂａｌ領域へのアクセスであると判定する。
【００１８】
オフセット長表示レジスタ１０７は、図３のアドレス形式におけるオフセットフィールド３０３のビット幅を示す。シフト器１１１は、このオフセット長表示レジスタ１０７の値を１つの入力としてとる。
シフト器１１１のもう一方の入力は、ＡＮＤ器１２５で生成される、Ｌ１０１をとおして伝えられるアドレスレジスタ１０２のアドレス値とアドレスマスクレジスタＡ １０８の各ビットの論理が反転した値との論理積である。
シフト器１１１は、ＡＮＤ器１２５からの入力値を、オフセット長表示レジスタ１０７が保持する値分のビットだけ右シフトする。これによって、シフト器１１１の結果値を伝える信号線Ｌ１０６は、アクセス先論理プロセッサ番号値となる。
アドレスマスクレジスタＢ １０９は、アドレスレジスタ１０２と同じビット幅を持つレジスタで、図３のアドレス形式のＧｌｏｂａｌ／Ｌｏｃａｌ配分フィールド３０１および論理プロセッサ番号フィールド３０２に相当する位置のビットのみ０で、他のビットは総て１であるような値を保持する。
このレジスタ値とＬ１０１をとおして伝えられるアドレスレジスタ１０２のアドレス値で、ＡＮＤ器１１５において論理積がとられる。その結果が信号線Ｌ１１０の値となるが、これがＧｌｏｂａｌ領域アクセス時のアドレスオフセットとなる。
信号線Ｌ１０６の値、すなわち、アクセス先論理プロセッサ番号は、さらにプロセッサ番号変換部１１６に伝えられ、プロセッサ番号変換部１１６中でプロセッサ番号変換表１１７を参照しながら、アクセス先物理プロセッサ番号に変換される。このアクセス先物理プロセッサ番号値は信号線Ｌ１０９に伝えられる。なお、プロセッサ番号変換表１１７は、図５に示すような、論理プロセッサ番号フィールド５０１および物理プロセッサ番号フィールド５０２からなるエントリで構成される。
この信号線Ｌ１０９の値、すなわち、アクセス先物理プロセッサ番号値は比較器１１９で物理プロセッサ番号レジスタ１１８の値と比較される。物理プロセッサ番号レジスタ１１８の値は、このメモリアクセスインタフェース２０３が存在する要素プロセッサ２０１の物理プロセッサ番号である。比較器１１９の結果は、信号線Ｌ１０８に伝えられる。
【００１９】
メモリアクセスインタフェース２０３では、一致信号Ｌ１０７が真でかつ、一致信号Ｌ１０８が偽であれば、この状態はアクセス先アドレスがＧｌｏｂａｌ領域でかつ、他要素プロセッサ２０１が所有する主記憶２０７へのアクセスである状態であるため、この状態を伝える信号線Ｌ１１１によって他プロセッサ記憶アクセス部１２０が起動される。逆に、これ以外の状態の場合、信号線Ｌ１１１によって自プロセッサ記憶アクセス部１２１が起動される。
他プロセッサ記憶アクセス部１２０は、信号線Ｌ１１１を介して起動されると、その時点で他プロセッサ記憶アクセス部１２０に入力されている信号線Ｌ１０９（アクセス先物理プロセッサ番号）、Ｌ１１０（アクセス先要素プロセッサ２０１上のメモリアドレス）、Ｌ１０３（コマンド）、Ｌ１０２（データ）上の情報を用いて、他の要素プロセッサ２０１上のメモリへのアクセスを開始すべく、これらの情報をバスインタフェース１１０、バス２０９を介してネットワークインタフェース２０８に伝える。その後、ネットワークインタフェース２０８が他の要素プロセッサ２０１上のメモリへのアクセスを行う。
【００２０】
自プロセッサ記憶アクセス部１２１は、信号線Ｌ１１１を介して起動されると、まず、その時点で自プロセッサ記憶アクセス部１２１に入力されている信号線Ｌ１１２の値（この値は、アドレスマスクレジスタＡ １０８の内容とオール０を示すレジスタ１１３の内容を２入力が一致する場合真値を出力する比較器１２６で比較した結果生成される信号の論理を反転させた信号とＬ１０７との論理積によって得られる）を検査し、その値が真値であれば、その時点で自プロセッサ記憶アクセス部１２１に入力されている信号線Ｌ１１０（メモリアドレス）、Ｌ１０３（コマンド）、Ｌ１０２（データ）上の情報をバスインタフェース１１０、バス２０９を介してメモリ制御ユニット２０６に伝える。その後、メモリ制御ユニット２０６は、主記憶２０７をアクセスする。
一方、自プロセッサ記憶アクセス部１２１起動時点で信号線Ｌ１１２の値が偽値であれば、次に、その時点で自プロセッサ記憶アクセス部１２１に入力されている信号線Ｌ１０１（メモリアドレス）の値を検査し、Ｌ１０１の値がＩ／Ｏ領域の範囲にあれば、Ｉ／Ｏアクセス部１２３を起動し、その時点で自プロセッサ記憶アクセス部１２１に入力されている信号線Ｌ１０１（メモリアドレス）、Ｌ１０３（コマンド）、Ｌ１０２（データ）上の情報をＩ／Ｏアクセス部１２３に伝える。
Ｉ／Ｏアクセス部１２３は、Ｉ／Ｏアクセスを開始すべく、自プロセッサ記憶アクセス部１２１から伝えられた情報をバスインタフェース１１０、バス２０９を介してＩ／Ｏインタフェース２０４に伝える。その後、Ｉ／Ｏインタフェース２０４がＩ／Ｏアクセスを行う。
自プロセッサ記憶アクセス部１２１起動時点で信号線Ｌ１１２の値が偽値であり、かつ、信号線Ｌ１０１（メモリアドレス）の値の検査の結果、その値がＬｏｃａｌのメモリ領域の範囲にあれば、信号線Ｌ１０１（メモリアドレス）の値に対して図７に示すようにベースアドレスレジスタ１２２の値の加算を施し、その結果値Ｌ７０１および、その時点で自プロセッサ記憶アクセス部１２１に入力されている信号線Ｌ１０３（コマンド）、Ｌ１０２（データ）上の情報をバスインタフェース１１０、バス２０９を介してメモリ制御ユニット２０６に伝える。その後、メモリ制御ユニット２０６は、主記憶２０７をアクセスする。
以上のアクセスの結果は、それぞれネットワークインタフェース２０８、メモリ制御ユニット２０６、Ｉ／Ｏインタフェース２０４からバス２０９およびバスインタフェース１１０を介して、データレジスタ１０５および完了信号レジスタ１０６に反映される。
【００２１】
次に、図３のアドレス形式によって実現されるアドレスマップについて図６を用いて説明する。
図６に示したアドレスマップ６０１は、図３のアドレス形式によって実現されるアドレスマップの一例である。図３のアドレス形式において、Ｇｌｏｂａｌ／ｌｏｃａｌ配分フィールド３０１として１ビットを用意し、論理プロセッサ番号フィールド３０２として３ビット用意した場合、図６のアドレスマップ６０１が実現できる。
Ｇｌｏｂａｌ／Ｌｏｃａｌ配分フィールド３０１として１ビットを設けたことで、アドレスマップ６０１は、Ｌｏｃａｌ領域６０２とＧｌｏｂａｌ領域６０３に２等分される。
３２ビットアドレスの場合、図６に示すように、アドレス（００００００００）ｘから（７ＦＦＦＦＦＦＦ）ｘまでがＧｌｏｂａｌ領域６０３となり、アドレス（８０００００００）ｘから（ＦＦＦＦＦＦＦＦ）ｘまでがＬｏｃａｌ領域６０２となる。このＬｏｃａｌ領域６０２の先頭アドレス（今の場合、（８０００００００）ｘになる）を、Ａｄｒ．Ｂと定義する。
【００２２】
さらに、論理プロセッサ番号フィールド３０２として３ビット設けたことで、Ｇｌｏｂａｌ領域６０３は８等分され、それぞれ分散共有メモリを実現する８台の論理要素プロセッサ（以降論理ＰＵと略称する）が所有するメモリへのアクセスを行うためのＧｌｏｂａｌメモリ領域６０６〜６１３として定義される。
例えば、３２ビットアドレスの場合、図６に示すように、アドレス（００００００００）ｘから（０ＦＦＦＦＦＦＦ）ｘまでが論理ＰＵ０に存在するＧｌｏｂａｌメモリ領域６０６、アドレス（１０００００００）ｘから（１ＦＦＦＦＦＦＦ）ｘまでが論理ＰＵ１に存在するＧｌｏｂａｌメモリ領域６０７といった具合に、論理ＰＵ７に存在するＧｌｏｂａｌメモリ領域６１３まで等間隔にアドレスが割り振られる。このようにＧｌｏｂａｌ領域は、分散共有メモリを実現する論理ＰＵごとに割り当てられるＧｌｏｂａｌメモリ領域６０６〜６１３に分割される。
一方、Ｌｏｃａｌ領域は、このアドレスを参照する要素プロセッサが所持し、その要素プロセッサからのみアクセス可能で他の要素プロセッサからはアクセスできないＬｏｃａｌなメモリを割り当てるＬｏｃａｌメモリ領域６０５とＩ／Ｏ領域６０４に分けられる。
すなわち、Ｉ／Ｏ領域６０４は、Ｌｏｃａｌ領域６０２に割り当てられる。Ｉ／Ｏ領域６０４がＬｏｃａｌ領域６０２のどこに割り当てられるかは、ハードウェアごとに定義される。
【００２３】
ところで、以上のようなアドレスマップ６０１のＬｏｃａｌメモリ領域６０５および各Ｇｌｏｂａｌメモリ領域６０６〜６１３に対して、実際に全領域にメモリが割り当てられる訳ではない。メモリの割当て量は、各要素プロセッサに実装される主記憶容量によって左右される。図６のアドレスマップ６０１では、アドレスマップ６０１の軸（太線）の左右に線を入れた部分に実際にメモリが割り当てられている。
ここで、先に述べた８台の要素プロセッサのうち物理的な要素プロセッサ番号が０の要素プロセッサ（物理要素プロセッサ０、以降物理ＰＵ０と略称する）が所持する主記憶６１４がどのようにアドレスマップ６０１に割り当てられているかを説明する。
ここでは、物理ＰＵ０でのアドレス参照を仮定する。物理ＰＵ０内のプロセッサ番号変換表１１７においては、論理ＰＵ番号０に物理ＰＵ番号０が対応づけられているとする。
物理ＰＵ０内の主記憶６１４は、Ｌｏｃａｌメモリ領域に割り当てる部分６１５と、論理ＰＵ０に存在するＧｌｏｂａｌメモリ領域に割り当てる部分６１６とに論理的に分割される。主記憶６１４固有のアドレスとしては、アドレスＡｄｒ．Ａを境界として、アドレス（０）ｘから（Ａｄｒ．Ａ−１）までを論理ＰＵ０に存在するＧｌｏｂａｌメモリ領域に割り当てる部分６１６とし、アドレスＡｄｒ．Ａから最大アドレス（Ａｄｒ．ｍａｘ）までをＬｏｃａｌメモリ領域に割り当てる部分６１５とする。
主記憶部分６１５は、Ｌｏｃａｌメモリ領域６０５の先頭アドレスから主記憶部分６１５の容量分のアドレスを占有して割り当てられる。また、主記憶部分６１６は、論理ＰＵ０に存在するＧｌｏｂａｌメモリ領域６０６の先頭アドレスから主記憶部分６１６の容量分のアドレスを占有して割り当てられる。
上述の８台の要素プロセッサのうち物理ＰＵ０以外の物理ＰＵでは、物理ＰＵ０内の主記憶部分６１６は、他のＧｌｏｂａｌメモリ領域６０６〜６１３に割り当てられている可能性がある。どのＧｌｏｂａｌメモリ領域６０６〜６１３に割り当てられているかは、各物理ＰＵ上でのプロセッサ番号変換表１１７によって物理ＰＵ０がどの論理ＰＵに対応づけられているかによる。
【００２４】
ところで、図６のような主記憶６１４とアドレスマップ６０１の対応付けを行えば、Ｇｌｏｂａｌ領域へのアクセスの際には、図１におけるＬ１１０のアドレスオフセットをそのまま主記憶アドレスとして用いれば良い。
また、Ｌｏｃａｌメモリ領域へのアクセスの際には、図１および図７で説明したＬ１０１のアドレスへの加算値を示すベースアドレスレジスタ１２２の値を、（Ａｄｒ．Ａ−Ａｄｒ．Ｂ）で与えれば良い。
なお、ベースアドレスレジスタ１２２の値、およびＡｄｒ．Ｂはソフトウェア的に設定可能（Ａｄｒ．Ｂは、アドレスマスクレジスタＡ １０８を設定することで決定する）であるため、Ａｄｒ．Ａもソフトウェア的に設定可能である。
【００２５】
メモリアクセスインタフェース２０３内には、ソフトウェアで値を設定可能な要素として、オフセット長表示レジスタ１０７、アドレスマスクレジスタＡ １０８、アドレスマスクレジスタＢ １０９、ベースアドレスレジスタ１２２、プロセッサ番号変換表１１７が存在する。
ベースアドレスレジスタ１２２の設定値については、直前の段落で述べたとおりである。ここでは、オフセット長表示レジスタ１０７、アドレスマスクレジスタＡ １０８、アドレスマスクレジスタＢ １０９の設定値について図８を用いて述べる。プロセッサ番号変換表１１７の設定値については、後に図９および図１０によって説明する。
【００２６】
３２ビットアドレスのもと、Ｇｌｏｂａｌ領域とＬｏｃａｌ領域の配分を、Ｇｌｏｂａｌ領域：Ｌｏｃａｌ領域＝１：３とし、分散共有メモリを実現する要素プロセッサ数を１６台とするには、図８に示すように、アドレス形式におけるＧｌｏｂａｌ／Ｌｏｃａｌ配分フィールド３０１を２ビット幅、論理プロセッサ番号フィールド３０２を４ビット幅とすればよい。この時、オフセットフィールド３０３は２６ビット幅となる。
このアドレス形式を実現するためには、オフセット長表示レジスタ１０７にオフセットフィールド３０３のビット幅である２６をセットすればよい。
また、アドレスマスクレジスタＡ １０８を、図８に示すように、アドレス形式におけるＧｌｏｂａｌ／Ｌｏｃａｌ配分フィールド３０１に相当する左端から２ビット分のビット位置の内容のみ１で、他のビット位置の内容は０であるような状態にセットすればよい。
また、アドレスマスクレジスタＢ １０９を、同じく図８に示すように、アドレス形式におけるＧｌｏｂａｌ／Ｌｏｃａｌ配分フィールド３０１および論理プロセッサ番号フィールド３０２に相当する左端から６ビット分のビット位置の内容のみ０で、他のビット位置の内容は１であるような状態にセットすればよい。
【００２７】
続いて、プロセッサ番号変換表１１７の設定例について述べる。図９の９１６は、先の本発明の概略説明のところで述べた並列計算機の分割運転における分割されたシステム、あるいは、ソフトウェア的な概念である要素プロセッサグループを示す。
以降の説明において、分割されたシステム、あるいは、要素プロセッサグループ内の閉じた世界だけで分散共有メモリを実現するとき、９１６をメモリ共有グループと呼ぶ。
なお、図９は、並列計算機を構成する物理ＰＵのみを抽出して、並列計算機を抽象的に表現している。本来の並列計算機は図９に示した各物理ＰＵを互いに結合する相互結合網などを持つが、ここでは説明の範囲外ということで省略した。
【００２８】
図９の並列計算機は、物理ＰＵ０ ９００から物理ＰＵ１５ ９１５までの１６台で構成される。 そして、メモリ共有グループとして動作可能な９１６は、このうち物理ＰＵ０ ９００、物理ＰＵ１ ９０１、物理ＰＵ４ ９０４、物理ＰＵ５ ９０５の４台で構成される。
９１６内では、ソフトウェア的な便宜上、９１６内の要素プロセッサを指定する手段として論理プロセッサ番号が採用される。ここでは、物理ＰＵ０ ９００から見て、物理ＰＵ０ ９００が論理ＰＵ０に対応し、物理ＰＵ１ ９０１が論理ＰＵ１に対応し、物理ＰＵ４ ９０４が論理ＰＵ２に対応し、物理ＰＵ５ ９０５が論理ＰＵ３に対応している。
９１６がメモリ共有グループとして動作する際には、この論理ＰＵ番号と物理ＰＵ番号の対応関係を示す図１０のような変換表をプロセッサ番号変換表１１７に設定する。図１０の変換表は、物理ＰＵ０ ９００内でのみ有効であり、物理ＰＵ１ ９０１、物理ＰＵ４ ９０４、物理ＰＵ５ ９０５内では、それぞれ個別に同様の変換表が生成される。
【００２９】
次に、オフセット長表示レジスタ１０７、アドレスマスクレジスタＡ １０８、アドレスマスクレジスタＢ １０９、プロセッサ番号変換表１１７の特別な設定例を示す。アドレスマップ６０１をすべてＬｏｃａｌ領域６０２として使いたい場合、その要素プロセッサは、オフセット長表示レジスタ１０７を３２、アドレスマスクレジスタＡ １０８の各ビットをオール０、アドレスマスクレジスタＢ １０９の各ビットをオール１とし、プロセッサ番号変換表１１７において論理ＰＵ番号０に対応する物理ＰＵ番号を自らの物理ＰＵ番号とする。
【００３０】
ところで、これまでに説明したメモリアクセスインタフェース２０３内の、ソフトウェアで値を設定可能な要素である、オフセット長表示レジスタ１０７、アドレスマスクレジスタＡ １０８、アドレスマスクレジスタＢ １０９、ベースアドレスレジスタ１２２、プロセッサ番号変換表１１７は、上記のようなメモリ共有グループが定義され、システムとして動作を開始する際に、メモリ共有グループを構成する全要素プロセッサで一斉に設定される必要がある。ただし、プロセッサ番号変換表１１７については、メモリ共有グループの動作開始後もプログラムの都合などによって設定変更可能である。
以上が本発明に係る実施例である。
【００３１】
【発明の効果】
本発明によれば、多数台のプロセッサを有する並列計算機においても、必要に応じたアドレス空間の配分を可能にすることができる。
また、全体として限られたアドレス空間を効率良く、無駄なく利用することができる。
【図面の簡単な説明】
【図１】実施例におけるメモリアクセスインタフェースの構成を示す図である。
【図２】実施例における並列計算機を構成する要素プロセッサの構成例を示す図である。
【図３】実施例におけるアドレス形式を示す図である。
【図４】従来の分散共有メモリを実現する並列計算機で採用されていたアドレス形式を示す図である。
【図５】実施例におけるメモリアクセスインタフェースが所持するプロセッサ番号変換表のエントリを示す図である。
【図６】実施例におけるアドレス形式が実現するアドレスマップおよびそのアドレスマップへの主記憶アドレスとＩ／Ｏアドレスの割付けを説明する図である。
【図７】実施例におけるメモリアクセスインタフェース内の自プロセッサ記憶アクセス部におけるアドレス計算を説明する図である。
【図８】実施例におけるアドレス形式の可変値の設定例と、その設定をメモリアクセス機構に反映させるためのメモリアクセスインタフェース内のアドレスマスクレジスタＡおよびアドレスマスクレジスタＢの設定を示す図である。
【図９】実施例におけるメモリ共有グループの説明をするための図である。
【図１０】実施例におけるメモリアクセスインタフェースが所持するプロセッサ番号変換表の設定例を示す図である。
【図１１】従来の分散共有メモリを実現する並列計算機で採用されていたアドレス形式を示す図である。
【符号の説明】
１２４ 内部バス
２０９ バス
６０１ アドレスマップ
６１４ 物理ＰＵ０内主記憶
６１５ 物理ＰＵ０内でＬｏｃａｌメモリ領域に割り当てられる物理ＰＵ０内主記憶の一部
６１６ Ｇｌｏｂａｌ領域に割り当てられる物理ＰＵ０内主記憶の一部
９１６ メモリ共有グループとして動作する可能性のある、並列計算機の分割運転における分割されたシステム、あるいは、ソフトウェア的に定義される要素プロセッサグループ
【産業上の利用分野】
本発明は、並列計算機のメモリアクセス機構およびアドレッシング方式に係り、特に並列計算機を構成する要素プロセッサ間で互いのメモリを参照可能とする分散共有メモリ方式を実現するメモリアクセス機構に関する。
【０００２】
【従来の技術】
計算機に対する高速処理性能への要求は、演算プロセッサを複数台連携して使用する並列計算機の登場を促した。ある並列計算機は、数台の演算プロセッサを有し、その数台の演算プロセッサで１つのメモリを共有して用いる形で構成された。この並列計算機をＴＣＭＰ（Ｔｉｇｈｔｌｙ Ｃｏｕｐｌｅｄ Ｍｕｌｔｉ−Ｐｒｏｃｅｓｓｏｒ）型の並列計算機と呼ぶ。
一方でＴＣＭＰ型よりもより多くの演算プロセッサ、具体的には数百台から数千台の演算プロセッサを有する並列計算機も登場した。この並列計算機は、ハードウェア上の実現の難易度の観点から、全演算プロセッサで１つのメモリを共有するような方式を取らずに、それぞれの演算プロセッサが独立してメモリを有する方式をとったため、分散メモリ型の並列計算機と呼ばれている。
【０００３】
分散メモリ型の並列計算機はＴＣＭＰ型の並列計算機に比べて高性能を達成できる。しかし、（単一演算プロセッサ、単一メモリを想定した）従来プログラミングスタイルに基づくプログラムの移植性やプログラミングの容易性などの観点から分散メモリ型の並列計算機に問題点があるとの指摘も存在した。そこで、近年では、分散メモリ型の並列計算機に対して、各演算プロセッサが互いに他の演算プロセッサが有するメモリを参照できるようにする分散共有メモリ方式を導入する傾向が高くなっている。
分散共有メモリを実現するためには、様々な課題が存在する。他の演算プロセッサが有するメモリをいかにして参照させるかというのも１つの課題であるが、これはアドレッシングによって解決する。具体的には、自らのアドレス空間に他の演算プロセッサが有するメモリをマッピングする。例えば、ＩＢＭが実験的に試作した並列計算機であるＲＰ３では、１９８５年のＩｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｐａｒａｌｌｅｌ Ｐｒｏｃｅｓｓｉｎｇの予稿集７８２ページから７８９ページの予稿である“ＲＰ３ Ｐｒｏｃｅｓｓｏｒ−Ｍｅｍｏｒｙ Ｅｌｅｍｅｎｔ”および特公平５−２０７７６に開示されているとおり、図４に示す形態のアドレスを用いて他の演算プロセッサが有するメモリを参照する。また、特開昭５６−１５５４６５でも同様に図１１の形式のアドレスを用いる方法が開示されている。
図４のアドレスは、参照すべきメモリを有する演算プロセッサをプロセッサ番号フィールド４０１で指定し、そのメモリ内のアドレスをオフセットフィールド４０２で指定する。また、図１１のアドレスは参照すべきメモリを有する演算プロセッサの自／他を１ビットのフィールド１１０１で指定し、他のプロセッサにアクセスする際に参照すべきメモリを有する演算プロセッサをプロセッサ番号フィールド１１０２で指定し、そのメモリ内のアドレスをオフセットフィールド１１０３で指定し、自分が所有するメモリにアクセスする際には、フィールド１１０２および１１０３を連結したフィールド内容をアドレスとして使用する。
【０００４】
【発明が解決しようとする課題】
最大千台の演算プロセッサを有する並列計算機の場合、分散共有メモリ方式を実現するために３２ビットのアドレスが図４に示す形態をとれば、プロセッサ番号フィールド４０１には１０ビットを要する。すると、オフセットフィールド４０２は２２ビットしか残されないため、１つの演算プロセッサが有することのできるメモリ容量は最大で４メガバイトと比較的少なくなってしまう。この時、並列計算機全体としても最大で４ギガバイトのメモリ容量しか確保できない。一方で、同数の演算プロセッサを有しながら分散共有メモリ方式を採用しない分散メモリ型並列計算機は、最大４テラバイトのメモリを持てる。
さらに、図４のようなアドレスを採用するというアーキテクチャの並列計算機で十数台から数十台程度の演算プロセッサしか搭載しないエントリモデルを用意した場合、プロセッサ番号フィールド４０１としては４から６ビット程度しか必要でないのに１０ビットもの幅を与えられるため、多くのアドレス空間を浪費してしまう。これは、図１１のようなアドレスを採用するアーキテクチャにおいても問題となる。
以上のような問題点をふまえて、本発明の目的は、並列計算機において分散共有メモリ方式を実現する際に、例えば３２ビットという限られたアドレス空間を使用しつつも、
（１）並列計算機全体としての使用可能メモリ容量を必要に応じて大きくし、
かつ、
（２）アドレス空間を無駄なく活用することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、本発明は、
並列計算機システムにおけるメモリアクセス機構であり、
固定長のアドレスに可変長のグローバル／ローカル配分フィールドを設け、該フィールドがローカルに設定されたとき、該アドレスを、前記並列計算機システムを構成する個々のプロセッサが参照する自メモリの固有のローカル領域のアドレスとし、
前記グローバル／ローカル配分フィールドがグローバルに設定されたとき、残りのアドレスを、前記並列計算機システムを構成するプロセッサのいくつかが所持しかつ相互に参照できるメモリのグローバル領域の内のどのプロセッサに属するグローバル領域かを指定する可変長のプロセッサ番号フィールドと、該フィールドで指示されるプロセッサの所持するメモリ上のアドレスを指定する可変長のオフセットフィールドとし、
各プロセッサはメモリアクセスインタフェースを備え、該メモリアクセスインタフェースは、前記グローバル／ローカル配分フィールドの内容を判定する手段と、前記プロセッサ番号フィールドの内容を抽出する手段と、前記オフセットフィールドの内容を抽出する手段と、前記判定の結果がローカルのとき前記ローカル領域のアドレスにより、また前記判定の結果がグローバルで前記抽出した前記プロセッサ番号フィールドの内容が自プロセッサを示すとき前記抽出したオフセットフィールドのアドレスにより自プロセッサのメモリに対するアクセスを開始する手段と、前記判定の結果がグローバルで前記抽出した前記プロセッサ番号フィールドの内容が他プロセッサを示すとき前記抽出したオフセットフィールドのアドレスにより他プロセッサのメモリに対するアクセスを開始する手段を備えるようにしている。
また、前記グローバル／ローカル配分フィールドの内容を判定する手段は該フィールドに相当する部分をマスクによって取り出すためのマスクレジスタを備え、
前記プロセッサ番号フィールドの内容を抽出する手段は該フィールドの内容を抽出するための前記オフセットフィールドのビット幅を示すレジスタを備え、
前記オフセットフィールドの内容を抽出する手段は該オフセットフィールドに相当する部分をマスクによって取り出すためのマスクレジスタを備え、
前記各マスクレジスタの内容および前記オフセットフィールドのビット幅を示すレジスタの内容をプロセッサの指示により書き換え可能に構成するようにしている。
また、前記プロセッサ番号フィールドの内容を論理的なプロセッサ番号とし、該プロセッサ番号フィールドの内容である論理的なプロセッサ番号を物理的なプロセッサ番号に変換する手段を備え、前記各アクセスを開始する手段は前記プロセッサ番号フィールドの内容として前記変換で得られた物理的なプロセッサ番号を用いるようにしている。
また、前記グローバル／ローカル配分フィールドの内容を判定する手段は該フィールドに相当する部分をマスクによって取り出すためのマスクレジスタを備え、
前記プロセッサ番号フィールドの内容を抽出する手段は該フィールドの内容を抽出するための前記オフセットフィールドのビット幅を示すレジスタを備え、
前記オフセットフィールドの内容を抽出する手段は該オフセットフィールドに相当する部分をマスクによって取り出すためのマスクレジスタを備え、
前記プロセッサ番号フィールドの内容である論理的なプロセッサ番号を物理的なプロセッサ番号に変換する手段はプロセッサ番号変換表を備え、
前記各マスクレジスタの内容および前記オフセットフィールドのビット幅を示すレジスタの内容およびプロセッサ番号変換表をプロセッサの指示により書き換え可能に構成するようにしている。
また、前記自プロセッサのメモリに対するアクセスを開始する手段は、ローカル領域の先頭アドレスを、前記ローカル領域が前記メモリ内に配置されたときの該メモリ内における該ローカルメモリ領域割当て部の先頭アドレスに変換するためのアドレス加算情報を保持するベースアドレスレジスタを備え、該ベースアドレスレジスタを用いてローカルアドレスの実メモリ上アドレスへの変換を実現し、前記ベースアドレスレジスタの内容をプロセッサの指示により書き換え可能に構成するようにしている。
【０００６】
【作用】
上記手段により、並列計算機全体としての使用可能メモリ容量を必要に応じて大きくし、かつ、アドレス空間を無駄なく活用でき、また、プロセッサ番号フィールドを可変長にすることにより分散共有メモリを実現するプロセッサ数を可変にでき、各プロセッサに割り当てられるグローバルメモリ領域の大きさも可変にできる。さらに、プロセッサ番号フィールドに論理プロセッサ番号を設定することにより小さなフィールド長でプロセッサの指定が実現でき、これによってプロセッサ当りにより大きなグローバルメモリ領域の用意ができる。また、メモリアクセスインタフェース内のレジスタ等の内容をプロセッサにより変更可能にしているため、アドレスの各フィールドに対する変更等をソフトウェアにより行なうことができる。
【０００７】
【実施例】
先ず、本発明について、概略説明を行なう。
本発明では、各演算プロセッサが、自らが所有し自らのみで参照可能なメモリ領域（以降このメモリ領域をローカル（Ｌｏｃａｌ）領域と呼ぶ。このＬｏｃａｌ領域はそれぞれのプロセッサ固有のＬｏｃａｌ領域からなる。）と、各演算プロセッサの所有物として分散して存在しながらも各演算プロセッサで相互に参照可能なメモリ領域（以降このメモリ領域をグローバル（Ｇｌｏｂａｌ）領域と呼ぶ）を同時に参照でき、かつ、そのＧｌｏｂａｌ領域とＬｏｃａｌ領域のアドレス空間における配分を任意に設定できるようにするために、図３に示すように、固定長のアドレス中に可変長のＧｌｏｂａｌ／Ｌｏｃａｌ配分フィールド３０１を設ける。このＧｌｏｂａｌ／Ｌｏｃａｌ配分フィールド３０１のビット幅はソフトウェアで設定可能である。
Ｇｌｏｂａｌ／Ｌｏｃａｌ配分フィールドがＬｏｃａｌに設定されたとき、そのアドレスはプロセッサ固有のＬｏｃａｌ領域のアドレス指定のためのＬｏｃａｌアドレスとなる。また、Ｇｌｏｂａｌ／Ｌｏｃａｌ配分フィールドがＧｌｏｂａｌに設定されたとき、残りのアドレスは論理プロセッサ番号フィールドとオフセットフィールドとなる。なお、論理プロセッサ番号フィールドをプロセッサ番号フィールドとしてもよく、この場合、プロセッサ番号は物理プロセッサ番号でもよい。
さらに、Ｇｌｏｂａｌ領域を任意台数の演算プロセッサで相互に共有できるようにしてアドレス空間の無駄を無くすために、図３に示すように、固定長アドレス中に設ける論理プロセッサ番号フィールド３０２（意味的には図４のプロセッサ番号フィールド４０１に相当する）を可変長とする。この論理プロセッサ番号フィールド３０２のビット幅もソフトウェアで設定可能である。
また、論理プロセッサ番号フィールド３０２の内容である論理的なプロセッサ番号から物理的なプロセッサ番号への変換は、ハードウェアによって自動的に行うが、番号変換時に参照する変換表はソフトウェアによって設定可能とする。
【０００８】
並列計算機全体としてのメモリ容量は、上記のＬｏｃａｌ領域が大きいほど大きくなる。これは、Ｇｌｏｂａｌ領域の容量がそのままの大きさで並列計算機全体としてのメモリ容量に反映されるのに対して、Ｌｏｃａｌ領域の容量がその大きさ×演算プロセッサ台数で並列計算機全体としてのメモリ容量に反映されるためである。
したがって、図３に示す可変長のＧｌｏｂａｌ／Ｌｏｃａｌ配分フィールド３０１を用意すれば、先述の（１）の課題を解決できる。例えば、３２ビットアドレスで、Ｇｌｏｂａｌ／Ｌｏｃａｌ配分フィールド３０１として１ビット用意すれば、Ｇｌｏｂａｌ領域として２ギガバイト、Ｌｏｃａｌ領域として２ギガバイト×演算プロセッサ台数のメモリが並列計算機全体として提供可能になる。
この時、千台の演算プロセッサを有する並列計算機を想定すると、先述したとおり、図４のアドレスでは全体として４ギガバイトのメモリしか提供可能でないのに対して、図３のアドレスであれば２テラバイト強のメモリを提供できる。
【０００９】
さらに、図３に示すように論理プロセッサ番号フィールド３０２を可変長としたため、先述の（２）の課題が解決できる。例えば、最大構成で千台の演算プロセッサを有する並列計算機では、図４の方式の３２ビットアドレスでは、１６台構成の（演算プロセッサ数を１６台に制限）システムでも、プロセッサ番号フィールド４０１は１０ビットで固定されるため、演算プロセッサあたり最大で４メガバイトのメモリしか有せないままであり、並列計算機全体として最大６４メガバイトのメモリしか利用できない。
一方、図３の方式で、仮にＧｌｏｂａｌ／Ｌｏｃａｌ配分フィールド３０１の幅を０ビットとして、全アドレス空間をＧｌｏｂａｌ領域として利用したとしても、論理プロセッサ番号フィールド３０２を４ビットに制限できるため、演算プロセッサあたり２５６メガバイトのメモリを有することができ、並列計算機全体として４ギガバイトのメモリを利用できる。
【００１０】
また、本発明は、図３の３０２のフィールド内容を物理的なプロセッサ番号でなく、論理的なプロセッサ番号としたことで、以降に述べるような利点も持ち合わせている。
【００１１】
並列計算機では、システムとして用意されている演算プロセッサのうちのいくつかを選びだして利用する分割運用という利用形態が許されている。例えば、図９では１６台の要素プロセッサ（演算プロセッサ）のうち４台を選びだして利用している。
この４台の要素プロセッサ９００、９０１、９０４、９０５の間でメモリを相互参照しようとする場合、図９に示す形でそれぞれの要素プロセッサ９００、９０１、９０４、９０５に論理プロセッサ番号０、１、２、３が割り振られるため、図３の論理プロセッサ番号フィールド３０２は２ビットに制限できる。このとき、３０２のフィールド内容が物理的なプロセッサ番号であったなら、物理プロセッサ番号８以上を指定する必要がある場合も考えられ、そのフィールド幅は４ビットにならざるをえない。
上記の分割運用と似た利用形態として、互いのメモリを参照しあう要素プロセッサのグループをソフトウェア的に設定してプログラムを処理する利用形態も考えられる。この場合も分割運転時と同様の設定を行って互いのメモリを参照できるようになる。
【００１２】
次に、本発明の実施例を図によって説明する。まず、分散共有メモリ方式を採用する並列計算機を構成する要素プロセッサの一例を図２に示す。
要素プロセッサ２０１は、プログラム処理を行う命令プロセッサ２０２、命令プロセッサ２０２に接続され、命令プロセッサ２０２から出されるコマンド／アドレス／データの組に従って、主記憶２０７、Ｉ／Ｏデバイス２０５、他の要素プロセッサ２０１内の主記憶２０７などへのアクセスを発行するメモリアクセスインタフェース２０３、Ｉ／Ｏインタフェース２０４、メモリ制御ユニット２０６、他の要素プロセッサ２０１と要素プロセッサ間結合網を介してデータの受渡しを行うネットワークインタフェース２０８、Ｉ／Ｏインタフェース２０４に接続されるＩ／Ｏデバイス２０５、メモリ制御ユニット２０６に接続される主記憶２０７、および、メモリアクセスインタフェース２０３、Ｉ／Ｏインタフェース２０４、メモリ制御ユニット２０６、ネットワークインタフェース２０８を接続するバス２０９などから構成される。
本発明は、メモリアクセス機構を形成する一要素としてのメモリアクセスインタフェース２０３の構成に係る。
【００１３】
図１を用いて本発明に基づくメモリアクセスインタフェースの構成を説明する。図１における命令プロセッサ２０２、メモリアクセスインタフェース２０３およびバス２０９の接続関係は先に図２の説明で述べたとおりである。
命令プロセッサ２０２は、メモリアクセス部１０１を介してアクセス要求をメモリアクセスインタフェース２０３に伝える。メモリアクセスインタフェース２０３は、そのアクセス要求を、アクセス先を示す値（アドレス）を格納するアドレスレジスタ１０２、およびアクセスの種類を示す値（コマンド）を格納するコマンドレジスタ１０４で受け、アクセスの種類によってはアクセス要求と同時に伝えられるデータをデータレジスタ１０３で受ける。
メモリアクセスインタフェース２０３は、アクセス要求に応じた処理を完了したのち、必要に応じてアクセス結果としての結果データおよび完了信号を、それぞれデータレジスタ１０５および完了信号レジスタ１０６から命令プロセッサ２０２のメモリアクセス部１０１に伝え、一連のメモリアクセス処理を完了する。一方、メモリアクセスインタフェース２０３は、該インタフェース２０３内のバスインタフェース１１０によって、バス２０９と接続され、該バス２０９のプロトコルにしたがってメモリ制御ユニット２０６やＩ／Ｏインタフェース２０４およびネットワークインタフェース２０８などとデータやメモリアクセスコマンドなど必要な情報を受け渡しする。
【００１４】
メモリアクセスインタフェース２０３の内部には、上記のアドレスレジスタ１０２、データレジスタ１０３、コマンドレジスタ１０４、データレジスタ１０５、完了信号レジスタ１０６、バスインタフェース１１０の他に、図３に示すアドレス形式を実現するための、オフセット長表示レジスタ１０７、アドレスマスクレジスタＡ １０８、アドレスマスクレジスタＢ １０９が存在する。
また、メモリアクセスインタフェース２０３は、図３のアドレス形式における論理プロセッサ番号フィールド３０２の値（論理プロセッサ番号）を実際のアクセス先の要素プロセッサ２０１を示す物理プロセッサ番号に変換するプロセッサ番号変換部１１６および、そのプロセッサ番号変換部１１６の中にプロセッサ番号変換表１１７を持ち、さらに、アクセス先アドレスによってそれぞれ動作する他プロセッサ記憶アクセス部１２０、自プロセッサ記憶アクセス部１２１、Ｉ／Ｏアクセス部１２３を持つ。
【００１５】
他プロセッサ記憶アクセス部１２０は、アクセス先アドレスがＧｌｏｂａｌ領域でかつ、他要素プロセッサ２０１が所有する主記憶２０７へのアクセスであるときに動作する。
また、自プロセッサ記憶アクセス部１２１は、アクセス先アドレスがＬｏｃａｌ領域であるとき、または、Ｇｌｏｂａｌ領域でかつ、自要素プロセッサ２０１が所有する主記憶２０７へのアクセスであるときに動作する。
この場合、さらに、そのアクセス先アドレスがＩ／Ｏ領域であれば、自プロセッサ記憶アクセス部１２１がＩ／Ｏアクセス部１２３を起動する。
自プロセッサ記憶アクセス部１２１は、内部にベースアドレスレジスタ１２２を持つ。ベースアドレスレジスタ１２２は、Ｌｏｃａｌ領域のメモリへのアクセス時に、そのアクセス先アドレスを自プロセッサ内の主記憶アドレスに変換するための値を保持している。
【００１６】
メモリアクセスインタフェース２０３中のオフセット長表示レジスタ１０７、アドレスマスクレジスタＡ １０８、アドレスマスクレジスタＢ １０９、プロセッサ番号変換表１１７、および、ベースアドレスレジスタ１２２は、メモリアクセスインタフェース２０３の内部バス１２４を介してバスインタフェース１１０と接続しており、Ｉ／Ｏの形で命令プロセッサ２０２から読み書きできるようになっている。したがって、これらの内容値は命令プロセッサ２０２からソフトウェアによって設定できる。
【００１７】
先にも述べたとおり、オフセット長表示レジスタ１０７、アドレスマスクレジスタＡ １０８、アドレスマスクレジスタＢ １０９は、図３に示すアドレス形式を実現するための構成要素である。
それぞれ、オフセット長表示レジスタ１０７は、アクセス先論理プロセッサ番号の割り出しに用いられ、アドレスマスクレジスタＡ １０８は、Ｇｌｏｂａｌ／Ｌｏｃａｌ領域の判定に用いられ、アドレスマスクレジスタＢ １０９は、Ｇｌｏｂａｌ領域アクセス時のアドレスオフセットの割り出しに用いられる。次に、これらの機構を説明する。
アドレスマスクレジスタＡ １０８は、アドレスレジスタ１０２と同じビット幅を持つレジスタで、図３のアドレス形式のＧｌｏｂａｌ／Ｌｏｃａｌ配分フィールド３０１に相当する位置のビットのみ１で、他のビットは総て０であるような値を保持する。
このレジスタ値とＬ１０１をとおして伝えられるアドレスレジスタ１０２のアドレス値で、ＡＮＤ器１１２において論理積がとられ、その結果が比較器１１４において、０を示すレジスタ１１３と比較される。Ｇｌｏｂａｌ領域へのアクセスの場合には、Ｇｌｏｂａｌ／Ｌｏｃａｌ配分フィールド３０１に相当する位置のビットは全て０とする。この比較結果である一致信号Ｌ１０７に真値が出力された場合、そのアクセスがＧｌｏｂａｌ領域へのアクセスであると判定する。
【００１８】
オフセット長表示レジスタ１０７は、図３のアドレス形式におけるオフセットフィールド３０３のビット幅を示す。シフト器１１１は、このオフセット長表示レジスタ１０７の値を１つの入力としてとる。
シフト器１１１のもう一方の入力は、ＡＮＤ器１２５で生成される、Ｌ１０１をとおして伝えられるアドレスレジスタ１０２のアドレス値とアドレスマスクレジスタＡ １０８の各ビットの論理が反転した値との論理積である。
シフト器１１１は、ＡＮＤ器１２５からの入力値を、オフセット長表示レジスタ１０７が保持する値分のビットだけ右シフトする。これによって、シフト器１１１の結果値を伝える信号線Ｌ１０６は、アクセス先論理プロセッサ番号値となる。
アドレスマスクレジスタＢ １０９は、アドレスレジスタ１０２と同じビット幅を持つレジスタで、図３のアドレス形式のＧｌｏｂａｌ／Ｌｏｃａｌ配分フィールド３０１および論理プロセッサ番号フィールド３０２に相当する位置のビットのみ０で、他のビットは総て１であるような値を保持する。
このレジスタ値とＬ１０１をとおして伝えられるアドレスレジスタ１０２のアドレス値で、ＡＮＤ器１１５において論理積がとられる。その結果が信号線Ｌ１１０の値となるが、これがＧｌｏｂａｌ領域アクセス時のアドレスオフセットとなる。
信号線Ｌ１０６の値、すなわち、アクセス先論理プロセッサ番号は、さらにプロセッサ番号変換部１１６に伝えられ、プロセッサ番号変換部１１６中でプロセッサ番号変換表１１７を参照しながら、アクセス先物理プロセッサ番号に変換される。このアクセス先物理プロセッサ番号値は信号線Ｌ１０９に伝えられる。なお、プロセッサ番号変換表１１７は、図５に示すような、論理プロセッサ番号フィールド５０１および物理プロセッサ番号フィールド５０２からなるエントリで構成される。
この信号線Ｌ１０９の値、すなわち、アクセス先物理プロセッサ番号値は比較器１１９で物理プロセッサ番号レジスタ１１８の値と比較される。物理プロセッサ番号レジスタ１１８の値は、このメモリアクセスインタフェース２０３が存在する要素プロセッサ２０１の物理プロセッサ番号である。比較器１１９の結果は、信号線Ｌ１０８に伝えられる。
【００１９】
メモリアクセスインタフェース２０３では、一致信号Ｌ１０７が真でかつ、一致信号Ｌ１０８が偽であれば、この状態はアクセス先アドレスがＧｌｏｂａｌ領域でかつ、他要素プロセッサ２０１が所有する主記憶２０７へのアクセスである状態であるため、この状態を伝える信号線Ｌ１１１によって他プロセッサ記憶アクセス部１２０が起動される。逆に、これ以外の状態の場合、信号線Ｌ１１１によって自プロセッサ記憶アクセス部１２１が起動される。
他プロセッサ記憶アクセス部１２０は、信号線Ｌ１１１を介して起動されると、その時点で他プロセッサ記憶アクセス部１２０に入力されている信号線Ｌ１０９（アクセス先物理プロセッサ番号）、Ｌ１１０（アクセス先要素プロセッサ２０１上のメモリアドレス）、Ｌ１０３（コマンド）、Ｌ１０２（データ）上の情報を用いて、他の要素プロセッサ２０１上のメモリへのアクセスを開始すべく、これらの情報をバスインタフェース１１０、バス２０９を介してネットワークインタフェース２０８に伝える。その後、ネットワークインタフェース２０８が他の要素プロセッサ２０１上のメモリへのアクセスを行う。
【００２０】
自プロセッサ記憶アクセス部１２１は、信号線Ｌ１１１を介して起動されると、まず、その時点で自プロセッサ記憶アクセス部１２１に入力されている信号線Ｌ１１２の値（この値は、アドレスマスクレジスタＡ １０８の内容とオール０を示すレジスタ１１３の内容を２入力が一致する場合真値を出力する比較器１２６で比較した結果生成される信号の論理を反転させた信号とＬ１０７との論理積によって得られる）を検査し、その値が真値であれば、その時点で自プロセッサ記憶アクセス部１２１に入力されている信号線Ｌ１１０（メモリアドレス）、Ｌ１０３（コマンド）、Ｌ１０２（データ）上の情報をバスインタフェース１１０、バス２０９を介してメモリ制御ユニット２０６に伝える。その後、メモリ制御ユニット２０６は、主記憶２０７をアクセスする。
一方、自プロセッサ記憶アクセス部１２１起動時点で信号線Ｌ１１２の値が偽値であれば、次に、その時点で自プロセッサ記憶アクセス部１２１に入力されている信号線Ｌ１０１（メモリアドレス）の値を検査し、Ｌ１０１の値がＩ／Ｏ領域の範囲にあれば、Ｉ／Ｏアクセス部１２３を起動し、その時点で自プロセッサ記憶アクセス部１２１に入力されている信号線Ｌ１０１（メモリアドレス）、Ｌ１０３（コマンド）、Ｌ１０２（データ）上の情報をＩ／Ｏアクセス部１２３に伝える。
Ｉ／Ｏアクセス部１２３は、Ｉ／Ｏアクセスを開始すべく、自プロセッサ記憶アクセス部１２１から伝えられた情報をバスインタフェース１１０、バス２０９を介してＩ／Ｏインタフェース２０４に伝える。その後、Ｉ／Ｏインタフェース２０４がＩ／Ｏアクセスを行う。
自プロセッサ記憶アクセス部１２１起動時点で信号線Ｌ１１２の値が偽値であり、かつ、信号線Ｌ１０１（メモリアドレス）の値の検査の結果、その値がＬｏｃａｌのメモリ領域の範囲にあれば、信号線Ｌ１０１（メモリアドレス）の値に対して図７に示すようにベースアドレスレジスタ１２２の値の加算を施し、その結果値Ｌ７０１および、その時点で自プロセッサ記憶アクセス部１２１に入力されている信号線Ｌ１０３（コマンド）、Ｌ１０２（データ）上の情報をバスインタフェース１１０、バス２０９を介してメモリ制御ユニット２０６に伝える。その後、メモリ制御ユニット２０６は、主記憶２０７をアクセスする。
以上のアクセスの結果は、それぞれネットワークインタフェース２０８、メモリ制御ユニット２０６、Ｉ／Ｏインタフェース２０４からバス２０９およびバスインタフェース１１０を介して、データレジスタ１０５および完了信号レジスタ１０６に反映される。
【００２１】
次に、図３のアドレス形式によって実現されるアドレスマップについて図６を用いて説明する。
図６に示したアドレスマップ６０１は、図３のアドレス形式によって実現されるアドレスマップの一例である。図３のアドレス形式において、Ｇｌｏｂａｌ／ｌｏｃａｌ配分フィールド３０１として１ビットを用意し、論理プロセッサ番号フィールド３０２として３ビット用意した場合、図６のアドレスマップ６０１が実現できる。
Ｇｌｏｂａｌ／Ｌｏｃａｌ配分フィールド３０１として１ビットを設けたことで、アドレスマップ６０１は、Ｌｏｃａｌ領域６０２とＧｌｏｂａｌ領域６０３に２等分される。
３２ビットアドレスの場合、図６に示すように、アドレス（００００００００）ｘから（７ＦＦＦＦＦＦＦ）ｘまでがＧｌｏｂａｌ領域６０３となり、アドレス（８０００００００）ｘから（ＦＦＦＦＦＦＦＦ）ｘまでがＬｏｃａｌ領域６０２となる。このＬｏｃａｌ領域６０２の先頭アドレス（今の場合、（８０００００００）ｘになる）を、Ａｄｒ．Ｂと定義する。
【００２２】
さらに、論理プロセッサ番号フィールド３０２として３ビット設けたことで、Ｇｌｏｂａｌ領域６０３は８等分され、それぞれ分散共有メモリを実現する８台の論理要素プロセッサ（以降論理ＰＵと略称する）が所有するメモリへのアクセスを行うためのＧｌｏｂａｌメモリ領域６０６〜６１３として定義される。
例えば、３２ビットアドレスの場合、図６に示すように、アドレス（００００００００）ｘから（０ＦＦＦＦＦＦＦ）ｘまでが論理ＰＵ０に存在するＧｌｏｂａｌメモリ領域６０６、アドレス（１０００００００）ｘから（１ＦＦＦＦＦＦＦ）ｘまでが論理ＰＵ１に存在するＧｌｏｂａｌメモリ領域６０７といった具合に、論理ＰＵ７に存在するＧｌｏｂａｌメモリ領域６１３まで等間隔にアドレスが割り振られる。このようにＧｌｏｂａｌ領域は、分散共有メモリを実現する論理ＰＵごとに割り当てられるＧｌｏｂａｌメモリ領域６０６〜６１３に分割される。
一方、Ｌｏｃａｌ領域は、このアドレスを参照する要素プロセッサが所持し、その要素プロセッサからのみアクセス可能で他の要素プロセッサからはアクセスできないＬｏｃａｌなメモリを割り当てるＬｏｃａｌメモリ領域６０５とＩ／Ｏ領域６０４に分けられる。
すなわち、Ｉ／Ｏ領域６０４は、Ｌｏｃａｌ領域６０２に割り当てられる。Ｉ／Ｏ領域６０４がＬｏｃａｌ領域６０２のどこに割り当てられるかは、ハードウェアごとに定義される。
【００２３】
ところで、以上のようなアドレスマップ６０１のＬｏｃａｌメモリ領域６０５および各Ｇｌｏｂａｌメモリ領域６０６〜６１３に対して、実際に全領域にメモリが割り当てられる訳ではない。メモリの割当て量は、各要素プロセッサに実装される主記憶容量によって左右される。図６のアドレスマップ６０１では、アドレスマップ６０１の軸（太線）の左右に線を入れた部分に実際にメモリが割り当てられている。
ここで、先に述べた８台の要素プロセッサのうち物理的な要素プロセッサ番号が０の要素プロセッサ（物理要素プロセッサ０、以降物理ＰＵ０と略称する）が所持する主記憶６１４がどのようにアドレスマップ６０１に割り当てられているかを説明する。
ここでは、物理ＰＵ０でのアドレス参照を仮定する。物理ＰＵ０内のプロセッサ番号変換表１１７においては、論理ＰＵ番号０に物理ＰＵ番号０が対応づけられているとする。
物理ＰＵ０内の主記憶６１４は、Ｌｏｃａｌメモリ領域に割り当てる部分６１５と、論理ＰＵ０に存在するＧｌｏｂａｌメモリ領域に割り当てる部分６１６とに論理的に分割される。主記憶６１４固有のアドレスとしては、アドレスＡｄｒ．Ａを境界として、アドレス（０）ｘから（Ａｄｒ．Ａ−１）までを論理ＰＵ０に存在するＧｌｏｂａｌメモリ領域に割り当てる部分６１６とし、アドレスＡｄｒ．Ａから最大アドレス（Ａｄｒ．ｍａｘ）までをＬｏｃａｌメモリ領域に割り当てる部分６１５とする。
主記憶部分６１５は、Ｌｏｃａｌメモリ領域６０５の先頭アドレスから主記憶部分６１５の容量分のアドレスを占有して割り当てられる。また、主記憶部分６１６は、論理ＰＵ０に存在するＧｌｏｂａｌメモリ領域６０６の先頭アドレスから主記憶部分６１６の容量分のアドレスを占有して割り当てられる。
上述の８台の要素プロセッサのうち物理ＰＵ０以外の物理ＰＵでは、物理ＰＵ０内の主記憶部分６１６は、他のＧｌｏｂａｌメモリ領域６０６〜６１３に割り当てられている可能性がある。どのＧｌｏｂａｌメモリ領域６０６〜６１３に割り当てられているかは、各物理ＰＵ上でのプロセッサ番号変換表１１７によって物理ＰＵ０がどの論理ＰＵに対応づけられているかによる。
【００２４】
ところで、図６のような主記憶６１４とアドレスマップ６０１の対応付けを行えば、Ｇｌｏｂａｌ領域へのアクセスの際には、図１におけるＬ１１０のアドレスオフセットをそのまま主記憶アドレスとして用いれば良い。
また、Ｌｏｃａｌメモリ領域へのアクセスの際には、図１および図７で説明したＬ１０１のアドレスへの加算値を示すベースアドレスレジスタ１２２の値を、（Ａｄｒ．Ａ−Ａｄｒ．Ｂ）で与えれば良い。
なお、ベースアドレスレジスタ１２２の値、およびＡｄｒ．Ｂはソフトウェア的に設定可能（Ａｄｒ．Ｂは、アドレスマスクレジスタＡ １０８を設定することで決定する）であるため、Ａｄｒ．Ａもソフトウェア的に設定可能である。
【００２５】
メモリアクセスインタフェース２０３内には、ソフトウェアで値を設定可能な要素として、オフセット長表示レジスタ１０７、アドレスマスクレジスタＡ １０８、アドレスマスクレジスタＢ １０９、ベースアドレスレジスタ１２２、プロセッサ番号変換表１１７が存在する。
ベースアドレスレジスタ１２２の設定値については、直前の段落で述べたとおりである。ここでは、オフセット長表示レジスタ１０７、アドレスマスクレジスタＡ １０８、アドレスマスクレジスタＢ １０９の設定値について図８を用いて述べる。プロセッサ番号変換表１１７の設定値については、後に図９および図１０によって説明する。
【００２６】
３２ビットアドレスのもと、Ｇｌｏｂａｌ領域とＬｏｃａｌ領域の配分を、Ｇｌｏｂａｌ領域：Ｌｏｃａｌ領域＝１：３とし、分散共有メモリを実現する要素プロセッサ数を１６台とするには、図８に示すように、アドレス形式におけるＧｌｏｂａｌ／Ｌｏｃａｌ配分フィールド３０１を２ビット幅、論理プロセッサ番号フィールド３０２を４ビット幅とすればよい。この時、オフセットフィールド３０３は２６ビット幅となる。
このアドレス形式を実現するためには、オフセット長表示レジスタ１０７にオフセットフィールド３０３のビット幅である２６をセットすればよい。
また、アドレスマスクレジスタＡ １０８を、図８に示すように、アドレス形式におけるＧｌｏｂａｌ／Ｌｏｃａｌ配分フィールド３０１に相当する左端から２ビット分のビット位置の内容のみ１で、他のビット位置の内容は０であるような状態にセットすればよい。
また、アドレスマスクレジスタＢ １０９を、同じく図８に示すように、アドレス形式におけるＧｌｏｂａｌ／Ｌｏｃａｌ配分フィールド３０１および論理プロセッサ番号フィールド３０２に相当する左端から６ビット分のビット位置の内容のみ０で、他のビット位置の内容は１であるような状態にセットすればよい。
【００２７】
続いて、プロセッサ番号変換表１１７の設定例について述べる。図９の９１６は、先の本発明の概略説明のところで述べた並列計算機の分割運転における分割されたシステム、あるいは、ソフトウェア的な概念である要素プロセッサグループを示す。
以降の説明において、分割されたシステム、あるいは、要素プロセッサグループ内の閉じた世界だけで分散共有メモリを実現するとき、９１６をメモリ共有グループと呼ぶ。
なお、図９は、並列計算機を構成する物理ＰＵのみを抽出して、並列計算機を抽象的に表現している。本来の並列計算機は図９に示した各物理ＰＵを互いに結合する相互結合網などを持つが、ここでは説明の範囲外ということで省略した。
【００２８】
図９の並列計算機は、物理ＰＵ０ ９００から物理ＰＵ１５ ９１５までの１６台で構成される。 そして、メモリ共有グループとして動作可能な９１６は、このうち物理ＰＵ０ ９００、物理ＰＵ１ ９０１、物理ＰＵ４ ９０４、物理ＰＵ５ ９０５の４台で構成される。
９１６内では、ソフトウェア的な便宜上、９１６内の要素プロセッサを指定する手段として論理プロセッサ番号が採用される。ここでは、物理ＰＵ０ ９００から見て、物理ＰＵ０ ９００が論理ＰＵ０に対応し、物理ＰＵ１ ９０１が論理ＰＵ１に対応し、物理ＰＵ４ ９０４が論理ＰＵ２に対応し、物理ＰＵ５ ９０５が論理ＰＵ３に対応している。
９１６がメモリ共有グループとして動作する際には、この論理ＰＵ番号と物理ＰＵ番号の対応関係を示す図１０のような変換表をプロセッサ番号変換表１１７に設定する。図１０の変換表は、物理ＰＵ０ ９００内でのみ有効であり、物理ＰＵ１ ９０１、物理ＰＵ４ ９０４、物理ＰＵ５ ９０５内では、それぞれ個別に同様の変換表が生成される。
【００２９】
次に、オフセット長表示レジスタ１０７、アドレスマスクレジスタＡ １０８、アドレスマスクレジスタＢ １０９、プロセッサ番号変換表１１７の特別な設定例を示す。アドレスマップ６０１をすべてＬｏｃａｌ領域６０２として使いたい場合、その要素プロセッサは、オフセット長表示レジスタ１０７を３２、アドレスマスクレジスタＡ １０８の各ビットをオール０、アドレスマスクレジスタＢ １０９の各ビットをオール１とし、プロセッサ番号変換表１１７において論理ＰＵ番号０に対応する物理ＰＵ番号を自らの物理ＰＵ番号とする。
【００３０】
ところで、これまでに説明したメモリアクセスインタフェース２０３内の、ソフトウェアで値を設定可能な要素である、オフセット長表示レジスタ１０７、アドレスマスクレジスタＡ １０８、アドレスマスクレジスタＢ １０９、ベースアドレスレジスタ１２２、プロセッサ番号変換表１１７は、上記のようなメモリ共有グループが定義され、システムとして動作を開始する際に、メモリ共有グループを構成する全要素プロセッサで一斉に設定される必要がある。ただし、プロセッサ番号変換表１１７については、メモリ共有グループの動作開始後もプログラムの都合などによって設定変更可能である。
以上が本発明に係る実施例である。
【００３１】
【発明の効果】
本発明によれば、多数台のプロセッサを有する並列計算機においても、必要に応じたアドレス空間の配分を可能にすることができる。
また、全体として限られたアドレス空間を効率良く、無駄なく利用することができる。
【図面の簡単な説明】
【図１】実施例におけるメモリアクセスインタフェースの構成を示す図である。
【図２】実施例における並列計算機を構成する要素プロセッサの構成例を示す図である。
【図３】実施例におけるアドレス形式を示す図である。
【図４】従来の分散共有メモリを実現する並列計算機で採用されていたアドレス形式を示す図である。
【図５】実施例におけるメモリアクセスインタフェースが所持するプロセッサ番号変換表のエントリを示す図である。
【図６】実施例におけるアドレス形式が実現するアドレスマップおよびそのアドレスマップへの主記憶アドレスとＩ／Ｏアドレスの割付けを説明する図である。
【図７】実施例におけるメモリアクセスインタフェース内の自プロセッサ記憶アクセス部におけるアドレス計算を説明する図である。
【図８】実施例におけるアドレス形式の可変値の設定例と、その設定をメモリアクセス機構に反映させるためのメモリアクセスインタフェース内のアドレスマスクレジスタＡおよびアドレスマスクレジスタＢの設定を示す図である。
【図９】実施例におけるメモリ共有グループの説明をするための図である。
【図１０】実施例におけるメモリアクセスインタフェースが所持するプロセッサ番号変換表の設定例を示す図である。
【図１１】従来の分散共有メモリを実現する並列計算機で採用されていたアドレス形式を示す図である。
【符号の説明】
１２４ 内部バス
２０９ バス
６０１ アドレスマップ
６１４ 物理ＰＵ０内主記憶
６１５ 物理ＰＵ０内でＬｏｃａｌメモリ領域に割り当てられる物理ＰＵ０内主記憶の一部
６１６ Ｇｌｏｂａｌ領域に割り当てられる物理ＰＵ０内主記憶の一部
９１６ メモリ共有グループとして動作する可能性のある、並列計算機の分割運転における分割されたシステム、あるいは、ソフトウェア的に定義される要素プロセッサグループ
Claims (3)
- 各演算プロセッサが互いに他の演算プロセッサが有するメモリを参照できる分散共有メモリ方式の並列計算機システムにおける各演算プロセッサのメモリアクセス機構であって、
前記演算プロセッサは、命令プロセッサとメモリアクセスインタフェースを備え、
該命令プロセッサは、メモリアクセス要求命令を該メモリアクセスインタフェースに発行し、該メモリアクセス要求命令のアドレス部は可変長のグローバル／ローカル配分フィールドと可変長のプロセッサ番号フィールドと可変長のオフセットフィールドからなる固定長のアドレスであり、
前記メモリアクセスインタフェースは、前記固定長のアドレスにおける前記グローバル／ローカル配分フィールドの内容を判定する判定手段と、
前記固定長のアドレスにおける前記プロセッサ番号フィールドの内容を抽出する第１の抽出手段と、
前記固定長のアドレスにおける前記オフセットフィールドの内容を抽出する第２の抽出手段と、
前記判定手段による判定の結果がローカルのとき前記固定長のアドレスの全フィールドからなるローカル領域を示すアドレスにより自プロセッサのメモリに対するアクセスを開始し、前記判定手段による判定の結果がグローバルであり前記第１の抽出手段で抽出した前記プロセッサ番号フィールドの内容が自プロセッサを示すとき前記第２の抽出手段で抽出したオフセットフィールドのアドレスにより自プロセッサのメモリに対するアクセスを開始する手段と、
前記判定手段による判定の結果がグローバルであり前記第１の抽出手段で抽出した前記プロセッサ番号フィールドの内容が他プロセッサを示すとき前記第２の抽出手段で抽出したオフセットフィールドのアドレスにより他プロセッサのメモリに対するアクセスを開始する手段を備え、
前記グローバル／ローカル配分フィールドの内容を判定する判定手段は、該フィールドに相当する部分をマスクによって取り出すためのマスクレジスタと、該マスクレジスタの内容を前記命令プロセッサの指示により書き換える手段を備え、
前記第１の抽出手段は、該フィールドの内容を抽出するための前記オフセットフィールドのビット幅を示すレジスタと、該オフセットフィールドのビット幅を示すレジスタの内容を前記命令プロセッサの指示により書き換える手段を備え、
前記第２の抽出手段は、該オフセットフィールドに相当する部分をマスクによって取り出すためのマスクレジスタと、該マスクレジスタの内容を前記命令プロセッサの指示により書き換える手段を備える、ことを特徴とするメモリアクセス機構。 - 請求項１記載のメモリアクセス機構において、
前記プロセッサ番号フィールドの内容を論理的なプロセッサ番号とし、該プロセッサ番号フィールドの内容である論理的なプロセッサ番号を物理的なプロセッサ番号に変換する変換手段を備え、
該変換手段は、プロセッサ番号変換表と、該プロセッサ番号変換表をプロセッサの指示により書き換える手段を備え、
前記各アクセスを開始する手段は前記プロセッサ番号フィールドの内容として前記変換手段で得られた物理的なプロセッサ番号を用いることを特徴とするメモリアクセス機構。 - 請求項１記載のメモリアクセス機構において、
前記自プロセッサのメモリに対するアクセスを開始する手段は、ローカル領域の先頭アドレスを、前記ローカル領域が前記メモリ内に配置されたときの該メモリ内における該ローカルメモリ領域割当て部の先頭アドレスに変換するためのアドレス加算情報を保持するベースアドレスレジスタを備え、該ベースアドレスレジスタを用いてローカルアドレスの実メモリ上アドレスへの変換を実現し、前記ベースアドレスレジスタの内容をプロセッサの指示により書き換え可能に構成したことを特徴とするメモリアクセス機構。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02373894A JP3687990B2 (ja) | 1994-01-25 | 1994-01-25 | メモリアクセス機構 |
| US08/368,618 US5898883A (en) | 1994-01-25 | 1995-01-04 | Memory access mechanism for a parallel processing computer system with distributed shared memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02373894A JP3687990B2 (ja) | 1994-01-25 | 1994-01-25 | メモリアクセス機構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07210520A JPH07210520A (ja) | 1995-08-11 |
| JP3687990B2 true JP3687990B2 (ja) | 2005-08-24 |
Family
ID=12118657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02373894A Expired - Lifetime JP3687990B2 (ja) | 1994-01-25 | 1994-01-25 | メモリアクセス機構 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5898883A (ja) |
| JP (1) | JP3687990B2 (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10307751A (ja) * | 1997-05-09 | 1998-11-17 | Hitachi Ltd | 並列計算機におけるポインタ制御によるデータ転送装置 |
| US6154787A (en) * | 1998-01-21 | 2000-11-28 | Unisys Corporation | Grouping shared resources into one or more pools and automatically re-assigning shared resources from where they are not currently needed to where they are needed |
| US6128690A (en) * | 1998-03-24 | 2000-10-03 | Compaq Computer Corporation | System for remote memory allocation in a computer having a verification table contains information identifying remote computers which are authorized to allocate memory in said computer |
| US6339808B1 (en) * | 1999-01-04 | 2002-01-15 | Advanced Micro Devices, Inc. | Address space conversion to retain software compatibility in new architectures |
| JP4123621B2 (ja) * | 1999-02-16 | 2008-07-23 | 株式会社日立製作所 | 主記憶共有型マルチプロセッサシステム及びその共有領域設定方法 |
| US6408382B1 (en) | 1999-10-21 | 2002-06-18 | Bops, Inc. | Methods and apparatus for abbreviated instruction sets adaptable to configurable processor architecture |
| JP3800903B2 (ja) * | 2000-02-17 | 2006-07-26 | 株式会社日立製作所 | 記憶装置及びそのアクセス制御方法 |
| US6639591B2 (en) * | 2000-03-21 | 2003-10-28 | Sony Computer Entertainment Inc. | Entertainment apparatus, storage medium, and method of deciding weather |
| US7073071B1 (en) | 2000-03-31 | 2006-07-04 | Intel Corporation | Platform and method for generating and utilizing a protected audit log |
| US7013484B1 (en) | 2000-03-31 | 2006-03-14 | Intel Corporation | Managing a secure environment using a chipset in isolated execution mode |
| US6990579B1 (en) | 2000-03-31 | 2006-01-24 | Intel Corporation | Platform and method for remote attestation of a platform |
| US6996710B1 (en) | 2000-03-31 | 2006-02-07 | Intel Corporation | Platform and method for issuing and certifying a hardware-protected attestation key |
| US6957332B1 (en) * | 2000-03-31 | 2005-10-18 | Intel Corporation | Managing a secure platform using a hierarchical executive architecture in isolated execution mode |
| US7111176B1 (en) * | 2000-03-31 | 2006-09-19 | Intel Corporation | Generating isolated bus cycles for isolated execution |
| US7082615B1 (en) | 2000-03-31 | 2006-07-25 | Intel Corporation | Protecting software environment in isolated execution |
| DE10113577A1 (de) * | 2001-03-20 | 2003-01-09 | Sap Ag | Verfahren, Computerprogrammprodukt und Computersystem zur Unterstützung mehrerer Anwendungssysteme mittels eines einzelnen Datenbank-Systems |
| GB2417111B (en) * | 2002-04-22 | 2006-08-16 | Micron Technology Inc | Providing a register file memory with local addressing in a SIMD parallel processor |
| US20040019640A1 (en) * | 2002-07-25 | 2004-01-29 | Bartram Linda Ruth | System and method for distributing shared storage for collaboration across multiple devices |
| EP1611511A1 (en) * | 2003-03-25 | 2006-01-04 | Koninklijke Philips Electronics N.V. | Method of addressing data in a shared memory by means of an offset |
| US7039763B2 (en) * | 2003-04-11 | 2006-05-02 | Intel Corporation | Apparatus and method to share a cache memory |
| US7260539B2 (en) * | 2003-04-25 | 2007-08-21 | At&T Corp. | System for low-latency animation of talking heads |
| US20060080514A1 (en) * | 2004-10-08 | 2006-04-13 | International Business Machines Corporation | Managing shared memory |
| US7865570B2 (en) * | 2005-08-30 | 2011-01-04 | Illinois Institute Of Technology | Memory server |
| US7493468B2 (en) * | 2006-06-01 | 2009-02-17 | International Business Machines Corporation | Method for broadcasting instructions/data to a plurality of processors in a multiprocessor device via aliasing |
| JP2007323591A (ja) * | 2006-06-05 | 2007-12-13 | Nippon Telegr & Teleph Corp <Ntt> | データ転送制御装置、及びデータ転送制御プログラム |
| US20080098191A1 (en) * | 2006-10-20 | 2008-04-24 | International Business Machines Corporation | Determining code efficiency by monitoring memory reallocation |
| JP2008305201A (ja) * | 2007-06-07 | 2008-12-18 | Nippon Telegr & Teleph Corp <Ntt> | ノード間データ転送制御装置およびメモリ構成変更方法ならびにプログラム |
| JP2010165022A (ja) * | 2009-01-13 | 2010-07-29 | Ricoh Co Ltd | プロセッサ間通信装置、プロセッサ間通信方法、プログラムおよび記録媒体 |
| US8982140B2 (en) * | 2010-09-24 | 2015-03-17 | Nvidia Corporation | Hierarchical memory addressing |
| EP2662771A4 (en) * | 2011-01-07 | 2014-05-21 | Fujitsu Ltd | PLANNING PROCESS AND MULTI-CORE PROCESSOR SYSTEM |
| US9176669B2 (en) * | 2013-03-15 | 2015-11-03 | Silicon Graphics International Corp. | Address resource mapping in a shared memory computer system |
| CN106385418B (zh) * | 2016-09-21 | 2019-11-12 | 杭州迪普科技股份有限公司 | 一种传输私有数据的方法及装置 |
| WO2018063266A1 (en) * | 2016-09-30 | 2018-04-05 | Intel Corporation | Object coherence in distributed shared memory systems |
| US11163609B2 (en) * | 2019-04-02 | 2021-11-02 | Sap Se | High-performance memory allocator |
| CN116150058B (zh) * | 2023-04-17 | 2023-06-23 | 合肥芯荣微电子有限公司 | 一种基于axi总线的并发传输模块和方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059619B2 (ja) * | 1980-05-01 | 1985-12-26 | 日本電気株式会社 | 記憶装置分散形マルチプロセツサシステム |
| US4754394A (en) * | 1984-10-24 | 1988-06-28 | International Business Machines Corporation | Multiprocessing system having dynamically allocated local/global storage and including interleaving transformation circuit for transforming real addresses to corresponding absolute address of the storage |
| US5093913A (en) * | 1986-12-22 | 1992-03-03 | At&T Laboratories | Multiprocessor memory management system with the flexible features of a tightly-coupled system in a non-shared memory system |
| US5341483A (en) * | 1987-12-22 | 1994-08-23 | Kendall Square Research Corporation | Dynamic hierarchial associative memory |
| US5117350A (en) * | 1988-12-15 | 1992-05-26 | Flashpoint Computer Corporation | Memory address mechanism in a distributed memory architecture |
| IT1228728B (it) * | 1989-03-15 | 1991-07-03 | Bull Hn Information Syst | Sistema multiprocessore con replicazione di dati globali e due livelli di unita' di traduzione indirizzi. |
| US5265235A (en) * | 1990-11-30 | 1993-11-23 | Xerox Corporation | Consistency protocols for shared memory multiprocessors |
-
1994
- 1994-01-25 JP JP02373894A patent/JP3687990B2/ja not_active Expired - Lifetime
-
1995
- 1995-01-04 US US08/368,618 patent/US5898883A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5898883A (en) | 1999-04-27 |
| JPH07210520A (ja) | 1995-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3687990B2 (ja) | メモリアクセス機構 | |
| JP2625385B2 (ja) | マルチプロセッサシステム | |
| US6510496B1 (en) | Shared memory multiprocessor system and method with address translation between partitions and resetting of nodes included in other partitions | |
| CN100555257C (zh) | 处理页面复制期间的dma操作的存储控制器和方法 | |
| US5117350A (en) | Memory address mechanism in a distributed memory architecture | |
| US5940870A (en) | Address translation for shared-memory multiprocessor clustering | |
| EP0497600B1 (en) | Memory access method and apparatus | |
| JP2974526B2 (ja) | データ転送処理方法及びデータ転送処理装置 | |
| US5684974A (en) | Method and apparatus for controlling reconfiguration of storage-device memory areas | |
| JPH11232173A (ja) | ローカルメモリに組み込んでいるリモートキャッシュとｃｃ−ＮＵＭＡ（キャッシュ整合型の不均一メモリアクセス）アーキテクチュアを有するデータ処理システム | |
| JPS60160463A (ja) | プロセツサシステム | |
| JP2001051959A (ja) | 少なくとも１つのｎｕｍａ（ｎｏｎ−ｕｎｉｆｏｒｍｍｅｍｏｒｙａｃｃｅｓｓ）データ処理システムとして構成可能な相互接続された処理ノード | |
| EP0229932B1 (en) | High-capacity memory for multiprocessor systems | |
| JPH07281947A (ja) | 入出力アドレス用変換装置 | |
| JPH01298457A (ja) | コンピュータシステム | |
| JPS58201166A (ja) | マルチプロセツサ方式 | |
| JPH04288643A (ja) | マルチプロセッサシステムのメモリマッピング方式 | |
| JP4106964B2 (ja) | アドレス割当装置およびその方法 | |
| JPH08272754A (ja) | マルチプロセッサシステム | |
| JP2785738B2 (ja) | 分散メモリ型マルチプロセッサ情報処理システム | |
| JPH01226056A (ja) | アドレス変換回路 | |
| JPS6037933B2 (ja) | 電子計算機のメモリ・アクセス方式 | |
| JPS61288260A (ja) | マルチコンピユ−タシステム | |
| JPS6049349B2 (ja) | アドレス変換対制御方式 | |
| JPH0830567A (ja) | 並列計算機のプロセッサ間相互アクセス方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040318 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050607 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080617 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |