JP2007323591A - データ転送制御装置、及びデータ転送制御プログラム - Google Patents
データ転送制御装置、及びデータ転送制御プログラム Download PDFInfo
- Publication number
- JP2007323591A JP2007323591A JP2006156311A JP2006156311A JP2007323591A JP 2007323591 A JP2007323591 A JP 2007323591A JP 2006156311 A JP2006156311 A JP 2006156311A JP 2006156311 A JP2006156311 A JP 2006156311A JP 2007323591 A JP2007323591 A JP 2007323591A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- node
- address
- network
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Multi Processors (AREA)
Abstract
【解決手段】ノード1−Fにおいて、分散共有メモリ1−Cは、演算装置によって書き込みまたは読み出しが行われ、メモリ番地がネットワーク1−Iに接続された他のノード内のメモリ番地と仮想的或いは物理的に同一とされている。ノード番地対応手段1−Bは、メモリ番地が入力されると、分散共有メモリ1−Cの階層状の構成と、複数に区分されたネットワーク1−Iの構成との対応付けに基づいて、該メモリ番地を含む分散共有メモリ1−Cの領域と対応づけられたノード番地を出力する。
【選択図】図1
Description
図1〜3は、本発明のデータ転送制御装置の一実施形態であるノードを備えたシステムの構成例、図4は当該システムの構成を用いた場合の処理のフロー概略を示すものである。
次に、図2に示す分散共有メモリ1−Cの他の設定形態について図6及び図7を参照して説明する。分散共有メモリをある単位、例えばハードディスクのセクタ相当で区切った場合、セクタの最大数は共有メモリサイズ/(セクタの中の最大バッファ数×バッファサイズ)、となる。そこで、上述した図2において、使用セクタ数をn(図2の縦方向)、セクタ内の使用バッファ数をm(図2の横方向)とすると、搭載するメモリに余裕がある限りnは大きくできるがmはセクタ内の最大バッファ数までしか大きくできない。このように、nまたはmのどちらかは、メモリ空間を使い切る程度までは十分大きくとれるが、他方は制限が生じることになる。そこで、図6に示すように制限が生じにくい側(前述の例では、nは、メモリサイズに制限があるものの、mに比べて制限が生じにくい)について、複数番地を一つの番地に代表して扱い、他方の不足を避けるようにすることができる。
1−B ノード番地対応手段
1−C 分散共有メモリ
1−C−1, 1−C−n メモリ番地
1−D 転送制御手段
1−E 内部バス
1−F、1−J、1−K ノード
1−G データ
1−H ノード番地
1−I ネットワーク
Claims (5)
- 演算装置を具備し、複数に区分されたネットワークに接続されたノード内に設けられ、他ノードとの間のデータ転送を制御するデータ転送制御装置であって、
前記演算装置によって書き込みまたは読み出しが行われ、メモリ番地が前記ネットワークに接続された他のデータ転送制御装置内のメモリ番地と仮想的或いは物理的に同一である分散共有メモリと、
メモリ番地が入力されると、該メモリ番地を含む前記分散共有メモリの領域と対応づけられたノード番地を出力するノード番地対応手段と、
前記分散共有メモリに書き込まれるデータと、該データが書き込まれるメモリ番地とを取得し、前記データと前記メモリ番地を併せて、前記ノード番地に送信する送信手段と、
前記ネットワークから、データとメモリ番地を含む情報を受信し、該情報からメモリ番地とデータを抽出し、該メモリ番地の分散共有メモリに、該データを書き込む受信手段と
を備え、
前記分散共有メモリは、
階層状に構成され、前記複数に区分されたネットワークの構成と分散共有メモリの構成とが対応付けられる
ことを特徴とするデータ転送制御装置。 - 演算装置を具備し、複数に区分されたネットワークに接続されたノード内に設けられ、他ノードとの間のデータ転送を制御するデータ転送制御装置であって、
前記演算装置によって書き込みまたは読み出しが行われ、メモリ番地が前記ネットワークに接続された他のデータ転送制御装置内のメモリ番地と仮想的或いは物理的に同一である分散共有メモリと、
メモリ番地が入力されると、該メモリ番地を含む前記分散共有メモリの領域と対応づけられたノード番地を出力するノード番地対応手段と、
前記分散共有メモリに書き込まれるデータと、該データが書き込まれるメモリ番地とを取得し、前記データと前記メモリ番地を併せて、前記ノード番地に送信する送信手段と、
前記ネットワークから、データとメモリ番地を含む情報を受信し、該情報からメモリ番地とデータを抽出し、該メモリ番地の分散共有メモリに、該データを書き込む受信手段と
を備え、
前記分散共有メモリは、
ネットワークに接続されるノードが変更された際に、他のメモリ領域の配置を変更することなく、変更されたノードのノード番地に対応するメモリ番地を変更できる設定とし、または、前記ネットワークの区分に対応付けられるようにメモリの領域を割り当てて設定する
ことを特徴とするデータ転送制御装置。 - 前記ノード番地対応手段は、
メモリ番地が入力されると、予め定められる分散共有メモリ構成規則に基づいて、該メモリ番地を含む前記分散共有メモリの領域と対応づけられたノード番地を出力する
ことを特徴とする請求項1または2に記載のデータ転送制御装置。 - 前記ネットワークが複数のセグメントに区分され、前記セグメントが、複数のメモリ番地から構成されるメモリブロックに割り当てられている場合、
前記分散共有メモリ構成規則は、
前記ノードが変更された場合に、変更されたノードが含まれる前記ネットワーク上のセグメントに対応するメモリブロックにて、前記ネットワーク上でのノードを識別可能な識別情報と一致するメモリ番地を変更する規則
であることを特徴とする請求項1または2に記載のデータ転送制御装置。 - コンピュータを、
請求項1から4のいずれかに記載のデータ転送制御装置として機能させるためのデータ転送制御プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006156311A JP2007323591A (ja) | 2006-06-05 | 2006-06-05 | データ転送制御装置、及びデータ転送制御プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006156311A JP2007323591A (ja) | 2006-06-05 | 2006-06-05 | データ転送制御装置、及びデータ転送制御プログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007323591A true JP2007323591A (ja) | 2007-12-13 |
Family
ID=38856320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006156311A Pending JP2007323591A (ja) | 2006-06-05 | 2006-06-05 | データ転送制御装置、及びデータ転送制御プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007323591A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220149231A (ko) * | 2021-04-30 | 2022-11-08 | 계명대학교 산학협력단 | 데이터 분산 저장 방법 및 상기 방법을 수행하는 컴퓨팅 장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07210520A (ja) * | 1994-01-25 | 1995-08-11 | Hitachi Ltd | メモリアクセス機構 |
JPH0863442A (ja) * | 1994-08-26 | 1996-03-08 | Nippon Telegr & Teleph Corp <Ntt> | マルチプロセッサシステム |
JP2004221659A (ja) * | 2003-01-09 | 2004-08-05 | Seiko Epson Corp | ネットワークスイッチ |
-
2006
- 2006-06-05 JP JP2006156311A patent/JP2007323591A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07210520A (ja) * | 1994-01-25 | 1995-08-11 | Hitachi Ltd | メモリアクセス機構 |
JPH0863442A (ja) * | 1994-08-26 | 1996-03-08 | Nippon Telegr & Teleph Corp <Ntt> | マルチプロセッサシステム |
JP2004221659A (ja) * | 2003-01-09 | 2004-08-05 | Seiko Epson Corp | ネットワークスイッチ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220149231A (ko) * | 2021-04-30 | 2022-11-08 | 계명대학교 산학협력단 | 데이터 분산 저장 방법 및 상기 방법을 수행하는 컴퓨팅 장치 |
KR102645033B1 (ko) | 2021-04-30 | 2024-03-07 | 계명대학교 산학협력단 | 데이터 분산 저장 방법 및 상기 방법을 수행하는 컴퓨팅 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10397139B2 (en) | Storage device in which forwarding-function-equipped memory nodes are mutually connected and data processing method | |
JP5493926B2 (ja) | インタフェース制御方式、インタフェース制御方法、及びインタフェース制御用プログラム | |
KR102437780B1 (ko) | 솔리드 스테이트 드라이브 메모리 캐시 점유 예측 시스템 및 그 방법 | |
JP4410190B2 (ja) | PCI−Express通信システム | |
CN106998297B (zh) | 一种虚拟机迁移方法和装置 | |
US8848703B2 (en) | On-chip router and multi-core system using the same | |
JP5928087B2 (ja) | スイッチ、情報処理装置および通信制御方法 | |
JP2019075691A (ja) | ミラーパケット制御プログラム、ミラーパケット制御方法、およびミラーパケット制御装置 | |
JP6880402B2 (ja) | メモリアクセス制御装置及びその制御方法 | |
US10305825B2 (en) | Bus control device, relay device, and bus system | |
JP2004118855A (ja) | マルチプロセッサコンピュータシステムを保全する方法 | |
JP2017224895A (ja) | 通信制御プログラム、通信制御方法及び通信制御装置 | |
JPWO2012093495A1 (ja) | プロファイル処理プログラム、データ中継装置およびプロファイル制御方法 | |
CN101257457A (zh) | 网络处理器复制报文的方法和网络处理器 | |
JP2010218364A (ja) | 情報処理システム、通信制御装置および方法 | |
KR102191224B1 (ko) | 범용 병렬 정보 액세스를 위한 시스템 및 그것의 동작 방법 | |
JP4257151B2 (ja) | パケット制御システム、パケット制御装置、パケット中継装置およびパケット制御プログラム | |
JP4927104B2 (ja) | システム電源モード制御のためのパケット交換 | |
US10169279B2 (en) | Input/output control device, input/output control system, and input/output control method for conversion of logical address of instruction into local address of device specified in instruction | |
CN101178697B (zh) | 一种pcie设备通信方法及系统 | |
EP3761577A1 (en) | Message processing method and apparatus, and storage medium | |
JP2007323591A (ja) | データ転送制御装置、及びデータ転送制御プログラム | |
US20180026876A1 (en) | Method for Transferring Application Specific Packets | |
US10614026B2 (en) | Switch with data and control path systolic array | |
JP2008305201A (ja) | ノード間データ転送制御装置およびメモリ構成変更方法ならびにプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100506 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100914 |