JP2007323591A - データ転送制御装置、及びデータ転送制御プログラム - Google Patents

データ転送制御装置、及びデータ転送制御プログラム Download PDF

Info

Publication number
JP2007323591A
JP2007323591A JP2006156311A JP2006156311A JP2007323591A JP 2007323591 A JP2007323591 A JP 2007323591A JP 2006156311 A JP2006156311 A JP 2006156311A JP 2006156311 A JP2006156311 A JP 2006156311A JP 2007323591 A JP2007323591 A JP 2007323591A
Authority
JP
Japan
Prior art keywords
memory
node
address
network
data transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006156311A
Other languages
English (en)
Inventor
Akira Tanaka
晶 田中
Masayasu Yamaguchi
正泰 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2006156311A priority Critical patent/JP2007323591A/ja
Publication of JP2007323591A publication Critical patent/JP2007323591A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Multi Processors (AREA)

Abstract

【課題】ネットワークのノード関係とメモリ構造とを一致或いは近い構造にし、ノードの増減やネットワーク構造の変更などを分散共有メモリを用いた通信のデータ転送機能に対して容易に設定することができるデータ転送制御装置を提供する。
【解決手段】ノード1−Fにおいて、分散共有メモリ1−Cは、演算装置によって書き込みまたは読み出しが行われ、メモリ番地がネットワーク1−Iに接続された他のノード内のメモリ番地と仮想的或いは物理的に同一とされている。ノード番地対応手段1−Bは、メモリ番地が入力されると、分散共有メモリ1−Cの階層状の構成と、複数に区分されたネットワーク1−Iの構成との対応付けに基づいて、該メモリ番地を含む分散共有メモリ1−Cの領域と対応づけられたノード番地を出力する。
【選択図】図1

Description

本発明は、ノード内、或いはノード間でデータ転送を行う、分散共有メモリを用いるデータ転送制御に関する。
従来、分散共有メモリを用いたプロセッサ間(或いはノード間)データ転送制御装置において、ノード内のメモリ上に確保されるプロセッサ(或いはノード)番地が対応するメモリ番地は、一次の配列となっていた(例えば、特許文献1参照)。
一般的に、メモリ空間は十分大きいために割り当てるノード数が多くてもメモリ番地が不足することは考慮する必要は通常少ない。しかし、何らかの理由で特に利用できるメモリ領域が限定される場合や各プロセッサやノード類(以下、プロセッサやノード類を総称してノードと記載)対応の領域を非常に大きくとる必要がある場合を想定すると、メモリ番地が不足することも考慮する必要はある。
ところで、中継装置等を介する場合、中継装置で区分されるノードの集団間では、メモリ番地が重複する可能性があり、メモリ番地−ノード番地対応等でメモリ番地を確保する方式等を用いたときに、ノードに階層構造が生じる場合がある。また、あるネットワークの範囲では、複数のノードの階層の関係をあるノード等で保持しておくことで、通信処理が行いやすくさせることもできる。
特開平5−257796号公報
しかし、ノードの関係が階層構造であっても、メモリが一次の配列であるため、一旦ノードの構成とメモリの構成を生成した後に、ノードの増減などといったノードの関係が変更されると、メモリ番地とノード番地の対応がつけにくく、複雑な処理が生じてしまうという問題があった。
具体的に、この問題について以下に説明する。分散共有メモリを用いたノード間データ転送制御装置は、通常、LAN(local Area Network)、ATM(Asynchronous Transfer Mode)、TCP/IP(Transmission Control Protocol/ Internet Protocol)等の既存の伝送方式を利用して、これら伝送方式のネットワーク内のノード識別子を分散共有メモリ番地に対応付けることで、データ転送を行うものである。
分散共有メモリの番地構成は、通常、メモリの構造がメモリ番地に基づいた一次配列であることから、伝送ネットワークのノード識別子の構成と一致しない場合もある。例えば、ネットワークが階層化したり、ノードの増減やノードの関係が変わったり、ネットワークが区分され、区分されたネットワーク間で同一のメモリ番地が異なるノード識別子と対応付けられるような状態で、メモリ番地とノード番地を対応づけようとすると、複雑な処理が必要になり得る。
本発明は、上記問題を解決すべくなされたもので、メモリの構造を、仮想的或いは実メモリの構成にて、複数次の配列で構成することで、特にネットワークが区分されているような状態にて、従来は伝送ネットワークのノード識別子の構成とメモリ構造が一致しにくかった場合であっても、ネットワークのノード関係とメモリ構造とを一致或いは近い構造にし、ノードの増減やネットワーク構造の変更などを、分散共有メモリを用いた通信のデータ転送機能に対して容易に設定することができるデータ転送制御装置、及びデータ転送制御プログラムを提供することにある。
上記問題を解決するために、本発明は、演算装置を具備し、複数に区分されたネットワークに接続されたノード内に設けられ、他ノードとの間のデータ転送を制御するデータ転送制御装置であって、前記演算装置によって書き込みまたは読み出しが行われ、メモリ番地が前記ネットワークに接続された他のデータ転送制御装置内のメモリ番地と仮想的或いは物理的に同一である分散共有メモリと、メモリ番地が入力されると、該メモリ番地を含む前記分散共有メモリの領域と対応づけられたノード番地を出力するノード番地対応手段と、前記分散共有メモリに書き込まれるデータと、該データが書き込まれるメモリ番地とを取得し、前記データと前記メモリ番地を併せて、前記ノード番地に送信する送信手段と、前記ネットワークから、データとメモリ番地を含む情報を受信し、該情報からメモリ番地とデータを抽出し、該メモリ番地の分散共有メモリに、該データを書き込む受信手段とを備え、前記分散共有メモリは、階層状に構成され、前記複数に区分されたネットワークの構成と分散共有メモリの構成とが対応付けられることを特徴とするデータ転送制御装置である。
また、本発明は、演算装置を具備し、複数に区分されたネットワークに接続されたノード内に設けられ、他ノードとの間のデータ転送を制御するデータ転送制御装置であって、前記演算装置によって書き込みまたは読み出しが行われ、メモリ番地が前記ネットワークに接続された他のデータ転送制御装置内のメモリ番地と仮想的或いは物理的に同一である分散共有メモリと、メモリ番地が入力されると、該メモリ番地を含む前記分散共有メモリの領域と対応づけられたノード番地を出力するノード番地対応手段と、前記分散共有メモリに書き込まれるデータと、該データが書き込まれるメモリ番地とを取得し、前記データと前記メモリ番地を併せて、前記ノード番地に送信する送信手段と、前記ネットワークから、データとメモリ番地を含む情報を受信し、該情報からメモリ番地とデータを抽出し、該メモリ番地の分散共有メモリに、該データを書き込む受信手段とを備え、前記分散共有メモリは、ネットワークに接続されるノードが変更された際に、他のメモリ領域の配置を変更することなく、変更されたノードのノード番地に対応するメモリ番地を変更できる設定とし、または、前記ネットワークの区分に対応付けられるようにメモリの領域を割り当てて設定することを特徴とするデータ転送制御装置である。
本発明は、上記に記載の発明において、前記ノード番地対応手段は、メモリ番地が入力されると、予め定められる分散共有メモリ構成規則に基づいて、該メモリ番地を含む前記分散共有メモリの領域と対応づけられたノード番地を出力することを特徴とする。
本発明は、上記に記載の発明において、前記ネットワークが複数のセグメントに区分され、前記セグメントが、複数のメモリ番地から構成されるメモリブロックに割り当てられている場合、前記分散共有メモリ構成規則は、前記ノードが変更された場合に、変更されたノードが含まれる前記ネットワーク上のセグメントに対応するメモリブロックにて、前記ネットワーク上でのノードを識別可能な識別情報と一致するメモリ番地を変更する規則であることを特徴とする。
本発明は、コンピュータを、上記のいずれかに記載のデータ転送制御装置として機能させるためのデータ転送制御プログラムである。
この発明によれば、ネットワークで接続されたノード集団の任意のノードがノード集団を区分するルータ(中継装置、中継ノード)を介して接続され、ネットワークが区分されている場合などにおいて、ノードのノード番地とメモリ番地が対応つけにくい状況やノード同士の関係が変更されても、ノード同士の関係とメモリ上のノード対応領域とを容易に対応づけることができる。また、ノード番地の変更が発生しても、アプリケーションやOS類に設定或いは通知することなく、分散共有メモリ構成規則さえアプリケーションやOS類が参照できる状況でありさえすれば、分散共有メモリの指定領域にデータを書き込むだけで、変更後の所定のノード宛にデータを送信することができる。
以下、本発明の実施形態を図面を参照して説明する。
図1〜3は、本発明のデータ転送制御装置の一実施形態であるノードを備えたシステムの構成例、図4は当該システムの構成を用いた場合の処理のフロー概略を示すものである。
本システムはノード番地(1−H、1−G)に対して少なくとも1つ以上の共有メモリ番地(1−C−1〜1−C−n)が対応付けられており、メモリ番地を指定することで対応するノード(1−F、1−J、1−K)ヘデータが送られる構造を有している。
ところで、市販されているメモリであっても番地は十分多いので、通常はノードに対応付けるメモリ領域が不足することはないが、何らかの理由でメモリ番地の数が不十分である場合は仮想メモリ番地を用いて、対応付けるメモリ番地の数を増やすことができる。
しかし、仮想メモリ番地を用いてもメモリ番地の数が不足するときには前述したように中継ノードによりメモリ番地を増やす構成を用いる場合があり、また、異なるネットワーク単位に属するノードとの接続に前述した分散共有メモリ機構を用いることができない場合、例えば、ネットワーク同士を接続する中継ノードが本システムを実装できず、汎用のルーティング機能のみを有する場合がある。このような場合、中継ノードを介した前提で、前者では、メモリ番地が同じであってもノード番地が異なるノードへとの通信ができない場合が生じる。また、後者では、中継ノードがデータを受信してもメモリ番地により送信相手を指定できない場合が生じる。
その場合、中継ノードを介してネットワークを区分、即ち、中継ノードを挟んで異なるネットワークに区分し、異なる区分に属するノードはメモリ番地とノード番地の対応が重複できるようにして、メモリ領域を拡大する。中継ノードは、受信データを送信するネットワーク単位を指定し、相手ノード(または更なる中継ノード)にデータを送信することになる。なお、以降中継ノードは特に断らない限りルータと記載する。
このようにルータを用いて区分する場合なども含め、ノード間の構成に階層関係が存在する場合など、メモリの配列をノードの配列に割り当てにくい場合、メモリの構造をノードの関係の構造に一致或いは近づけて構成することになる。
ここで、図1の1−F、1−J、1−Kはノードであり、1−Iは、これらを接続するネットワークである。また、ノード1−F、1−J、1−Kは、同じ内部構成を有している。以下、ノード1−Fを代表として内部の構成について説明する。
ノード1−Fにおいて、アプリケーションプログラムやOS類(以下、これらを総称してアプリケーションと記載)1−Aがローカルメモリ上に確保された分散共有メモリ1−Cにデータ1−Gを書き込む。ここで、書込まれた番地が1−C−1であるとすると、ノード番地対応手段1−Bが、内部バス1−E上を流れるデータ1−Gのメモリ番地部を参照し、メモリ番地1−C−1を読み出す。ノード番地対応手段1−Bは、読み出したメモリ番地1−C−1をノード番地(ここでは、1−Hが対応付けられているとする)に変換し、変換したノード番地1−Hを、転送制御手段1−Dに通知する。
転送制御手段1−Dは、ノード番地1−Hに対応するノードに向けてデータ1−Gをネットワーク1−Iに送出する。受信したノード(1−J、あるいは1−K)においては、データ1−Gのメモリ番地を参照して受信ノードのローカルメモリ上に確保された分散共有メモリ上の該番地にデータ1−Gを書き込む。上述した手順を行うことで、送信ノードと受信ノードはそれぞれ自ノード内の分散共有メモリの同一番地に同じデータを有することになり、これを利用して送受信が行われる。
次に、図2から図3を参照して、本実施形態に係る分散共有メモリの構成例について説明する。まず、各図の概略について説明する。図2(A)は、あるノード宛のデータが書き込まれる分散共有メモリ上の領域を示した図である。図2(B)は、あるネットワーク区分に対応する分散共有メモリ上の領域を示した図である。図2(C)は、個々のネットワーク区分に対応する分散共有メモリ上の領域(C−1,‥,C−l)の集合を示した図である。図3(A)は、ネットワーク区分1−a,‥,m−a/‥/n−n,‥,m−n/の集合を示した図である。図3(B)は、図3(A)等の個々のネットワーク区分の集合の集合を示した図である。
まず、図3(A)に示すように、ネットワーク区分が複数(l−a,2−a,…,m−a,…;1−b,‥,m−b;…)ある場合、ネットワーク区分の集まりがこの一つだけであれば、図2(A)に示すようなノード1−a(便宜上、ノード番地或いはノード識別子をノード名で兼ねた表記としている)宛の共有メモリ領域を、分散共有メモリの構成を図2(B)のようにメモリ番地上位が1、メモリ番地下位がa、のように設定し、ノード番地対応手段1−Bにその対応関係を登録しておく。但し、メモリ番地はマスクを設定することができ、各メモリ領域は複数のバッファから構成されるので、同一のノード宛に複数のデータを送ることもできる。
ネットワーク1−I上でノードが増減、例えば図3(A)でノード1−aのネットワーク区分にノードo−aが追加されても、図2(B)のメモリ上のmに続く位置に分散共有メモリのノードo−aに対応する領域を割り当てればよい。
また、図3(B)のように複数のネットワーク区分が複数存在する場合も上記と同じ設定を繰り返すことになる。すなわち、図3(B)に示すように、ネットワーク区分として、C−1a,…C−laが存在する場合は、図2(C)の分散共有メモリ上の領域C−1,…,C−lとして設定する。ここで、領域C−1,…,C−lのそれぞれは、図3(A)に対応した図2(B)の構成を有している。
従って、本実施形態のシステムでは、新たなノードが加わったり、ノードが減少したり、新たなネットワーク区分が生成されたり削除されるなどのノード関係の変更が行われても以下の処理を行うことで、所定のノード宛にデータを送信することができる。すなわち、図4に示すように、ノード関係の変更が生じた場合(ステップSa1)、アプリケーション1−Aをノード関係変更後の通信停止状態に遷移させておき(ステップSa2)、分散共有メモリ構成規則に従ってメモリ位置を決定し(ステップSa3)、その後、通信可能状態へ遷移させる(ステップSa4)という処理を行うことになる。
一方、図5は従来方式の処理を示したフローチャートであり、ノード関係の変更が発生すると(ステップSb1)、送信データを生成し宛先を指定するアプリケーションをノード関係変更後の通信停止状態に遷移させる(ステップSa2)。そして、ノード識別子に変更情報が入力されると(ステップSb3)、アプリケーションに変更箇所を通知し(ステップSb4)、更新されたメモリ番地を設定した後に(ステップSb5)、通信可能状態へ遷移させる(ステップSa4)といった処理を必要としていた。
図4と図5の処理を比較すると、図5では、ノード関係(ネットワーク構造)が変更されたために変更/追加/削除になる個々のノードの変更/追加/削除後のノード番号を登録設定などの操作をしなければならないが、本実施形態に係る図4では、メモリ構造の構成規則を参照できる状態にありさえすれば、ノード関係の変更に対応して変更されたメモリ構造の指定領域にデータを書き込むだけで、変更後の所定のノード宛にデータを送信することができる。
ここで、上記の分散共有メモリ構成規則とは、メモリ構造とネットワーク構造の対応を意味しており、構成規則の決め方によっては、セグメントとメモリブロックを対応させたり、ノード番地(IPアドレス等)とメモリ番地の一部同士を一致させたり、また、単純な演算で対応付けることにより実現できるものである。例えば、セグメント毎にメモリのブロックを区分し、セグメントIPアドレスの非マスク部分とメモリ番地を一致させる構成規則の場合、セグメントとメモリブロックの対応付けの情報は変更があるとノード番地対応手段1−Bに登録する必要がある。しかし、新たなノードが加わった場合は、「ノードの追加→追加されたノードが含まれるセグメントに対応するメモリブロックのIPアドレス(非マスク部分)と一致するメモリ番地を割り当てる」という構成規則を設けておくことで、当該構成規則に従った処理、すなわち、追加されたノードのIPアドレス(非マスク部分)は既知であるため、当該IPアドレス(非マスク部分)から、割り当てるべきメモリ番地が一意に特定することが可能となる。そして、割り当てられたメモリ番地の対応は登録することなく、アプリケーション1−Aが当該分散共有メモリ構成規則さえ参照できる状態であれば目的ノードが対応するメモリ番地を指定してデータを書き込み送信することができる。
なお、前述した参照できる状態とは、分散共有メモリ構成規則が、ソフトウェアとして或いはメモリ上に保持されたテーブルや、プログラム或いは組み込みロジックなどとして配置され、アプリケーション1−Aが、データを送信する処理の中或いは処理の前に分散共有メモリ構成規則を直接リードすることができる状態のことをいい、アプリケーション1−Aが、目的ノード名やプロセス名を指定することによりメモリ番地を取得することになる。
(分散共有メモリの他の設定形態)
次に、図2に示す分散共有メモリ1−Cの他の設定形態について図6及び図7を参照して説明する。分散共有メモリをある単位、例えばハードディスクのセクタ相当で区切った場合、セクタの最大数は共有メモリサイズ/(セクタの中の最大バッファ数×バッファサイズ)、となる。そこで、上述した図2において、使用セクタ数をn(図2の縦方向)、セクタ内の使用バッファ数をm(図2の横方向)とすると、搭載するメモリに余裕がある限りnは大きくできるがmはセクタ内の最大バッファ数までしか大きくできない。このように、nまたはmのどちらかは、メモリ空間を使い切る程度までは十分大きくとれるが、他方は制限が生じることになる。そこで、図6に示すように制限が生じにくい側(前述の例では、nは、メモリサイズに制限があるものの、mに比べて制限が生じにくい)について、複数番地を一つの番地に代表して扱い、他方の不足を避けるようにすることができる。
また、図7のように不足番号に相当する部分を途中で不連続(図7ではcとdの間やwとxの間が不連続になっている)になっても仮想番地を用いて別のメモリ領域を割り当てておき、ネットワーク内のノード関係とメモリ番地の関係を同じ配列で識別可能とする。例えば、図7では、ノード1−a、1−b、1−c、2−a、…、n−cまでがネットワークの同じ区分に属しており、それらのメモリが、1まとまりの領域として割り当てられていることを示している。このように、ネットワーク区分の構造にあわせてメモリ構造をブロック化しておくこともできる。
図6及び図7のように構成することで、メモリの使用領域拡大の頻度或いは速度が増加した際でも、迅速に領域の割り当てを行うことが可能となる。
なお、上記においてノードと記述した装置は、コンピュータ、サーバ、ルータ、センサ(ノード)、駆動装置、制御装置などで通信機能を有する装置であれば制限はない。
また、メモリ配置は、物理的でなくてもよく、仮想メモリを用いて本発明を実施しても構わない。本発明によるメモリ構成は、ネットワーク接続前に通信機能を初期化する段階で予め行ってもよく、すでに通信を行っている状況でメモリを再構成しても構わない。ノードの関係は、便宜上一列のように表記しているが、リング状やスター上など、実際の物理的な接続状態はどのような形態であっても構わない。
また、本発明のデータ転送制御装置は、上述したノード1−Fにおける、ノード番地対応手段1−B、分散共有メモリ1−C、転送制御手段1−Dによって構成される装置であり、アプリケーション1−Aからアクセスされることにより処理を行うものである。
本発明のデータ転送制御装置は、コンピュータとプログラムによっても実現でき、プログラムをコンピュータ読み取り可能な記録媒体に記録させて、コンピュータに記録媒体から読み取らせて、実行させることもできる。また、プログラムをネットワークを通じて提供する、すなわちコンピュータに配信し、この配信を受けたコンピュータに当該プログラムを実行させるようにすることもできる。
本発明の実施形態に係るシステム構成例を示す図である。 同実施形態に係る分散共有メモリの構成例を示す図である。 同実施形態に係るネットワーク区分の例を示す図である。 同実施形態に係るシステム構成の動作を示したフローチャートである。 同実施形態と比較するための従来方式を示したフローチャートである。 同実施形態に係る分散共有メモリの他の設定例(その1)を示した図である。 本発明の一実施例に係る分散共有メモリの他の設定例(その2)を示した図である。
符号の説明
1−A アプリケーション
1−B ノード番地対応手段
1−C 分散共有メモリ
1−C−1, 1−C−n メモリ番地
1−D 転送制御手段
1−E 内部バス
1−F、1−J、1−K ノード
1−G データ
1−H ノード番地
1−I ネットワーク

Claims (5)

  1. 演算装置を具備し、複数に区分されたネットワークに接続されたノード内に設けられ、他ノードとの間のデータ転送を制御するデータ転送制御装置であって、
    前記演算装置によって書き込みまたは読み出しが行われ、メモリ番地が前記ネットワークに接続された他のデータ転送制御装置内のメモリ番地と仮想的或いは物理的に同一である分散共有メモリと、
    メモリ番地が入力されると、該メモリ番地を含む前記分散共有メモリの領域と対応づけられたノード番地を出力するノード番地対応手段と、
    前記分散共有メモリに書き込まれるデータと、該データが書き込まれるメモリ番地とを取得し、前記データと前記メモリ番地を併せて、前記ノード番地に送信する送信手段と、
    前記ネットワークから、データとメモリ番地を含む情報を受信し、該情報からメモリ番地とデータを抽出し、該メモリ番地の分散共有メモリに、該データを書き込む受信手段と
    を備え、
    前記分散共有メモリは、
    階層状に構成され、前記複数に区分されたネットワークの構成と分散共有メモリの構成とが対応付けられる
    ことを特徴とするデータ転送制御装置。
  2. 演算装置を具備し、複数に区分されたネットワークに接続されたノード内に設けられ、他ノードとの間のデータ転送を制御するデータ転送制御装置であって、
    前記演算装置によって書き込みまたは読み出しが行われ、メモリ番地が前記ネットワークに接続された他のデータ転送制御装置内のメモリ番地と仮想的或いは物理的に同一である分散共有メモリと、
    メモリ番地が入力されると、該メモリ番地を含む前記分散共有メモリの領域と対応づけられたノード番地を出力するノード番地対応手段と、
    前記分散共有メモリに書き込まれるデータと、該データが書き込まれるメモリ番地とを取得し、前記データと前記メモリ番地を併せて、前記ノード番地に送信する送信手段と、
    前記ネットワークから、データとメモリ番地を含む情報を受信し、該情報からメモリ番地とデータを抽出し、該メモリ番地の分散共有メモリに、該データを書き込む受信手段と
    を備え、
    前記分散共有メモリは、
    ネットワークに接続されるノードが変更された際に、他のメモリ領域の配置を変更することなく、変更されたノードのノード番地に対応するメモリ番地を変更できる設定とし、または、前記ネットワークの区分に対応付けられるようにメモリの領域を割り当てて設定する
    ことを特徴とするデータ転送制御装置。
  3. 前記ノード番地対応手段は、
    メモリ番地が入力されると、予め定められる分散共有メモリ構成規則に基づいて、該メモリ番地を含む前記分散共有メモリの領域と対応づけられたノード番地を出力する
    ことを特徴とする請求項1または2に記載のデータ転送制御装置。
  4. 前記ネットワークが複数のセグメントに区分され、前記セグメントが、複数のメモリ番地から構成されるメモリブロックに割り当てられている場合、
    前記分散共有メモリ構成規則は、
    前記ノードが変更された場合に、変更されたノードが含まれる前記ネットワーク上のセグメントに対応するメモリブロックにて、前記ネットワーク上でのノードを識別可能な識別情報と一致するメモリ番地を変更する規則
    であることを特徴とする請求項1または2に記載のデータ転送制御装置。
  5. コンピュータを、
    請求項1から4のいずれかに記載のデータ転送制御装置として機能させるためのデータ転送制御プログラム。

JP2006156311A 2006-06-05 2006-06-05 データ転送制御装置、及びデータ転送制御プログラム Pending JP2007323591A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006156311A JP2007323591A (ja) 2006-06-05 2006-06-05 データ転送制御装置、及びデータ転送制御プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006156311A JP2007323591A (ja) 2006-06-05 2006-06-05 データ転送制御装置、及びデータ転送制御プログラム

Publications (1)

Publication Number Publication Date
JP2007323591A true JP2007323591A (ja) 2007-12-13

Family

ID=38856320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006156311A Pending JP2007323591A (ja) 2006-06-05 2006-06-05 データ転送制御装置、及びデータ転送制御プログラム

Country Status (1)

Country Link
JP (1) JP2007323591A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220149231A (ko) * 2021-04-30 2022-11-08 계명대학교 산학협력단 데이터 분산 저장 방법 및 상기 방법을 수행하는 컴퓨팅 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07210520A (ja) * 1994-01-25 1995-08-11 Hitachi Ltd メモリアクセス機構
JPH0863442A (ja) * 1994-08-26 1996-03-08 Nippon Telegr & Teleph Corp <Ntt> マルチプロセッサシステム
JP2004221659A (ja) * 2003-01-09 2004-08-05 Seiko Epson Corp ネットワークスイッチ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07210520A (ja) * 1994-01-25 1995-08-11 Hitachi Ltd メモリアクセス機構
JPH0863442A (ja) * 1994-08-26 1996-03-08 Nippon Telegr & Teleph Corp <Ntt> マルチプロセッサシステム
JP2004221659A (ja) * 2003-01-09 2004-08-05 Seiko Epson Corp ネットワークスイッチ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220149231A (ko) * 2021-04-30 2022-11-08 계명대학교 산학협력단 데이터 분산 저장 방법 및 상기 방법을 수행하는 컴퓨팅 장치
KR102645033B1 (ko) 2021-04-30 2024-03-07 계명대학교 산학협력단 데이터 분산 저장 방법 및 상기 방법을 수행하는 컴퓨팅 장치

Similar Documents

Publication Publication Date Title
US10397139B2 (en) Storage device in which forwarding-function-equipped memory nodes are mutually connected and data processing method
JP5493926B2 (ja) インタフェース制御方式、インタフェース制御方法、及びインタフェース制御用プログラム
KR102437780B1 (ko) 솔리드 스테이트 드라이브 메모리 캐시 점유 예측 시스템 및 그 방법
JP4410190B2 (ja) PCI−Express通信システム
CN106998297B (zh) 一种虚拟机迁移方法和装置
US8848703B2 (en) On-chip router and multi-core system using the same
JP5928087B2 (ja) スイッチ、情報処理装置および通信制御方法
JP2019075691A (ja) ミラーパケット制御プログラム、ミラーパケット制御方法、およびミラーパケット制御装置
JP6880402B2 (ja) メモリアクセス制御装置及びその制御方法
US10305825B2 (en) Bus control device, relay device, and bus system
JP2004118855A (ja) マルチプロセッサコンピュータシステムを保全する方法
JP2017224895A (ja) 通信制御プログラム、通信制御方法及び通信制御装置
JPWO2012093495A1 (ja) プロファイル処理プログラム、データ中継装置およびプロファイル制御方法
CN101257457A (zh) 网络处理器复制报文的方法和网络处理器
JP2010218364A (ja) 情報処理システム、通信制御装置および方法
KR102191224B1 (ko) 범용 병렬 정보 액세스를 위한 시스템 및 그것의 동작 방법
JP4257151B2 (ja) パケット制御システム、パケット制御装置、パケット中継装置およびパケット制御プログラム
JP4927104B2 (ja) システム電源モード制御のためのパケット交換
US10169279B2 (en) Input/output control device, input/output control system, and input/output control method for conversion of logical address of instruction into local address of device specified in instruction
CN101178697B (zh) 一种pcie设备通信方法及系统
EP3761577A1 (en) Message processing method and apparatus, and storage medium
JP2007323591A (ja) データ転送制御装置、及びデータ転送制御プログラム
US20180026876A1 (en) Method for Transferring Application Specific Packets
US10614026B2 (en) Switch with data and control path systolic array
JP2008305201A (ja) ノード間データ転送制御装置およびメモリ構成変更方法ならびにプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100506

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100914