JP4927104B2 - システム電源モード制御のためのパケット交換 - Google Patents

システム電源モード制御のためのパケット交換 Download PDF

Info

Publication number
JP4927104B2
JP4927104B2 JP2009000311A JP2009000311A JP4927104B2 JP 4927104 B2 JP4927104 B2 JP 4927104B2 JP 2009000311 A JP2009000311 A JP 2009000311A JP 2009000311 A JP2009000311 A JP 2009000311A JP 4927104 B2 JP4927104 B2 JP 4927104B2
Authority
JP
Japan
Prior art keywords
packet
computing system
based network
change
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009000311A
Other languages
English (en)
Other versions
JP2009080853A (ja
Inventor
アール ウィルコックス ジェフリー
カウシク シヴナンダン
エイチ ガンザー スティーヴン
ヴィ ボダス デヴァダッタ
ラマクリシュナン シヴァ
ジェイ リント バーナード
イー ハッキング ランス
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2009080853A publication Critical patent/JP2009080853A/ja
Application granted granted Critical
Publication of JP4927104B2 publication Critical patent/JP4927104B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/02Details
    • H04L12/12Arrangements for remote connection or disconnection of substations or of equipment thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/50Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Description

本発明は、一般に、計算システムに関し、より詳細には、システム出力モード制御のためのパケット交換に関する。
計算システムは、その内部における特定のリソースを共有する複数の構成要素を有する。例えば、図1を参照するに、4つのプロセッサ101〜101を有するマルチプロセッサ計算システムが示されている。各プロセッサは、同一のクロックソース102によりクロック同期されている。この場合、プロセッサ101〜101は、「計算システムの構成要素」であり、クロックソース102は共有リソースである。
電力管理は、計算システムの構成上重要性を高めつつある。電力管理は、計算システムの電力消費をその利用に基づき調整するための計算システムの機能要素である。例えば、大規模集積半導体チップ(相補型MOSFETあるいは「CMOS」として知られる技術)の実現に利用されてきた従来技術では、クロックスピードと共にチップの電力消費が増大するため、従来のプロセッサは、処理要求に基づきそのクロックスピードを調整するよう設計されてきた。すなわち、プロセッサに与えられた処理要求が減少すると、プロセッサはそれのクロックの周波数を低くし、逆に処理要求が増大すると、クロックの周波数を高くする。
クロックソース102のようなリソースが共有されるとき、電力消費を制御する共有リソースの動作状態の変更は、存在する依存性のため複雑なものとなる。すなわち、一例として図1の回路を利用して、プロセッサ101が処理要求の減少によりクロックソース102の周波数を低くしたい場合、ある形式の調査がプロセッサ間で通信され、集中あるいは分散何れの形態においても、クロックソース102の変更がその他のプロセッサのパフォーマンスに悪影響を与えないことを保証するようクロックソース102の周波数が制御される。
さらに、電力制御のための構成は、同一の物理的プラットフォーム(例えば、同一のPCボード及び/またはシャーシなど)上に集積された少数の構成要素(例えば、単一のプロセッサ、チップセットなど)のみに関係を限定するため、孤立した機能とされてきた。従って、従来より電力制御のための構成は、単純な回路(例えば、電力制御関連情報の伝送専用の物理的プラットフォームに設計された導電性の信号ラインなど)により実現される「低レベル」の機能であった。
分散化及び/またはスケーラブルな計算システムの出現は、これら従来技術に挑戦するものである。具体的には、分散計算(ネットワークを介して相互接続された異なる物理的プラットフォームに分散化された複数の構成要素及び/または異なるクロック領域に分散化された複数の構成要素を有する計算システムの実現形態である)は、計算システムの利用に応じて調整される動作状態を有するリソースを共有する構成要素が異なる物理的プラットフォームに配置される可能性を高める。さらに、上記構成要素間における共有リソースへの動作状態の変更を実現する通信のやりとりに関して、スケーラビリティの概念は、構成要素数がある最大閾値を超える場合、このようなやりとりが実践的でなくなるかもしれないという概念を提起する。
本発明は、上記問題点に鑑みなされたものであり、計算システムの電力消費を変更するため、前記計算システムの複数の構成要素により共有される前記計算システム内のリソースの動作状態を変更するための方法、半導体チップ及び計算システムを提供することを目的とする。
上記の課題を解決するために、本発明の一特徴は、計算システムの電力消費を変更するため、前記計算システムの複数の構成要素により共有される前記計算システム内におけるクロック源及び/又は電源の動作状態を変更するため、前記計算システム内の共有メディアバス又はリングでないパケットベースネットワークを介し各送信先に2以上のノード間移動により複数のパケットを送信するステップを有する方法であって、前記複数のパケットのそれぞれは、前記動作状態の変更を各受信者に通知するため、前記電力消費の変更に関する同一の情報を含み、前記パケットベースネットワークは、該パケットベースネットワークを介し互いに実行可能な命令をわたす1以上のプロセッサとメモリコントローラとの間に設けられる方法に関する。
本発明の他の特徴は、計算システムで用いられる構成要素を有する半導体チップであって、状態マシーン、コントローラ及びプロセッサの少なくとも1つからなる回路を備え、該回路はMAC回路と接続され、該回路と該MAC回路は、前記計算システム内のパケットベースネットワークの各送信先に送信される複数のパケットを提供し、前記複数のパケットのそれぞれは、前記計算システムの電力消費を変更するため、前記計算システムのクロック源及び/又は電源の動作状態の変更に関する同一の情報を含み、前記リソースは、前記構成要素と共に前記計算システム内の他の構成要素により共有され、前記パケットベースネットワークは、ポイント・ツー・ポイントメッシュネットワークであって、共有メディアバス又はリングでなく、前記パケットは、電力管理パケットとして分類され、電力管理パケットのために確保された前記パケットベースネットワーク内のチャネルを介しわたされる半導体チップに関する。
本発明のさらなる他の特徴は、計算システムで用いられる構成要素を有する半導体チップと、銅ケーブルに接続するためのケーブルコネクタとを有する計算システムであって、前記半導体チップは、状態マシーン、コントローラ及びプロセッサの少なくとも1つからなる回路を備え、該回路はMAC回路と接続され、該回路と該MAC回路は、前記計算システム内のパケットベースネットワークの各送信先に送信される複数のパケットを提供し、前記複数のパケットのそれぞれは、前記計算システムの電力消費を変更するため、前記計算システムのクロック源及び/又は電源の動作状態の変更に関する同一の情報を含み、前記リソースは、前記構成要素と共に前記計算システム内の他の構成要素により共有され、前記パケットベースネットワークは、共有メディアバス又はリングでなく、前記パケットは、電力管理パケットとして分類され、電力管理パケットのために確保された前記パケットベースネットワーク内のチャネルを介しわたされ、前記銅ケーブルは、前記パケットを前記MAC回路を介し送信するための前記パケットベースネットワーク内の物理的ラインである計算システムに関する。
本発明によると、計算システムの電力消費を変更するため、前記計算システムの複数の構成要素により共有される前記計算システム内のリソースの動作状態を変更するための方法、半導体チップ及び計算システムを提供することができる。
図1は、クロック源を共有する複数のプロセッサを示す。 図2は、パケットネットワークを介し相互接続された計算システムのリソースを共有する構成要素を示す。 図3aは、計算システムの電力消費を調整する制御情報を通信するための一例となるパケットベースネットワークトポロジーを示す。 図3bは、計算システムの電力消費を調整する制御情報を通信するための他の例となるパケットベースネットワークトポロジーを示す。 図4は、計算システムの他の構成要素と共有リソースを共有する計算システム構成要素を通じ制御される動作状態を有する共有リソースの一実施例を示す。 図5は、自ら動作状態を制御する共有リソースを示す。 図6は、パケットベースネットワークを介し通信する計算システム構成要素間における電力消費に基づく共有リソースの動作状態を制御する処理を示す。 図7は、図6の方法の一実施例を示す。 図8は、パケットネットワークを介し相互接続される分散計算システムのリソースを共有する構成要素を示す。
以下、本発明の好適な実施例が添付された図面を参照することにより説明される。
図2は、リソース202を共有する計算システムの構成要素201〜201を示す。ここで、構成要素201〜201は、共有リソース202の動作状態が計算システムの利用状況に基づき調整可能となるように、少なくとも電力管理パケット(すなわち、計算システムの電力管理機能を実現するための情報を含むパケット)を交換するためパケットネットワーク203を介し相互接続される。
ここで以下に詳細に説明されるように、パケットベースネットワーク203は複数のノードを有し、任意数の進入ポイントの何れかにおいてネットワークに送信される少なくともいくつかのパケットに対して、ネットワークを適当なネットワーク退出ポイントまで探索するには、進入ポイントと退出ポイントとの間のネットワーク内の1以上の「ノード間の移動(nodal hop)」を伴うと理解されるであろう。このようなパケットベースネットワーク203は、共通の物理的プラットフォームによる実現形態と共通でない物理的プラットフォーム実現形態の両方に関する多くの点で重要である。簡単化のため、本出願は、パケットベースネットワークを単に「ネットワーク」と呼ぶ。
共通の物理的プラットフォームによる実現形態は、ネットワーク203が共通のPCボードあるいは単一のシャーシ上に配置される実施形態である。共通でない物理的プラットフォームによる実現形態は、ネットワーク203が異なる物理的プラットフォーム(すなわち、異なるシャーシを介して)からの構成要素を接続する実現形態である。すなわち、例えば、構成要素201〜201の各々が異なる物理的プラットフォームの一部となるであろう。シャーシは、1以上のPCボードを包囲し、それ自身の電源を有する完全な「ボックス」である。シャーシの他の特徴としては、((「ネットワーククロック」上で実行されるよう設計される時分割多重(TDM)ネットワークボックスのシャーシなど)シャーシ外部から与えられるクロック上で実行するよう設計される回路を除く)クロック信号を生成するための自身の水晶発振器を有する当該シャーシに収容される回路があげられる。
ネットワーク203が共通物理的プラットフォーム上/内に配置される実現形態に関しては、共通リソース202を共有するよう設計可能な構成要素の個数は、電力管理機能の最大限界に到達する実際上の懸念がある場合には、ほとんど増やすことはできない。ネットワーク203が異なる物理的プラットフォームに接続される実現形態に関しては、ネットワーク203が計算システム構成要素間の命令及び/またはデータの受け渡しなどの基本的動作をサポートするための帯域幅を有するよう設計される傾向があるため、共通リソース202を共有することが可能な構成要素の個数はまた増減することが可能である。
図3a及び3bにおいていくつかの可能なネットワークトポロジーを説明する前に、図2の追加的特徴を説明する必要がある。まず、4つの構成要素201〜201が考察されるが、それ以上あるいはそれ以下の構成要素に計算システム内のリソースを共有させることが可能であるということが理解されるべきである。次に、構成要素は、計算システムの構成上の観点から特定の機能を有する計算システムの一部である。従って、構成要素には、以下に限定されるものではないが、プロセッサ、メモリ、メモリコントローラ、キャッシュ、キャッシュコントローラ、グラフィックコントローラ、I/Oコントローラ、I/Oデバイス(ハードディスクドライブ、ネットワークインタフェースなど)、メモリサブシステムなどが含まれてもよい。構成要素また、複数の構成要素の組み合わせ(例えば、集積メモリコントローラとプロセッサなど)であってもよい。
リソースは、構成要素や他の機能ユニット(例えば、クロックリソース、電源など)などの計算システムの任意の機能ユニットである。共有リソースは、複数の構成要素により用いられるリソースである。ここで、図2は共通及び非共通物理的プラットフォーム実現形態を含み、分散化された計算システムは典型的には異なる物理的プラットフォーム及び/または異なるクロック領域上に配置される複数の構成要素に関するものである。すなわち、分散計算は、典型的には、計算システムの各種構成要素をそれら自身の物理的プラットフォームにより実現し、それらをパケットベースネットワークにより、及び/またはそれら自身のクロック領域内で相互接続する。
パケットベースネットワーク203は、上述のように、パケットの通信を行うよう設計された複数のノードを有するネットワークである。パケットベースネットワーク203では、少なくとも任意数の進入ポイントの何れかでネットワークに送信されたパケットに対し、適当なネットワーク退出ポイントまで当該ネットワークを巡回する(traverse)ことは、進入ポイントと退出ポイント間の当該ネットワーク内の1以上の「ノード間移動」を伴うことになる。パケットは、ヘッダとペイロードを有するデータ構造である。ヘッダは、当該パケットの送信元アドレス及び/または送信先アドレスなどの「ルーティング情報」、及び/または当該パケットを通信するのにネットワーク内に効果的に存在する接続を識別する識別子を有する。ここで、パケットはしばしば単一のリンクに沿って「単一のユニットとして」移動する「物理的に接続された」データ構造としてみなされるが、パケットデータ構造の構成要素は、ネットワークへの、ネットワーク内での、及び/またはネットワークからのパケットの移動において物理的に分離可能とすることができる(例えば、第1リンクはヘッダ情報を搬送し、第2リンクはペイロード情報を搬送するなど)。
計算システム構成要素間の電力管理パケットの可能な通信に関して、図4〜図6を参照してより詳細に説明される。
図3a及び図3bは、パケットネットワーク203の構成が可能な様々なネットワークトポロジーを示す。図3aは、標準的なマルチノードトポロジーを示す。図3bは、リングトポロジーを示す。ここで、パケットネットワーク203は、図3aと図3bの1以上のネットワークトポロジーを組み合わせることにより構成されてもよいということは理解されるであろう(例えば、一例となるパケットネットワーク203は、標準的なトポロジーによる第1構成要素群とリングトポロジーによる第2構成要素群を結合させたものであるかもしれない)。
図3aは、標準的なパケットベースネットワーク303を示す。標準的なパケットベースネットワークは、しばしば少なくとも一部が他のノードを介して互いに間接的に接続されるアドホック(ad hoc)ノード群310〜310としてみなすことができる。ノード間移動は、間接的な接続によるものである。例えば、構成要素301Aによりネットワークに投入され、構成要素301Bにより受信されるパケットは、ノード310、310と310の3つのノード間移動に関する「最短経路」を有するであろう(ノード310と310はノード310を介し間接的に接続されているため)。重要なことは、ネットワークノード310自身が、計算システムの構成要素であるということである(すなわち、計算システム構成要素の固有のタスクを実行すると共に、ルーティング/スイッチングタスクをも実行する)。
動作中、パケットは、最終的に送信先/退出ポイントに至るパスに沿ってノード間を移動することにより、ネットワーク上を(ネットワーク進入/送信元ポイントからネットワーク退出/送信先ポイントまで)巡回することができる。パケットのヘッダがノードにおいて受信されると、典型的にはヘッダは解析され、パケットのペイロードは更新されたヘッダ情報により(あるいは場合によっては不変のまま)当該パスの次のノードに転送される。
典型的な実現形態では、任意の送信元と送信先の組み合わせに対して、ネットワーク上の適切なノード間パスの各ノードによる決定を可能にする「ルーティングプロトコル」がノード自体に埋め込まれている。いくつかのルーティングプロトコルが当該技術分野において周知であり、典型的には、プロセッサ上で実行されるソフトウェアにより実現される。しかしばらが、ルーティングプロトコルの実行に必要な機能は、専用の論理回路により部分的あるいは全体的に実現可能とすることができる。
図3bは、リングトポロジーネットワーク303を示す。適切なサイズのリング(一方向リングによる3以上のノード、または双方向リングによる4以上のノード)は、リングネットワーク内に1以上のノード間移動を有することが可能である。例えば、ノード301Cからノード301Eに送信されるパケットは、当該パケットの送信方向に依存して、ノード301Dまたはノード301Fの何れかにおいてノード間移動される。ネットワークのサイズが拡大するに従い、リングトポロジーネットワークは、(標準的パケットベースネットワークと共に)当該ネットワークに対するパスの進入ポイントと退出ポイントとして機能するノード間の少なくとも1つのノード間移動を有する少なくとも1つのパスを有するものとなりうる。
リングトポロジーネットワークは、しばしばネットワークの利用を制御するため「トークン方式」を用いる。すなわち、トークンがリング中でやりとりされる。ある構成要素が他の構成要素にパケットを送信したい場合、当該構成要素はトークンを取得する。そして、パケットが送信元の構成要素によりリングに放出される。パケットは当該リングを巡回する。パケットが送信先の構成要素に到達すると、送信先の構成要素は当該パケットのヘッダから自らのアドレスを送信先として認識し、パケットを受け取る。送信元の構成要素は、リングを利用しなくなると、当該リングにトークンを放出する。リングは、一方向または双方向何れでもよい。
リングトポロジーネットワークは、任意数の構成要素及び共有リソースに容易にスケーラブルとすることができるため、同一の物理的プラットフォームによる実現形態に利用可能である。すなわち、例えば、第1計算システムは、あるリソースを共有する2つのみの構成要素を備えるリングを有するように設計されてもよく、第2計算システムは、5つの構成要素を備えるリングを有するよう構成されてもよく、第3計算システムは、10の構成要素を備えるリングを有すよう設計されてもよい。ここで、これら3つの計算システムの各構成要素において同一のソフトウェア/回路が利用される。さらに、1つのリングが、異なるリソースを共有する構成要素群からなる複数のコミュニティをサポートするようにすることもできる。すなわち、第1リソースを共有する第1構成要素群と、第2リソースを共有する第2構成要素群が、同一の計算システム内の同一のリングに接続されるようにしてもよい。
複数の物理的プラットフォーム、すなわち、分散計算システムは、当該システム内の命令、データ及び他のトランザクションの搬送にネットワークを利用するよう設計されてもよい。すなわち、計算システムの電力管理制御の一部として送信されるパケットは同一のネットワークを利用し、分散計算システムは当該ネットワークを用いて、命令やデータの送信、特定のトランザクション(例えば、読み出し、書き込みなど)の要求、トランザクションの実行確認を行う。
さらなる実施例では、分散計算システムの基礎となるネットワークには、複数のチャネルに構成される少なくとも1つのバーチャルネットワークが含まれる。ここでは、各チャネルタイプは、それに対応する分類を有するパケットのみを送信するものとする。すなわち、パケットは、それが有するコンテンツタイプに基づき分類され、一意的なチャネルが存在する各パケットクラスに対して効果的にネットワーク内に設計される(すなわち、第1チャネルは第1分類のパケットの送信に利用され、第2チャネルは第2分類のパケットの送信に利用されるなど)。ここで、電力管理パケットは、これらのクラスの1つに割り当てられ、当該クラスに割り当てられたチャネルを介し送信することができる。
図2を再び参照するに、集中的な電力管理制御の少なくとも2つの形態が示されている。集中的な電力管理制御は、同一のリソースを共有する他の位置から送信されてきた情報に基づき行われるが、最終的な意思決定が一箇所で行われるという構成である。図2は、計算システムの電力消費を調整するため、共有リソース202の動作状態の制御に関して、制御ポイントが構成要素201または共有リソース202自体の何れかにあるということを示している。制御ポイントが構成要素201に存在する場合、制御ライン204は、共有リソース202の動作状態の制御に利用される。制御ポイントが共有リソース202自体にある場合、共有リソース202は、パケットベースネットワーク203に接続される必要がある。
(制御ポイントが構成要素201にある)前者の例は、共有リソース202がキャッシュであり、計算システム構成要素201〜201の各々は、キャッシュラインを介しキャッシュ202に対してデータの読み出し/書き込みを行うプロセッサである場合に相当する。ここで、プロセッサ201は、計算システムの使用状態に基づき、どの動作状態のキャッシュ202が含まれるか決定するための回路及び/またはソフトウェアを有する制御ポイントとなりうる。後者の一例は、キャッシュ202自体がこのような決定を行うための回路及び/またはソフトウェアを有する場合に相当する。
図4及び図5は、計算システム内のパケットネットワークを介した電力管理パケットの通信に関するいくつかの可能性を与える。図4及び図5は、共有リソースの集中制御に関するものである。図4は、共有リソース402に対する動作状態の制御が構成要素401に集中する例を示している。図5は、共有リソース502の動作状態の制御が共有リソース502に集中する例を示している。図4及び図5の何れの例も、リングトポロジーを有するパケットベースネットワーク403及び503を示している。しかしながら、ここで説明される原理は、標準的なパケットベースネットワークに容易に適用することができるということは理解されるべきである。図4及び図5の何れにおいても、共有リソースは、それぞれ4つの計算システム構成要素401〜401と501〜501にクロック信号405と505を供給するクロック源402と502である。
図4によると、第1構成要素(たとえば、構成要素401)が共有リソース402の新たな動作状態への移行を所望する場合、第1構成要素はリング403にリクエストパケットを送信する。このリクエストパケットは、共有リソースの動作状態の変更を要求していることを示すものである。リング上の各構成要素は、当該リクエストを確認し、制御ポイントの構成要素401に応答を送信する(例えば、動作状態の変更の認める場合には「OK」を、そうでない場合には「NOT OK」をなど)。この応答は、各構成要素から送信される個別のパケットの形態をとってもよいし、あるいはリクエストパケット自体に埋め込まれる形態であってもよい。あるいは、応答パケットは、各構成要素が自らの応答を埋め込むように、リングを回覧されてもよい。
パケット交換の形態に関係なく、制御ポイントの構成要素401は、応答を回収し、動作状態が承認されるか決定する(例えば、すべての構成要素が状態の変更に「OK」を示す場合、この変更は承認されたとみなし、そうでない場合には、承認されなかったとみなすなど)。この変更は制御ライン404を通じて行われる。
図5の構成は、共有リソースに関連付けされたマイクロコントローラ506が、リクエストパケットに対する応答を回収し、動作状態の変更が認められるべきか決定するという点を除いて、図4に関して上述されたものと同様の動作を行う。
上述のパケット交換に関する各例は、共有リソースを利用する構成要素が状態の変更を要求する場合を示している。他のアプローチでは、共有リソースの利用が当該リソースに対する制御ポイントからのリクエストパケットの送信をトリガーするようにされる。例えば、図4及び図5の共有リソース402と502がクロック源でなくキャッシュである場合、制御ポイントは当該キャッシュの利用の軽減を検出すると、動作状態の変更(例えば、より大きな電力消費とより迅速な応答時間モード、あるいはより小さな電力消費とより長めの応答時間モードなど)の承認を要求するリクエストパケットを構成要素に回覧するか、あるいは共有リソースがその動作状態を変更しようとしているということの通知を構成要素に回覧することができる。
上述のパケット交換の各例は、共有リソースに対する制御の集中された地点を説明している。この制御は構成要素間に分散化することもできる。例えば、構成要素が共有リソースの各自の利用を互いに配信し、各構成要素において同一のアルゴリズムを実行することにより、各構成要素は共有リソースの動作状態に関する所与の状態に対して同一の結論に到達することができる。
リングトポロジーに関して、前述のように、リソースを共有する1以上の構成要素群が同一のリングに接続可能である。すなわち、例えば、第1リソースを共有する第1構成要素群と、第2リソースを共有する第2構成要素群を同一のリングに接続することができる。ここで、同一の構成要素群に属する各構成要素は、送信元及び送信先アドレスを適切に認識することができるように(例えば、第1構成要素群の構成要素は第2構成要素群に属する構成要素から送信されるパケットを無視するように)、リソースを共有するその他の構成要素の識別子またはアドレスを知っている。
図6は、上記何れかを含む方法の上位レベルでの実施例を示す。図6の方法によると、ステップ601において、計算システムの電力消費を規制することが可能となるよう共有リソースの動作状態の潜在的な変更を調べるため、パケットの交換が行われる。ステップ602において、変更が容認されるか決定される。変更が容認されると判断されると、ステップ603において当該変更が行われる。変更が容認されないと判断されると、ステップ604において当該変更の実行は行われない。
ここで、図6は、バス、メッシュ、リング及びそれらの組み合わせを含むすべてのタイプのネットワークトポロジーをカバーしているという点でより一般化されたものといえる。ここで、共有リソースに対する動作状態の変更を要求するリクエストパケット、共有リソースに動作状態の変更を通知する通知パケット、及び動作状態の変更要求に対する応答を含む応答パケットに対して、上記ネットワークトポロジーの何れかによる回覧方式を当業者は容易に決定することができる。
図7は、パケット交換701の一実施例701を示すフローチャートである。図7のフローチャートによると、ステップ701において、計算システムの第1構成要素は共有リソースに対する動作状態の変更を要求するパケットを送信する。このリクエストは、当該リソースを共有する他の計算システム構成要素に到達すると共に(ステップ701)、共有リソースの制御ポイントにもまた到達する(ステップ701)。ステップ701において、計算システム構成要素は、ステップ701において制御ポイントにより受信されるリクエストに応答する。制御ポイントによるリクエスト及びリクエストに対する応答の受信に基づき、ステップ702において、制御ポイントは動作状態の変更が適切であるか決定することができる。
図2に関して前述されたように、分散化された計算システムは、各種構成要素に対して異なる物理的プラットフォーム及び/または異なるクロック領域を有するようにしてもよい。図8は、4つの構成要素801〜801に対して4つのクロック領域803〜803を少なくとも有する分散計算システムを示す。クロック領域には、同一のクロック源(水晶発振器など)から導出されたクロックを有する回路のすべてが含まれる。従って、構成要素801を駆動するクロックは、クロック領域803のクロック源から導出される。他の構成要素またはリソースはクロック領域803によるものであってもよいし、あるいはそうでなくてもよい。同様のことがクロック領域803、803及び803と構成要素801、801及び801との間の関係に対しても成り立つ。
ここで、構成要素801が共有リソース802に対する制御ポイントである場合、クロック領域803は領域808を含む。この場合、制御ライン805は、共有リソース802の動作状態の制御に利用することができる。共有リソース802に対する制御ポイントが共有リソース802自身である場合、制御ポイントは自らのクロック領域806の中に存在することが多い。
電力管理機能を実際に実現する回路は、ここで教示される方法を実行することが可能な任意の回路であってもよい。例えば、ここで教示された方法に従うソフトウェア命令を実行する状態マシーンあるいは埋め込みコントローラ/プロセッサ、あるいはそれらの組み合わせなどがあげられる。ネットワークへのパケットの送信及びネットワークからのパケットの受信を実行するため、上記回路はMAC(Media Access Layer)回路に接続される。MAC回路は、ネットワークの物理的ライン上の信号を駆動し、物理的ラインから信号を受信する以降の段階の物理的回路に接続するためのインタフェースを有する。このネットワークラインは、コネクタを介しPCボードに接続される銅ケーブルまたは光ファイバケーブルとすることができる。
上記ソフトウェアは、マシーン(「バーチャルマシーン」、汎用プロセッサまたは特定用途プロセッサなど)に特定の機能を実行させるマシーン実行可能な命令などのプログラムコードにより実現されてもよい。あるいは、これらの機能は、当該機能を実行するハードワイヤ論理を含む特定ハードウェア構成要素、あるいはプログラムされたコンピュータ構成要素とカスタムハードウェア構成要素の任意の組み合わせにより実行されてもよい。
プログラムコードを格納するための装置が利用されてもよい。プログラムコードを格納する装置は、以下に限定されるものではないが、1以上のメモリ(例えば、1以上のフラッシュメモリ、(静的、動的または他の)RAM、光ディスク、CD−ROM、DVD−ROM、EPROM、EEPROM、磁気または光カード、あるいは電子命令の格納に適した他のタイプのマシーン読み出し可能なメディアとして実現されてもよい。プログラムコードは、伝播媒体で実現されるデータ信号により、リモートコンピュータ(例えば、サーバ)から要求元のコンピュータ(例えば、クライアント)にダウンロードされてもよい(例えば、ネットワーク接続などの通信リンクを介して)。
本明細書において、本発明が特定の実施例を参照することにより説明された。しかしながら、添付されたクレームにより与えられる本発明の趣旨及び範囲を逸脱することなく、様々な変形及び変更が可能であるということは明らかであろう。明細書及び図面は、本発明を限定することを意図したものというより例示的なものとしてみなされるべきである。
101 プロセッサ
201、301、401、501、801 計算システム構成要素
202、802 共有リソース
203 パケットネットワーク
204 制御ライン
303、403、503、807 パケットベースネットワーク
310 ノード
402、502 クロック源
506 マイクロコントローラ
803 クロック領域

Claims (22)

  1. 計算システムの電力消費を変更するため、前記計算システムの複数の構成要素により共有される前記計算システム内におけるクロック源及び電源の少なくとも1つの動作状態を変更するため、
    前記計算システムの電力消費を変更するために、前記計算システム内のパケットベースネットワーク各送信先に、所望される動作状態の変更を情報の各受信先に通知するための前記所望される動作状態の変更に関する前記情報を送信するステップと、
    前記所望される動作状態の変更が許容できることを前記情報の受信先が示す場合、前記所望される動作状態の変更を実行するステップと、
    を有する方法。
  2. 請求項1記載の方法であって、
    前記パケットベースネットワークは、ルーティングプロトコル機能を有する複数のノードを備えることを特徴とする方法。
  3. 請求項2記載の方法であって、
    前記パケットベースネットワークは、前記パケットベースネットワークにおける少なくとも3つのノードの両端を有する少なくとも1つのパスを有することを特徴とする方法。
  4. 請求項3記載の方法であって、
    前記計算システムは、分散計算システムであることを特徴とする方法。
  5. 請求項4記載の方法であって、
    前記複数の構成要素の少なくとも一部は、前記パケットベースネットワークにより通信可能に接続される異なる物理的プラットフォーム上に配置されていることを特徴とする方法。
  6. 請求項4記載の方法であって、
    前記複数の構成要素の少なくとも一部は、前記計算システムの異なるクロック領域に配置され、
    前記異なるクロック領域内の回路は、前記パケットベースネットワークにより通信可能に接続されることを特徴とする方法。
  7. 請求項1記載の方法であって、
    前記パケットベースネットワークは、ポイント・ツー・ポイントメッシュネットワークであることを特徴とする方法。
  8. 請求項7記載の方法であって、
    前記計算システムは、分散計算システムでないことを特徴とする方法。
  9. 請求項1記載の方法であって、
    前記情報は、共有リソースの動作状態を変更するためのリクエストに応答して送信されることを特徴とする方法。
  10. 請求項1記載の方法であって、
    前記情報は、電力管理パケットとして分類され、電力管理パケットのために確保された前記パケットベースネットワーク内のチャネルを介しわたされることを特徴とする方法。
  11. 計算システムで用いられる構成要素を有する半導体チップであって、
    状態マシーン、コントローラ及びプロセッサからなる群から選択される回路を備え、
    該回路はMAC回路と接続され、
    該回路と該MAC回路は、前記計算システム内のパケットベースネットワークの各送信先に、前記計算システムの電力消費を変更するために前記計算システムのクロック源及び電源の少なくとも1つの所望される動作状態の変更に関する情報を送信し、
    前記所望される動作状態の変更が許容できることを、前記所望される動作状態の変更によって影響を受け、前記情報により前記所望される動作状態の変更が通知される前記計算システムの構成要素が示す場合、前記計算システムは、前記所望される動作状態の変更を実行する半導体チップ。
  12. 請求項11記載の半導体チップであって、
    前記パケットベースネットワークは、ルーティングプロトコル機能を有する複数のノードを備えることを特徴とする半導体チップ。
  13. 請求項11記載の半導体チップであって、
    前記パケットベースネットワークは、前記パケットベースネットワークにおける少なくとも3つのノードの両端を有する少なくとも1つのパスを有することを特徴とする半導体チップ。
  14. 請求項11記載の半導体チップであって、
    前記パケットベースネットワークは、1以上のプロセッサとキャッシュとの間にあり、
    前記1以上のプロセッサと前記キャッシュとは、前記パケットベースネットワークを介し互いに命令を送信することを特徴とする半導体チップ。
  15. 請求項11記載の半導体チップであって、
    前記情報は、共有リソースの動作状態を変更するためのリクエストに応答して送信されることを特徴とする半導体チップ。
  16. 計算システムで用いられる構成要素を有する半導体チップを有する計算システムであって、
    前記半導体チップは、状態マシーン、コントローラ及びプロセッサからなる群から選択される回路を備え、
    該回路はMAC回路と接続され、
    該回路と該MAC回路は、前記計算システム内のパケットベースネットワークの各位置から複数のパケットのコンテンツを受信し、
    前記複数のパケットのそれぞれは、前記計算システムの電力消費を変更するため、前記計算システムのクロック源及び電源の1つの所望される動作状態の変更に関する情報が以前に送信されたことに応答して、同時又は非同時の1つの指示を含み、
    該回路は、前記パケットのそれぞれの受信されたコンテンツが前記所望される変更と同時であることを示す場合、前記所望される変更を実行させる計算システム。
  17. 請求項16記載の計算システムであって、
    前記パケットベースネットワークは、ルーティングプロトコル機能を有する複数のノードを備えることを特徴とする計算システム。
  18. 請求項16記載の計算システムであって、
    前記パケットベースネットワークは、前記パケットベースネットワークにおける少なくとも3つのノードの両端を有する少なくとも1つのパスを有することを特徴とする計算システム。
  19. 請求項16記載の計算システムであって、
    当該計算システムは、分散計算システムであることを特徴とする計算システム。
  20. 請求項16記載の計算システムであって、
    前記パケットベースネットワークは、1以上のプロセッサとキャッシュとの間にあり、
    前記1以上のプロセッサと前記キャッシュとは、前記パケットベースネットワークを介し互いに命令を送信することを特徴とする計算システム。
  21. 請求項20記載の計算システムであって、
    当該計算システムは、分散計算システムでないことを特徴とする計算システム。
  22. 請求項16記載の計算システムであって、
    前記情報は、共有リソースの動作状態を変更するためのリクエストに応答して送信されることを特徴とする計算システム。
JP2009000311A 2004-06-02 2009-01-05 システム電源モード制御のためのパケット交換 Expired - Fee Related JP4927104B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/859,656 US20060080461A1 (en) 2004-06-02 2004-06-02 Packet exchange for controlling system power modes
US10/859,656 2004-06-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004320894A Division JP4855669B2 (ja) 2004-06-02 2004-11-04 システム電源モード制御のためのパケット交換

Publications (2)

Publication Number Publication Date
JP2009080853A JP2009080853A (ja) 2009-04-16
JP4927104B2 true JP4927104B2 (ja) 2012-05-09

Family

ID=35455132

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004320894A Expired - Fee Related JP4855669B2 (ja) 2004-06-02 2004-11-04 システム電源モード制御のためのパケット交換
JP2009000311A Expired - Fee Related JP4927104B2 (ja) 2004-06-02 2009-01-05 システム電源モード制御のためのパケット交換

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2004320894A Expired - Fee Related JP4855669B2 (ja) 2004-06-02 2004-11-04 システム電源モード制御のためのパケット交換

Country Status (6)

Country Link
US (1) US20060080461A1 (ja)
JP (2) JP4855669B2 (ja)
CN (1) CN1705297B (ja)
DE (1) DE102004049680A1 (ja)
NL (1) NL1027147C2 (ja)
TW (1) TWI246646B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7127566B2 (en) * 2003-12-18 2006-10-24 Intel Corporation Synchronizing memory copy operations with memory accesses
US8223650B2 (en) 2008-04-02 2012-07-17 Intel Corporation Express virtual channels in a packet switched on-chip interconnection network
EP2415129B1 (en) 2009-03-31 2016-09-07 Hewlett-Packard Enterprise Development LP Determining power topology of a plurality of computer systems
JP2011086055A (ja) * 2009-10-14 2011-04-28 Internatl Business Mach Corp <Ibm> ネットワーク上の機器の動作状態を、ネットワークの利用者数に応じて変化させる、機器管理方法、コンピュータ・プログラム及び装置
US9148298B2 (en) * 2011-02-03 2015-09-29 Futurewei Technologies, Inc. Asymmetric ring topology for reduced latency in on-chip ring networks
US11301020B2 (en) * 2017-05-22 2022-04-12 Intel Corporation Data center power management

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6112287A (en) * 1993-03-01 2000-08-29 Busless Computers Sarl Shared memory multiprocessor system using a set of serial links as processors-memory switch
US5184025A (en) * 1988-11-14 1993-02-02 Elegant Design Solutions, Inc. Computer-controlled uninterruptible power supply
US5469553A (en) * 1992-04-16 1995-11-21 Quantum Corporation Event driven power reducing software state machine
KR100289630B1 (ko) * 1992-07-13 2001-05-02 리패치 무선 랜의 출력제어방법 및 장치
US5428638A (en) * 1993-08-05 1995-06-27 Wireless Access Inc. Method and apparatus for reducing power consumption in digital communications devices
US5625807A (en) * 1994-09-19 1997-04-29 Advanced Micro Devices System and method for enabling and disabling a clock run function to control a peripheral bus clock signal
NZ313707A (en) * 1995-07-28 1999-04-29 British Telecomm Packet routing comprising a packet, node and directional flag
US5862391A (en) * 1996-04-03 1999-01-19 General Electric Company Power management control system
US6094688A (en) * 1997-01-08 2000-07-25 Crossworlds Software, Inc. Modular application collaboration including filtering at the source and proxy execution of compensating transactions to conserve server resources
US6009488A (en) * 1997-11-07 1999-12-28 Microlinc, Llc Computer having packet-based interconnect channel
US6708041B1 (en) * 1997-12-15 2004-03-16 Telefonaktiebolaget Lm (Publ) Base station transmit power control in a CDMA cellular telephone system
US6446214B2 (en) * 1998-06-08 2002-09-03 Microsoft Corporation System and method for handling power state change requests initiated by peripheral devices
JP4372244B2 (ja) * 1998-10-26 2009-11-25 富士通マイクロエレクトロニクス株式会社 インタフェース回路の電源制御方法、インタフェース回路、及び、データ転送装置
JP3712556B2 (ja) * 1999-02-26 2005-11-02 富士通株式会社 電源装置、電源制御装置および電源システムのスケジュール運転監視制御方法
JP2000293272A (ja) * 1999-04-01 2000-10-20 Nec Corp 共有機器電源制御装置及び共有機器電源制御方法
US6473078B1 (en) * 1999-05-26 2002-10-29 Nokia Display Products Oy Method and device for power consumption management of an integrated display unit
US6463042B1 (en) * 1999-05-28 2002-10-08 Nokia Mobile Phones Ltd. Mobile station having power saving mode for packet data
US6330639B1 (en) * 1999-06-29 2001-12-11 Intel Corporation Method and apparatus for dynamically changing the sizes of pools that control the power consumption levels of memory devices
US20020194251A1 (en) * 2000-03-03 2002-12-19 Richter Roger K. Systems and methods for resource usage accounting in information management environments
WO2001090865A1 (en) * 2000-05-20 2001-11-29 Equipe Communications Corporation Time synchronization within a distributed processing system
US6477382B1 (en) * 2000-06-12 2002-11-05 Intel Corporation Flexible paging for packet data
US7228441B2 (en) * 2000-09-27 2007-06-05 Huron Ip Llc Multi-server and multi-CPU power management system and method
JP4181317B2 (ja) * 2000-10-26 2008-11-12 松下電器産業株式会社 集積回路の電力管理システム
US7151759B1 (en) * 2001-03-19 2006-12-19 Cisco Systems Wireless Networking (Australia) Pty Limited Automatic gain control and low power start-of-packet detection for a wireless LAN receiver
EP1274178A1 (en) * 2001-06-28 2003-01-08 Siemens Information and Communication Networks S.p.A. Downlink power control in packet switching cellular systems with dynamic channel allocation
JP2003036169A (ja) * 2001-07-25 2003-02-07 Nec Software Tohoku Ltd 複数の小規模プロセッサによって並列処理を行なうシングルチップマイクロプロセッサ
US20030055969A1 (en) * 2001-09-17 2003-03-20 International Business Machines Corporation System and method for performing power management on a distributed system
US7096034B2 (en) * 2001-10-01 2006-08-22 Microsoft Corporation System and method for reducing power consumption for wireless communications by mobile devices
US6529442B1 (en) * 2002-01-08 2003-03-04 Intel Corporation Memory controller with AC power reduction through non-return-to-idle of address and control signals
GB0211764D0 (en) * 2002-05-22 2002-07-03 3Com Corp Automatic power saving facility for network devices
US7093146B2 (en) * 2002-07-31 2006-08-15 Hewlett-Packard Development Company, L.P. Power management state distribution using an interconnect
US7403511B2 (en) * 2002-08-02 2008-07-22 Texas Instruments Incorporated Low power packet detector for low power WLAN devices
US7366098B1 (en) * 2002-08-15 2008-04-29 Cisco Technology, Inc. Method and apparatus for input policing a network connection
US20040101060A1 (en) * 2002-11-26 2004-05-27 Intel Corporation Low power modulation
US7337334B2 (en) * 2003-02-14 2008-02-26 International Business Machines Corporation Network processor power management
US7299402B2 (en) * 2003-02-14 2007-11-20 Telefonaktiebolaget Lm Ericsson (Publ) Power control for reverse packet data channel in CDMA systems
US7437575B2 (en) * 2003-05-29 2008-10-14 Dell Products L.P. Low power mode for device power management
US7240225B2 (en) * 2003-11-10 2007-07-03 Dell Products L.P. System and method for throttling power in one or more information handling systems
US20050136961A1 (en) * 2003-12-17 2005-06-23 Telefonaktiebolaget Lm Ericsson (Publ), Power control method
US8046488B2 (en) * 2004-05-21 2011-10-25 Intel Corporation Dynamically modulating link width
US7360103B2 (en) * 2004-05-21 2008-04-15 Intel Corporation P-state feedback to operating system with hardware coordination
US7315952B2 (en) * 2004-06-02 2008-01-01 Intel Corporation Power state coordination between devices sharing power-managed resources
US7272741B2 (en) * 2004-06-02 2007-09-18 Intel Corporation Hardware coordination of power management activities
US7454632B2 (en) * 2005-06-16 2008-11-18 Intel Corporation Reducing computing system power through idle synchronization

Also Published As

Publication number Publication date
US20060080461A1 (en) 2006-04-13
JP2005346691A (ja) 2005-12-15
TWI246646B (en) 2006-01-01
NL1027147A1 (nl) 2005-12-05
CN1705297A (zh) 2005-12-07
JP2009080853A (ja) 2009-04-16
JP4855669B2 (ja) 2012-01-18
NL1027147C2 (nl) 2007-01-08
TW200540605A (en) 2005-12-16
DE102004049680A1 (de) 2005-12-29
CN1705297B (zh) 2014-07-02

Similar Documents

Publication Publication Date Title
US7594052B2 (en) Integrated circuit and method of communication service mapping
JP4927104B2 (ja) システム電源モード制御のためのパケット交換
KR100871922B1 (ko) 피어-투-피어 접속 확립 방법, 기록 매체, 라인 카드 장치 및 시스템
RU2543558C2 (ru) Способ и усройство маршрутизации ввода-вывода и карта
US7643477B2 (en) Buffering data packets according to multiple flow control schemes
US7921251B2 (en) Globally unique transaction identifiers
US20080307422A1 (en) Shared memory for multi-core processors
US9535873B2 (en) System, computer-implemented method and computer program product for direct communication between hardward accelerators in a computer cluster
TW200540709A (en) Power state coordination between devices sharing power-managed resources
EP2230606A2 (en) System having a plurality of nodes connected in multi-dimensional matrix, method of controlling system and apparatus
US7350014B2 (en) Connecting peer endpoints
US20090292856A1 (en) Interserver communication mechanism and computer system
CN112929418A (zh) 一种基于发布订阅的RapidIO高速通信方法及系统
KR101924002B1 (ko) 칩 멀티 프로세서, 및 칩 멀티 프로세서를 위한 라우터
US20100172366A1 (en) Semiconductor integrated circuit and filter control method
US20230029026A1 (en) Flexible resource sharing in a network
JP6036445B2 (ja) 通信システム、中継装置、通信方法、及びプログラム
KR20190108001A (ko) 네트워크온칩 및 이를 포함하는 컴퓨팅 장치
WO2006048826A1 (en) Integrated circuit and method for data transfer in a network on chip environment
CN117135103B (zh) 片上网络的路由方法、装置、计算机设备及存储介质
EP4261696A1 (en) System and method to enter and exit a cache coherent interconnect
Duato et al. Scalable Computing: Why and How
JP2022182291A (ja) 情報処理装置、情報処理装置の制御方法、及び、情報処理装置の制御プログラム
Hughes et al. A Prototype Embedded Microprocessor Interconnect for Distributed and Parallel Computing
CN117319328A (zh) 一种基于riscv异构多核soc的报文处理系统

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110420

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110425

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110518

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110523

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110622

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees