JP4927104B2 - システム電源モード制御のためのパケット交換 - Google Patents
システム電源モード制御のためのパケット交換 Download PDFInfo
- Publication number
- JP4927104B2 JP4927104B2 JP2009000311A JP2009000311A JP4927104B2 JP 4927104 B2 JP4927104 B2 JP 4927104B2 JP 2009000311 A JP2009000311 A JP 2009000311A JP 2009000311 A JP2009000311 A JP 2009000311A JP 4927104 B2 JP4927104 B2 JP 4927104B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- computing system
- based network
- change
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Description
201、301、401、501、801 計算システム構成要素
202、802 共有リソース
203 パケットネットワーク
204 制御ライン
303、403、503、807 パケットベースネットワーク
310 ノード
402、502 クロック源
506 マイクロコントローラ
803 クロック領域
Claims (22)
- 計算システムの電力消費を変更するため、前記計算システムの複数の構成要素により共有される前記計算システム内におけるクロック源及び電源の少なくとも1つの動作状態を変更するため、
前記計算システムの電力消費を変更するために、前記計算システム内のパケットベースネットワークの各送信先に、所望される動作状態の変更を情報の各受信先に通知するための前記所望される動作状態の変更に関する前記情報を送信するステップと、
前記所望される動作状態の変更が許容できることを前記情報の受信先が示す場合、前記所望される動作状態の変更を実行するステップと、
を有する方法。 - 請求項1記載の方法であって、
前記パケットベースネットワークは、ルーティングプロトコル機能を有する複数のノードを備えることを特徴とする方法。 - 請求項2記載の方法であって、
前記パケットベースネットワークは、前記パケットベースネットワークにおける少なくとも3つのノードの両端を有する少なくとも1つのパスを有することを特徴とする方法。 - 請求項3記載の方法であって、
前記計算システムは、分散計算システムであることを特徴とする方法。 - 請求項4記載の方法であって、
前記複数の構成要素の少なくとも一部は、前記パケットベースネットワークにより通信可能に接続される異なる物理的プラットフォーム上に配置されていることを特徴とする方法。 - 請求項4記載の方法であって、
前記複数の構成要素の少なくとも一部は、前記計算システムの異なるクロック領域内に配置され、
前記異なるクロック領域内の回路は、前記パケットベースネットワークにより通信可能に接続されることを特徴とする方法。 - 請求項1記載の方法であって、
前記パケットベースネットワークは、ポイント・ツー・ポイントメッシュネットワークであることを特徴とする方法。 - 請求項7記載の方法であって、
前記計算システムは、分散計算システムでないことを特徴とする方法。 - 請求項1記載の方法であって、
前記情報は、共有リソースの動作状態を変更するためのリクエストに応答して送信されることを特徴とする方法。 - 請求項1記載の方法であって、
前記情報は、電力管理パケットとして分類され、電力管理パケットのために確保された前記パケットベースネットワーク内のチャネルを介しわたされることを特徴とする方法。 - 計算システムで用いられる構成要素を有する半導体チップであって、
状態マシーン、コントローラ及びプロセッサからなる群から選択される回路を備え、
該回路はMAC回路と接続され、
該回路と該MAC回路は、前記計算システム内のパケットベースネットワークの各送信先に、前記計算システムの電力消費を変更するために前記計算システムのクロック源及び電源の少なくとも1つの所望される動作状態の変更に関する情報を送信し、
前記所望される動作状態の変更が許容できることを、前記所望される動作状態の変更によって影響を受け、前記情報により前記所望される動作状態の変更が通知される前記計算システムの構成要素が示す場合、前記計算システムは、前記所望される動作状態の変更を実行する半導体チップ。 - 請求項11記載の半導体チップであって、
前記パケットベースネットワークは、ルーティングプロトコル機能を有する複数のノードを備えることを特徴とする半導体チップ。 - 請求項11記載の半導体チップであって、
前記パケットベースネットワークは、前記パケットベースネットワークにおける少なくとも3つのノードの両端を有する少なくとも1つのパスを有することを特徴とする半導体チップ。 - 請求項11記載の半導体チップであって、
前記パケットベースネットワークは、1以上のプロセッサとキャッシュとの間にあり、
前記1以上のプロセッサと前記キャッシュとは、前記パケットベースネットワークを介し互いに命令を送信することを特徴とする半導体チップ。 - 請求項11記載の半導体チップであって、
前記情報は、共有リソースの動作状態を変更するためのリクエストに応答して送信されることを特徴とする半導体チップ。 - 計算システムで用いられる構成要素を有する半導体チップを有する計算システムであって、
前記半導体チップは、状態マシーン、コントローラ及びプロセッサからなる群から選択される回路を備え、
該回路はMAC回路と接続され、
該回路と該MAC回路は、前記計算システム内のパケットベースネットワークの各位置から複数のパケットのコンテンツを受信し、
前記複数のパケットのそれぞれは、前記計算システムの電力消費を変更するため、前記計算システムのクロック源及び電源の1つの所望される動作状態の変更に関する情報が以前に送信されたことに応答して、同時又は非同時の1つの指示を含み、
該回路は、前記パケットのそれぞれの受信されたコンテンツが前記所望される変更と同時であることを示す場合、前記所望される変更を実行させる計算システム。 - 請求項16記載の計算システムであって、
前記パケットベースネットワークは、ルーティングプロトコル機能を有する複数のノードを備えることを特徴とする計算システム。 - 請求項16記載の計算システムであって、
前記パケットベースネットワークは、前記パケットベースネットワークにおける少なくとも3つのノードの両端を有する少なくとも1つのパスを有することを特徴とする計算システム。 - 請求項16記載の計算システムであって、
当該計算システムは、分散計算システムであることを特徴とする計算システム。 - 請求項16記載の計算システムであって、
前記パケットベースネットワークは、1以上のプロセッサとキャッシュとの間にあり、
前記1以上のプロセッサと前記キャッシュとは、前記パケットベースネットワークを介し互いに命令を送信することを特徴とする計算システム。 - 請求項20記載の計算システムであって、
当該計算システムは、分散計算システムでないことを特徴とする計算システム。 - 請求項16記載の計算システムであって、
前記情報は、共有リソースの動作状態を変更するためのリクエストに応答して送信されることを特徴とする計算システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/859,656 US20060080461A1 (en) | 2004-06-02 | 2004-06-02 | Packet exchange for controlling system power modes |
US10/859,656 | 2004-06-02 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004320894A Division JP4855669B2 (ja) | 2004-06-02 | 2004-11-04 | システム電源モード制御のためのパケット交換 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009080853A JP2009080853A (ja) | 2009-04-16 |
JP4927104B2 true JP4927104B2 (ja) | 2012-05-09 |
Family
ID=35455132
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004320894A Expired - Fee Related JP4855669B2 (ja) | 2004-06-02 | 2004-11-04 | システム電源モード制御のためのパケット交換 |
JP2009000311A Expired - Fee Related JP4927104B2 (ja) | 2004-06-02 | 2009-01-05 | システム電源モード制御のためのパケット交換 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004320894A Expired - Fee Related JP4855669B2 (ja) | 2004-06-02 | 2004-11-04 | システム電源モード制御のためのパケット交換 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20060080461A1 (ja) |
JP (2) | JP4855669B2 (ja) |
CN (1) | CN1705297B (ja) |
DE (1) | DE102004049680A1 (ja) |
NL (1) | NL1027147C2 (ja) |
TW (1) | TWI246646B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7127566B2 (en) * | 2003-12-18 | 2006-10-24 | Intel Corporation | Synchronizing memory copy operations with memory accesses |
US8223650B2 (en) | 2008-04-02 | 2012-07-17 | Intel Corporation | Express virtual channels in a packet switched on-chip interconnection network |
EP2415129B1 (en) | 2009-03-31 | 2016-09-07 | Hewlett-Packard Enterprise Development LP | Determining power topology of a plurality of computer systems |
JP2011086055A (ja) * | 2009-10-14 | 2011-04-28 | Internatl Business Mach Corp <Ibm> | ネットワーク上の機器の動作状態を、ネットワークの利用者数に応じて変化させる、機器管理方法、コンピュータ・プログラム及び装置 |
US9148298B2 (en) * | 2011-02-03 | 2015-09-29 | Futurewei Technologies, Inc. | Asymmetric ring topology for reduced latency in on-chip ring networks |
US11301020B2 (en) * | 2017-05-22 | 2022-04-12 | Intel Corporation | Data center power management |
Family Cites Families (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6112287A (en) * | 1993-03-01 | 2000-08-29 | Busless Computers Sarl | Shared memory multiprocessor system using a set of serial links as processors-memory switch |
US5184025A (en) * | 1988-11-14 | 1993-02-02 | Elegant Design Solutions, Inc. | Computer-controlled uninterruptible power supply |
US5469553A (en) * | 1992-04-16 | 1995-11-21 | Quantum Corporation | Event driven power reducing software state machine |
KR100289630B1 (ko) * | 1992-07-13 | 2001-05-02 | 리패치 | 무선 랜의 출력제어방법 및 장치 |
US5428638A (en) * | 1993-08-05 | 1995-06-27 | Wireless Access Inc. | Method and apparatus for reducing power consumption in digital communications devices |
US5625807A (en) * | 1994-09-19 | 1997-04-29 | Advanced Micro Devices | System and method for enabling and disabling a clock run function to control a peripheral bus clock signal |
NZ313707A (en) * | 1995-07-28 | 1999-04-29 | British Telecomm | Packet routing comprising a packet, node and directional flag |
US5862391A (en) * | 1996-04-03 | 1999-01-19 | General Electric Company | Power management control system |
US6094688A (en) * | 1997-01-08 | 2000-07-25 | Crossworlds Software, Inc. | Modular application collaboration including filtering at the source and proxy execution of compensating transactions to conserve server resources |
US6009488A (en) * | 1997-11-07 | 1999-12-28 | Microlinc, Llc | Computer having packet-based interconnect channel |
US6708041B1 (en) * | 1997-12-15 | 2004-03-16 | Telefonaktiebolaget Lm (Publ) | Base station transmit power control in a CDMA cellular telephone system |
US6446214B2 (en) * | 1998-06-08 | 2002-09-03 | Microsoft Corporation | System and method for handling power state change requests initiated by peripheral devices |
JP4372244B2 (ja) * | 1998-10-26 | 2009-11-25 | 富士通マイクロエレクトロニクス株式会社 | インタフェース回路の電源制御方法、インタフェース回路、及び、データ転送装置 |
JP3712556B2 (ja) * | 1999-02-26 | 2005-11-02 | 富士通株式会社 | 電源装置、電源制御装置および電源システムのスケジュール運転監視制御方法 |
JP2000293272A (ja) * | 1999-04-01 | 2000-10-20 | Nec Corp | 共有機器電源制御装置及び共有機器電源制御方法 |
US6473078B1 (en) * | 1999-05-26 | 2002-10-29 | Nokia Display Products Oy | Method and device for power consumption management of an integrated display unit |
US6463042B1 (en) * | 1999-05-28 | 2002-10-08 | Nokia Mobile Phones Ltd. | Mobile station having power saving mode for packet data |
US6330639B1 (en) * | 1999-06-29 | 2001-12-11 | Intel Corporation | Method and apparatus for dynamically changing the sizes of pools that control the power consumption levels of memory devices |
US20020194251A1 (en) * | 2000-03-03 | 2002-12-19 | Richter Roger K. | Systems and methods for resource usage accounting in information management environments |
WO2001090865A1 (en) * | 2000-05-20 | 2001-11-29 | Equipe Communications Corporation | Time synchronization within a distributed processing system |
US6477382B1 (en) * | 2000-06-12 | 2002-11-05 | Intel Corporation | Flexible paging for packet data |
US7228441B2 (en) * | 2000-09-27 | 2007-06-05 | Huron Ip Llc | Multi-server and multi-CPU power management system and method |
JP4181317B2 (ja) * | 2000-10-26 | 2008-11-12 | 松下電器産業株式会社 | 集積回路の電力管理システム |
US7151759B1 (en) * | 2001-03-19 | 2006-12-19 | Cisco Systems Wireless Networking (Australia) Pty Limited | Automatic gain control and low power start-of-packet detection for a wireless LAN receiver |
EP1274178A1 (en) * | 2001-06-28 | 2003-01-08 | Siemens Information and Communication Networks S.p.A. | Downlink power control in packet switching cellular systems with dynamic channel allocation |
JP2003036169A (ja) * | 2001-07-25 | 2003-02-07 | Nec Software Tohoku Ltd | 複数の小規模プロセッサによって並列処理を行なうシングルチップマイクロプロセッサ |
US20030055969A1 (en) * | 2001-09-17 | 2003-03-20 | International Business Machines Corporation | System and method for performing power management on a distributed system |
US7096034B2 (en) * | 2001-10-01 | 2006-08-22 | Microsoft Corporation | System and method for reducing power consumption for wireless communications by mobile devices |
US6529442B1 (en) * | 2002-01-08 | 2003-03-04 | Intel Corporation | Memory controller with AC power reduction through non-return-to-idle of address and control signals |
GB0211764D0 (en) * | 2002-05-22 | 2002-07-03 | 3Com Corp | Automatic power saving facility for network devices |
US7093146B2 (en) * | 2002-07-31 | 2006-08-15 | Hewlett-Packard Development Company, L.P. | Power management state distribution using an interconnect |
US7403511B2 (en) * | 2002-08-02 | 2008-07-22 | Texas Instruments Incorporated | Low power packet detector for low power WLAN devices |
US7366098B1 (en) * | 2002-08-15 | 2008-04-29 | Cisco Technology, Inc. | Method and apparatus for input policing a network connection |
US20040101060A1 (en) * | 2002-11-26 | 2004-05-27 | Intel Corporation | Low power modulation |
US7337334B2 (en) * | 2003-02-14 | 2008-02-26 | International Business Machines Corporation | Network processor power management |
US7299402B2 (en) * | 2003-02-14 | 2007-11-20 | Telefonaktiebolaget Lm Ericsson (Publ) | Power control for reverse packet data channel in CDMA systems |
US7437575B2 (en) * | 2003-05-29 | 2008-10-14 | Dell Products L.P. | Low power mode for device power management |
US7240225B2 (en) * | 2003-11-10 | 2007-07-03 | Dell Products L.P. | System and method for throttling power in one or more information handling systems |
US20050136961A1 (en) * | 2003-12-17 | 2005-06-23 | Telefonaktiebolaget Lm Ericsson (Publ), | Power control method |
US8046488B2 (en) * | 2004-05-21 | 2011-10-25 | Intel Corporation | Dynamically modulating link width |
US7360103B2 (en) * | 2004-05-21 | 2008-04-15 | Intel Corporation | P-state feedback to operating system with hardware coordination |
US7315952B2 (en) * | 2004-06-02 | 2008-01-01 | Intel Corporation | Power state coordination between devices sharing power-managed resources |
US7272741B2 (en) * | 2004-06-02 | 2007-09-18 | Intel Corporation | Hardware coordination of power management activities |
US7454632B2 (en) * | 2005-06-16 | 2008-11-18 | Intel Corporation | Reducing computing system power through idle synchronization |
-
2004
- 2004-06-02 US US10/859,656 patent/US20060080461A1/en not_active Abandoned
- 2004-09-17 TW TW093128284A patent/TWI246646B/zh not_active IP Right Cessation
- 2004-09-30 NL NL1027147A patent/NL1027147C2/nl not_active IP Right Cessation
- 2004-10-12 DE DE102004049680A patent/DE102004049680A1/de not_active Ceased
- 2004-11-04 JP JP2004320894A patent/JP4855669B2/ja not_active Expired - Fee Related
- 2004-11-24 CN CN200410091643.8A patent/CN1705297B/zh active Active
-
2009
- 2009-01-05 JP JP2009000311A patent/JP4927104B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20060080461A1 (en) | 2006-04-13 |
JP2005346691A (ja) | 2005-12-15 |
TWI246646B (en) | 2006-01-01 |
NL1027147A1 (nl) | 2005-12-05 |
CN1705297A (zh) | 2005-12-07 |
JP2009080853A (ja) | 2009-04-16 |
JP4855669B2 (ja) | 2012-01-18 |
NL1027147C2 (nl) | 2007-01-08 |
TW200540605A (en) | 2005-12-16 |
DE102004049680A1 (de) | 2005-12-29 |
CN1705297B (zh) | 2014-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7594052B2 (en) | Integrated circuit and method of communication service mapping | |
JP4927104B2 (ja) | システム電源モード制御のためのパケット交換 | |
KR100871922B1 (ko) | 피어-투-피어 접속 확립 방법, 기록 매체, 라인 카드 장치 및 시스템 | |
RU2543558C2 (ru) | Способ и усройство маршрутизации ввода-вывода и карта | |
US7643477B2 (en) | Buffering data packets according to multiple flow control schemes | |
US7921251B2 (en) | Globally unique transaction identifiers | |
US20080307422A1 (en) | Shared memory for multi-core processors | |
US9535873B2 (en) | System, computer-implemented method and computer program product for direct communication between hardward accelerators in a computer cluster | |
TW200540709A (en) | Power state coordination between devices sharing power-managed resources | |
EP2230606A2 (en) | System having a plurality of nodes connected in multi-dimensional matrix, method of controlling system and apparatus | |
US7350014B2 (en) | Connecting peer endpoints | |
US20090292856A1 (en) | Interserver communication mechanism and computer system | |
CN112929418A (zh) | 一种基于发布订阅的RapidIO高速通信方法及系统 | |
KR101924002B1 (ko) | 칩 멀티 프로세서, 및 칩 멀티 프로세서를 위한 라우터 | |
US20100172366A1 (en) | Semiconductor integrated circuit and filter control method | |
US20230029026A1 (en) | Flexible resource sharing in a network | |
JP6036445B2 (ja) | 通信システム、中継装置、通信方法、及びプログラム | |
KR20190108001A (ko) | 네트워크온칩 및 이를 포함하는 컴퓨팅 장치 | |
WO2006048826A1 (en) | Integrated circuit and method for data transfer in a network on chip environment | |
CN117135103B (zh) | 片上网络的路由方法、装置、计算机设备及存储介质 | |
EP4261696A1 (en) | System and method to enter and exit a cache coherent interconnect | |
Duato et al. | Scalable Computing: Why and How | |
JP2022182291A (ja) | 情報処理装置、情報処理装置の制御方法、及び、情報処理装置の制御プログラム | |
Hughes et al. | A Prototype Embedded Microprocessor Interconnect for Distributed and Parallel Computing | |
CN117319328A (zh) | 一种基于riscv异构多核soc的报文处理系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110420 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110425 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110518 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110523 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110622 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110627 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120208 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |