JP4372244B2 - インタフェース回路の電源制御方法、インタフェース回路、及び、データ転送装置 - Google Patents
インタフェース回路の電源制御方法、インタフェース回路、及び、データ転送装置 Download PDFInfo
- Publication number
- JP4372244B2 JP4372244B2 JP30423198A JP30423198A JP4372244B2 JP 4372244 B2 JP4372244 B2 JP 4372244B2 JP 30423198 A JP30423198 A JP 30423198A JP 30423198 A JP30423198 A JP 30423198A JP 4372244 B2 JP4372244 B2 JP 4372244B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- system power
- switch
- data
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
Description
【０００１】
【発明の属する技術分野】
本発明は、各装置間でデータ転送を行うインタフェース回路の電源制御方法、インタフェース回路、及び、そのインタフェース回路を備えたデータ転送装置に関するものである。
【０００２】
近年、マルチメディアに対応して例えばパソコンに対してオーディオ・ビデオ機器、デジタルカメラ等の多数の周辺装置が接続できることが求められている。そして、パソコンと各周辺装置との間、又は、各周辺装置間とでデータ転送が効率よく行われるインタフェースが望まれている。その１つとして、電源供給線と信号線を備えたケーブルを各装置間に接続し、自装置のシステム電源がオフしていても、自装置を介して一方の周辺装置からのデータを他の周辺装置にデータ転送することができるインタフェースが提案されている。特に、ＩＥＥＥ１３９４規格のインタフェースが注目されている。このようなインタフェースでは、自装置のシステム電源のオンオフ時に発生する電源ノイズがデータ転送に悪影響を及ぼすのを防ぐ必要がある。
【０００３】
【従来の技術】
近年、パソコン、オーディオ・ビデオ機器、デジタルカメラ等の機器が出現し、その各種の機器を互いにケーブルにて接続し、各装置間でデータ転送を可能にすることにより更なるマルチメディア化が図られている。そして、各装置間との間でデータ転送を行うためのインタフェースの１つとして、電源線とデータ線を備えたケーブルを各装置間に接続し、自装置のシステム電源がオフしていても、他の周辺装置からケーブルを介して電源が供給されるようにして自装置を介して一方の周辺機器からのデータを他の周辺機器にデータ転送することができるインタフェースが提案されている。
【０００４】
図７は、その各装置に備えられるデータ転送装置を示す。図７において、装置（説明の便宜上、パソコンとする。）には、２個のコネクタ５１，５２、システム電源回路５３、ホストコントローラ５４、インタフェースコントローラ（以下、Ｉ／Ｆコントローラという）５５、２個のレギュレータ５６，５７、及び、ダイオード５８が備えられる。
【０００５】
第１コネクタ５１は、第１ケーブル６１を介して図示しない周辺装置（例えばデジタルカメラとする）に接続され、第２コネクタ５２は第２ケーブル６２を介して図示しない周辺装置（例えばカラーページプリンタとする）に接続されている。ケーブル６１，６２は６芯のケーブルであって、プラス電源線、グランド電源線、４本の信号線とからなる。
【０００６】
パソコンの電源がオン状態の時には、システム電源回路５３にて生成されるシステム電源ＶＤＤsys がホストコントローラ５４に供給されるとともに、レギュレータ５６、ダイオード５８、レギュレータ５７を介してＩ／Ｆコントローラ５５に動作電源ＶＤＤifとして供給される。そして、パソコンの電源がオフされると、システム電源回路５３からシステム電源ＶＤＤsys が出力されなくなり、ホストコントローラ５４は非動作状態になる。
【０００７】
このとき、デジタルカメラと、カラーページプリンタの電源がオンされている場合、レギュレータ５７には、第１ケーブル６１及び第１コネクタ５１を介してデジタルカメラから（又は、第２ケーブル６２及び第２コネクタ５２を介してカラーページプリンタから）ケーブル供給電源ＶＤＤcab が供給される。つまり、Ｉ／Ｆコントローラ５５は、そのケーブル供給電源ＶＤＤcab に基づいてレギュレータ５７で生成される動作電源ＶＤＤifによって動作可能な状態になっている。
【０００８】
従って、パソコンの電源がオフ状態であっても、デジタルカメラからデータが出力された場合、Ｉ／Ｆコントローラ５５は、ケーブル６１、第１コネクタ５１を介して転送されてきたデータを、第２コネクタ５２及びケーブル６２を介してカラーページプリンタに転送することができる。
【０００９】
【発明が解決しようとする課題】
ところが、パソコンの電源がオフ状態でＩ／Ｆコントローラ５５が上記したようなデータの転送動作を行っている途中で、パソコンの電源が投入（オン）されると、電源投入時に発生する電源ノイズがシステム電源ＶＤＤsys に混入してしまう。
【００１０】
すると、そのシステム電源ＶＤＤsys に基づいて生成されるＩ／Ｆコントローラ５５の動作電源ＶＤＤifにも電源ノイズが混入し、該コントローラ５５が誤動作するおそれがある。このような場合、Ｉ／Ｆコントローラ５５のデータ転送動作に悪影響を与えるおそれがある。
【００１１】
本発明は、上記問題点を解決するためになされたものであって、その目的は、システム電源の供給開始時や、遮断時に発生する電源ノイズが、インタフェースコントローラのデータ転送動作に与える悪影響を抑制することができるインタフェース回路の電源制御方法、インタフェース回路、及び、そのインタフェース回路を備えたデータ転送装置を提供することにある。
【００１２】
【課題を解決するための手段】
請求項１に記載の発明によれば、システム電源の供給に基づいてトリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態でシステム電源の供給がバス上の転送データに影響を与えないタイミングの場合に、スイッチがオンされ、該スイッチを介してシステム電源がインタフェースコントローラに供給される。
【００１３】
従って、スイッチがオンするまでにシステム電源の供給開始時の電源ノイズが消失して、その電源ノイズがインタフェースコントローラに入力されない。又、たとえ電源ノイズが消失せず、インタフェースコントローラに入力されても、バス上の転送データに影響を与えないタイミングでスイッチがオンされるので、インタフェースコントローラのデータ転送動作に悪影響を与えることはない。
【００１４】
請求項２に記載の発明によれば、システム電源がスイッチを介してインタフェースコントローラに供給され、該システム電源の遮断処理に基づいてトリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態でバス上の転送データに影響を与えないタイミングの場合に、スイッチがオフされる。
【００１５】
従って、システム電源が遮断される前にスイッチがオフするので、システム電源の遮断時の電源ノイズがインタフェースコントローラに入力しない。その結果、インタフェースコントローラのデータ転送動作に悪影響を与えることはない。しかも、スイッチがバス上の転送データに影響を与えないタイミングでオフされるので、該スイッチのオフ動作により発生するノイズもインタフェースコントローラの動作に影響を与えない。
【００１６】
請求項３に記載の発明によれば、システム電源の供給に基づく第１トリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態でシステム電源の供給がバス上の転送データに影響を与えないタイミングの場合に、スイッチがオンされる。また、スイッチを介してシステム電源がインタフェースコントローラに供給されるとともに、システム電源の遮断処理に基づく第２トリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態でバス上の転送データに影響を与えないタイミングの場合に、スイッチがオフされる。
【００１７】
従って、スイッチがオンするまでにシステム電源の供給開始時の電源ノイズが消失して、その電源ノイズがインタフェースコントローラに入力されない。又、たとえ電源ノイズが消失せず、インタフェースコントローラに入力されても、バス上の転送データに影響を与えないタイミングでスイッチがオンされるので、インタフェースコントローラのデータ転送動作に悪影響を与えることはない。又、システム電源が遮断される前にスイッチがオフするので、システム電源の遮断時の電源ノイズがインタフェースコントローラに入力しない。その結果、インタフェースコントローラのデータ転送動作に悪影響を与えることはない。しかも、スイッチがバス上の転送データに影響を与えないタイミングでオフされるので、該スイッチのオフ動作により発生するノイズもインタフェースコントローラの動作に影響を与えない。その結果、システム電源の供給開始時や、遮断時に発生する電源ノイズが、インタフェースコントローラのデータ転送動作に与える悪影響が確実に抑制される。
【００１９】
請求項４に記載の発明によれば、スイッチを切替動作させるタイミングは、バスの通信状態がアイドル状態の期間内である。従って、バス上の転送データに与える影響が小さく抑えられる。
【００２０】
請求項５に記載の発明によれば、インタフェースコントローラには、該インタフェースコントローラとの間で制御データの授受を行うホストコントローラに供給されるシステム電源がスイッチを介して供給される。制御信号生成回路は、システム電源のホストコントローラへの供給に基づいてトリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態でシステム電源の供給がバス上の転送データに影響を与えないタイミングの場合に、スイッチをオンする制御信号を生成する。
【００２１】
従って、スイッチがオンするまでにシステム電源の供給開始時の電源ノイズが消失して、その電源ノイズがインタフェースコントローラに入力されない。又、たとえ電源ノイズが消失せず、インタフェースコントローラに入力されても、バス上の転送データに影響を与えないタイミングでスイッチがオンされるので、インタフェースコントローラのデータ転送動作に悪影響を与えることはない。
【００２２】
請求項６に記載の発明によれば、インタフェースコントローラには、該インタフェースコントローラとの間で制御データの授受を行うホストコントローラに供給されるシステム電源がスイッチを介して供給される。制御信号生成回路は、システム電源の遮断処理に基づいてトリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態でバス上の転送データに影響を与えないタイミングの場合に、スイッチをオフする制御信号を生成する。
【００２３】
従って、システム電源が遮断される前にスイッチがオフするので、システム電源の遮断時の電源ノイズがインタフェースコントローラに入力しない。その結果、インタフェースコントローラのデータ転送動作に悪影響を与えることはない。しかも、スイッチがバス上の転送データに影響を与えないタイミングでオフされるので、該スイッチのオフ動作により発生するノイズもインタフェースコントローラの動作に影響を与えない。
【００２４】
請求項７に記載の発明によれば、インタフェースコントローラには、該インタフェースコントローラとの間で制御データの授受を行うホストコントローラに供給されるシステム電源がスイッチを介して供給される。制御信号生成回路は、システム電源のホストコントローラへの供給に基づく第１トリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態でシステム電源の供給がバス上の転送データに影響を与えないタイミングの場合に、スイッチをオンする制御信号を生成する。また、制御信号生成回路は、前記システム電源の遮断処理に基づく第２トリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態でバス上の転送データに影響を与えないタイミングの場合に、スイッチをオフする制御信号を生成する。
【００２５】
従って、スイッチがオンするまでにシステム電源の供給開始時の電源ノイズが消失して、その電源ノイズがインタフェースコントローラに入力されない。又、たとえ電源ノイズが消失せず、インタフェースコントローラに入力されても、バス上の転送データに影響を与えないタイミングでスイッチがオンされるので、インタフェースコントローラのデータ転送動作に悪影響を与えることはない。又、システム電源が遮断される前にスイッチがオフするので、システム電源の遮断時の電源ノイズがインタフェースコントローラに入力しない。その結果、インタフェースコントローラのデータ転送動作に悪影響を与えることはない。しかも、スイッチがバス上の転送データに影響を与えないタイミングでオフされるので、該スイッチのオフ動作により発生するノイズもインタフェースコントローラの動作に影響を与えない。その結果、システム電源の供給開始時や、遮断時に発生する電源ノイズが、インタフェースコントローラのデータ転送動作に与える悪影響が確実に抑制される。
【００２７】
請求項８に記載の発明によれば、物理層処理回路部は、バスの通信状態がアイドル状態の時、その状態検出信号を出力する。制御信号生成回路は、前記状態検出信号と前記トリガ信号に基づいて、スイッチを切替動作させる制御信号を生成する。そのため、スイッチを切替動作させるタイミングが、バスがアイドル状態となる期間内となる。従って、バス上の転送データに与える影響が小さく抑えられる。
【００２８】
請求項９に記載の発明によれば、ホストコントローラは、該ホストコントローラへのシステム電源の供給に基づいてトリガ信号を生成する。インタフェースコントローラには、ホストコントローラに供給されるシステム電源がスイッチを介して供給される。制御信号生成回路は、トリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態でシステム電源の供給がバス上の転送データに影響を与えないタイミングの場合に、スイッチをオンする制御信号を生成する。
【００２９】
従って、スイッチがオンするまでにシステム電源の供給開始時の電源ノイズが消失して、その電源ノイズがインタフェースコントローラに入力されない。又、たとえ電源ノイズが消失せず、インタフェースコントローラに入力されても、バス上の転送データに影響を与えないタイミングでスイッチがオンされるので、インタフェースコントローラのデータ転送動作に悪影響を与えることはない。
【００３０】
請求項１０に記載の発明によれば、ホストコントローラは、システム電源の遮断処理に基づいてトリガ信号を生成する。インタフェースコントローラには、ホストコントローラに供給されるシステム電源がスイッチを介して供給される。制御信号生成回路は、トリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態でバス上の転送データに影響を与えないタイミングの場合に、スイッチをオフする制御信号を生成する。
【００３１】
従って、システム電源が遮断される前にスイッチがオフするので、システム電源の遮断時の電源ノイズがインタフェースコントローラに入力しない。その結果、インタフェースコントローラのデータ転送動作に悪影響を与えることはない。しかも、スイッチがバス上の転送データに影響を与えないタイミングでオフされるので、該スイッチのオフ動作により発生するノイズもインタフェースコントローラの動作に影響を与えない。
【００３２】
請求項１１に記載の発明によれば、ホストコントローラは、該ホストコントローラへのシステム電源の供給に基づく第１トリガ信号と、該システム電源の遮断処理に基づく第２トリガ信号とを生成する。インタフェースコントローラには、ホストコントローラに供給されるシステム電源がスイッチを介して供給される。制御信号生成回路は、第１トリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態でシステム電源の供給がバス上の転送データに影響を与えないタイミングの場合に、スイッチをオンする制御信号を生成する。また、制御信号生成回路は、第２トリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態でバス上の転送データに影響を与えないタイミングの場合に、スイッチをオフする制御信号を生成する。
【００３３】
従って、スイッチがオンするまでにシステム電源の供給開始時の電源ノイズが消失して、その電源ノイズがインタフェースコントローラに入力されない。又、たとえ電源ノイズが消失せず、インタフェースコントローラに入力されても、バス上の転送データに影響を与えないタイミングでスイッチがオンされるので、インタフェースコントローラのデータ転送動作に悪影響を与えることはない。又、システム電源が遮断される前にスイッチがオフするので、システム電源の遮断時の電源ノイズがインタフェースコントローラに入力しない。その結果、インタフェースコントローラのデータ転送動作に悪影響を与えることはない。しかも、スイッチがバス上の転送データに影響を与えないタイミングでオフされるので、該スイッチのオフ動作により発生するノイズもインタフェースコントローラの動作に影響を与えない。その結果、システム電源の供給開始時や、遮断時に発生する電源ノイズが、インタフェースコントローラのデータ転送動作に与える悪影響が確実に抑制される。
【００３５】
請求項１２に記載の発明によれば、物理層処理回路部は、バスの通信状態がアイドル状態の時、その状態検出信号を出力する。制御信号生成回路は、前記状態検出信号と前記トリガ信号に基づいて、スイッチを切替動作させる制御信号を生成する。そのため、スイッチを切替動作させるタイミングが、バスがアイドル状態となる期間内となる。従って、バス上の転送データに与える影響が小さく抑えられる。
【００３６】
【発明の実施の形態】
以下、本発明を具体化した一実施の形態を図１〜図６に従って説明する。
図１は、パーソナルコンピュータ（以下、パソコンという）に対して各種の周辺装置がケーブルを介して接続され互いにデータ転送を行うようにしたシステム構成を示す。
【００３７】
図１において、パソコン１は、第１ケーブル２ａを介して周辺装置としてのデジタルＶＴＲ３と接続されるとともに、第２ケーブル２ｂを介して周辺装置としてのカラーページプリンタ４に接続される。デジタルＶＴＲ３は周辺装置としてのデジタルカメラ５に対して第３ケーブル２ｃを介して接続される。カラーページプリンタ４は周辺装置としてのデジタルビデオカメラ６に対して第４ケーブル２ｄを介して接続される。
【００３８】
第１〜第４ケーブル２ａ〜２ｄは６芯のケーブルであって、互いにデータ転送を行うための４本の信号線と、相手の装置にケーブル電源ＶＤＤcab を供給するためのプラス電源線とグランド電源線とからなる。そして、これら各ケーブル２ａ〜２ｄにて、パソコン１と各周辺装置３〜６との間、又は、各周辺装置３〜６間でデータ転送が行われるとともに、ケーブル電源ＶＤＤcab の供給が行われる。
【００３９】
図２は、パソコン１内に備えられるデータ転送装置を示す。尚、データ転送装置は、各周辺装置３〜６内にも同様な回路が備えられる。
パソコン１には、システム電源回路１１、ホストコントローラ１２、インタフェースコントローラ（以下、Ｉ／Ｆコントローラという）１３、２個のレギュレータ１４，１５、ダイオード１６、２個のコネクタ１７，１８、及び、スイッチＳＷが備えられる。Ｉ／Ｆコントローラ１３、レギュレータ１４，１５、ダイオード１６、及び、スイッチＳＷはインタフェース回路を構成し、この形態では、インタフェース回路と、ホストコントローラ１２はマザーボード上に搭載される。
【００４０】
システム電源回路１１は、パソコン１の電源スイッチがオンされた時、システム電源ＶＤＤsys を生成する。システム電源ＶＤＤsys は、ホストコントローラ１２に動作電源として供給される。又、システム電源ＶＤＤsys は、スイッチＳＷがオンしている時に、レギュレータ１４、該スイッチＳＷ、ダイオード１６、レギュレータ１５を介してＩ／Ｆコントローラ１３に動作電源ＶＤＤifとして供給される。
【００４１】
ホストコントローラ１２は、システム電源ＶＤＤsys が供給されている時のみ動作するようになっている。ホストコントローラ１２は、Ｉ／Ｆコントローラ１３との間でデータ転送制御処理のための制御データの授受を行う。即ち、ホストコントローラ１２は、Ｉ／Ｆコントローラ１３が取り込んだデータをどのように処理しパソコン１内に設けた図示しない内部装置のどの装置に転送させたり、又、内部装置で作成した転送データをＩ／Ｆコントローラ１３を介して他の周辺装置３〜６に転送させるための処理を行わせるための制御データの授受をＩ／Ｆコントローラ１３との間で行う。
【００４２】
又、ホストコントローラ１２は、パソコン１の電源スイッチがオンされた時に図５に示すようなＨレベルの第１トリガ信号ＳＧ１をＩ／Ｆコントローラ１３に出力し、パソコン１の電源スイッチのオフが指令された時（遮断処理（オフシーケンス）が開始された時）に同図５に示すようなＨレベルの第２トリガ信号ＳＧ２をＩ／Ｆコントローラ１３に出力する。尚、一旦、Ｈレベルになった両トリガ信号ＳＧ１，ＳＧ２は、ホストコントローラ１２にシステム電源ＶＤＤsys が供給されなくなると消失する（Ｌレベルになる）。
【００４３】
Ｉ／Ｆコントローラ１３は、前記ホストコントローラ１２から出力される第１，第２トリガ信号ＳＧ１，ＳＧ２に基づいた図５に示すような制御信号ＳＧ３を前記スイッチＳＷに出力する。制御信号ＳＧ３がＨレベルになると、スイッチＳＷはオンされる。この時、前記レギュレータ１５にはシステム電源ＶＤＤsys がレギュレータ１４、スイッチＳＷ、及び、ダイオード１６を介して供給される。レギュレータ１５は、この電源に基づいてＩ／Ｆコントローラ１３の動作電源ＶＤＤifを生成する。
【００４４】
又、デジタルＶＴＲ３、又はカラーページプリンタ４の電源がオンされている場合、前記レギュレータ１５に第１，第２コネクタ１７，１８を介してＶＴＲ３，プリンタ４からケーブル電源ＶＤＤcab が供給される。レギュレータ１５は、システム電源ＶＤＤsys 及びケーブル電源ＶＤＤcab の両電源に基づいて動作電源ＶＤＤifを生成する。
【００４５】
一方、制御信号ＳＧ３がＬレベルになると、スイッチＳＷはオフされる。このの時、前記レギュレータ１５にはシステム電源ＶＤＤsys が供給されないため、レギュレータ１５では動作電源ＶＤＤifが生成されない。
【００４６】
又、この状態で、デジタルＶＴＲ３、又はカラーページプリンタ４の電源がオンされている場合、前記レギュレータ１５に第１，第２コネクタ１７，１８からケーブル電源ＶＤＤcab が供給される。レギュレータ１５は、このケーブル電源ＶＤＤcab に基づいてＩ／Ｆコントローラ１３の動作電源ＶＤＤifを生成する。このような場合、レギュレータ１５にシステム電源ＶＤＤsys の供給がなくても、ケーブル電源ＶＤＤcab に基づいてＩ／Ｆコントローラ１３の動作電源ＶＤＤifが生成される。
【００４７】
従って、レギュレータ１５へシステム電源ＶＤＤsys が供給されていない場合では、周辺機器から供給されるケーブル電源ＶＤＤcab に基づいてＩ／Ｆコントローラ１３は動作状態に保たれ、例えばデジタルＶＴＲ３とカラーページ４間のデータ転送を可能する。
【００４８】
前記Ｉ／Ｆコントローラ１３は、この形態においてＩＥＥＥ１３９４規格に準拠したコントローラで構成される。詳述すると、Ｉ／Ｆコントローラ１３には、図３に示すように、ＩＥＥＥ１３９４用プロトコルコントローラ２１、周辺回路２２、及び、ホストインタフェース（以下、ホストＩ／Ｆという）２３が備えられる。
【００４９】
プロトコルコントローラ２１は、周辺回路２２、ホストＩ／Ｆ２３を介してホストコントローラ１２と前記制御データの授受を行う。この周辺回路２２は、両コントローラ１２，２１間の制御データの授受を行う際に用いられるクロック信号を生成するクロック信号生成回路や、制御データ等を一時的に記憶するＲＡＭ等から構成されている。ホストＩ／Ｆ２２は、各コントローラ１２，２２間の制御データの入出力を行う。
【００５０】
又、プロトコルコントローラ２１は、前記ホストコントローラ１２から出力される第１，第２トリガ信号ＳＧ１，ＳＧ２に基づいた前記制御信号ＳＧ３をスイッチＳＷに出力し、スイッチＳＷをオンオフ制御する。
【００５１】
前記プロトコルコントローラ２１には、図４においてその詳細な構成を示すように、物理層処理回路部３１、リンク層処理回路部３２、及び、判定回路３３が備えられる。更に、物理層処理回路部３１には、バスインタフェース（以下、バスＩ／Ｆという）３４、デコーダ３５、エンコーダ３６、及び、ステートマシン３７が備えられる。
【００５２】
バスＩ／Ｆ３４は、第１コネクタ１７と第２コネクタ１８と接続されている。この第１コネクタ１７は第１ケーブル２ａを介して前記デジタルＶＴＲ３に接続され、第２コネクタ１８は第２ケーブル２ｂを介して前記カラーページプリンタ４に接続される。
【００５３】
ステートマシン３７は、第１コネクタ１７に入力されるデジタルＶＴＲ３のＩ／Ｆコントローラからの転送データを、バスＩ／Ｆ３４及びデコーダ３５を介して入力する。ステートマシン３７は、入力した転送データをリンク層処理回路部３２に転送するとともに、エンコーダ３６、バスＩ／Ｆ３４、第２コネクタ１８、及び、第２ケーブル２ｂを介して反対側の周辺機器であるカラーページプリンタ４に転送する。
【００５４】
又、ステートマシン３７は、第２コネクタ１８に入力されるカラーページプリンタ４のＩ／Ｆコントローラからの転送データを、バスＩ／Ｆ３４及びデコーダ３５を介して入力する。ステートマシン３７は、入力した転送データをリンク層処理回路部３２に転送するとともに、エンコーダ３６、バスＩ／Ｆ３４、第１コネクタ１７、及び、第１ケーブル２ａを介して反対側の周辺機器であるデジタルＶＴＲ３に転送する。
【００５５】
又、ステートマシン３７は、リンク層処理回路部３２から出力されてくる転送データを入力し、該転送データをエンコーダ３６、バスＩ／Ｆ３４を介して第１，第２コネクタ１８に出力するようになっている。従って、リンク層処理回路部３２から出力された転送データは、それぞれデジタルＶＴＲ３のＩ／Ｆコントローラと、カラーページプリンタ４のそれに転送されることになる。
【００５６】
ステートマシン３７は、バスの状態が、パケットデータが転送されているビジィ状態（パケットデータ通信状態）か、或いはデータが転送されていない無信号状態（アイドル状態：ＩＤＬＥ状態）かを検出する。そして、この形態では、ステートマシン３７は、バスがビジィ状態の時にＨレベルの状態検出信号ＳＧ４を判定回路３３に出力し、アイドル状態の時にＬレベルの状態検出信号ＳＧ４を該判定回路３３に出力する。
【００５７】
リンク層処理回路部３２は、前記周辺回路２２、ホストＩ／Ｆ２３を介してホストコントローラ１２と前記制御データの授受を行う回路部であって、ステートマシン３７から入力した転送データが自装置のために転送されたデータかを解析する。そして、自装置のためのデータであると、リンク層処理回路部３２は、ホストコントローラ１２からの制御データに基づいてパソコン１内に設けた所定の内部装置に転送データを出力する。
【００５８】
又、リンク層処理回路部３２は、ホストコントローラ１２からの制御データに基づいてパソコン１内に設けた図示しない内部装置で作成した転送データに転送先データ等を含むヘッダー部を付加、即ち転送データに転送先等を指定した所定のフォーマットにしてステートマシン３７に出力する。
【００５９】
尚、この形態のリンク層処理回路部３２は転送データのモードを制御する回路部であって、そのモードにはアイソクロナス（Isochronous ）転送モードと、エイシンクロナス（Asyncronous ）転送モードとがある。アイソクロナス転送モードは、大量のデータであって連続性が要求される動画等の画像データの転送時に用いられ、ある一定の周期毎に必ずデータの転送を行うモードである。エイシンクロナス転送モードは、アイソクロナス期間以外の時間を利用してデータを転送するモードである。
【００６０】
リンク層処理回路部３２は、バスがアイソクロナス転送期間であるか否かを検出する。その検出結果に基づいて、リンク層処理回路部３２は、バスがアイソクロナス転送期間の時、Ｈレベルのモード検出信号ＳＧ５を判定回路３３に出力し、バスがアイソクロナス転送期間以外の時、Ｌレベルのモード検出信号ＳＧ５を該判定回路３３に出力する。
【００６１】
判定回路３３には、前記ホストコントローラ１２からの第１，第２トリガ信号ＳＧ１，ＳＧ２と、ステートマシーン３７からの状態検出信号ＳＧ４と、リンク層処理回路部３２からのモード検出信号ＳＧ５とが入力される。判定回路３３は、第１トリガ信号ＳＧ１又は第２トリガ信号ＳＧ２の判定を行う。次に、判定回路３３は、Ｈレベルのトリガ信号ＳＧ１，ＳＧ２に基づいて、モード検出信号ＳＧ５の判定を行う。その次に、判定回路３３は、Ｌレベルの検出信号ＳＧ５に基づいて状態検出信号ＳＧ４の判定を行う。そして、判定回路３３は、Ｌレベルの状態判定信号ＳＧ４に基づいて、前記スイッチＳＷをオンオフ制御するための制御信号ＳＧ３を生成する。
【００６２】
詳述すると、図５に示すように、第１，第２トリガ信号ＳＧ１，ＳＧ２がともにＬレベルの時、判定回路３３はＬレベルの制御信号ＳＧ３を出力する。
次に、パソコン１の電源スイッチのオンに基づいて第１トリガ信号ＳＧ１がＨレベルになると、判定回路３３は、モード検出信号ＳＧ５がＨレベル（アイソクロナス転送期間）の時、引き続きＬレベルの制御信号ＳＧ３を出力する。又、モード検出信号ＳＧ５がＬレベル（アイソクロナス転送期間以外）の時、判定回路３３は、状態検出信号ＳＧ４がＨレベル（バスがビジィ状態の時）であると、引き続きＬレベルの制御信号ＳＧ３を出力する。この時、状態検出信号ＳＧ４がＬレベル（バスがアイドル状態の時）であると、判定回路３３は、Ｈレベルの制御信号ＳＧ３を出力する。
即ち、図６に示すように、Ｉ／Ｆコントローラ１３は、Ｈレベルの第１トリガ信号ＳＧ１が入力されるまで、該ステップ４１を繰り返し処理する。次に、Ｉ／Ｆコントローラ１３は、Ｈレベルの第１トリガ信号ＳＧ１が入力されるとステップ４２に進み、アイソクロナス転送期間以外、即ちモード検出信号ＳＧ５がＬレベルになるまで、ステップ４１，４２を繰り返し処理する。次に、Ｉ／Ｆコントローラ１３は、Ｌレベルのモード検出信号ＳＧ５が入力されるとステップ４３に進み、バスがアイドル状態、即ち状態検出信号ＳＧ４がＬレベルになるまで、ステップ４１〜４３を繰り返し処理する。次に、Ｉ／Ｆコントローラ１３は、Ｌレベルの状態検出信号ＳＧ４が入力されるとステップ４４に進み、スイッチＳＷにＨレベルの制御信号ＳＧ３を出力し、スイッチＳＷをオンさせる。
【００６３】
つまり、この形態のＩ／Ｆコントローラ１３は、図５に示すようにパソコン１の電源スイッチがオンされた時にバスがアイソクロナス転送期間であると、その転送期間が終了するまで待機し、アイドル状態になるとＨレベルの制御信号ＳＧ３を出力する。そして、このＨレベルの制御信号ＳＧ３に基づいてスイッチＳＷがオンされ、先に電源スイッチのオンに基づいて生成されたシステム電源ＶＤＤsys がレギュレータ１５に入力される。そのため、Ｉ／Ｆコントローラ１３は、データ転送動作に最も支障のない期間にスイッチＳＷのオン動作させる。
【００６４】
従って、スイッチＳＷがオンするまでにパソコン１の電源スイッチの電源ノイズが消失して、Ｉ／Ｆコントローラ１３の動作電源ＶＤＤifに電源ノイズが混入しない。又、たとえ電源ノイズが消失せず、動作電源ＶＤＤifに電源ノイズが混入しても、Ｉ／Ｆコントローラ１３のデータ転送動作に最も支障のない期間でスイッチＳＷがオン動作されるので、該コントローラ１３のデータ転送動作に悪影響を与えることはない。更に、スイッチＳＷのオン動作により発生するノイズも該コントローラ１３の動作に影響を与えない。
【００６５】
一方、図５に示すように、パソコン１の電源スイッチのオフ指令（オフシーケンスの開始）に基づいて第２トリガ信号ＳＧ２がＨレベルになると、判定回路３３は、モード検出信号ＳＧ５がＨレベル（アイソクロナス転送期間）の時、引き続きＨレベルの制御信号ＳＧ３を出力する。又、モード検出信号ＳＧ５がＬレベル（アイソクロナス転送期間以外）の時、判定回路３３は、状態検出信号ＳＧ４がＨレベル（バスがビジィ状態の時）であると、引き続きＨレベルの制御信号ＳＧ３を出力する。この時、状態検出信号ＳＧ４がＬレベル（バスがアイドル状態の時）であると、判定回路３３は、Ｌレベルの制御信号ＳＧ３を出力する。
【００６６】
即ち、図６に示すように、Ｉ／Ｆコントローラ１３は、Ｈレベルの第２トリガ信号ＳＧ２が入力されるまで、該ステップ４１を繰り返し処理する。次に、Ｉ／Ｆコントローラ１３は、Ｈレベルの第２トリガ信号ＳＧ２が入力されるとステップ４２に進み、アイソクロナス転送期間以外、即ちモード検出信号ＳＧ５がＬレベルになるまで、ステップ４１，４２を繰り返し処理する。次に、Ｉ／Ｆコントローラ１３は、Ｌレベルのモード検出信号ＳＧ５が入力されるとステップ４３に進み、バスがアイドル状態、即ち状態検出信号ＳＧ４がＬレベルになるまで、ステップ４１〜４３を繰り返し処理する。次に、Ｉ／Ｆコントローラ１３は、Ｌレベルの状態検出信号ＳＧ４が入力されるとステップ４４に進み、スイッチＳＷにＬレベルの制御信号ＳＧ３を出力し、スイッチＳＷをオフさせる。
【００６７】
つまり、この形態のＩ／Ｆコントローラ１３は、図５に示すようにパソコン１のオフシーケンスが開始された時にバスがアイソクロナス転送期間であると、その転送期間が終了するまで待機し、アイドル状態になるとＬレベルの制御信号ＳＧ３を出力する。そして、このＬレベルの制御信号ＳＧ３に基づいてスイッチＳＷがオフされ、その後、オフシーケンスの終了に基づいて電源スイッチがオフされる。
【００６８】
従って、パソコン１の電源スイッチがオフする前にスイッチＳＷがオフするので、システム電源ＶＤＤsys の遮断によるノイズがＩ／Ｆコントローラ１３の動作電源ＶＤＤifに混入しない。従って、該コントローラ１３のデータ転送動作に悪影響を与えることはない。
【００６９】
又、パソコン１のオフシーケンスが開始されてからバス上がアイソクロナス転送期間以外のアイドル状態、即ちＩ／Ｆコントローラ１３のデータ転送動作に最も支障のない期間にスイッチＳＷがオフ動作される。
【００７０】
従って、スイッチＳＷのオフ動作により発生するノイズもＩ／Ｆコントローラ１３の動作に影響を与えない。
上記したように、本実施の形態では、以下に示す作用効果を得ることができる。
【００７１】
（１）判定回路３３は、パソコン１の電源スイッチのオンに基づいて第１トリガ信号ＳＧ１がＨレベルになると、モード検出信号ＳＧ５がＬレベル（アイソクロナス転送期間以外）の時、状態検出信号ＳＧ４がＬレベル（バスがアイドル状態）になった時に、Ｈレベルの制御信号ＳＧ３をスイッチＳＷに出力する。つまり、この形態のＩ／Ｆコントローラ１３は、パソコン１の電源スイッチがオンされてからバス上がアイソクロナス転送期間以外のアイドル状態になるまでスイッチＳＷのオン動作を待機させ、該コントローラ１３のデータ転送動作に最も支障のない期間にスイッチＳＷをオン動作させる。
【００７２】
従って、スイッチＳＷがオンするまでにパソコン１の電源スイッチの電源ノイズが消失して、Ｉ／Ｆコントローラ１３の動作電源ＶＤＤifに電源ノイズが混入しない。又、たとえ電源ノイズが消失せず、動作電源ＶＤＤifに電源ノイズが混入しても、Ｉ／Ｆコントローラ１３のデータ転送動作に最も支障のない期間にスイッチＳＷがオン動作されるので、該コントローラ１３のデータ転送動作に悪影響を与えることはない。更に、スイッチＳＷのオン動作により発生するノイズも該コントローラ１３の動作に影響を与えない。
【００７３】
（２）判定回路３３は、パソコン１の電源スイッチのオフ指令（オフシーケンスの開始）に基づいて第２トリガ信号ＳＧ２がＨレベルになると、モード検出信号ＳＧ５がＬレベル（アイソクロナス転送期間以外）の時、状態検出信号ＳＧ４がＬレベルになった時（バスがアイドル状態の時）に、Ｌレベルの制御信号ＳＧ３をスイッチＳＷに出力する。つまり、この形態のＩ／Ｆコントローラ１３は、パソコン１のオフシーケンスが開始されてからバス上がアイソクロナス転送期間以外のアイドル状態になるまでスイッチＳＷのオフ動作を待機させ、該コントローラ１３のデータ転送動作に最も支障のない期間にスイッチＳＷをオフ動作させる。そして、オフシーケンスの終了に基づいて電源スイッチがオフされる。
【００７４】
従って、パソコン１の電源スイッチがオフする前にスイッチＳＷがオフするので、システム電源ＶＤＤsys の遮断によるノイズがＩ／Ｆコントローラ１３の動作電源ＶＤＤifに混入しない。その結果、該コントローラ１３のデータ転送動作に悪影響を与えることはない。しかも、スイッチＳＷがバス上の転送データに影響を与えないタイミングでオフされるので、該スイッチＳＷのオフ動作により発生するノイズもＩ／Ｆコントローラ１３の動作に影響を与えない。
【００７５】
（３）この形態では、状態検出信号ＳＧ４がＬレベル（バスがアイドル状態）になった時にスイッチＳＷがオンオフ動作される。従って、バス上の転送データに与える影響を小さく抑えることができる。
【００７６】
（４）この形態では、モード検出信号ＳＧ５がＬレベル（アイソクロナス転送期間以外）になった時にスイッチＳＷがオンオフ動作される。従って、アイソクロナス転送期間以外のアイドル状態は比較的時間が長く安定しているので、バス上の転送データに与える影響をより小さく抑えることができる。
【００７７】
尚、本発明の実施の形態は以下のように変更してもよい。
○上記実施の形態では、Ｉ／Ｆコントローラ１３、レギュレータ１４，１５、ダイオード１６、及び、スイッチＳＷで構成されるインタフェース回路と、ホストコントローラ１２をマザーボード上に搭載したが、このようなインタフェース回路をＰＣボード上に搭載し、該ＰＣボードをホストコントローラ１２が搭載されたマザーボードのスロットに装着する、又はパソコンに外付けする構成であってもよい。
【００７８】
○上記実施の形態では、パソコン１の電源スイッチのオンオフ時にスイッチＳＷをオンオフさせるタイミングを制御するようにしたが、該電源スイッチのオン時、又はオフ時のいずれかのみにおいて、スイッチＳＷをオンオフさせるタイミングを制御するようにしてもよい。
【００７９】
○上記実施の形態では、ステートマシン３７は、バスの状態を検出し、その検出結果に基づいて状態判定信号ＳＧ４を出力するようにしたが、ステートマシン３７は自身の動作状態に基づいて状態判定信号ＳＧ４を出力するようにしてもよい。例えば、ステートマシン３７は、アイドルステートを実行しているときにＬレベルの状態判定信号ＳＧ４を出力する。
【００８０】
○上記実施の形態では、状態検出信号ＳＧ４がＬレベル、即ちバスがアイドル状態になった時にスイッチＳＷをオンオフ動作するようにしたが、バス上の転送データに影響を与えないタイミングであれば、転送データがアイドル状態でない期間にスイッチＳＷをオンオフ動作するようにしてもよい。
【００８１】
例えば、転送データがバスの使用権を獲得するためのアービトレーション（Arbitration ）期間にスイッチＳＷをオンオフ動作するようにしてもよい。これは、このアービトレーション期間では、パケットデータを転送している期間に比べてデータの周期が長いため、前記ノイズがデータに与える影響が小さいためである。
【００８２】
又、Ｉ／Ｆコントローラ１３は、Ｈレベルのトリガ信号ＳＧ１，ＳＧ２に基づいて、アイソクロナス転送期間以外の期間で、バスリセットを実行する。これにより、Ｉ／Ｆコントローラ１３は、強制的にバスをアイドル状態にし、このアイドル期間にスイッチＳＷをオンオフ動作させる。このようにしても、パソコン１の電源スイッチのオンオフ時に発生する電源ノイズが、Ｉ／Ｆコントローラ１３のデータ転送動作に与える悪影響を抑制することができる。
【００８３】
【発明の効果】
以上詳述したように、本発明によれば、システム電源の供給開始時や、遮断時に発生する電源ノイズが、インタフェースコントローラのデータ転送動作に与える悪影響を抑制することができるインタフェース回路の電源制御方法、インタフェース回路、及び、そのインタフェース回路を備えたデータ転送装置を提供することができる。
【図面の簡単な説明】
【図１】 本実施の形態のシステム構成図。
【図２】 パソコン内のインタフェース回路のブロック図。
【図３】 Ｉ／Ｆコントローラ内のブロック図。
【図４】 プロトコルコントローラ内のブロック図。
【図５】 Ｉ／Ｆコントローラの動作波形図。
【図６】 Ｉ／Ｆコントローラの動作を説明するためのフローチャート。
【図７】 従来のインタフェース回路のブロック図。
【符号の説明】
２ａ〜２ｄ ケーブル
３〜６ 周辺装置
１２ ホストコントローラ
１３ インタフェースコントローラ
３１ 物理層処理回路部
３２ リンク層処理回路部
３３ 制御信号生成回路としての判定回路
ＳＷ スイッチ
ＶＤＤsys システム電源
ＶＤＤcab ケーブル電源
ＳＧ１ 第１トリガ信号
ＳＧ２ 第２トリガ信号
ＳＧ３ 制御信号
ＳＧ４ 状態検出信号
ＳＧ５ 検出信号としてのモード検出信号
【発明の属する技術分野】
本発明は、各装置間でデータ転送を行うインタフェース回路の電源制御方法、インタフェース回路、及び、そのインタフェース回路を備えたデータ転送装置に関するものである。
【０００２】
近年、マルチメディアに対応して例えばパソコンに対してオーディオ・ビデオ機器、デジタルカメラ等の多数の周辺装置が接続できることが求められている。そして、パソコンと各周辺装置との間、又は、各周辺装置間とでデータ転送が効率よく行われるインタフェースが望まれている。その１つとして、電源供給線と信号線を備えたケーブルを各装置間に接続し、自装置のシステム電源がオフしていても、自装置を介して一方の周辺装置からのデータを他の周辺装置にデータ転送することができるインタフェースが提案されている。特に、ＩＥＥＥ１３９４規格のインタフェースが注目されている。このようなインタフェースでは、自装置のシステム電源のオンオフ時に発生する電源ノイズがデータ転送に悪影響を及ぼすのを防ぐ必要がある。
【０００３】
【従来の技術】
近年、パソコン、オーディオ・ビデオ機器、デジタルカメラ等の機器が出現し、その各種の機器を互いにケーブルにて接続し、各装置間でデータ転送を可能にすることにより更なるマルチメディア化が図られている。そして、各装置間との間でデータ転送を行うためのインタフェースの１つとして、電源線とデータ線を備えたケーブルを各装置間に接続し、自装置のシステム電源がオフしていても、他の周辺装置からケーブルを介して電源が供給されるようにして自装置を介して一方の周辺機器からのデータを他の周辺機器にデータ転送することができるインタフェースが提案されている。
【０００４】
図７は、その各装置に備えられるデータ転送装置を示す。図７において、装置（説明の便宜上、パソコンとする。）には、２個のコネクタ５１，５２、システム電源回路５３、ホストコントローラ５４、インタフェースコントローラ（以下、Ｉ／Ｆコントローラという）５５、２個のレギュレータ５６，５７、及び、ダイオード５８が備えられる。
【０００５】
第１コネクタ５１は、第１ケーブル６１を介して図示しない周辺装置（例えばデジタルカメラとする）に接続され、第２コネクタ５２は第２ケーブル６２を介して図示しない周辺装置（例えばカラーページプリンタとする）に接続されている。ケーブル６１，６２は６芯のケーブルであって、プラス電源線、グランド電源線、４本の信号線とからなる。
【０００６】
パソコンの電源がオン状態の時には、システム電源回路５３にて生成されるシステム電源ＶＤＤsys がホストコントローラ５４に供給されるとともに、レギュレータ５６、ダイオード５８、レギュレータ５７を介してＩ／Ｆコントローラ５５に動作電源ＶＤＤifとして供給される。そして、パソコンの電源がオフされると、システム電源回路５３からシステム電源ＶＤＤsys が出力されなくなり、ホストコントローラ５４は非動作状態になる。
【０００７】
このとき、デジタルカメラと、カラーページプリンタの電源がオンされている場合、レギュレータ５７には、第１ケーブル６１及び第１コネクタ５１を介してデジタルカメラから（又は、第２ケーブル６２及び第２コネクタ５２を介してカラーページプリンタから）ケーブル供給電源ＶＤＤcab が供給される。つまり、Ｉ／Ｆコントローラ５５は、そのケーブル供給電源ＶＤＤcab に基づいてレギュレータ５７で生成される動作電源ＶＤＤifによって動作可能な状態になっている。
【０００８】
従って、パソコンの電源がオフ状態であっても、デジタルカメラからデータが出力された場合、Ｉ／Ｆコントローラ５５は、ケーブル６１、第１コネクタ５１を介して転送されてきたデータを、第２コネクタ５２及びケーブル６２を介してカラーページプリンタに転送することができる。
【０００９】
【発明が解決しようとする課題】
ところが、パソコンの電源がオフ状態でＩ／Ｆコントローラ５５が上記したようなデータの転送動作を行っている途中で、パソコンの電源が投入（オン）されると、電源投入時に発生する電源ノイズがシステム電源ＶＤＤsys に混入してしまう。
【００１０】
すると、そのシステム電源ＶＤＤsys に基づいて生成されるＩ／Ｆコントローラ５５の動作電源ＶＤＤifにも電源ノイズが混入し、該コントローラ５５が誤動作するおそれがある。このような場合、Ｉ／Ｆコントローラ５５のデータ転送動作に悪影響を与えるおそれがある。
【００１１】
本発明は、上記問題点を解決するためになされたものであって、その目的は、システム電源の供給開始時や、遮断時に発生する電源ノイズが、インタフェースコントローラのデータ転送動作に与える悪影響を抑制することができるインタフェース回路の電源制御方法、インタフェース回路、及び、そのインタフェース回路を備えたデータ転送装置を提供することにある。
【００１２】
【課題を解決するための手段】
請求項１に記載の発明によれば、システム電源の供給に基づいてトリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態でシステム電源の供給がバス上の転送データに影響を与えないタイミングの場合に、スイッチがオンされ、該スイッチを介してシステム電源がインタフェースコントローラに供給される。
【００１３】
従って、スイッチがオンするまでにシステム電源の供給開始時の電源ノイズが消失して、その電源ノイズがインタフェースコントローラに入力されない。又、たとえ電源ノイズが消失せず、インタフェースコントローラに入力されても、バス上の転送データに影響を与えないタイミングでスイッチがオンされるので、インタフェースコントローラのデータ転送動作に悪影響を与えることはない。
【００１４】
請求項２に記載の発明によれば、システム電源がスイッチを介してインタフェースコントローラに供給され、該システム電源の遮断処理に基づいてトリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態でバス上の転送データに影響を与えないタイミングの場合に、スイッチがオフされる。
【００１５】
従って、システム電源が遮断される前にスイッチがオフするので、システム電源の遮断時の電源ノイズがインタフェースコントローラに入力しない。その結果、インタフェースコントローラのデータ転送動作に悪影響を与えることはない。しかも、スイッチがバス上の転送データに影響を与えないタイミングでオフされるので、該スイッチのオフ動作により発生するノイズもインタフェースコントローラの動作に影響を与えない。
【００１６】
請求項３に記載の発明によれば、システム電源の供給に基づく第１トリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態でシステム電源の供給がバス上の転送データに影響を与えないタイミングの場合に、スイッチがオンされる。また、スイッチを介してシステム電源がインタフェースコントローラに供給されるとともに、システム電源の遮断処理に基づく第２トリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態でバス上の転送データに影響を与えないタイミングの場合に、スイッチがオフされる。
【００１７】
従って、スイッチがオンするまでにシステム電源の供給開始時の電源ノイズが消失して、その電源ノイズがインタフェースコントローラに入力されない。又、たとえ電源ノイズが消失せず、インタフェースコントローラに入力されても、バス上の転送データに影響を与えないタイミングでスイッチがオンされるので、インタフェースコントローラのデータ転送動作に悪影響を与えることはない。又、システム電源が遮断される前にスイッチがオフするので、システム電源の遮断時の電源ノイズがインタフェースコントローラに入力しない。その結果、インタフェースコントローラのデータ転送動作に悪影響を与えることはない。しかも、スイッチがバス上の転送データに影響を与えないタイミングでオフされるので、該スイッチのオフ動作により発生するノイズもインタフェースコントローラの動作に影響を与えない。その結果、システム電源の供給開始時や、遮断時に発生する電源ノイズが、インタフェースコントローラのデータ転送動作に与える悪影響が確実に抑制される。
【００１９】
請求項４に記載の発明によれば、スイッチを切替動作させるタイミングは、バスの通信状態がアイドル状態の期間内である。従って、バス上の転送データに与える影響が小さく抑えられる。
【００２０】
請求項５に記載の発明によれば、インタフェースコントローラには、該インタフェースコントローラとの間で制御データの授受を行うホストコントローラに供給されるシステム電源がスイッチを介して供給される。制御信号生成回路は、システム電源のホストコントローラへの供給に基づいてトリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態でシステム電源の供給がバス上の転送データに影響を与えないタイミングの場合に、スイッチをオンする制御信号を生成する。
【００２１】
従って、スイッチがオンするまでにシステム電源の供給開始時の電源ノイズが消失して、その電源ノイズがインタフェースコントローラに入力されない。又、たとえ電源ノイズが消失せず、インタフェースコントローラに入力されても、バス上の転送データに影響を与えないタイミングでスイッチがオンされるので、インタフェースコントローラのデータ転送動作に悪影響を与えることはない。
【００２２】
請求項６に記載の発明によれば、インタフェースコントローラには、該インタフェースコントローラとの間で制御データの授受を行うホストコントローラに供給されるシステム電源がスイッチを介して供給される。制御信号生成回路は、システム電源の遮断処理に基づいてトリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態でバス上の転送データに影響を与えないタイミングの場合に、スイッチをオフする制御信号を生成する。
【００２３】
従って、システム電源が遮断される前にスイッチがオフするので、システム電源の遮断時の電源ノイズがインタフェースコントローラに入力しない。その結果、インタフェースコントローラのデータ転送動作に悪影響を与えることはない。しかも、スイッチがバス上の転送データに影響を与えないタイミングでオフされるので、該スイッチのオフ動作により発生するノイズもインタフェースコントローラの動作に影響を与えない。
【００２４】
請求項７に記載の発明によれば、インタフェースコントローラには、該インタフェースコントローラとの間で制御データの授受を行うホストコントローラに供給されるシステム電源がスイッチを介して供給される。制御信号生成回路は、システム電源のホストコントローラへの供給に基づく第１トリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態でシステム電源の供給がバス上の転送データに影響を与えないタイミングの場合に、スイッチをオンする制御信号を生成する。また、制御信号生成回路は、前記システム電源の遮断処理に基づく第２トリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態でバス上の転送データに影響を与えないタイミングの場合に、スイッチをオフする制御信号を生成する。
【００２５】
従って、スイッチがオンするまでにシステム電源の供給開始時の電源ノイズが消失して、その電源ノイズがインタフェースコントローラに入力されない。又、たとえ電源ノイズが消失せず、インタフェースコントローラに入力されても、バス上の転送データに影響を与えないタイミングでスイッチがオンされるので、インタフェースコントローラのデータ転送動作に悪影響を与えることはない。又、システム電源が遮断される前にスイッチがオフするので、システム電源の遮断時の電源ノイズがインタフェースコントローラに入力しない。その結果、インタフェースコントローラのデータ転送動作に悪影響を与えることはない。しかも、スイッチがバス上の転送データに影響を与えないタイミングでオフされるので、該スイッチのオフ動作により発生するノイズもインタフェースコントローラの動作に影響を与えない。その結果、システム電源の供給開始時や、遮断時に発生する電源ノイズが、インタフェースコントローラのデータ転送動作に与える悪影響が確実に抑制される。
【００２７】
請求項８に記載の発明によれば、物理層処理回路部は、バスの通信状態がアイドル状態の時、その状態検出信号を出力する。制御信号生成回路は、前記状態検出信号と前記トリガ信号に基づいて、スイッチを切替動作させる制御信号を生成する。そのため、スイッチを切替動作させるタイミングが、バスがアイドル状態となる期間内となる。従って、バス上の転送データに与える影響が小さく抑えられる。
【００２８】
請求項９に記載の発明によれば、ホストコントローラは、該ホストコントローラへのシステム電源の供給に基づいてトリガ信号を生成する。インタフェースコントローラには、ホストコントローラに供給されるシステム電源がスイッチを介して供給される。制御信号生成回路は、トリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態でシステム電源の供給がバス上の転送データに影響を与えないタイミングの場合に、スイッチをオンする制御信号を生成する。
【００２９】
従って、スイッチがオンするまでにシステム電源の供給開始時の電源ノイズが消失して、その電源ノイズがインタフェースコントローラに入力されない。又、たとえ電源ノイズが消失せず、インタフェースコントローラに入力されても、バス上の転送データに影響を与えないタイミングでスイッチがオンされるので、インタフェースコントローラのデータ転送動作に悪影響を与えることはない。
【００３０】
請求項１０に記載の発明によれば、ホストコントローラは、システム電源の遮断処理に基づいてトリガ信号を生成する。インタフェースコントローラには、ホストコントローラに供給されるシステム電源がスイッチを介して供給される。制御信号生成回路は、トリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態でバス上の転送データに影響を与えないタイミングの場合に、スイッチをオフする制御信号を生成する。
【００３１】
従って、システム電源が遮断される前にスイッチがオフするので、システム電源の遮断時の電源ノイズがインタフェースコントローラに入力しない。その結果、インタフェースコントローラのデータ転送動作に悪影響を与えることはない。しかも、スイッチがバス上の転送データに影響を与えないタイミングでオフされるので、該スイッチのオフ動作により発生するノイズもインタフェースコントローラの動作に影響を与えない。
【００３２】
請求項１１に記載の発明によれば、ホストコントローラは、該ホストコントローラへのシステム電源の供給に基づく第１トリガ信号と、該システム電源の遮断処理に基づく第２トリガ信号とを生成する。インタフェースコントローラには、ホストコントローラに供給されるシステム電源がスイッチを介して供給される。制御信号生成回路は、第１トリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態でシステム電源の供給がバス上の転送データに影響を与えないタイミングの場合に、スイッチをオンする制御信号を生成する。また、制御信号生成回路は、第２トリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態でバス上の転送データに影響を与えないタイミングの場合に、スイッチをオフする制御信号を生成する。
【００３３】
従って、スイッチがオンするまでにシステム電源の供給開始時の電源ノイズが消失して、その電源ノイズがインタフェースコントローラに入力されない。又、たとえ電源ノイズが消失せず、インタフェースコントローラに入力されても、バス上の転送データに影響を与えないタイミングでスイッチがオンされるので、インタフェースコントローラのデータ転送動作に悪影響を与えることはない。又、システム電源が遮断される前にスイッチがオフするので、システム電源の遮断時の電源ノイズがインタフェースコントローラに入力しない。その結果、インタフェースコントローラのデータ転送動作に悪影響を与えることはない。しかも、スイッチがバス上の転送データに影響を与えないタイミングでオフされるので、該スイッチのオフ動作により発生するノイズもインタフェースコントローラの動作に影響を与えない。その結果、システム電源の供給開始時や、遮断時に発生する電源ノイズが、インタフェースコントローラのデータ転送動作に与える悪影響が確実に抑制される。
【００３５】
請求項１２に記載の発明によれば、物理層処理回路部は、バスの通信状態がアイドル状態の時、その状態検出信号を出力する。制御信号生成回路は、前記状態検出信号と前記トリガ信号に基づいて、スイッチを切替動作させる制御信号を生成する。そのため、スイッチを切替動作させるタイミングが、バスがアイドル状態となる期間内となる。従って、バス上の転送データに与える影響が小さく抑えられる。
【００３６】
【発明の実施の形態】
以下、本発明を具体化した一実施の形態を図１〜図６に従って説明する。
図１は、パーソナルコンピュータ（以下、パソコンという）に対して各種の周辺装置がケーブルを介して接続され互いにデータ転送を行うようにしたシステム構成を示す。
【００３７】
図１において、パソコン１は、第１ケーブル２ａを介して周辺装置としてのデジタルＶＴＲ３と接続されるとともに、第２ケーブル２ｂを介して周辺装置としてのカラーページプリンタ４に接続される。デジタルＶＴＲ３は周辺装置としてのデジタルカメラ５に対して第３ケーブル２ｃを介して接続される。カラーページプリンタ４は周辺装置としてのデジタルビデオカメラ６に対して第４ケーブル２ｄを介して接続される。
【００３８】
第１〜第４ケーブル２ａ〜２ｄは６芯のケーブルであって、互いにデータ転送を行うための４本の信号線と、相手の装置にケーブル電源ＶＤＤcab を供給するためのプラス電源線とグランド電源線とからなる。そして、これら各ケーブル２ａ〜２ｄにて、パソコン１と各周辺装置３〜６との間、又は、各周辺装置３〜６間でデータ転送が行われるとともに、ケーブル電源ＶＤＤcab の供給が行われる。
【００３９】
図２は、パソコン１内に備えられるデータ転送装置を示す。尚、データ転送装置は、各周辺装置３〜６内にも同様な回路が備えられる。
パソコン１には、システム電源回路１１、ホストコントローラ１２、インタフェースコントローラ（以下、Ｉ／Ｆコントローラという）１３、２個のレギュレータ１４，１５、ダイオード１６、２個のコネクタ１７，１８、及び、スイッチＳＷが備えられる。Ｉ／Ｆコントローラ１３、レギュレータ１４，１５、ダイオード１６、及び、スイッチＳＷはインタフェース回路を構成し、この形態では、インタフェース回路と、ホストコントローラ１２はマザーボード上に搭載される。
【００４０】
システム電源回路１１は、パソコン１の電源スイッチがオンされた時、システム電源ＶＤＤsys を生成する。システム電源ＶＤＤsys は、ホストコントローラ１２に動作電源として供給される。又、システム電源ＶＤＤsys は、スイッチＳＷがオンしている時に、レギュレータ１４、該スイッチＳＷ、ダイオード１６、レギュレータ１５を介してＩ／Ｆコントローラ１３に動作電源ＶＤＤifとして供給される。
【００４１】
ホストコントローラ１２は、システム電源ＶＤＤsys が供給されている時のみ動作するようになっている。ホストコントローラ１２は、Ｉ／Ｆコントローラ１３との間でデータ転送制御処理のための制御データの授受を行う。即ち、ホストコントローラ１２は、Ｉ／Ｆコントローラ１３が取り込んだデータをどのように処理しパソコン１内に設けた図示しない内部装置のどの装置に転送させたり、又、内部装置で作成した転送データをＩ／Ｆコントローラ１３を介して他の周辺装置３〜６に転送させるための処理を行わせるための制御データの授受をＩ／Ｆコントローラ１３との間で行う。
【００４２】
又、ホストコントローラ１２は、パソコン１の電源スイッチがオンされた時に図５に示すようなＨレベルの第１トリガ信号ＳＧ１をＩ／Ｆコントローラ１３に出力し、パソコン１の電源スイッチのオフが指令された時（遮断処理（オフシーケンス）が開始された時）に同図５に示すようなＨレベルの第２トリガ信号ＳＧ２をＩ／Ｆコントローラ１３に出力する。尚、一旦、Ｈレベルになった両トリガ信号ＳＧ１，ＳＧ２は、ホストコントローラ１２にシステム電源ＶＤＤsys が供給されなくなると消失する（Ｌレベルになる）。
【００４３】
Ｉ／Ｆコントローラ１３は、前記ホストコントローラ１２から出力される第１，第２トリガ信号ＳＧ１，ＳＧ２に基づいた図５に示すような制御信号ＳＧ３を前記スイッチＳＷに出力する。制御信号ＳＧ３がＨレベルになると、スイッチＳＷはオンされる。この時、前記レギュレータ１５にはシステム電源ＶＤＤsys がレギュレータ１４、スイッチＳＷ、及び、ダイオード１６を介して供給される。レギュレータ１５は、この電源に基づいてＩ／Ｆコントローラ１３の動作電源ＶＤＤifを生成する。
【００４４】
又、デジタルＶＴＲ３、又はカラーページプリンタ４の電源がオンされている場合、前記レギュレータ１５に第１，第２コネクタ１７，１８を介してＶＴＲ３，プリンタ４からケーブル電源ＶＤＤcab が供給される。レギュレータ１５は、システム電源ＶＤＤsys 及びケーブル電源ＶＤＤcab の両電源に基づいて動作電源ＶＤＤifを生成する。
【００４５】
一方、制御信号ＳＧ３がＬレベルになると、スイッチＳＷはオフされる。このの時、前記レギュレータ１５にはシステム電源ＶＤＤsys が供給されないため、レギュレータ１５では動作電源ＶＤＤifが生成されない。
【００４６】
又、この状態で、デジタルＶＴＲ３、又はカラーページプリンタ４の電源がオンされている場合、前記レギュレータ１５に第１，第２コネクタ１７，１８からケーブル電源ＶＤＤcab が供給される。レギュレータ１５は、このケーブル電源ＶＤＤcab に基づいてＩ／Ｆコントローラ１３の動作電源ＶＤＤifを生成する。このような場合、レギュレータ１５にシステム電源ＶＤＤsys の供給がなくても、ケーブル電源ＶＤＤcab に基づいてＩ／Ｆコントローラ１３の動作電源ＶＤＤifが生成される。
【００４７】
従って、レギュレータ１５へシステム電源ＶＤＤsys が供給されていない場合では、周辺機器から供給されるケーブル電源ＶＤＤcab に基づいてＩ／Ｆコントローラ１３は動作状態に保たれ、例えばデジタルＶＴＲ３とカラーページ４間のデータ転送を可能する。
【００４８】
前記Ｉ／Ｆコントローラ１３は、この形態においてＩＥＥＥ１３９４規格に準拠したコントローラで構成される。詳述すると、Ｉ／Ｆコントローラ１３には、図３に示すように、ＩＥＥＥ１３９４用プロトコルコントローラ２１、周辺回路２２、及び、ホストインタフェース（以下、ホストＩ／Ｆという）２３が備えられる。
【００４９】
プロトコルコントローラ２１は、周辺回路２２、ホストＩ／Ｆ２３を介してホストコントローラ１２と前記制御データの授受を行う。この周辺回路２２は、両コントローラ１２，２１間の制御データの授受を行う際に用いられるクロック信号を生成するクロック信号生成回路や、制御データ等を一時的に記憶するＲＡＭ等から構成されている。ホストＩ／Ｆ２２は、各コントローラ１２，２２間の制御データの入出力を行う。
【００５０】
又、プロトコルコントローラ２１は、前記ホストコントローラ１２から出力される第１，第２トリガ信号ＳＧ１，ＳＧ２に基づいた前記制御信号ＳＧ３をスイッチＳＷに出力し、スイッチＳＷをオンオフ制御する。
【００５１】
前記プロトコルコントローラ２１には、図４においてその詳細な構成を示すように、物理層処理回路部３１、リンク層処理回路部３２、及び、判定回路３３が備えられる。更に、物理層処理回路部３１には、バスインタフェース（以下、バスＩ／Ｆという）３４、デコーダ３５、エンコーダ３６、及び、ステートマシン３７が備えられる。
【００５２】
バスＩ／Ｆ３４は、第１コネクタ１７と第２コネクタ１８と接続されている。この第１コネクタ１７は第１ケーブル２ａを介して前記デジタルＶＴＲ３に接続され、第２コネクタ１８は第２ケーブル２ｂを介して前記カラーページプリンタ４に接続される。
【００５３】
ステートマシン３７は、第１コネクタ１７に入力されるデジタルＶＴＲ３のＩ／Ｆコントローラからの転送データを、バスＩ／Ｆ３４及びデコーダ３５を介して入力する。ステートマシン３７は、入力した転送データをリンク層処理回路部３２に転送するとともに、エンコーダ３６、バスＩ／Ｆ３４、第２コネクタ１８、及び、第２ケーブル２ｂを介して反対側の周辺機器であるカラーページプリンタ４に転送する。
【００５４】
又、ステートマシン３７は、第２コネクタ１８に入力されるカラーページプリンタ４のＩ／Ｆコントローラからの転送データを、バスＩ／Ｆ３４及びデコーダ３５を介して入力する。ステートマシン３７は、入力した転送データをリンク層処理回路部３２に転送するとともに、エンコーダ３６、バスＩ／Ｆ３４、第１コネクタ１７、及び、第１ケーブル２ａを介して反対側の周辺機器であるデジタルＶＴＲ３に転送する。
【００５５】
又、ステートマシン３７は、リンク層処理回路部３２から出力されてくる転送データを入力し、該転送データをエンコーダ３６、バスＩ／Ｆ３４を介して第１，第２コネクタ１８に出力するようになっている。従って、リンク層処理回路部３２から出力された転送データは、それぞれデジタルＶＴＲ３のＩ／Ｆコントローラと、カラーページプリンタ４のそれに転送されることになる。
【００５６】
ステートマシン３７は、バスの状態が、パケットデータが転送されているビジィ状態（パケットデータ通信状態）か、或いはデータが転送されていない無信号状態（アイドル状態：ＩＤＬＥ状態）かを検出する。そして、この形態では、ステートマシン３７は、バスがビジィ状態の時にＨレベルの状態検出信号ＳＧ４を判定回路３３に出力し、アイドル状態の時にＬレベルの状態検出信号ＳＧ４を該判定回路３３に出力する。
【００５７】
リンク層処理回路部３２は、前記周辺回路２２、ホストＩ／Ｆ２３を介してホストコントローラ１２と前記制御データの授受を行う回路部であって、ステートマシン３７から入力した転送データが自装置のために転送されたデータかを解析する。そして、自装置のためのデータであると、リンク層処理回路部３２は、ホストコントローラ１２からの制御データに基づいてパソコン１内に設けた所定の内部装置に転送データを出力する。
【００５８】
又、リンク層処理回路部３２は、ホストコントローラ１２からの制御データに基づいてパソコン１内に設けた図示しない内部装置で作成した転送データに転送先データ等を含むヘッダー部を付加、即ち転送データに転送先等を指定した所定のフォーマットにしてステートマシン３７に出力する。
【００５９】
尚、この形態のリンク層処理回路部３２は転送データのモードを制御する回路部であって、そのモードにはアイソクロナス（Isochronous ）転送モードと、エイシンクロナス（Asyncronous ）転送モードとがある。アイソクロナス転送モードは、大量のデータであって連続性が要求される動画等の画像データの転送時に用いられ、ある一定の周期毎に必ずデータの転送を行うモードである。エイシンクロナス転送モードは、アイソクロナス期間以外の時間を利用してデータを転送するモードである。
【００６０】
リンク層処理回路部３２は、バスがアイソクロナス転送期間であるか否かを検出する。その検出結果に基づいて、リンク層処理回路部３２は、バスがアイソクロナス転送期間の時、Ｈレベルのモード検出信号ＳＧ５を判定回路３３に出力し、バスがアイソクロナス転送期間以外の時、Ｌレベルのモード検出信号ＳＧ５を該判定回路３３に出力する。
【００６１】
判定回路３３には、前記ホストコントローラ１２からの第１，第２トリガ信号ＳＧ１，ＳＧ２と、ステートマシーン３７からの状態検出信号ＳＧ４と、リンク層処理回路部３２からのモード検出信号ＳＧ５とが入力される。判定回路３３は、第１トリガ信号ＳＧ１又は第２トリガ信号ＳＧ２の判定を行う。次に、判定回路３３は、Ｈレベルのトリガ信号ＳＧ１，ＳＧ２に基づいて、モード検出信号ＳＧ５の判定を行う。その次に、判定回路３３は、Ｌレベルの検出信号ＳＧ５に基づいて状態検出信号ＳＧ４の判定を行う。そして、判定回路３３は、Ｌレベルの状態判定信号ＳＧ４に基づいて、前記スイッチＳＷをオンオフ制御するための制御信号ＳＧ３を生成する。
【００６２】
詳述すると、図５に示すように、第１，第２トリガ信号ＳＧ１，ＳＧ２がともにＬレベルの時、判定回路３３はＬレベルの制御信号ＳＧ３を出力する。
次に、パソコン１の電源スイッチのオンに基づいて第１トリガ信号ＳＧ１がＨレベルになると、判定回路３３は、モード検出信号ＳＧ５がＨレベル（アイソクロナス転送期間）の時、引き続きＬレベルの制御信号ＳＧ３を出力する。又、モード検出信号ＳＧ５がＬレベル（アイソクロナス転送期間以外）の時、判定回路３３は、状態検出信号ＳＧ４がＨレベル（バスがビジィ状態の時）であると、引き続きＬレベルの制御信号ＳＧ３を出力する。この時、状態検出信号ＳＧ４がＬレベル（バスがアイドル状態の時）であると、判定回路３３は、Ｈレベルの制御信号ＳＧ３を出力する。
即ち、図６に示すように、Ｉ／Ｆコントローラ１３は、Ｈレベルの第１トリガ信号ＳＧ１が入力されるまで、該ステップ４１を繰り返し処理する。次に、Ｉ／Ｆコントローラ１３は、Ｈレベルの第１トリガ信号ＳＧ１が入力されるとステップ４２に進み、アイソクロナス転送期間以外、即ちモード検出信号ＳＧ５がＬレベルになるまで、ステップ４１，４２を繰り返し処理する。次に、Ｉ／Ｆコントローラ１３は、Ｌレベルのモード検出信号ＳＧ５が入力されるとステップ４３に進み、バスがアイドル状態、即ち状態検出信号ＳＧ４がＬレベルになるまで、ステップ４１〜４３を繰り返し処理する。次に、Ｉ／Ｆコントローラ１３は、Ｌレベルの状態検出信号ＳＧ４が入力されるとステップ４４に進み、スイッチＳＷにＨレベルの制御信号ＳＧ３を出力し、スイッチＳＷをオンさせる。
【００６３】
つまり、この形態のＩ／Ｆコントローラ１３は、図５に示すようにパソコン１の電源スイッチがオンされた時にバスがアイソクロナス転送期間であると、その転送期間が終了するまで待機し、アイドル状態になるとＨレベルの制御信号ＳＧ３を出力する。そして、このＨレベルの制御信号ＳＧ３に基づいてスイッチＳＷがオンされ、先に電源スイッチのオンに基づいて生成されたシステム電源ＶＤＤsys がレギュレータ１５に入力される。そのため、Ｉ／Ｆコントローラ１３は、データ転送動作に最も支障のない期間にスイッチＳＷのオン動作させる。
【００６４】
従って、スイッチＳＷがオンするまでにパソコン１の電源スイッチの電源ノイズが消失して、Ｉ／Ｆコントローラ１３の動作電源ＶＤＤifに電源ノイズが混入しない。又、たとえ電源ノイズが消失せず、動作電源ＶＤＤifに電源ノイズが混入しても、Ｉ／Ｆコントローラ１３のデータ転送動作に最も支障のない期間でスイッチＳＷがオン動作されるので、該コントローラ１３のデータ転送動作に悪影響を与えることはない。更に、スイッチＳＷのオン動作により発生するノイズも該コントローラ１３の動作に影響を与えない。
【００６５】
一方、図５に示すように、パソコン１の電源スイッチのオフ指令（オフシーケンスの開始）に基づいて第２トリガ信号ＳＧ２がＨレベルになると、判定回路３３は、モード検出信号ＳＧ５がＨレベル（アイソクロナス転送期間）の時、引き続きＨレベルの制御信号ＳＧ３を出力する。又、モード検出信号ＳＧ５がＬレベル（アイソクロナス転送期間以外）の時、判定回路３３は、状態検出信号ＳＧ４がＨレベル（バスがビジィ状態の時）であると、引き続きＨレベルの制御信号ＳＧ３を出力する。この時、状態検出信号ＳＧ４がＬレベル（バスがアイドル状態の時）であると、判定回路３３は、Ｌレベルの制御信号ＳＧ３を出力する。
【００６６】
即ち、図６に示すように、Ｉ／Ｆコントローラ１３は、Ｈレベルの第２トリガ信号ＳＧ２が入力されるまで、該ステップ４１を繰り返し処理する。次に、Ｉ／Ｆコントローラ１３は、Ｈレベルの第２トリガ信号ＳＧ２が入力されるとステップ４２に進み、アイソクロナス転送期間以外、即ちモード検出信号ＳＧ５がＬレベルになるまで、ステップ４１，４２を繰り返し処理する。次に、Ｉ／Ｆコントローラ１３は、Ｌレベルのモード検出信号ＳＧ５が入力されるとステップ４３に進み、バスがアイドル状態、即ち状態検出信号ＳＧ４がＬレベルになるまで、ステップ４１〜４３を繰り返し処理する。次に、Ｉ／Ｆコントローラ１３は、Ｌレベルの状態検出信号ＳＧ４が入力されるとステップ４４に進み、スイッチＳＷにＬレベルの制御信号ＳＧ３を出力し、スイッチＳＷをオフさせる。
【００６７】
つまり、この形態のＩ／Ｆコントローラ１３は、図５に示すようにパソコン１のオフシーケンスが開始された時にバスがアイソクロナス転送期間であると、その転送期間が終了するまで待機し、アイドル状態になるとＬレベルの制御信号ＳＧ３を出力する。そして、このＬレベルの制御信号ＳＧ３に基づいてスイッチＳＷがオフされ、その後、オフシーケンスの終了に基づいて電源スイッチがオフされる。
【００６８】
従って、パソコン１の電源スイッチがオフする前にスイッチＳＷがオフするので、システム電源ＶＤＤsys の遮断によるノイズがＩ／Ｆコントローラ１３の動作電源ＶＤＤifに混入しない。従って、該コントローラ１３のデータ転送動作に悪影響を与えることはない。
【００６９】
又、パソコン１のオフシーケンスが開始されてからバス上がアイソクロナス転送期間以外のアイドル状態、即ちＩ／Ｆコントローラ１３のデータ転送動作に最も支障のない期間にスイッチＳＷがオフ動作される。
【００７０】
従って、スイッチＳＷのオフ動作により発生するノイズもＩ／Ｆコントローラ１３の動作に影響を与えない。
上記したように、本実施の形態では、以下に示す作用効果を得ることができる。
【００７１】
（１）判定回路３３は、パソコン１の電源スイッチのオンに基づいて第１トリガ信号ＳＧ１がＨレベルになると、モード検出信号ＳＧ５がＬレベル（アイソクロナス転送期間以外）の時、状態検出信号ＳＧ４がＬレベル（バスがアイドル状態）になった時に、Ｈレベルの制御信号ＳＧ３をスイッチＳＷに出力する。つまり、この形態のＩ／Ｆコントローラ１３は、パソコン１の電源スイッチがオンされてからバス上がアイソクロナス転送期間以外のアイドル状態になるまでスイッチＳＷのオン動作を待機させ、該コントローラ１３のデータ転送動作に最も支障のない期間にスイッチＳＷをオン動作させる。
【００７２】
従って、スイッチＳＷがオンするまでにパソコン１の電源スイッチの電源ノイズが消失して、Ｉ／Ｆコントローラ１３の動作電源ＶＤＤifに電源ノイズが混入しない。又、たとえ電源ノイズが消失せず、動作電源ＶＤＤifに電源ノイズが混入しても、Ｉ／Ｆコントローラ１３のデータ転送動作に最も支障のない期間にスイッチＳＷがオン動作されるので、該コントローラ１３のデータ転送動作に悪影響を与えることはない。更に、スイッチＳＷのオン動作により発生するノイズも該コントローラ１３の動作に影響を与えない。
【００７３】
（２）判定回路３３は、パソコン１の電源スイッチのオフ指令（オフシーケンスの開始）に基づいて第２トリガ信号ＳＧ２がＨレベルになると、モード検出信号ＳＧ５がＬレベル（アイソクロナス転送期間以外）の時、状態検出信号ＳＧ４がＬレベルになった時（バスがアイドル状態の時）に、Ｌレベルの制御信号ＳＧ３をスイッチＳＷに出力する。つまり、この形態のＩ／Ｆコントローラ１３は、パソコン１のオフシーケンスが開始されてからバス上がアイソクロナス転送期間以外のアイドル状態になるまでスイッチＳＷのオフ動作を待機させ、該コントローラ１３のデータ転送動作に最も支障のない期間にスイッチＳＷをオフ動作させる。そして、オフシーケンスの終了に基づいて電源スイッチがオフされる。
【００７４】
従って、パソコン１の電源スイッチがオフする前にスイッチＳＷがオフするので、システム電源ＶＤＤsys の遮断によるノイズがＩ／Ｆコントローラ１３の動作電源ＶＤＤifに混入しない。その結果、該コントローラ１３のデータ転送動作に悪影響を与えることはない。しかも、スイッチＳＷがバス上の転送データに影響を与えないタイミングでオフされるので、該スイッチＳＷのオフ動作により発生するノイズもＩ／Ｆコントローラ１３の動作に影響を与えない。
【００７５】
（３）この形態では、状態検出信号ＳＧ４がＬレベル（バスがアイドル状態）になった時にスイッチＳＷがオンオフ動作される。従って、バス上の転送データに与える影響を小さく抑えることができる。
【００７６】
（４）この形態では、モード検出信号ＳＧ５がＬレベル（アイソクロナス転送期間以外）になった時にスイッチＳＷがオンオフ動作される。従って、アイソクロナス転送期間以外のアイドル状態は比較的時間が長く安定しているので、バス上の転送データに与える影響をより小さく抑えることができる。
【００７７】
尚、本発明の実施の形態は以下のように変更してもよい。
○上記実施の形態では、Ｉ／Ｆコントローラ１３、レギュレータ１４，１５、ダイオード１６、及び、スイッチＳＷで構成されるインタフェース回路と、ホストコントローラ１２をマザーボード上に搭載したが、このようなインタフェース回路をＰＣボード上に搭載し、該ＰＣボードをホストコントローラ１２が搭載されたマザーボードのスロットに装着する、又はパソコンに外付けする構成であってもよい。
【００７８】
○上記実施の形態では、パソコン１の電源スイッチのオンオフ時にスイッチＳＷをオンオフさせるタイミングを制御するようにしたが、該電源スイッチのオン時、又はオフ時のいずれかのみにおいて、スイッチＳＷをオンオフさせるタイミングを制御するようにしてもよい。
【００７９】
○上記実施の形態では、ステートマシン３７は、バスの状態を検出し、その検出結果に基づいて状態判定信号ＳＧ４を出力するようにしたが、ステートマシン３７は自身の動作状態に基づいて状態判定信号ＳＧ４を出力するようにしてもよい。例えば、ステートマシン３７は、アイドルステートを実行しているときにＬレベルの状態判定信号ＳＧ４を出力する。
【００８０】
○上記実施の形態では、状態検出信号ＳＧ４がＬレベル、即ちバスがアイドル状態になった時にスイッチＳＷをオンオフ動作するようにしたが、バス上の転送データに影響を与えないタイミングであれば、転送データがアイドル状態でない期間にスイッチＳＷをオンオフ動作するようにしてもよい。
【００８１】
例えば、転送データがバスの使用権を獲得するためのアービトレーション（Arbitration ）期間にスイッチＳＷをオンオフ動作するようにしてもよい。これは、このアービトレーション期間では、パケットデータを転送している期間に比べてデータの周期が長いため、前記ノイズがデータに与える影響が小さいためである。
【００８２】
又、Ｉ／Ｆコントローラ１３は、Ｈレベルのトリガ信号ＳＧ１，ＳＧ２に基づいて、アイソクロナス転送期間以外の期間で、バスリセットを実行する。これにより、Ｉ／Ｆコントローラ１３は、強制的にバスをアイドル状態にし、このアイドル期間にスイッチＳＷをオンオフ動作させる。このようにしても、パソコン１の電源スイッチのオンオフ時に発生する電源ノイズが、Ｉ／Ｆコントローラ１３のデータ転送動作に与える悪影響を抑制することができる。
【００８３】
【発明の効果】
以上詳述したように、本発明によれば、システム電源の供給開始時や、遮断時に発生する電源ノイズが、インタフェースコントローラのデータ転送動作に与える悪影響を抑制することができるインタフェース回路の電源制御方法、インタフェース回路、及び、そのインタフェース回路を備えたデータ転送装置を提供することができる。
【図面の簡単な説明】
【図１】 本実施の形態のシステム構成図。
【図２】 パソコン内のインタフェース回路のブロック図。
【図３】 Ｉ／Ｆコントローラ内のブロック図。
【図４】 プロトコルコントローラ内のブロック図。
【図５】 Ｉ／Ｆコントローラの動作波形図。
【図６】 Ｉ／Ｆコントローラの動作を説明するためのフローチャート。
【図７】 従来のインタフェース回路のブロック図。
【符号の説明】
２ａ〜２ｄ ケーブル
３〜６ 周辺装置
１２ ホストコントローラ
１３ インタフェースコントローラ
３１ 物理層処理回路部
３２ リンク層処理回路部
３３ 制御信号生成回路としての判定回路
ＳＷ スイッチ
ＶＤＤsys システム電源
ＶＤＤcab ケーブル電源
ＳＧ１ 第１トリガ信号
ＳＧ２ 第２トリガ信号
ＳＧ３ 制御信号
ＳＧ４ 状態検出信号
ＳＧ５ 検出信号としてのモード検出信号
Claims (12)
- 供給されるシステム電源と、バスのケーブルを介して接続された周辺装置から供給されるケーブル電源の少なくとも一方に基づいて動作するインタフェースコントローラを介して２つの周辺装置間でデータ転送を行うインタフェース回路の電源制御方法であって、
前記システム電源の供給に基づいてトリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態で前記システム電源の供給が前記バス上の転送データに影響を与えないタイミングの場合に、スイッチをオンし、該スイッチを介して前記システム電源を前記インタフェースコントローラに供給することを特徴とするインタフェース回路の電源制御方法。 - 供給されるシステム電源と、バスのケーブルを介して接続された周辺装置から供給されるケーブル電源の少なくとも一方に基づいて動作するインタフェースコントローラを介して２つの周辺装置間でデータ転送を行うインタフェース回路の電源制御方法であって、
前記システム電源をスイッチを介してインタフェースコントローラに供給し、該システム電源の遮断処理に基づいてトリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態で前記バス上の転送データに影響を与えないタイミングの場合に、前記スイッチをオフすることを特徴とするインタフェース回路の電源制御方法。 - 供給されるシステム電源と、バスのケーブルを介して接続された周辺装置から供給されるケーブル電源の少なくとも一方に基づいて動作するインタフェースコントローラを介して２つの周辺装置間でデータ転送を行うインタフェース回路の電源制御方法であって、
前記システム電源の供給に基づく第１トリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態で前記システム電源の供給が前記バス上の転送データに影響を与えないタイミングの場合に、スイッチをオンし、該スイッチを介して前記システム電源を前記インタフェースコントローラに供給するとともに、
前記システム電源の遮断処理に基づく第２トリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態で前記バス上の転送データに影響を与えないタイミングの場合に、前記スイッチをオフすることを特徴とするインタフェース回路の電源制御方法。 - 請求項１〜３のいずれか１項に記載のインタフェース回路の電源制御方法において、
前記スイッチを切替動作させるタイミングは、前記バスの通信状態がアイドル状態の期間内であることを特徴とするインタフェース回路の電源制御方法。 - 供給されるシステム電源と、バスのケーブルを介して接続された周辺装置から供給されるケーブル電源の少なくとも一方に基づいて動作するインタフェースコントローラを介して２つの周辺装置間でデータ転送を行うインタフェース回路であって、
前記インタフェースコントローラには、該インタフェースコントローラとの間で制御データの授受を行うホストコントローラに供給される前記システム電源がスイッチを介して供給され、
前記システム電源の前記ホストコントローラへの供給に基づいてトリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態で前記システム電源の供給が前記バス上の転送データに影響を与えないタイミングの場合に、前記スイッチをオンする制御信号を生成する制御信号生成回路を備えたことを特徴とするインタフェース回路。 - 供給されるシステム電源と、バスのケーブルを介して接続された周辺装置から供給されるケーブル電源の少なくとも一方に基づいて動作するインタフェースコントローラを介して２つの周辺装置間でデータ転送を行うインタフェース回路であって、
前記インタフェースコントローラには、該インタフェースコントローラとの間で制御データの授受を行うホストコントローラに供給される前記システム電源がスイッチを介して供給され、
前記システム電源の遮断処理に基づいてトリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態で前記バス上の転送データに影響を与えないタイミングの場合に、前記スイッチをオフする制御信号を生成する制御信号生成回路を備えたことを特徴とするインタフェース回路。 - 供給されるシステム電源と、バスのケーブルを介して接続された周辺装置から供給されるケーブル電源の少なくとも一方に基づいて動作するインタフェースコントローラを介して２つの周辺装置間でデータ転送を行うインタフェース回路であって、
前記インタフェースコントローラには、該インタフェースコントローラとの間で制御データの授受を行うホストコントローラに供給される前記システム電源がスイッチを介して供給され、
前記システム電源の前記ホストコントローラへの供給に基づく第１トリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態で前記システム電源の供給が前記バス上の転送データに影響を与えないタイミングの場合に、前記スイッチをオンする制御信号を生成するとともに、前記システム電源の遮断処理に基づく第２トリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態で前記バス上の転送データに影響を与えないタイミングの場合に、前記スイッチをオフする制御信号を生成する制御信号生成回路を備えたことを特徴とするインタフェース回路。 - 請求項５〜７のいずれか１項に記載のインタフェース回路において、
前記インタフェースコントローラには、前記バスの通信状態がアイドル状態の時、その状態検出信号を出力する物理層処理回路部が備えられ、
前記制御信号生成回路は、前記状態検出信号と前記トリガ信号に基づいて、前記制御信号を生成することを特徴とするインタフェース回路。 - 供給されるシステム電源と、バスのケーブルを介して接続された周辺装置から供給されるケーブル電源の少なくとも一方に基づいて動作するインタフェースコントローラを介して２つの周辺装置間でデータ転送を行うインタフェース回路と、
前記システム電源の供給に基づいて、前記インタフェースコントローラとの間でデータ転送制御処理のための制御データの授受を行うホストコントローラとを備えたデータ転送装置であって、
前記ホストコントローラは、該ホストコントローラへの前記システム電源の供給に基づいてトリガ信号を生成し、
前記インタフェースコントローラには、前記ホストコントローラに供給される前記システム電源がスイッチを介して供給され、
前記トリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態で前記システム電源の供給が前記バス上の転送データに影響を与えないタイミングの場合に、前記スイッチをオンする制御信号を生成する制御信号生成回路を備えたことを特徴とするデータ転送装置。 - 供給されるシステム電源と、バスのケーブルを介して接続された周辺装置から供給されるケーブル電源の少なくとも一方に基づいて動作するインタフェースコントローラを介して２つの周辺装置間でデータ転送を行うインタフェース回路と、
前記システム電源の供給に基づいて、前記インタフェースコントローラとの間でデータ転送制御処理のための制御データの授受を行うホストコントローラとを備えたデータ転送装置であって、
前記ホストコントローラは、前記システム電源の遮断処理に基づいてトリガ信号を生成し、
前記インタフェースコントローラには、前記ホストコントローラに供給される前記システム電源がスイッチを介して供給され、
前記トリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態で前記システム電源の供給が前記バス上の転送データに影響を与えないタイミングの場合に、前記スイッチをオフする制御信号を生成する制御信号生成回路を備えたことを特徴とするデータ転送装置。 - 供給されるシステム電源と、バスのケーブルを介して接続された周辺装置から供給されるケーブル電源の少なくとも一方に基づいて動作するインタフェースコントローラを介して２つの周辺装置間でデータ転送を行うインタフェース回路と、
前記システム電源の供給に基づいて、前記インタフェースコントローラとの間でデータ転送制御処理のための制御データの授受を行うホストコントローラとを備えたデータ転送装置であって、
前記ホストコントローラは、該ホストコントローラへの前記システム電源の供給に基づく第１トリガ信号と、該システム電源の遮断処理に基づく第２トリガ信号とを生成し、
前記インタフェースコントローラには、前記ホストコントローラに供給される前記システム電源がスイッチを介して供給され、
前記第１トリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態で前記システム電源の供給が前記バス上の転送データに影響を与えないタイミングの場合に、前記スイッチをオンする制御信号を生成するとともに、前記第２トリガ信号が入力され、前記インタフェースコントローラが前記バスに接続されている状態で前記バス上の転送データに影響を与えないタイミングの場合に、前記スイッチをオフする制御信号を生成する制御信号生成回路を備えたことを特徴とするデータ転送装置。 - 請求項９〜１１のいずれか１項に記載のデータ転送装置において、
前記インタフェースコントローラには、前記バスの通信状態がアイドル状態の時、その状態検出信号を出力する物理層処理回路部が備えられ、
前記制御信号生成回路は、前記状態検出信号と前記トリガ信号に基づいて、前記制御信号を生成することを特徴とするデータ転送装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30423198A JP4372244B2 (ja) | 1998-10-26 | 1998-10-26 | インタフェース回路の電源制御方法、インタフェース回路、及び、データ転送装置 |
| US09/427,012 US6198384B1 (en) | 1998-10-26 | 1999-10-25 | System power supply control for interface circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30423198A JP4372244B2 (ja) | 1998-10-26 | 1998-10-26 | インタフェース回路の電源制御方法、インタフェース回路、及び、データ転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000132288A JP2000132288A (ja) | 2000-05-12 |
| JP4372244B2 true JP4372244B2 (ja) | 2009-11-25 |
Family
ID=17930589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30423198A Expired - Fee Related JP4372244B2 (ja) | 1998-10-26 | 1998-10-26 | インタフェース回路の電源制御方法、インタフェース回路、及び、データ転送装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6198384B1 (ja) |
| JP (1) | JP4372244B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100305312B1 (ko) * | 1998-06-15 | 2001-11-30 | 윤종용 | 인터페이스장치 |
| JP3277901B2 (ja) * | 1998-10-13 | 2002-04-22 | ヤマハ株式会社 | 通信装置 |
| US20030145143A1 (en) * | 2002-01-31 | 2003-07-31 | Adelman Lonnie W. | Communicable coupling systems for electronic appliances |
| US20060080461A1 (en) * | 2004-06-02 | 2006-04-13 | Wilcox Jeffrey R | Packet exchange for controlling system power modes |
| CN105718011B (zh) * | 2014-12-02 | 2019-01-22 | 鸿富锦精密工业(武汉)有限公司 | 接口供电系统 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0157129B1 (ko) * | 1995-03-28 | 1998-11-16 | 김광호 | 확장장치와 휴대용 컴퓨터간의 신호 연결 제어장치 및 이를 포함한 확장장치 |
| JP2802744B2 (ja) * | 1996-01-26 | 1998-09-24 | 株式会社アイエスエイ | タイマー付無停電電源制御装置 |
| US5948085A (en) * | 1996-08-08 | 1999-09-07 | Thomson Consumer Electronics, Inc. | Bus voltage detection and protection |
| JP3852716B2 (ja) * | 1996-12-03 | 2006-12-06 | 富士通株式会社 | 無停電電源装置 |
-
1998
- 1998-10-26 JP JP30423198A patent/JP4372244B2/ja not_active Expired - Fee Related
-
1999
- 1999-10-25 US US09/427,012 patent/US6198384B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6198384B1 (en) | 2001-03-06 |
| JP2000132288A (ja) | 2000-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6237106B1 (en) | Communication apparatus and method, and program in computer readable medium | |
| JP2009188445A (ja) | 画像処理装置、シリアルバス制御方法、シリアルバス制御プログラム、及び記録媒体 | |
| JP2008263294A (ja) | 通信端末装置 | |
| US20040243861A1 (en) | Communication device | |
| JP6261156B2 (ja) | 画像形成装置 | |
| JP4372244B2 (ja) | インタフェース回路の電源制御方法、インタフェース回路、及び、データ転送装置 | |
| JP2004102716A (ja) | シリアルインターフェースを有する電子装置 | |
| JP3342507B2 (ja) | Ｌａｎの制御方法 | |
| JPH11177598A (ja) | ハブ装置およびハブ装置の通信方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 | |
| JP2013197789A (ja) | 電子装置およびその電源制御方法 | |
| JP2006236241A (ja) | 周辺装置 | |
| JP2002108518A (ja) | 周辺装置およびその制御方法 | |
| JP2001047693A (ja) | プリンタシステム | |
| JP4497587B2 (ja) | コンピュータ・システム、コンピュータ、メッセージ処理方法及びコンピュータ可読記憶媒体 | |
| JP2005302002A (ja) | ネットワーク装置及びその制御方法 | |
| JP2004171158A (ja) | Ｕｓｂ機器 | |
| JP2002354067A (ja) | インターフェース装置及びこれを備えた通信機器並びに通信方法 | |
| JP2001125686A (ja) | 外部インタフェース回路 | |
| JPH11234315A (ja) | 通信装置、方法、システム及び記録媒体 | |
| JPH11163912A (ja) | ネットワーク制御装置及びネットワーク制御方法 | |
| JPH11119903A (ja) | ポインティングデバイスとコンピュータ間の制御方法、ポインティングデバイスおよびコンピュータ | |
| JP2004295407A (ja) | Ｕｓｂハブ装置 | |
| JPH09284287A (ja) | ネットワークシステム | |
| JP3778312B2 (ja) | バス・コントローラ、電源供給方法、及び、バス・コントローラの電源供給システム | |
| JP2023172456A (ja) | 画像形成装置、通信装置、画像形成システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050610 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080401 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080530 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090414 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090714 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090721 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090902 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |