JP2000132288A - インタフェース回路の電源制御方法、インタフェース回路、及び、データ転送装置 - Google Patents
インタフェース回路の電源制御方法、インタフェース回路、及び、データ転送装置Info
- Publication number
- JP2000132288A JP2000132288A JP10304231A JP30423198A JP2000132288A JP 2000132288 A JP2000132288 A JP 2000132288A JP 10304231 A JP10304231 A JP 10304231A JP 30423198 A JP30423198 A JP 30423198A JP 2000132288 A JP2000132288 A JP 2000132288A
- Authority
- JP
- Japan
- Prior art keywords
- system power
- switch
- bus
- trigger signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】システム電源の供給開始時や、遮断時に発生す
る電源ノイズが、インタフェースコントローラのデータ
転送動作に与える悪影響を抑制することができるインタ
フェース回路を提供する。 【解決手段】インタフェースコントローラ１３には、シ
ステム電源ＶＤＤsys がスイッチＳＷを介して供給され
る。インタフェースコントローラ１３内に備えられる制
御信号生成回路は、システム電源ＶＤＤsys の供給に基
づく第１トリガ信号ＳＧ１と、該システム電源ＶＤＤsy
s の遮断処理（オフシーケンス）に基づく第２トリガ信
号ＳＧ２が入力され、第１トリガ信号ＳＧ１に基づいて
システム電源ＶＤＤsys の供給がバス上の転送データに
影響を与えないタイミングでスイッチＳＷをオンし、第
２トリガ信号ＳＧ２に基づいてバス上の転送データに影
響を与えないタイミングでスイッチＳＷをオフする制御
信号ＳＧ３を生成する。
る電源ノイズが、インタフェースコントローラのデータ
転送動作に与える悪影響を抑制することができるインタ
フェース回路を提供する。 【解決手段】インタフェースコントローラ１３には、シ
ステム電源ＶＤＤsys がスイッチＳＷを介して供給され
る。インタフェースコントローラ１３内に備えられる制
御信号生成回路は、システム電源ＶＤＤsys の供給に基
づく第１トリガ信号ＳＧ１と、該システム電源ＶＤＤsy
s の遮断処理（オフシーケンス）に基づく第２トリガ信
号ＳＧ２が入力され、第１トリガ信号ＳＧ１に基づいて
システム電源ＶＤＤsys の供給がバス上の転送データに
影響を与えないタイミングでスイッチＳＷをオンし、第
２トリガ信号ＳＧ２に基づいてバス上の転送データに影
響を与えないタイミングでスイッチＳＷをオフする制御
信号ＳＧ３を生成する。
Description
【０００１】
【発明の属する技術分野】本発明は、各装置間でデータ
転送を行うインタフェース回路の電源制御方法、インタ
フェース回路、及び、そのインタフェース回路を備えた
データ転送装置に関するものである。
転送を行うインタフェース回路の電源制御方法、インタ
フェース回路、及び、そのインタフェース回路を備えた
データ転送装置に関するものである。
【０００２】近年、マルチメディアに対応して例えばパ
ソコンに対してオーディオ・ビデオ機器、デジタルカメ
ラ等の多数の周辺装置が接続できることが求められてい
る。そして、パソコンと各周辺装置との間、又は、各周
辺装置間とでデータ転送が効率よく行われるインタフェ
ースが望まれている。その１つとして、電源供給線と信
号線を備えたケーブルを各装置間に接続し、自装置のシ
ステム電源がオフしていても、自装置を介して一方の周
辺装置からのデータを他の周辺装置にデータ転送するこ
とができるインタフェースが提案されている。特に、Ｉ
ＥＥＥ１３９４規格のインタフェースが注目されてい
る。このようなインタフェースでは、自装置のシステム
電源のオンオフ時に発生する電源ノイズがデータ転送に
悪影響を及ぼすのを防ぐ必要がある。
ソコンに対してオーディオ・ビデオ機器、デジタルカメ
ラ等の多数の周辺装置が接続できることが求められてい
る。そして、パソコンと各周辺装置との間、又は、各周
辺装置間とでデータ転送が効率よく行われるインタフェ
ースが望まれている。その１つとして、電源供給線と信
号線を備えたケーブルを各装置間に接続し、自装置のシ
ステム電源がオフしていても、自装置を介して一方の周
辺装置からのデータを他の周辺装置にデータ転送するこ
とができるインタフェースが提案されている。特に、Ｉ
ＥＥＥ１３９４規格のインタフェースが注目されてい
る。このようなインタフェースでは、自装置のシステム
電源のオンオフ時に発生する電源ノイズがデータ転送に
悪影響を及ぼすのを防ぐ必要がある。
【０００３】
【従来の技術】近年、パソコン、オーディオ・ビデオ機
器、デジタルカメラ等の機器が出現し、その各種の機器
を互いにケーブルにて接続し、各装置間でデータ転送を
可能にすることにより更なるマルチメディア化が図られ
ている。そして、各装置間との間でデータ転送を行うた
めのインタフェースの１つとして、電源線とデータ線を
備えたケーブルを各装置間に接続し、自装置のシステム
電源がオフしていても、他の周辺装置からケーブルを介
して電源が供給されるようにして自装置を介して一方の
周辺機器からのデータを他の周辺機器にデータ転送する
ことができるインタフェースが提案されている。
器、デジタルカメラ等の機器が出現し、その各種の機器
を互いにケーブルにて接続し、各装置間でデータ転送を
可能にすることにより更なるマルチメディア化が図られ
ている。そして、各装置間との間でデータ転送を行うた
めのインタフェースの１つとして、電源線とデータ線を
備えたケーブルを各装置間に接続し、自装置のシステム
電源がオフしていても、他の周辺装置からケーブルを介
して電源が供給されるようにして自装置を介して一方の
周辺機器からのデータを他の周辺機器にデータ転送する
ことができるインタフェースが提案されている。
【０００４】図７は、その各装置に備えられるデータ転
送装置を示す。図７において、装置（説明の便宜上、パ
ソコンとする。）には、２個のコネクタ５１，５２、シ
ステム電源回路５３、ホストコントローラ５４、インタ
フェースコントローラ（以下、Ｉ／Ｆコントローラとい
う）５５、２個のレギュレータ５６，５７、及び、ダイ
オード５８が備えられる。
送装置を示す。図７において、装置（説明の便宜上、パ
ソコンとする。）には、２個のコネクタ５１，５２、シ
ステム電源回路５３、ホストコントローラ５４、インタ
フェースコントローラ（以下、Ｉ／Ｆコントローラとい
う）５５、２個のレギュレータ５６，５７、及び、ダイ
オード５８が備えられる。
【０００５】第１コネクタ５１は、第１ケーブル６１を
介して図示しない周辺装置（例えばデジタルカメラとす
る）に接続され、第２コネクタ５２は第２ケーブル６２
を介して図示しない周辺装置（例えばカラーページプリ
ンタとする）に接続されている。ケーブル６１，６２は
６芯のケーブルであって、プラス電源線、グランド電源
線、４本の信号線とからなる。
介して図示しない周辺装置（例えばデジタルカメラとす
る）に接続され、第２コネクタ５２は第２ケーブル６２
を介して図示しない周辺装置（例えばカラーページプリ
ンタとする）に接続されている。ケーブル６１，６２は
６芯のケーブルであって、プラス電源線、グランド電源
線、４本の信号線とからなる。
【０００６】パソコンの電源がオン状態の時には、シス
テム電源回路５３にて生成されるシステム電源ＶＤＤsy
s がホストコントローラ５４に供給されるとともに、レ
ギュレータ５６、ダイオード５８、レギュレータ５７を
介してＩ／Ｆコントローラ５５に動作電源ＶＤＤifとし
て供給される。そして、パソコンの電源がオフされる
と、システム電源回路５３からシステム電源ＶＤＤsys
が出力されなくなり、ホストコントローラ５４は非動作
状態になる。
テム電源回路５３にて生成されるシステム電源ＶＤＤsy
s がホストコントローラ５４に供給されるとともに、レ
ギュレータ５６、ダイオード５８、レギュレータ５７を
介してＩ／Ｆコントローラ５５に動作電源ＶＤＤifとし
て供給される。そして、パソコンの電源がオフされる
と、システム電源回路５３からシステム電源ＶＤＤsys
が出力されなくなり、ホストコントローラ５４は非動作
状態になる。
【０００７】このとき、デジタルカメラと、カラーペー
ジプリンタの電源がオンされている場合、レギュレータ
５７には、第１ケーブル６１及び第１コネクタ５１を介
してデジタルカメラから（又は、第２ケーブル６２及び
第２コネクタ５２を介してカラーページプリンタから）
ケーブル供給電源ＶＤＤcab が供給される。つまり、Ｉ
／Ｆコントローラ５５は、そのケーブル供給電源ＶＤＤ
cab に基づいてレギュレータ５７で生成される動作電源
ＶＤＤifによって動作可能な状態になっている。
ジプリンタの電源がオンされている場合、レギュレータ
５７には、第１ケーブル６１及び第１コネクタ５１を介
してデジタルカメラから（又は、第２ケーブル６２及び
第２コネクタ５２を介してカラーページプリンタから）
ケーブル供給電源ＶＤＤcab が供給される。つまり、Ｉ
／Ｆコントローラ５５は、そのケーブル供給電源ＶＤＤ
cab に基づいてレギュレータ５７で生成される動作電源
ＶＤＤifによって動作可能な状態になっている。
【０００８】従って、パソコンの電源がオフ状態であっ
ても、デジタルカメラからデータが出力された場合、Ｉ
／Ｆコントローラ５５は、ケーブル６１、第１コネクタ
５１を介して転送されてきたデータを、第２コネクタ５
２及びケーブル６２を介してカラーページプリンタに転
送することができる。
ても、デジタルカメラからデータが出力された場合、Ｉ
／Ｆコントローラ５５は、ケーブル６１、第１コネクタ
５１を介して転送されてきたデータを、第２コネクタ５
２及びケーブル６２を介してカラーページプリンタに転
送することができる。
【０００９】
【発明が解決しようとする課題】ところが、パソコンの
電源がオフ状態でＩ／Ｆコントローラ５５が上記したよ
うなデータの転送動作を行っている途中で、パソコンの
電源が投入（オン）されると、電源投入時に発生する電
源ノイズがシステム電源ＶＤＤsys に混入してしまう。
電源がオフ状態でＩ／Ｆコントローラ５５が上記したよ
うなデータの転送動作を行っている途中で、パソコンの
電源が投入（オン）されると、電源投入時に発生する電
源ノイズがシステム電源ＶＤＤsys に混入してしまう。
【００１０】すると、そのシステム電源ＶＤＤsys に基
づいて生成されるＩ／Ｆコントローラ５５の動作電源Ｖ
ＤＤifにも電源ノイズが混入し、該コントローラ５５が
誤動作するおそれがある。このような場合、Ｉ／Ｆコン
トローラ５５のデータ転送動作に悪影響を与えるおそれ
がある。
づいて生成されるＩ／Ｆコントローラ５５の動作電源Ｖ
ＤＤifにも電源ノイズが混入し、該コントローラ５５が
誤動作するおそれがある。このような場合、Ｉ／Ｆコン
トローラ５５のデータ転送動作に悪影響を与えるおそれ
がある。
【００１１】本発明は、上記問題点を解決するためにな
されたものであって、その目的は、システム電源の供給
開始時や、遮断時に発生する電源ノイズが、インタフェ
ースコントローラのデータ転送動作に与える悪影響を抑
制することができるインタフェース回路の電源制御方
法、インタフェース回路、及び、そのインタフェース回
路を備えたデータ転送装置を提供することにある。
されたものであって、その目的は、システム電源の供給
開始時や、遮断時に発生する電源ノイズが、インタフェ
ースコントローラのデータ転送動作に与える悪影響を抑
制することができるインタフェース回路の電源制御方
法、インタフェース回路、及び、そのインタフェース回
路を備えたデータ転送装置を提供することにある。
【００１２】
【課題を解決するための手段】請求項１に記載の発明に
よれば、システム電源がスイッチを介して供給され、該
システム電源の供給に基づいてトリガ信号が入力され、
該トリガ信号に基づいてシステム電源の供給がバス上の
転送データに影響を与えないタイミングでスイッチがオ
ンされる。
よれば、システム電源がスイッチを介して供給され、該
システム電源の供給に基づいてトリガ信号が入力され、
該トリガ信号に基づいてシステム電源の供給がバス上の
転送データに影響を与えないタイミングでスイッチがオ
ンされる。
【００１３】従って、スイッチがオンするまでにシステ
ム電源の供給開始時の電源ノイズが消失して、その電源
ノイズがインタフェースコントローラに入力されない。
又、たとえ電源ノイズが消失せず、インタフェースコン
トローラに入力されても、バス上の転送データに影響を
与えないタイミングでスイッチがオンされるので、イン
タフェースコントローラのデータ転送動作に悪影響を与
えることはない。
ム電源の供給開始時の電源ノイズが消失して、その電源
ノイズがインタフェースコントローラに入力されない。
又、たとえ電源ノイズが消失せず、インタフェースコン
トローラに入力されても、バス上の転送データに影響を
与えないタイミングでスイッチがオンされるので、イン
タフェースコントローラのデータ転送動作に悪影響を与
えることはない。
【００１４】請求項２に記載の発明によれば、システム
電源がスイッチを介して供給され、該システム電源の遮
断処理に基づいてトリガ信号が入力され、該トリガ信号
に基づいてバス上の転送データに影響を与えないタイミ
ングでスイッチがオフされる。
電源がスイッチを介して供給され、該システム電源の遮
断処理に基づいてトリガ信号が入力され、該トリガ信号
に基づいてバス上の転送データに影響を与えないタイミ
ングでスイッチがオフされる。
【００１５】従って、システム電源が遮断される前にス
イッチがオフするので、システム電源の遮断時の電源ノ
イズがインタフェースコントローラに入力しない。その
結果、インタフェースコントローラのデータ転送動作に
悪影響を与えることはない。しかも、スイッチがバス上
の転送データに影響を与えないタイミングでオフされる
ので、該スイッチのオフ動作により発生するノイズもイ
ンタフェースコントローラの動作に影響を与えない。
イッチがオフするので、システム電源の遮断時の電源ノ
イズがインタフェースコントローラに入力しない。その
結果、インタフェースコントローラのデータ転送動作に
悪影響を与えることはない。しかも、スイッチがバス上
の転送データに影響を与えないタイミングでオフされる
ので、該スイッチのオフ動作により発生するノイズもイ
ンタフェースコントローラの動作に影響を与えない。
【００１６】請求項３に記載の発明によれば、システム
電源がスイッチを介して供給され、該システム電源の供
給に基づく第１トリガ信号と、該システム電源の遮断処
理に基づく第２トリガ信号が入力され、第１トリガ信号
に基づいてシステム電源の供給がバス上の転送データに
影響を与えないタイミングでスイッチがオンされ、第２
トリガ信号に基づいてバス上の転送データに影響を与え
ないタイミングでスイッチがオフされる。
電源がスイッチを介して供給され、該システム電源の供
給に基づく第１トリガ信号と、該システム電源の遮断処
理に基づく第２トリガ信号が入力され、第１トリガ信号
に基づいてシステム電源の供給がバス上の転送データに
影響を与えないタイミングでスイッチがオンされ、第２
トリガ信号に基づいてバス上の転送データに影響を与え
ないタイミングでスイッチがオフされる。
【００１７】従って、スイッチがオンするまでにシステ
ム電源の供給開始時の電源ノイズが消失して、その電源
ノイズがインタフェースコントローラに入力されない。
又、たとえ電源ノイズが消失せず、インタフェースコン
トローラに入力されても、バス上の転送データに影響を
与えないタイミングでスイッチがオンされるので、イン
タフェースコントローラのデータ転送動作に悪影響を与
えることはない。又、システム電源が遮断される前にス
イッチがオフするので、システム電源の遮断時の電源ノ
イズがインタフェースコントローラに入力しない。その
結果、インタフェースコントローラのデータ転送動作に
悪影響を与えることはない。しかも、スイッチがバス上
の転送データに影響を与えないタイミングでオフされる
ので、該スイッチのオフ動作により発生するノイズもイ
ンタフェースコントローラの動作に影響を与えない。そ
の結果、システム電源の供給開始時や、遮断時に発生す
る電源ノイズが、インタフェースコントローラのデータ
転送動作に与える悪影響が確実に抑制される。
ム電源の供給開始時の電源ノイズが消失して、その電源
ノイズがインタフェースコントローラに入力されない。
又、たとえ電源ノイズが消失せず、インタフェースコン
トローラに入力されても、バス上の転送データに影響を
与えないタイミングでスイッチがオンされるので、イン
タフェースコントローラのデータ転送動作に悪影響を与
えることはない。又、システム電源が遮断される前にス
イッチがオフするので、システム電源の遮断時の電源ノ
イズがインタフェースコントローラに入力しない。その
結果、インタフェースコントローラのデータ転送動作に
悪影響を与えることはない。しかも、スイッチがバス上
の転送データに影響を与えないタイミングでオフされる
ので、該スイッチのオフ動作により発生するノイズもイ
ンタフェースコントローラの動作に影響を与えない。そ
の結果、システム電源の供給開始時や、遮断時に発生す
る電源ノイズが、インタフェースコントローラのデータ
転送動作に与える悪影響が確実に抑制される。
【００１８】請求項４に記載の発明によれば、スイッチ
を切替動作させるタイミングは、バスがアイソクロナス
転送期間以外である。従って、アイソクロナス転送期間
以外のアイドル状態は比較的時間が長く安定しているの
で、バス上の転送データに与える影響がより小さく抑え
られる。
を切替動作させるタイミングは、バスがアイソクロナス
転送期間以外である。従って、アイソクロナス転送期間
以外のアイドル状態は比較的時間が長く安定しているの
で、バス上の転送データに与える影響がより小さく抑え
られる。
【００１９】請求項５に記載の発明によれば、スイッチ
を切替動作させるタイミングは、バスの通信状態がアイ
ドル状態の期間内である。従って、バス上の転送データ
に与える影響が小さく抑えられる。
を切替動作させるタイミングは、バスの通信状態がアイ
ドル状態の期間内である。従って、バス上の転送データ
に与える影響が小さく抑えられる。
【００２０】請求項６に記載の発明によれば、インタフ
ェースコントローラには、システム電源がスイッチを介
して供給される。制御信号生成回路は、システム電源の
供給に基づいてトリガ信号が入力され、該トリガ信号に
基づいてシステム電源の供給がバス上の転送データに影
響を与えないタイミングでスイッチをオンする制御信号
を生成する。
ェースコントローラには、システム電源がスイッチを介
して供給される。制御信号生成回路は、システム電源の
供給に基づいてトリガ信号が入力され、該トリガ信号に
基づいてシステム電源の供給がバス上の転送データに影
響を与えないタイミングでスイッチをオンする制御信号
を生成する。
【００２１】従って、スイッチがオンするまでにシステ
ム電源の供給開始時の電源ノイズが消失して、その電源
ノイズがインタフェースコントローラに入力されない。
又、たとえ電源ノイズが消失せず、インタフェースコン
トローラに入力されても、バス上の転送データに影響を
与えないタイミングでスイッチがオンされるので、イン
タフェースコントローラのデータ転送動作に悪影響を与
えることはない。
ム電源の供給開始時の電源ノイズが消失して、その電源
ノイズがインタフェースコントローラに入力されない。
又、たとえ電源ノイズが消失せず、インタフェースコン
トローラに入力されても、バス上の転送データに影響を
与えないタイミングでスイッチがオンされるので、イン
タフェースコントローラのデータ転送動作に悪影響を与
えることはない。
【００２２】請求項７に記載の発明によれば、インタフ
ェースコントローラには、システム電源がスイッチを介
して供給される。制御信号生成回路は、システム電源の
遮断処理に基づいてトリガ信号が入力され、該トリガ信
号に基づいてバス上の転送データに影響を与えないタイ
ミングでスイッチをオフする制御信号を生成する。
ェースコントローラには、システム電源がスイッチを介
して供給される。制御信号生成回路は、システム電源の
遮断処理に基づいてトリガ信号が入力され、該トリガ信
号に基づいてバス上の転送データに影響を与えないタイ
ミングでスイッチをオフする制御信号を生成する。
【００２３】従って、システム電源が遮断される前にス
イッチがオフするので、システム電源の遮断時の電源ノ
イズがインタフェースコントローラに入力しない。その
結果、インタフェースコントローラのデータ転送動作に
悪影響を与えることはない。しかも、スイッチがバス上
の転送データに影響を与えないタイミングでオフされる
ので、該スイッチのオフ動作により発生するノイズもイ
ンタフェースコントローラの動作に影響を与えない。
イッチがオフするので、システム電源の遮断時の電源ノ
イズがインタフェースコントローラに入力しない。その
結果、インタフェースコントローラのデータ転送動作に
悪影響を与えることはない。しかも、スイッチがバス上
の転送データに影響を与えないタイミングでオフされる
ので、該スイッチのオフ動作により発生するノイズもイ
ンタフェースコントローラの動作に影響を与えない。
【００２４】請求項８に記載の発明によれば、インタフ
ェースコントローラには、システム電源がスイッチを介
して供給される。制御信号生成回路は、システム電源の
供給に基づく第１トリガ信号と、該システム電源の遮断
処理に基づく第２トリガ信号が入力され、第１トリガ信
号に基づいてシステム電源の供給がバス上の転送データ
に影響を与えないタイミングでスイッチをオンし、第２
トリガ信号に基づいてバス上の転送データに影響を与え
ないタイミングでスイッチをオフする制御信号を生成す
る。
ェースコントローラには、システム電源がスイッチを介
して供給される。制御信号生成回路は、システム電源の
供給に基づく第１トリガ信号と、該システム電源の遮断
処理に基づく第２トリガ信号が入力され、第１トリガ信
号に基づいてシステム電源の供給がバス上の転送データ
に影響を与えないタイミングでスイッチをオンし、第２
トリガ信号に基づいてバス上の転送データに影響を与え
ないタイミングでスイッチをオフする制御信号を生成す
る。
【００２５】従って、スイッチがオンするまでにシステ
ム電源の供給開始時の電源ノイズが消失して、その電源
ノイズがインタフェースコントローラに入力されない。
又、たとえ電源ノイズが消失せず、インタフェースコン
トローラに入力されても、バス上の転送データに影響を
与えないタイミングでスイッチがオンされるので、イン
タフェースコントローラのデータ転送動作に悪影響を与
えることはない。又、システム電源が遮断される前にス
イッチがオフするので、システム電源の遮断時の電源ノ
イズがインタフェースコントローラに入力しない。その
結果、インタフェースコントローラのデータ転送動作に
悪影響を与えることはない。しかも、スイッチがバス上
の転送データに影響を与えないタイミングでオフされる
ので、該スイッチのオフ動作により発生するノイズもイ
ンタフェースコントローラの動作に影響を与えない。そ
の結果、システム電源の供給開始時や、遮断時に発生す
る電源ノイズが、インタフェースコントローラのデータ
転送動作に与える悪影響が確実に抑制される。
ム電源の供給開始時の電源ノイズが消失して、その電源
ノイズがインタフェースコントローラに入力されない。
又、たとえ電源ノイズが消失せず、インタフェースコン
トローラに入力されても、バス上の転送データに影響を
与えないタイミングでスイッチがオンされるので、イン
タフェースコントローラのデータ転送動作に悪影響を与
えることはない。又、システム電源が遮断される前にス
イッチがオフするので、システム電源の遮断時の電源ノ
イズがインタフェースコントローラに入力しない。その
結果、インタフェースコントローラのデータ転送動作に
悪影響を与えることはない。しかも、スイッチがバス上
の転送データに影響を与えないタイミングでオフされる
ので、該スイッチのオフ動作により発生するノイズもイ
ンタフェースコントローラの動作に影響を与えない。そ
の結果、システム電源の供給開始時や、遮断時に発生す
る電源ノイズが、インタフェースコントローラのデータ
転送動作に与える悪影響が確実に抑制される。
【００２６】請求項９に記載の発明によれば、リンク層
処理回路部は、バスがアイソクロナス転送期間以外の
時、その検出信号を出力する。制御信号生成回路は、前
記検出信号と前記トリガ信号に基づいて、スイッチを切
替動作させる制御信号を生成する。そのため、スイッチ
を切替動作させるタイミングが、バス上がアイソクロナ
ス転送期間以外となる。従って、アイソクロナス転送期
間以外のアイドル状態は比較的時間が長く安定している
ので、バス上の転送データに与える影響がより小さく抑
えられる。
処理回路部は、バスがアイソクロナス転送期間以外の
時、その検出信号を出力する。制御信号生成回路は、前
記検出信号と前記トリガ信号に基づいて、スイッチを切
替動作させる制御信号を生成する。そのため、スイッチ
を切替動作させるタイミングが、バス上がアイソクロナ
ス転送期間以外となる。従って、アイソクロナス転送期
間以外のアイドル状態は比較的時間が長く安定している
ので、バス上の転送データに与える影響がより小さく抑
えられる。
【００２７】請求項１０に記載の発明によれば、物理層
処理回路部は、バスの通信状態がアイドル状態の時、そ
の状態検出信号を出力する。制御信号生成回路は、前記
状態検出信号と前記トリガ信号に基づいて、スイッチを
切替動作させる制御信号を生成する。そのため、スイッ
チを切替動作させるタイミングが、バスがアイドル状態
となる期間内となる。従って、バス上の転送データに与
える影響が小さく抑えられる。
処理回路部は、バスの通信状態がアイドル状態の時、そ
の状態検出信号を出力する。制御信号生成回路は、前記
状態検出信号と前記トリガ信号に基づいて、スイッチを
切替動作させる制御信号を生成する。そのため、スイッ
チを切替動作させるタイミングが、バスがアイドル状態
となる期間内となる。従って、バス上の転送データに与
える影響が小さく抑えられる。
【００２８】請求項１１に記載の発明によれば、ホスト
コントローラは、システム電源の供給に基づいてトリガ
信号を生成する。インタフェースコントローラには、シ
ステム電源がスイッチを介して供給される。制御信号生
成回路は、トリガ信号が入力され、該トリガ信号に基づ
いてシステム電源の供給がバス上の転送データに影響を
与えないタイミングでスイッチをオンする制御信号を生
成する。
コントローラは、システム電源の供給に基づいてトリガ
信号を生成する。インタフェースコントローラには、シ
ステム電源がスイッチを介して供給される。制御信号生
成回路は、トリガ信号が入力され、該トリガ信号に基づ
いてシステム電源の供給がバス上の転送データに影響を
与えないタイミングでスイッチをオンする制御信号を生
成する。
【００２９】従って、スイッチがオンするまでにシステ
ム電源の供給開始時の電源ノイズが消失して、その電源
ノイズがインタフェースコントローラに入力されない。
又、たとえ電源ノイズが消失せず、インタフェースコン
トローラに入力されても、バス上の転送データに影響を
与えないタイミングでスイッチがオンされるので、イン
タフェースコントローラのデータ転送動作に悪影響を与
えることはない。
ム電源の供給開始時の電源ノイズが消失して、その電源
ノイズがインタフェースコントローラに入力されない。
又、たとえ電源ノイズが消失せず、インタフェースコン
トローラに入力されても、バス上の転送データに影響を
与えないタイミングでスイッチがオンされるので、イン
タフェースコントローラのデータ転送動作に悪影響を与
えることはない。
【００３０】請求項１２に記載の発明によれば、ホスト
コントローラは、システム電源の遮断処理に基づいてト
リガ信号を生成する。インタフェースコントローラに
は、システム電源がスイッチを介して供給される。制御
信号生成回路は、トリガ信号が入力され、該トリガ信号
に基づいてバス上の転送データに影響を与えないタイミ
ングでスイッチをオフする制御信号を生成する。
コントローラは、システム電源の遮断処理に基づいてト
リガ信号を生成する。インタフェースコントローラに
は、システム電源がスイッチを介して供給される。制御
信号生成回路は、トリガ信号が入力され、該トリガ信号
に基づいてバス上の転送データに影響を与えないタイミ
ングでスイッチをオフする制御信号を生成する。
【００３１】従って、システム電源が遮断される前にス
イッチがオフするので、システム電源の遮断時の電源ノ
イズがインタフェースコントローラに入力しない。その
結果、インタフェースコントローラのデータ転送動作に
悪影響を与えることはない。しかも、スイッチがバス上
の転送データに影響を与えないタイミングでオフされる
ので、該スイッチのオフ動作により発生するノイズもイ
ンタフェースコントローラの動作に影響を与えない。
イッチがオフするので、システム電源の遮断時の電源ノ
イズがインタフェースコントローラに入力しない。その
結果、インタフェースコントローラのデータ転送動作に
悪影響を与えることはない。しかも、スイッチがバス上
の転送データに影響を与えないタイミングでオフされる
ので、該スイッチのオフ動作により発生するノイズもイ
ンタフェースコントローラの動作に影響を与えない。
【００３２】請求項１３に記載の発明によれば、ホスト
コントローラは、システム電源の供給に基づく第１トリ
ガ信号と、該システム電源の遮断処理に基づく第２トリ
ガ信号とを生成する。インタフェースコントローラに
は、システム電源がスイッチを介して供給される。制御
信号生成回路は、第１，第２トリガ信号が入力され、第
１トリガ信号に基づいてシステム電源の供給がバス上の
転送データに影響を与えないタイミングでスイッチをオ
ンし、第２トリガ信号に基づいてバス上の転送データに
影響を与えないタイミングでスイッチをオフする制御信
号を生成する。
コントローラは、システム電源の供給に基づく第１トリ
ガ信号と、該システム電源の遮断処理に基づく第２トリ
ガ信号とを生成する。インタフェースコントローラに
は、システム電源がスイッチを介して供給される。制御
信号生成回路は、第１，第２トリガ信号が入力され、第
１トリガ信号に基づいてシステム電源の供給がバス上の
転送データに影響を与えないタイミングでスイッチをオ
ンし、第２トリガ信号に基づいてバス上の転送データに
影響を与えないタイミングでスイッチをオフする制御信
号を生成する。
【００３３】従って、スイッチがオンするまでにシステ
ム電源の供給開始時の電源ノイズが消失して、その電源
ノイズがインタフェースコントローラに入力されない。
又、たとえ電源ノイズが消失せず、インタフェースコン
トローラに入力されても、バス上の転送データに影響を
与えないタイミングでスイッチがオンされるので、イン
タフェースコントローラのデータ転送動作に悪影響を与
えることはない。又、システム電源が遮断される前にス
イッチがオフするので、システム電源の遮断時の電源ノ
イズがインタフェースコントローラに入力しない。その
結果、インタフェースコントローラのデータ転送動作に
悪影響を与えることはない。しかも、スイッチがバス上
の転送データに影響を与えないタイミングでオフされる
ので、該スイッチのオフ動作により発生するノイズもイ
ンタフェースコントローラの動作に影響を与えない。そ
の結果、システム電源の供給開始時や、遮断時に発生す
る電源ノイズが、インタフェースコントローラのデータ
転送動作に与える悪影響が確実に抑制される。
ム電源の供給開始時の電源ノイズが消失して、その電源
ノイズがインタフェースコントローラに入力されない。
又、たとえ電源ノイズが消失せず、インタフェースコン
トローラに入力されても、バス上の転送データに影響を
与えないタイミングでスイッチがオンされるので、イン
タフェースコントローラのデータ転送動作に悪影響を与
えることはない。又、システム電源が遮断される前にス
イッチがオフするので、システム電源の遮断時の電源ノ
イズがインタフェースコントローラに入力しない。その
結果、インタフェースコントローラのデータ転送動作に
悪影響を与えることはない。しかも、スイッチがバス上
の転送データに影響を与えないタイミングでオフされる
ので、該スイッチのオフ動作により発生するノイズもイ
ンタフェースコントローラの動作に影響を与えない。そ
の結果、システム電源の供給開始時や、遮断時に発生す
る電源ノイズが、インタフェースコントローラのデータ
転送動作に与える悪影響が確実に抑制される。
【００３４】請求項１４に記載の発明によれば、リンク
層処理回路部は、バスがアイソクロナス転送期間以外の
時、その検出信号を出力する。制御信号生成回路は、前
記検出信号と前記トリガ信号に基づいて、スイッチを切
替動作させる制御信号を生成する。そのため、スイッチ
を切替動作させるタイミングが、バス上がアイソクロナ
ス転送期間以外となる。従って、アイソクロナス転送期
間以外のアイドル状態は比較的時間が長く安定している
ので、バス上の転送データに与える影響がより小さく抑
えられる。
層処理回路部は、バスがアイソクロナス転送期間以外の
時、その検出信号を出力する。制御信号生成回路は、前
記検出信号と前記トリガ信号に基づいて、スイッチを切
替動作させる制御信号を生成する。そのため、スイッチ
を切替動作させるタイミングが、バス上がアイソクロナ
ス転送期間以外となる。従って、アイソクロナス転送期
間以外のアイドル状態は比較的時間が長く安定している
ので、バス上の転送データに与える影響がより小さく抑
えられる。
【００３５】請求項１５に記載の発明によれば、物理層
処理回路部は、バスの通信状態がアイドル状態の時、そ
の状態検出信号を出力する。制御信号生成回路は、前記
状態検出信号と前記トリガ信号に基づいて、スイッチを
切替動作させる制御信号を生成する。そのため、スイッ
チを切替動作させるタイミングが、バスがアイドル状態
となる期間内となる。従って、バス上の転送データに与
える影響が小さく抑えられる。
処理回路部は、バスの通信状態がアイドル状態の時、そ
の状態検出信号を出力する。制御信号生成回路は、前記
状態検出信号と前記トリガ信号に基づいて、スイッチを
切替動作させる制御信号を生成する。そのため、スイッ
チを切替動作させるタイミングが、バスがアイドル状態
となる期間内となる。従って、バス上の転送データに与
える影響が小さく抑えられる。
【００３６】
【発明の実施の形態】以下、本発明を具体化した一実施
の形態を図１〜図６に従って説明する。図１は、パーソ
ナルコンピュータ（以下、パソコンという）に対して各
種の周辺装置がケーブルを介して接続され互いにデータ
転送を行うようにしたシステム構成を示す。
の形態を図１〜図６に従って説明する。図１は、パーソ
ナルコンピュータ（以下、パソコンという）に対して各
種の周辺装置がケーブルを介して接続され互いにデータ
転送を行うようにしたシステム構成を示す。
【００３７】図１において、パソコン１は、第１ケーブ
ル２ａを介して周辺装置としてのデジタルＶＴＲ３と接
続されるとともに、第２ケーブル２ｂを介して周辺装置
としてのカラーページプリンタ４に接続される。デジタ
ルＶＴＲ３は周辺装置としてのデジタルカメラ５に対し
て第３ケーブル２ｃを介して接続される。カラーページ
プリンタ４は周辺装置としてのデジタルビデオカメラ６
に対して第４ケーブル２ｄを介して接続される。
ル２ａを介して周辺装置としてのデジタルＶＴＲ３と接
続されるとともに、第２ケーブル２ｂを介して周辺装置
としてのカラーページプリンタ４に接続される。デジタ
ルＶＴＲ３は周辺装置としてのデジタルカメラ５に対し
て第３ケーブル２ｃを介して接続される。カラーページ
プリンタ４は周辺装置としてのデジタルビデオカメラ６
に対して第４ケーブル２ｄを介して接続される。
【００３８】第１〜第４ケーブル２ａ〜２ｄは６芯のケ
ーブルであって、互いにデータ転送を行うための４本の
信号線と、相手の装置にケーブル電源ＶＤＤcab を供給
するためのプラス電源線とグランド電源線とからなる。
そして、これら各ケーブル２ａ〜２ｄにて、パソコン１
と各周辺装置３〜６との間、又は、各周辺装置３〜６間
でデータ転送が行われるとともに、ケーブル電源ＶＤＤ
cab の供給が行われる。
ーブルであって、互いにデータ転送を行うための４本の
信号線と、相手の装置にケーブル電源ＶＤＤcab を供給
するためのプラス電源線とグランド電源線とからなる。
そして、これら各ケーブル２ａ〜２ｄにて、パソコン１
と各周辺装置３〜６との間、又は、各周辺装置３〜６間
でデータ転送が行われるとともに、ケーブル電源ＶＤＤ
cab の供給が行われる。
【００３９】図２は、パソコン１内に備えられるデータ
転送装置を示す。尚、データ転送装置は、各周辺装置３
〜６内にも同様な回路が備えられる。パソコン１には、
システム電源回路１１、ホストコントローラ１２、イン
タフェースコントローラ（以下、Ｉ／Ｆコントローラと
いう）１３、２個のレギュレータ１４，１５、ダイオー
ド１６、２個のコネクタ１７，１８、及び、スイッチＳ
Ｗが備えられる。Ｉ／Ｆコントローラ１３、レギュレー
タ１４，１５、ダイオード１６、及び、スイッチＳＷは
インタフェース回路を構成し、この形態では、インタフ
ェース回路と、ホストコントローラ１２はマザーボード
上に搭載される。
転送装置を示す。尚、データ転送装置は、各周辺装置３
〜６内にも同様な回路が備えられる。パソコン１には、
システム電源回路１１、ホストコントローラ１２、イン
タフェースコントローラ（以下、Ｉ／Ｆコントローラと
いう）１３、２個のレギュレータ１４，１５、ダイオー
ド１６、２個のコネクタ１７，１８、及び、スイッチＳ
Ｗが備えられる。Ｉ／Ｆコントローラ１３、レギュレー
タ１４，１５、ダイオード１６、及び、スイッチＳＷは
インタフェース回路を構成し、この形態では、インタフ
ェース回路と、ホストコントローラ１２はマザーボード
上に搭載される。
【００４０】システム電源回路１１は、パソコン１の電
源スイッチがオンされた時、システム電源ＶＤＤsys を
生成する。システム電源ＶＤＤsys は、ホストコントロ
ーラ１２に動作電源として供給される。又、システム電
源ＶＤＤsys は、スイッチＳＷがオンしている時に、レ
ギュレータ１４、該スイッチＳＷ、ダイオード１６、レ
ギュレータ１５を介してＩ／Ｆコントローラ１３に動作
電源ＶＤＤifとして供給される。
源スイッチがオンされた時、システム電源ＶＤＤsys を
生成する。システム電源ＶＤＤsys は、ホストコントロ
ーラ１２に動作電源として供給される。又、システム電
源ＶＤＤsys は、スイッチＳＷがオンしている時に、レ
ギュレータ１４、該スイッチＳＷ、ダイオード１６、レ
ギュレータ１５を介してＩ／Ｆコントローラ１３に動作
電源ＶＤＤifとして供給される。
【００４１】ホストコントローラ１２は、システム電源
ＶＤＤsys が供給されている時のみ動作するようになっ
ている。ホストコントローラ１２は、Ｉ／Ｆコントロー
ラ１３との間でデータ転送制御処理のための制御データ
の授受を行う。即ち、ホストコントローラ１２は、Ｉ／
Ｆコントローラ１３が取り込んだデータをどのように処
理しパソコン１内に設けた図示しない内部装置のどの装
置に転送させたり、又、内部装置で作成した転送データ
をＩ／Ｆコントローラ１３を介して他の周辺装置３〜６
に転送させるための処理を行わせるための制御データの
授受をＩ／Ｆコントローラ１３との間で行う。
ＶＤＤsys が供給されている時のみ動作するようになっ
ている。ホストコントローラ１２は、Ｉ／Ｆコントロー
ラ１３との間でデータ転送制御処理のための制御データ
の授受を行う。即ち、ホストコントローラ１２は、Ｉ／
Ｆコントローラ１３が取り込んだデータをどのように処
理しパソコン１内に設けた図示しない内部装置のどの装
置に転送させたり、又、内部装置で作成した転送データ
をＩ／Ｆコントローラ１３を介して他の周辺装置３〜６
に転送させるための処理を行わせるための制御データの
授受をＩ／Ｆコントローラ１３との間で行う。
【００４２】又、ホストコントローラ１２は、パソコン
１の電源スイッチがオンされた時に図５に示すようなＨ
レベルの第１トリガ信号ＳＧ１をＩ／Ｆコントローラ１
３に出力し、パソコン１の電源スイッチのオフが指令さ
れた時（遮断処理（オフシーケンス）が開始された時）
に同図５に示すようなＨレベルの第２トリガ信号ＳＧ２
をＩ／Ｆコントローラ１３に出力する。尚、一旦、Ｈレ
ベルになった両トリガ信号ＳＧ１，ＳＧ２は、ホストコ
ントローラ１２にシステム電源ＶＤＤsys が供給されな
くなると消失する（Ｌレベルになる）。
１の電源スイッチがオンされた時に図５に示すようなＨ
レベルの第１トリガ信号ＳＧ１をＩ／Ｆコントローラ１
３に出力し、パソコン１の電源スイッチのオフが指令さ
れた時（遮断処理（オフシーケンス）が開始された時）
に同図５に示すようなＨレベルの第２トリガ信号ＳＧ２
をＩ／Ｆコントローラ１３に出力する。尚、一旦、Ｈレ
ベルになった両トリガ信号ＳＧ１，ＳＧ２は、ホストコ
ントローラ１２にシステム電源ＶＤＤsys が供給されな
くなると消失する（Ｌレベルになる）。
【００４３】Ｉ／Ｆコントローラ１３は、前記ホストコ
ントローラ１２から出力される第１，第２トリガ信号Ｓ
Ｇ１，ＳＧ２に基づいた図５に示すような制御信号ＳＧ
３を前記スイッチＳＷに出力する。制御信号ＳＧ３がＨ
レベルになると、スイッチＳＷはオンされる。この時、
前記レギュレータ１５にはシステム電源ＶＤＤsys がレ
ギュレータ１４、スイッチＳＷ、及び、ダイオード１６
を介して供給される。レギュレータ１５は、この電源に
基づいてＩ／Ｆコントローラ１３の動作電源ＶＤＤifを
生成する。
ントローラ１２から出力される第１，第２トリガ信号Ｓ
Ｇ１，ＳＧ２に基づいた図５に示すような制御信号ＳＧ
３を前記スイッチＳＷに出力する。制御信号ＳＧ３がＨ
レベルになると、スイッチＳＷはオンされる。この時、
前記レギュレータ１５にはシステム電源ＶＤＤsys がレ
ギュレータ１４、スイッチＳＷ、及び、ダイオード１６
を介して供給される。レギュレータ１５は、この電源に
基づいてＩ／Ｆコントローラ１３の動作電源ＶＤＤifを
生成する。
【００４４】又、デジタルＶＴＲ３、又はカラーページ
プリンタ４の電源がオンされている場合、前記レギュレ
ータ１５に第１，第２コネクタ１７，１８を介してＶＴ
Ｒ３，プリンタ４からケーブル電源ＶＤＤcab が供給さ
れる。レギュレータ１５は、システム電源ＶＤＤsys 及
びケーブル電源ＶＤＤcab の両電源に基づいて動作電源
ＶＤＤifを生成する。
プリンタ４の電源がオンされている場合、前記レギュレ
ータ１５に第１，第２コネクタ１７，１８を介してＶＴ
Ｒ３，プリンタ４からケーブル電源ＶＤＤcab が供給さ
れる。レギュレータ１５は、システム電源ＶＤＤsys 及
びケーブル電源ＶＤＤcab の両電源に基づいて動作電源
ＶＤＤifを生成する。
【００４５】一方、制御信号ＳＧ３がＬレベルになる
と、スイッチＳＷはオフされる。このの時、前記レギュ
レータ１５にはシステム電源ＶＤＤsys が供給されない
ため、レギュレータ１５では動作電源ＶＤＤifが生成さ
れない。
と、スイッチＳＷはオフされる。このの時、前記レギュ
レータ１５にはシステム電源ＶＤＤsys が供給されない
ため、レギュレータ１５では動作電源ＶＤＤifが生成さ
れない。
【００４６】又、この状態で、デジタルＶＴＲ３、又は
カラーページプリンタ４の電源がオンされている場合、
前記レギュレータ１５に第１，第２コネクタ１７，１８
からケーブル電源ＶＤＤcab が供給される。レギュレー
タ１５は、このケーブル電源ＶＤＤcab に基づいてＩ／
Ｆコントローラ１３の動作電源ＶＤＤifを生成する。こ
のような場合、レギュレータ１５にシステム電源ＶＤＤ
sys の供給がなくても、ケーブル電源ＶＤＤcab に基づ
いてＩ／Ｆコントローラ１３の動作電源ＶＤＤifが生成
される。
カラーページプリンタ４の電源がオンされている場合、
前記レギュレータ１５に第１，第２コネクタ１７，１８
からケーブル電源ＶＤＤcab が供給される。レギュレー
タ１５は、このケーブル電源ＶＤＤcab に基づいてＩ／
Ｆコントローラ１３の動作電源ＶＤＤifを生成する。こ
のような場合、レギュレータ１５にシステム電源ＶＤＤ
sys の供給がなくても、ケーブル電源ＶＤＤcab に基づ
いてＩ／Ｆコントローラ１３の動作電源ＶＤＤifが生成
される。
【００４７】従って、レギュレータ１５へシステム電源
ＶＤＤsys が供給されていない場合では、周辺機器から
供給されるケーブル電源ＶＤＤcab に基づいてＩ／Ｆコ
ントローラ１３は動作状態に保たれ、例えばデジタルＶ
ＴＲ３とカラーページ４間のデータ転送を可能する。
ＶＤＤsys が供給されていない場合では、周辺機器から
供給されるケーブル電源ＶＤＤcab に基づいてＩ／Ｆコ
ントローラ１３は動作状態に保たれ、例えばデジタルＶ
ＴＲ３とカラーページ４間のデータ転送を可能する。
【００４８】前記Ｉ／Ｆコントローラ１３は、この形態
においてＩＥＥＥ１３９４規格に準拠したコントローラ
で構成される。詳述すると、Ｉ／Ｆコントローラ１３に
は、図３に示すように、ＩＥＥＥ１３９４用プロトコル
コントローラ２１、周辺回路２２、及び、ホストインタ
フェース（以下、ホストＩ／Ｆという）２３が備えられ
る。
においてＩＥＥＥ１３９４規格に準拠したコントローラ
で構成される。詳述すると、Ｉ／Ｆコントローラ１３に
は、図３に示すように、ＩＥＥＥ１３９４用プロトコル
コントローラ２１、周辺回路２２、及び、ホストインタ
フェース（以下、ホストＩ／Ｆという）２３が備えられ
る。
【００４９】プロトコルコントローラ２１は、周辺回路
２２、ホストＩ／Ｆ２３を介してホストコントローラ１
２と前記制御データの授受を行う。この周辺回路２２
は、両コントローラ１２，２１間の制御データの授受を
行う際に用いられるクロック信号を生成するクロック信
号生成回路や、制御データ等を一時的に記憶するＲＡＭ
等から構成されている。ホストＩ／Ｆ２２は、各コント
ローラ１２，２２間の制御データの入出力を行う。
２２、ホストＩ／Ｆ２３を介してホストコントローラ１
２と前記制御データの授受を行う。この周辺回路２２
は、両コントローラ１２，２１間の制御データの授受を
行う際に用いられるクロック信号を生成するクロック信
号生成回路や、制御データ等を一時的に記憶するＲＡＭ
等から構成されている。ホストＩ／Ｆ２２は、各コント
ローラ１２，２２間の制御データの入出力を行う。
【００５０】又、プロトコルコントローラ２１は、前記
ホストコントローラ１２から出力される第１，第２トリ
ガ信号ＳＧ１，ＳＧ２に基づいた前記制御信号ＳＧ３を
スイッチＳＷに出力し、スイッチＳＷをオンオフ制御す
る。
ホストコントローラ１２から出力される第１，第２トリ
ガ信号ＳＧ１，ＳＧ２に基づいた前記制御信号ＳＧ３を
スイッチＳＷに出力し、スイッチＳＷをオンオフ制御す
る。
【００５１】前記プロトコルコントローラ２１には、図
４においてその詳細な構成を示すように、物理層処理回
路部３１、リンク層処理回路部３２、及び、判定回路３
３が備えられる。更に、物理層処理回路部３１には、バ
スインタフェース（以下、バスＩ／Ｆという）３４、デ
コーダ３５、エンコーダ３６、及び、ステートマシン３
７が備えられる。
４においてその詳細な構成を示すように、物理層処理回
路部３１、リンク層処理回路部３２、及び、判定回路３
３が備えられる。更に、物理層処理回路部３１には、バ
スインタフェース（以下、バスＩ／Ｆという）３４、デ
コーダ３５、エンコーダ３６、及び、ステートマシン３
７が備えられる。
【００５２】バスＩ／Ｆ３４は、第１コネクタ１７と第
２コネクタ１８と接続されている。この第１コネクタ１
７は第１ケーブル２ａを介して前記デジタルＶＴＲ３に
接続され、第２コネクタ１８は第２ケーブル２ｂを介し
て前記カラーページプリンタ４に接続される。
２コネクタ１８と接続されている。この第１コネクタ１
７は第１ケーブル２ａを介して前記デジタルＶＴＲ３に
接続され、第２コネクタ１８は第２ケーブル２ｂを介し
て前記カラーページプリンタ４に接続される。
【００５３】ステートマシン３７は、第１コネクタ１７
に入力されるデジタルＶＴＲ３のＩ／Ｆコントローラか
らの転送データを、バスＩ／Ｆ３４及びデコーダ３５を
介して入力する。ステートマシン３７は、入力した転送
データをリンク層処理回路部３２に転送するとともに、
エンコーダ３６、バスＩ／Ｆ３４、第２コネクタ１８、
及び、第２ケーブル２ｂを介して反対側の周辺機器であ
るカラーページプリンタ４に転送する。
に入力されるデジタルＶＴＲ３のＩ／Ｆコントローラか
らの転送データを、バスＩ／Ｆ３４及びデコーダ３５を
介して入力する。ステートマシン３７は、入力した転送
データをリンク層処理回路部３２に転送するとともに、
エンコーダ３６、バスＩ／Ｆ３４、第２コネクタ１８、
及び、第２ケーブル２ｂを介して反対側の周辺機器であ
るカラーページプリンタ４に転送する。
【００５４】又、ステートマシン３７は、第２コネクタ
１８に入力されるカラーページプリンタ４のＩ／Ｆコン
トローラからの転送データを、バスＩ／Ｆ３４及びデコ
ーダ３５を介して入力する。ステートマシン３７は、入
力した転送データをリンク層処理回路部３２に転送する
とともに、エンコーダ３６、バスＩ／Ｆ３４、第１コネ
クタ１７、及び、第１ケーブル２ａを介して反対側の周
辺機器であるデジタルＶＴＲ３に転送する。
１８に入力されるカラーページプリンタ４のＩ／Ｆコン
トローラからの転送データを、バスＩ／Ｆ３４及びデコ
ーダ３５を介して入力する。ステートマシン３７は、入
力した転送データをリンク層処理回路部３２に転送する
とともに、エンコーダ３６、バスＩ／Ｆ３４、第１コネ
クタ１７、及び、第１ケーブル２ａを介して反対側の周
辺機器であるデジタルＶＴＲ３に転送する。
【００５５】又、ステートマシン３７は、リンク層処理
回路部３２から出力されてくる転送データを入力し、該
転送データをエンコーダ３６、バスＩ／Ｆ３４を介して
第１，第２コネクタ１８に出力するようになっている。
従って、リンク層処理回路部３２から出力された転送デ
ータは、それぞれデジタルＶＴＲ３のＩ／Ｆコントロー
ラと、カラーページプリンタ４のそれに転送されること
になる。
回路部３２から出力されてくる転送データを入力し、該
転送データをエンコーダ３６、バスＩ／Ｆ３４を介して
第１，第２コネクタ１８に出力するようになっている。
従って、リンク層処理回路部３２から出力された転送デ
ータは、それぞれデジタルＶＴＲ３のＩ／Ｆコントロー
ラと、カラーページプリンタ４のそれに転送されること
になる。
【００５６】ステートマシン３７は、バスの状態が、パ
ケットデータが転送されているビジィ状態（パケットデ
ータ通信状態）か、或いはデータが転送されていない無
信号状態（アイドル状態：ＩＤＬＥ状態）かを検出す
る。そして、この形態では、ステートマシン３７は、バ
スがビジィ状態の時にＨレベルの状態検出信号ＳＧ４を
判定回路３３に出力し、アイドル状態の時にＬレベルの
状態検出信号ＳＧ４を該判定回路３３に出力する。
ケットデータが転送されているビジィ状態（パケットデ
ータ通信状態）か、或いはデータが転送されていない無
信号状態（アイドル状態：ＩＤＬＥ状態）かを検出す
る。そして、この形態では、ステートマシン３７は、バ
スがビジィ状態の時にＨレベルの状態検出信号ＳＧ４を
判定回路３３に出力し、アイドル状態の時にＬレベルの
状態検出信号ＳＧ４を該判定回路３３に出力する。
【００５７】リンク層処理回路部３２は、前記周辺回路
２２、ホストＩ／Ｆ２３を介してホストコントローラ１
２と前記制御データの授受を行う回路部であって、ステ
ートマシン３７から入力した転送データが自装置のため
に転送されたデータかを解析する。そして、自装置のた
めのデータであると、リンク層処理回路部３２は、ホス
トコントローラ１２からの制御データに基づいてパソコ
ン１内に設けた所定の内部装置に転送データを出力す
る。
２２、ホストＩ／Ｆ２３を介してホストコントローラ１
２と前記制御データの授受を行う回路部であって、ステ
ートマシン３７から入力した転送データが自装置のため
に転送されたデータかを解析する。そして、自装置のた
めのデータであると、リンク層処理回路部３２は、ホス
トコントローラ１２からの制御データに基づいてパソコ
ン１内に設けた所定の内部装置に転送データを出力す
る。
【００５８】又、リンク層処理回路部３２は、ホストコ
ントローラ１２からの制御データに基づいてパソコン１
内に設けた図示しない内部装置で作成した転送データに
転送先データ等を含むヘッダー部を付加、即ち転送デー
タに転送先等を指定した所定のフォーマットにしてステ
ートマシン３７に出力する。
ントローラ１２からの制御データに基づいてパソコン１
内に設けた図示しない内部装置で作成した転送データに
転送先データ等を含むヘッダー部を付加、即ち転送デー
タに転送先等を指定した所定のフォーマットにしてステ
ートマシン３７に出力する。
【００５９】尚、この形態のリンク層処理回路部３２は
転送データのモードを制御する回路部であって、そのモ
ードにはアイソクロナス（Isochronous ）転送モード
と、エイシンクロナス（Asyncronous ）転送モードとが
ある。アイソクロナス転送モードは、大量のデータであ
って連続性が要求される動画等の画像データの転送時に
用いられ、ある一定の周期毎に必ずデータの転送を行う
モードである。エイシンクロナス転送モードは、アイソ
クロナス期間以外の時間を利用してデータを転送するモ
ードである。
転送データのモードを制御する回路部であって、そのモ
ードにはアイソクロナス（Isochronous ）転送モード
と、エイシンクロナス（Asyncronous ）転送モードとが
ある。アイソクロナス転送モードは、大量のデータであ
って連続性が要求される動画等の画像データの転送時に
用いられ、ある一定の周期毎に必ずデータの転送を行う
モードである。エイシンクロナス転送モードは、アイソ
クロナス期間以外の時間を利用してデータを転送するモ
ードである。
【００６０】リンク層処理回路部３２は、バスがアイソ
クロナス転送期間であるか否かを検出する。その検出結
果に基づいて、リンク層処理回路部３２は、バスがアイ
ソクロナス転送期間の時、Ｈレベルのモード検出信号Ｓ
Ｇ５を判定回路３３に出力し、バスがアイソクロナス転
送期間以外の時、Ｌレベルのモード検出信号ＳＧ５を該
判定回路３３に出力する。
クロナス転送期間であるか否かを検出する。その検出結
果に基づいて、リンク層処理回路部３２は、バスがアイ
ソクロナス転送期間の時、Ｈレベルのモード検出信号Ｓ
Ｇ５を判定回路３３に出力し、バスがアイソクロナス転
送期間以外の時、Ｌレベルのモード検出信号ＳＧ５を該
判定回路３３に出力する。
【００６１】判定回路３３には、前記ホストコントロー
ラ１２からの第１，第２トリガ信号ＳＧ１，ＳＧ２と、
ステートマシーン３７からの状態検出信号ＳＧ４と、リ
ンク層処理回路部３２からのモード検出信号ＳＧ５とが
入力される。判定回路３３は、第１トリガ信号ＳＧ１又
は第２トリガ信号ＳＧ２の判定を行う。次に、判定回路
３３は、Ｈレベルのトリガ信号ＳＧ１，ＳＧ２に基づい
て、モード検出信号ＳＧ５の判定を行う。その次に、判
定回路３３は、Ｌレベルの検出信号ＳＧ５に基づいて状
態検出信号ＳＧ４の判定を行う。そして、判定回路３３
は、Ｌレベルの状態判定信号ＳＧ４に基づいて、前記ス
イッチＳＷをオンオフ制御するための制御信号ＳＧ３を
生成する。
ラ１２からの第１，第２トリガ信号ＳＧ１，ＳＧ２と、
ステートマシーン３７からの状態検出信号ＳＧ４と、リ
ンク層処理回路部３２からのモード検出信号ＳＧ５とが
入力される。判定回路３３は、第１トリガ信号ＳＧ１又
は第２トリガ信号ＳＧ２の判定を行う。次に、判定回路
３３は、Ｈレベルのトリガ信号ＳＧ１，ＳＧ２に基づい
て、モード検出信号ＳＧ５の判定を行う。その次に、判
定回路３３は、Ｌレベルの検出信号ＳＧ５に基づいて状
態検出信号ＳＧ４の判定を行う。そして、判定回路３３
は、Ｌレベルの状態判定信号ＳＧ４に基づいて、前記ス
イッチＳＷをオンオフ制御するための制御信号ＳＧ３を
生成する。
【００６２】詳述すると、図５に示すように、第１，第
２トリガ信号ＳＧ１，ＳＧ２がともにＬレベルの時、判
定回路３３はＬレベルの制御信号ＳＧ３を出力する。次
に、パソコン１の電源スイッチのオンに基づいて第１ト
リガ信号ＳＧ１がＨレベルになると、判定回路３３は、
モード検出信号ＳＧ５がＨレベル（アイソクロナス転送
期間）の時、引き続きＬレベルの制御信号ＳＧ３を出力
する。又、モード検出信号ＳＧ５がＬレベル（アイソク
ロナス転送期間以外）の時、判定回路３３は、状態検出
信号ＳＧ４がＨレベル（バスがビジィ状態の時）である
と、引き続きＬレベルの制御信号ＳＧ３を出力する。こ
の時、状態検出信号ＳＧ４がＬレベル（バスがアイドル
状態の時）であると、判定回路３３は、Ｈレベルの制御
信号ＳＧ３を出力する。即ち、図６に示すように、Ｉ／
Ｆコントローラ１３は、Ｈレベルの第１トリガ信号ＳＧ
１が入力されるまで、該ステップ４１を繰り返し処理す
る。次に、Ｉ／Ｆコントローラ１３は、Ｈレベルの第１
トリガ信号ＳＧ１が入力されるとステップ４２に進み、
アイソクロナス転送期間以外、即ちモード検出信号ＳＧ
５がＬレベルになるまで、ステップ４１，４２を繰り返
し処理する。次に、Ｉ／Ｆコントローラ１３は、Ｌレベ
ルのモード検出信号ＳＧ５が入力されるとステップ４３
に進み、バスがアイドル状態、即ち状態検出信号ＳＧ４
がＬレベルになるまで、ステップ４１〜４３を繰り返し
処理する。次に、Ｉ／Ｆコントローラ１３は、Ｌレベル
の状態検出信号ＳＧ４が入力されるとステップ４４に進
み、スイッチＳＷにＨレベルの制御信号ＳＧ３を出力
し、スイッチＳＷをオンさせる。
２トリガ信号ＳＧ１，ＳＧ２がともにＬレベルの時、判
定回路３３はＬレベルの制御信号ＳＧ３を出力する。次
に、パソコン１の電源スイッチのオンに基づいて第１ト
リガ信号ＳＧ１がＨレベルになると、判定回路３３は、
モード検出信号ＳＧ５がＨレベル（アイソクロナス転送
期間）の時、引き続きＬレベルの制御信号ＳＧ３を出力
する。又、モード検出信号ＳＧ５がＬレベル（アイソク
ロナス転送期間以外）の時、判定回路３３は、状態検出
信号ＳＧ４がＨレベル（バスがビジィ状態の時）である
と、引き続きＬレベルの制御信号ＳＧ３を出力する。こ
の時、状態検出信号ＳＧ４がＬレベル（バスがアイドル
状態の時）であると、判定回路３３は、Ｈレベルの制御
信号ＳＧ３を出力する。即ち、図６に示すように、Ｉ／
Ｆコントローラ１３は、Ｈレベルの第１トリガ信号ＳＧ
１が入力されるまで、該ステップ４１を繰り返し処理す
る。次に、Ｉ／Ｆコントローラ１３は、Ｈレベルの第１
トリガ信号ＳＧ１が入力されるとステップ４２に進み、
アイソクロナス転送期間以外、即ちモード検出信号ＳＧ
５がＬレベルになるまで、ステップ４１，４２を繰り返
し処理する。次に、Ｉ／Ｆコントローラ１３は、Ｌレベ
ルのモード検出信号ＳＧ５が入力されるとステップ４３
に進み、バスがアイドル状態、即ち状態検出信号ＳＧ４
がＬレベルになるまで、ステップ４１〜４３を繰り返し
処理する。次に、Ｉ／Ｆコントローラ１３は、Ｌレベル
の状態検出信号ＳＧ４が入力されるとステップ４４に進
み、スイッチＳＷにＨレベルの制御信号ＳＧ３を出力
し、スイッチＳＷをオンさせる。
【００６３】つまり、この形態のＩ／Ｆコントローラ１
３は、図５に示すようにパソコン１の電源スイッチがオ
ンされた時にバスがアイソクロナス転送期間であると、
その転送期間が終了するまで待機し、アイドル状態にな
るとＨレベルの制御信号ＳＧ３を出力する。そして、こ
のＨレベルの制御信号ＳＧ３に基づいてスイッチＳＷが
オンされ、先に電源スイッチのオンに基づいて生成され
たシステム電源ＶＤＤsys がレギュレータ１５に入力さ
れる。そのため、Ｉ／Ｆコントローラ１３は、データ転
送動作に最も支障のない期間にスイッチＳＷのオン動作
させる。
３は、図５に示すようにパソコン１の電源スイッチがオ
ンされた時にバスがアイソクロナス転送期間であると、
その転送期間が終了するまで待機し、アイドル状態にな
るとＨレベルの制御信号ＳＧ３を出力する。そして、こ
のＨレベルの制御信号ＳＧ３に基づいてスイッチＳＷが
オンされ、先に電源スイッチのオンに基づいて生成され
たシステム電源ＶＤＤsys がレギュレータ１５に入力さ
れる。そのため、Ｉ／Ｆコントローラ１３は、データ転
送動作に最も支障のない期間にスイッチＳＷのオン動作
させる。
【００６４】従って、スイッチＳＷがオンするまでにパ
ソコン１の電源スイッチの電源ノイズが消失して、Ｉ／
Ｆコントローラ１３の動作電源ＶＤＤifに電源ノイズが
混入しない。又、たとえ電源ノイズが消失せず、動作電
源ＶＤＤifに電源ノイズが混入しても、Ｉ／Ｆコントロ
ーラ１３のデータ転送動作に最も支障のない期間でスイ
ッチＳＷがオン動作されるので、該コントローラ１３の
データ転送動作に悪影響を与えることはない。更に、ス
イッチＳＷのオン動作により発生するノイズも該コント
ローラ１３の動作に影響を与えない。
ソコン１の電源スイッチの電源ノイズが消失して、Ｉ／
Ｆコントローラ１３の動作電源ＶＤＤifに電源ノイズが
混入しない。又、たとえ電源ノイズが消失せず、動作電
源ＶＤＤifに電源ノイズが混入しても、Ｉ／Ｆコントロ
ーラ１３のデータ転送動作に最も支障のない期間でスイ
ッチＳＷがオン動作されるので、該コントローラ１３の
データ転送動作に悪影響を与えることはない。更に、ス
イッチＳＷのオン動作により発生するノイズも該コント
ローラ１３の動作に影響を与えない。
【００６５】一方、図５に示すように、パソコン１の電
源スイッチのオフ指令（オフシーケンスの開始）に基づ
いて第２トリガ信号ＳＧ２がＨレベルになると、判定回
路３３は、モード検出信号ＳＧ５がＨレベル（アイソク
ロナス転送期間）の時、引き続きＨレベルの制御信号Ｓ
Ｇ３を出力する。又、モード検出信号ＳＧ５がＬレベル
（アイソクロナス転送期間以外）の時、判定回路３３
は、状態検出信号ＳＧ４がＨレベル（バスがビジィ状態
の時）であると、引き続きＨレベルの制御信号ＳＧ３を
出力する。この時、状態検出信号ＳＧ４がＬレベル（バ
スがアイドル状態の時）であると、判定回路３３は、Ｌ
レベルの制御信号ＳＧ３を出力する。
源スイッチのオフ指令（オフシーケンスの開始）に基づ
いて第２トリガ信号ＳＧ２がＨレベルになると、判定回
路３３は、モード検出信号ＳＧ５がＨレベル（アイソク
ロナス転送期間）の時、引き続きＨレベルの制御信号Ｓ
Ｇ３を出力する。又、モード検出信号ＳＧ５がＬレベル
（アイソクロナス転送期間以外）の時、判定回路３３
は、状態検出信号ＳＧ４がＨレベル（バスがビジィ状態
の時）であると、引き続きＨレベルの制御信号ＳＧ３を
出力する。この時、状態検出信号ＳＧ４がＬレベル（バ
スがアイドル状態の時）であると、判定回路３３は、Ｌ
レベルの制御信号ＳＧ３を出力する。
【００６６】即ち、図６に示すように、Ｉ／Ｆコントロ
ーラ１３は、Ｈレベルの第２トリガ信号ＳＧ２が入力さ
れるまで、該ステップ４１を繰り返し処理する。次に、
Ｉ／Ｆコントローラ１３は、Ｈレベルの第２トリガ信号
ＳＧ２が入力されるとステップ４２に進み、アイソクロ
ナス転送期間以外、即ちモード検出信号ＳＧ５がＬレベ
ルになるまで、ステップ４１，４２を繰り返し処理す
る。次に、Ｉ／Ｆコントローラ１３は、Ｌレベルのモー
ド検出信号ＳＧ５が入力されるとステップ４３に進み、
バスがアイドル状態、即ち状態検出信号ＳＧ４がＬレベ
ルになるまで、ステップ４１〜４３を繰り返し処理す
る。次に、Ｉ／Ｆコントローラ１３は、Ｌレベルの状態
検出信号ＳＧ４が入力されるとステップ４４に進み、ス
イッチＳＷにＬレベルの制御信号ＳＧ３を出力し、スイ
ッチＳＷをオフさせる。
ーラ１３は、Ｈレベルの第２トリガ信号ＳＧ２が入力さ
れるまで、該ステップ４１を繰り返し処理する。次に、
Ｉ／Ｆコントローラ１３は、Ｈレベルの第２トリガ信号
ＳＧ２が入力されるとステップ４２に進み、アイソクロ
ナス転送期間以外、即ちモード検出信号ＳＧ５がＬレベ
ルになるまで、ステップ４１，４２を繰り返し処理す
る。次に、Ｉ／Ｆコントローラ１３は、Ｌレベルのモー
ド検出信号ＳＧ５が入力されるとステップ４３に進み、
バスがアイドル状態、即ち状態検出信号ＳＧ４がＬレベ
ルになるまで、ステップ４１〜４３を繰り返し処理す
る。次に、Ｉ／Ｆコントローラ１３は、Ｌレベルの状態
検出信号ＳＧ４が入力されるとステップ４４に進み、ス
イッチＳＷにＬレベルの制御信号ＳＧ３を出力し、スイ
ッチＳＷをオフさせる。
【００６７】つまり、この形態のＩ／Ｆコントローラ１
３は、図５に示すようにパソコン１のオフシーケンスが
開始された時にバスがアイソクロナス転送期間である
と、その転送期間が終了するまで待機し、アイドル状態
になるとＬレベルの制御信号ＳＧ３を出力する。そし
て、このＬレベルの制御信号ＳＧ３に基づいてスイッチ
ＳＷがオフされ、その後、オフシーケンスの終了に基づ
いて電源スイッチがオフされる。
３は、図５に示すようにパソコン１のオフシーケンスが
開始された時にバスがアイソクロナス転送期間である
と、その転送期間が終了するまで待機し、アイドル状態
になるとＬレベルの制御信号ＳＧ３を出力する。そし
て、このＬレベルの制御信号ＳＧ３に基づいてスイッチ
ＳＷがオフされ、その後、オフシーケンスの終了に基づ
いて電源スイッチがオフされる。
【００６８】従って、パソコン１の電源スイッチがオフ
する前にスイッチＳＷがオフするので、システム電源Ｖ
ＤＤsys の遮断によるノイズがＩ／Ｆコントローラ１３
の動作電源ＶＤＤifに混入しない。従って、該コントロ
ーラ１３のデータ転送動作に悪影響を与えることはな
い。
する前にスイッチＳＷがオフするので、システム電源Ｖ
ＤＤsys の遮断によるノイズがＩ／Ｆコントローラ１３
の動作電源ＶＤＤifに混入しない。従って、該コントロ
ーラ１３のデータ転送動作に悪影響を与えることはな
い。
【００６９】又、パソコン１のオフシーケンスが開始さ
れてからバス上がアイソクロナス転送期間以外のアイド
ル状態、即ちＩ／Ｆコントローラ１３のデータ転送動作
に最も支障のない期間にスイッチＳＷがオフ動作され
る。
れてからバス上がアイソクロナス転送期間以外のアイド
ル状態、即ちＩ／Ｆコントローラ１３のデータ転送動作
に最も支障のない期間にスイッチＳＷがオフ動作され
る。
【００７０】従って、スイッチＳＷのオフ動作により発
生するノイズもＩ／Ｆコントローラ１３の動作に影響を
与えない。上記したように、本実施の形態では、以下に
示す作用効果を得ることができる。
生するノイズもＩ／Ｆコントローラ１３の動作に影響を
与えない。上記したように、本実施の形態では、以下に
示す作用効果を得ることができる。
【００７１】（１）判定回路３３は、パソコン１の電源
スイッチのオンに基づいて第１トリガ信号ＳＧ１がＨレ
ベルになると、モード検出信号ＳＧ５がＬレベル（アイ
ソクロナス転送期間以外）の時、状態検出信号ＳＧ４が
Ｌレベル（バスがアイドル状態）になった時に、Ｈレベ
ルの制御信号ＳＧ３をスイッチＳＷに出力する。つま
り、この形態のＩ／Ｆコントローラ１３は、パソコン１
の電源スイッチがオンされてからバス上がアイソクロナ
ス転送期間以外のアイドル状態になるまでスイッチＳＷ
のオン動作を待機させ、該コントローラ１３のデータ転
送動作に最も支障のない期間にスイッチＳＷをオン動作
させる。
スイッチのオンに基づいて第１トリガ信号ＳＧ１がＨレ
ベルになると、モード検出信号ＳＧ５がＬレベル（アイ
ソクロナス転送期間以外）の時、状態検出信号ＳＧ４が
Ｌレベル（バスがアイドル状態）になった時に、Ｈレベ
ルの制御信号ＳＧ３をスイッチＳＷに出力する。つま
り、この形態のＩ／Ｆコントローラ１３は、パソコン１
の電源スイッチがオンされてからバス上がアイソクロナ
ス転送期間以外のアイドル状態になるまでスイッチＳＷ
のオン動作を待機させ、該コントローラ１３のデータ転
送動作に最も支障のない期間にスイッチＳＷをオン動作
させる。
【００７２】従って、スイッチＳＷがオンするまでにパ
ソコン１の電源スイッチの電源ノイズが消失して、Ｉ／
Ｆコントローラ１３の動作電源ＶＤＤifに電源ノイズが
混入しない。又、たとえ電源ノイズが消失せず、動作電
源ＶＤＤifに電源ノイズが混入しても、Ｉ／Ｆコントロ
ーラ１３のデータ転送動作に最も支障のない期間にスイ
ッチＳＷがオン動作されるので、該コントローラ１３の
データ転送動作に悪影響を与えることはない。更に、ス
イッチＳＷのオン動作により発生するノイズも該コント
ローラ１３の動作に影響を与えない。
ソコン１の電源スイッチの電源ノイズが消失して、Ｉ／
Ｆコントローラ１３の動作電源ＶＤＤifに電源ノイズが
混入しない。又、たとえ電源ノイズが消失せず、動作電
源ＶＤＤifに電源ノイズが混入しても、Ｉ／Ｆコントロ
ーラ１３のデータ転送動作に最も支障のない期間にスイ
ッチＳＷがオン動作されるので、該コントローラ１３の
データ転送動作に悪影響を与えることはない。更に、ス
イッチＳＷのオン動作により発生するノイズも該コント
ローラ１３の動作に影響を与えない。
【００７３】（２）判定回路３３は、パソコン１の電源
スイッチのオフ指令（オフシーケンスの開始）に基づい
て第２トリガ信号ＳＧ２がＨレベルになると、モード検
出信号ＳＧ５がＬレベル（アイソクロナス転送期間以
外）の時、状態検出信号ＳＧ４がＬレベルになった時
（バスがアイドル状態の時）に、Ｌレベルの制御信号Ｓ
Ｇ３をスイッチＳＷに出力する。つまり、この形態のＩ
／Ｆコントローラ１３は、パソコン１のオフシーケンス
が開始されてからバス上がアイソクロナス転送期間以外
のアイドル状態になるまでスイッチＳＷのオフ動作を待
機させ、該コントローラ１３のデータ転送動作に最も支
障のない期間にスイッチＳＷをオフ動作させる。そし
て、オフシーケンスの終了に基づいて電源スイッチがオ
フされる。
スイッチのオフ指令（オフシーケンスの開始）に基づい
て第２トリガ信号ＳＧ２がＨレベルになると、モード検
出信号ＳＧ５がＬレベル（アイソクロナス転送期間以
外）の時、状態検出信号ＳＧ４がＬレベルになった時
（バスがアイドル状態の時）に、Ｌレベルの制御信号Ｓ
Ｇ３をスイッチＳＷに出力する。つまり、この形態のＩ
／Ｆコントローラ１３は、パソコン１のオフシーケンス
が開始されてからバス上がアイソクロナス転送期間以外
のアイドル状態になるまでスイッチＳＷのオフ動作を待
機させ、該コントローラ１３のデータ転送動作に最も支
障のない期間にスイッチＳＷをオフ動作させる。そし
て、オフシーケンスの終了に基づいて電源スイッチがオ
フされる。
【００７４】従って、パソコン１の電源スイッチがオフ
する前にスイッチＳＷがオフするので、システム電源Ｖ
ＤＤsys の遮断によるノイズがＩ／Ｆコントローラ１３
の動作電源ＶＤＤifに混入しない。その結果、該コント
ローラ１３のデータ転送動作に悪影響を与えることはな
い。しかも、スイッチＳＷがバス上の転送データに影響
を与えないタイミングでオフされるので、該スイッチＳ
Ｗのオフ動作により発生するノイズもＩ／Ｆコントロー
ラ１３の動作に影響を与えない。
する前にスイッチＳＷがオフするので、システム電源Ｖ
ＤＤsys の遮断によるノイズがＩ／Ｆコントローラ１３
の動作電源ＶＤＤifに混入しない。その結果、該コント
ローラ１３のデータ転送動作に悪影響を与えることはな
い。しかも、スイッチＳＷがバス上の転送データに影響
を与えないタイミングでオフされるので、該スイッチＳ
Ｗのオフ動作により発生するノイズもＩ／Ｆコントロー
ラ１３の動作に影響を与えない。
【００７５】（３）この形態では、状態検出信号ＳＧ４
がＬレベル（バスがアイドル状態）になった時にスイッ
チＳＷがオンオフ動作される。従って、バス上の転送デ
ータに与える影響を小さく抑えることができる。
がＬレベル（バスがアイドル状態）になった時にスイッ
チＳＷがオンオフ動作される。従って、バス上の転送デ
ータに与える影響を小さく抑えることができる。
【００７６】（４）この形態では、モード検出信号ＳＧ
５がＬレベル（アイソクロナス転送期間以外）になった
時にスイッチＳＷがオンオフ動作される。従って、アイ
ソクロナス転送期間以外のアイドル状態は比較的時間が
長く安定しているので、バス上の転送データに与える影
響をより小さく抑えることができる。
５がＬレベル（アイソクロナス転送期間以外）になった
時にスイッチＳＷがオンオフ動作される。従って、アイ
ソクロナス転送期間以外のアイドル状態は比較的時間が
長く安定しているので、バス上の転送データに与える影
響をより小さく抑えることができる。
【００７７】尚、本発明の実施の形態は以下のように変
更してもよい。 ○上記実施の形態では、Ｉ／Ｆコントローラ１３、レギ
ュレータ１４，１５、ダイオード１６、及び、スイッチ
ＳＷで構成されるインタフェース回路と、ホストコント
ローラ１２をマザーボード上に搭載したが、このような
インタフェース回路をＰＣボード上に搭載し、該ＰＣボ
ードをホストコントローラ１２が搭載されたマザーボー
ドのスロットに装着する、又はパソコンに外付けする構
成であってもよい。
更してもよい。 ○上記実施の形態では、Ｉ／Ｆコントローラ１３、レギ
ュレータ１４，１５、ダイオード１６、及び、スイッチ
ＳＷで構成されるインタフェース回路と、ホストコント
ローラ１２をマザーボード上に搭載したが、このような
インタフェース回路をＰＣボード上に搭載し、該ＰＣボ
ードをホストコントローラ１２が搭載されたマザーボー
ドのスロットに装着する、又はパソコンに外付けする構
成であってもよい。
【００７８】○上記実施の形態では、パソコン１の電源
スイッチのオンオフ時にスイッチＳＷをオンオフさせる
タイミングを制御するようにしたが、該電源スイッチの
オン時、又はオフ時のいずれかのみにおいて、スイッチ
ＳＷをオンオフさせるタイミングを制御するようにして
もよい。
スイッチのオンオフ時にスイッチＳＷをオンオフさせる
タイミングを制御するようにしたが、該電源スイッチの
オン時、又はオフ時のいずれかのみにおいて、スイッチ
ＳＷをオンオフさせるタイミングを制御するようにして
もよい。
【００７９】○上記実施の形態では、ステートマシン３
７は、バスの状態を検出し、その検出結果に基づいて状
態判定信号ＳＧ４を出力するようにしたが、ステートマ
シン３７は自身の動作状態に基づいて状態判定信号ＳＧ
４を出力するようにしてもよい。例えば、ステートマシ
ン３７は、アイドルステートを実行しているときにＬレ
ベルの状態判定信号ＳＧ４を出力する。
７は、バスの状態を検出し、その検出結果に基づいて状
態判定信号ＳＧ４を出力するようにしたが、ステートマ
シン３７は自身の動作状態に基づいて状態判定信号ＳＧ
４を出力するようにしてもよい。例えば、ステートマシ
ン３７は、アイドルステートを実行しているときにＬレ
ベルの状態判定信号ＳＧ４を出力する。
【００８０】○上記実施の形態では、状態検出信号ＳＧ
４がＬレベル、即ちバスがアイドル状態になった時にス
イッチＳＷをオンオフ動作するようにしたが、バス上の
転送データに影響を与えないタイミングであれば、転送
データがアイドル状態でない期間にスイッチＳＷをオン
オフ動作するようにしてもよい。
４がＬレベル、即ちバスがアイドル状態になった時にス
イッチＳＷをオンオフ動作するようにしたが、バス上の
転送データに影響を与えないタイミングであれば、転送
データがアイドル状態でない期間にスイッチＳＷをオン
オフ動作するようにしてもよい。
【００８１】例えば、転送データがバスの使用権を獲得
するためのアービトレーション（Arbitration ）期間に
スイッチＳＷをオンオフ動作するようにしてもよい。こ
れは、このアービトレーション期間では、パケットデー
タを転送している期間に比べてデータの周期が長いた
め、前記ノイズがデータに与える影響が小さいためであ
る。
するためのアービトレーション（Arbitration ）期間に
スイッチＳＷをオンオフ動作するようにしてもよい。こ
れは、このアービトレーション期間では、パケットデー
タを転送している期間に比べてデータの周期が長いた
め、前記ノイズがデータに与える影響が小さいためであ
る。
【００８２】又、Ｉ／Ｆコントローラ１３は、Ｈレベル
のトリガ信号ＳＧ１，ＳＧ２に基づいて、アイソクロナ
ス転送期間以外の期間で、バスリセットを実行する。こ
れにより、Ｉ／Ｆコントローラ１３は、強制的にバスを
アイドル状態にし、このアイドル期間にスイッチＳＷを
オンオフ動作させる。このようにしても、パソコン１の
電源スイッチのオンオフ時に発生する電源ノイズが、Ｉ
／Ｆコントローラ１３のデータ転送動作に与える悪影響
を抑制することができる。
のトリガ信号ＳＧ１，ＳＧ２に基づいて、アイソクロナ
ス転送期間以外の期間で、バスリセットを実行する。こ
れにより、Ｉ／Ｆコントローラ１３は、強制的にバスを
アイドル状態にし、このアイドル期間にスイッチＳＷを
オンオフ動作させる。このようにしても、パソコン１の
電源スイッチのオンオフ時に発生する電源ノイズが、Ｉ
／Ｆコントローラ１３のデータ転送動作に与える悪影響
を抑制することができる。
【００８３】
【発明の効果】以上詳述したように、本発明によれば、
システム電源の供給開始時や、遮断時に発生する電源ノ
イズが、インタフェースコントローラのデータ転送動作
に与える悪影響を抑制することができるインタフェース
回路の電源制御方法、インタフェース回路、及び、その
インタフェース回路を備えたデータ転送装置を提供する
ことができる。
システム電源の供給開始時や、遮断時に発生する電源ノ
イズが、インタフェースコントローラのデータ転送動作
に与える悪影響を抑制することができるインタフェース
回路の電源制御方法、インタフェース回路、及び、その
インタフェース回路を備えたデータ転送装置を提供する
ことができる。
【図１】 本実施の形態のシステム構成図。
【図２】 パソコン内のインタフェース回路のブロック
図。
図。
【図３】 Ｉ／Ｆコントローラ内のブロック図。
【図４】 プロトコルコントローラ内のブロック図。
【図５】 Ｉ／Ｆコントローラの動作波形図。
【図６】 Ｉ／Ｆコントローラの動作を説明するための
フローチャート。
フローチャート。
【図７】 従来のインタフェース回路のブロック図。
２ａ〜２ｄ ケーブル ３〜６ 周辺装置 １２ ホストコントローラ １３ インタフェースコントローラ ３１ 物理層処理回路部 ３２ リンク層処理回路部 ３３ 制御信号生成回路としての判定回路 ＳＷ スイッチ ＶＤＤsys システム電源 ＶＤＤcab ケーブル電源 ＳＧ１ 第１トリガ信号 ＳＧ２ 第２トリガ信号 ＳＧ３ 制御信号 ＳＧ４ 状態検出信号 ＳＧ５ 検出信号としてのモード検出信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 清水 天 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 (72)発明者 上野 弘貴 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 (72)発明者 高瀬 弘嗣 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 Ｆターム(参考） 5B021 LG07 MM01
Claims (15)
- 【請求項１】 供給されるシステム電源と、バスのケー
ブルを介して接続された周辺装置から供給されるケーブ
ル電源の少なくとも一方に基づいて動作するインタフェ
ースコントローラを介して２つの周辺装置間でデータ転
送を行うインタフェース回路の電源制御方法であって、 前記システム電源をスイッチを介して供給し、該システ
ム電源の供給に基づいてトリガ信号が入力され、該トリ
ガ信号に基づいて前記システム電源の供給が前記バス上
の転送データに影響を与えないタイミングで前記スイッ
チをオンすることを特徴とするインタフェース回路の電
源制御方法。 - 【請求項２】 供給されるシステム電源と、バスのケー
ブルを介して接続された周辺装置から供給されるケーブ
ル電源の少なくとも一方に基づいて動作するインタフェ
ースコントローラを介して２つの周辺装置間でデータ転
送を行うインタフェース回路の電源制御方法であって、 前記システム電源をスイッチを介して供給し、該システ
ム電源の遮断処理に基づいてトリガ信号が入力され、該
トリガ信号に基づいて前記バス上の転送データに影響を
与えないタイミングで前記スイッチをオフすることを特
徴とするインタフェース回路の電源制御方法。 - 【請求項３】 供給されるシステム電源と、バスのケー
ブルを介して接続された周辺装置から供給されるケーブ
ル電源の少なくとも一方に基づいて動作するインタフェ
ースコントローラを介して２つの周辺装置間でデータ転
送を行うインタフェース回路の電源制御方法であって、 前記システム電源をスイッチを介して供給し、該システ
ム電源の供給に基づく第１トリガ信号と、該システム電
源の遮断処理に基づく第２トリガ信号が入力され、第１
トリガ信号に基づいて前記システム電源の供給が前記バ
ス上の転送データに影響を与えないタイミングで前記ス
イッチをオンし、第２トリガ信号に基づいて前記バス上
の転送データに影響を与えないタイミングで前記スイッ
チをオフすることを特徴とするインタフェース回路の電
源制御方法。 - 【請求項４】 請求項１〜３のいずれか１項に記載のイ
ンタフェース回路の電源制御方法において、 前記スイッチを切替動作させるタイミングは、前記バス
がアイソクロナス転送期間以外であることを特徴とする
インタフェース回路の電源制御方法。 - 【請求項５】 請求項４に記載のインタフェース回路の
電源制御方法において、 前記スイッチを切替動作させるタイミングは、前記バス
の通信状態がアイドル状態の期間内であることを特徴と
するインタフェース回路の電源制御方法。 - 【請求項６】 供給されるシステム電源と、バスのケー
ブルを介して接続された周辺装置から供給されるケーブ
ル電源の少なくとも一方に基づいて動作するインタフェ
ースコントローラを介して２つの周辺装置間でデータ転
送を行うインタフェース回路であって、 前記インタフェースコントローラには、前記システム電
源がスイッチを介して供給され、 前記システム電源の供給に基づいてトリガ信号が入力さ
れ、該トリガ信号に基づいて前記システム電源の供給が
前記バス上の転送データに影響を与えないタイミングで
前記スイッチをオンする制御信号を生成する制御信号生
成回路を備えたことを特徴とするインタフェース回路。 - 【請求項７】 供給されるシステム電源と、バスのケー
ブルを介して接続された周辺装置から供給されるケーブ
ル電源の少なくとも一方に基づいて動作するインタフェ
ースコントローラを介して２つの周辺装置間でデータ転
送を行うインタフェース回路であって、 前記インタフェースコントローラには、前記システム電
源がスイッチを介して供給され、 前記システム電源の遮断処理に基づいてトリガ信号が入
力され、該トリガ信号に基づいて前記バス上の転送デー
タに影響を与えないタイミングで前記スイッチをオフす
る制御信号を生成する制御信号生成回路を備えたことを
特徴とするインタフェース回路。 - 【請求項８】 供給されるシステム電源と、バスのケー
ブルを介して接続された周辺装置から供給されるケーブ
ル電源の少なくとも一方に基づいて動作するインタフェ
ースコントローラを介して２つの周辺装置間でデータ転
送を行うインタフェース回路であって、 前記インタフェースコントローラには、前記システム電
源がスイッチを介して供給され、 前記システム電源の供給に基づく第１トリガ信号と、該
システム電源の遮断処理に基づく第２トリガ信号が入力
され、第１トリガ信号に基づいて前記システム電源の供
給が前記バス上の転送データに影響を与えないタイミン
グで前記スイッチをオンし、第２トリガ信号に基づいて
前記バス上の転送データに影響を与えないタイミングで
前記スイッチをオフする制御信号を生成する制御信号生
成回路を備えたことを特徴とするインタフェース回路。 - 【請求項９】 請求項６〜８のいずれか１項に記載のイ
ンタフェース回路において、 前記インタフェースコントローラには、前記バスがアイ
ソクロナス転送期間以外の時、その検出信号を出力する
リンク層処理回路部が備えられ、 前記制御信号生成回路は、前記検出信号と前記トリガ信
号に基づいて、前記制御信号を生成することを特徴とす
るインタフェース回路。 - 【請求項１０】 請求項９に記載のインタフェース回路
において、 前記インタフェースコントローラには、前記バスの通信
状態がアイドル状態の時、その状態検出信号を出力する
物理層処理回路部が備えられ、 前記制御信号生成回路は、前記状態検出信号と前記トリ
ガ信号に基づいて、前記制御信号を生成することを特徴
とするインタフェース回路。 - 【請求項１１】 供給されるシステム電源と、バスのケ
ーブルを介して接続された周辺装置から供給されるケー
ブル電源の少なくとも一方に基づいて動作するインタフ
ェースコントローラを介して２つの周辺装置間でデータ
転送を行うインタフェース回路と、 前記システム電源の供給に基づいて、前記インタフェー
スコントローラとの間でデータ転送制御処理のための制
御データの授受を行うホストコントローラとを備えたデ
ータ転送装置であって、 前記ホストコントローラは、前記システム電源の供給に
基づいてトリガ信号を生成し、 前記インタフェースコントローラには、前記システム電
源がスイッチを介して供給され、 前記トリガ信号が入力され、該トリガ信号に基づいて前
記システム電源の供給が前記バス上の転送データに影響
を与えないタイミングで前記スイッチをオンする制御信
号を生成する制御信号生成回路を備えたことを特徴とす
るデータ転送装置。 - 【請求項１２】 供給されるシステム電源と、バスのケ
ーブルを介して接続された周辺装置から供給されるケー
ブル電源の少なくとも一方に基づいて動作するインタフ
ェースコントローラを介して２つの周辺装置間でデータ
転送を行うインタフェース回路と、 前記システム電源の供給に基づいて、前記インタフェー
スコントローラとの間でデータ転送制御処理のための制
御データの授受を行うホストコントローラとを備えたデ
ータ転送装置であって、 前記ホストコントローラは、前記システム電源の遮断処
理に基づいてトリガ信号を生成し、 前記インタフェースコントローラには、前記システム電
源がスイッチを介して供給され、 前記トリガ信号が入力され、該トリガ信号に基づいて前
記システム電源の供給が前記バス上の転送データに影響
を与えないタイミングで前記スイッチをオフする制御信
号を生成する制御信号生成回路を備えたことを特徴とす
るデータ転送装置。 - 【請求項１３】 供給されるシステム電源と、バスのケ
ーブルを介して接続された周辺装置から供給されるケー
ブル電源の少なくとも一方に基づいて動作するインタフ
ェースコントローラを介して２つの周辺装置間でデータ
転送を行うインタフェース回路と、 前記システム電源の供給に基づいて、前記インタフェー
スコントローラとの間でデータ転送制御処理のための制
御データの授受を行うホストコントローラとを備えたデ
ータ転送装置であって、 前記ホストコントローラは、前記システム電源の供給に
基づく第１トリガ信号と、該システム電源の遮断処理に
基づく第２トリガ信号とを生成し、 前記インタフェースコントローラには、前記システム電
源がスイッチを介して供給され、 前記第１，第２トリガ信号が入力され、第１トリガ信号
に基づいて前記システム電源の供給が前記バス上の転送
データに影響を与えないタイミングで前記スイッチをオ
ンし、第２トリガ信号に基づいて前記バス上の転送デー
タに影響を与えないタイミングで前記スイッチをオフす
る制御信号を生成する制御信号生成回路を備えたことを
特徴とするインタフェース回路。 - 【請求項１４】 請求項１１〜１３のいずれか１項に記
載のデータ転送装置において、 前記インタフェースコントローラには、前記バスがアイ
ソクロナス転送期間以外の時、その検出信号を出力する
リンク層処理回路部が備えられ、 前記制御信号生成回路は、前記検出信号と前記トリガ信
号に基づいて、前記制御信号を生成することを特徴とす
るデータ転送装置。 - 【請求項１５】 請求項１４に記載のデータ転送装置に
おいて、 前記インタフェースコントローラには、前記バスの通信
状態がアイドル状態の時、その状態検出信号を出力する
物理層処理回路部が備えられ、 前記制御信号生成回路は、前記状態検出信号と前記トリ
ガ信号に基づいて、前記制御信号を生成することを特徴
とするデータ転送装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30423198A JP4372244B2 (ja) | 1998-10-26 | 1998-10-26 | インタフェース回路の電源制御方法、インタフェース回路、及び、データ転送装置 |
| US09/427,012 US6198384B1 (en) | 1998-10-26 | 1999-10-25 | System power supply control for interface circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30423198A JP4372244B2 (ja) | 1998-10-26 | 1998-10-26 | インタフェース回路の電源制御方法、インタフェース回路、及び、データ転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000132288A true JP2000132288A (ja) | 2000-05-12 |
| JP4372244B2 JP4372244B2 (ja) | 2009-11-25 |
Family
ID=17930589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30423198A Expired - Fee Related JP4372244B2 (ja) | 1998-10-26 | 1998-10-26 | インタフェース回路の電源制御方法、インタフェース回路、及び、データ転送装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6198384B1 (ja) |
| JP (1) | JP4372244B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100305312B1 (ko) * | 1998-06-15 | 2001-11-30 | 윤종용 | 인터페이스장치 |
| JP3277901B2 (ja) * | 1998-10-13 | 2002-04-22 | ヤマハ株式会社 | 通信装置 |
| US20030145143A1 (en) * | 2002-01-31 | 2003-07-31 | Adelman Lonnie W. | Communicable coupling systems for electronic appliances |
| US20060080461A1 (en) * | 2004-06-02 | 2006-04-13 | Wilcox Jeffrey R | Packet exchange for controlling system power modes |
| CN105718011B (zh) * | 2014-12-02 | 2019-01-22 | 鸿富锦精密工业(武汉)有限公司 | 接口供电系统 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0157129B1 (ko) * | 1995-03-28 | 1998-11-16 | 김광호 | 확장장치와 휴대용 컴퓨터간의 신호 연결 제어장치 및 이를 포함한 확장장치 |
| JP2802744B2 (ja) * | 1996-01-26 | 1998-09-24 | 株式会社アイエスエイ | タイマー付無停電電源制御装置 |
| US5948085A (en) * | 1996-08-08 | 1999-09-07 | Thomson Consumer Electronics, Inc. | Bus voltage detection and protection |
| JP3852716B2 (ja) * | 1996-12-03 | 2006-12-06 | 富士通株式会社 | 無停電電源装置 |
-
1998
- 1998-10-26 JP JP30423198A patent/JP4372244B2/ja not_active Expired - Fee Related
-
1999
- 1999-10-25 US US09/427,012 patent/US6198384B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6198384B1 (en) | 2001-03-06 |
| JP4372244B2 (ja) | 2009-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6665810B1 (en) | Interface controller that controls the rate at which data is transfer based on the destination address of the data | |
| US7024504B2 (en) | Data transfer control device, electronic equipment and data transfer control method | |
| JPS6344799A (ja) | 回路モジュ−ルの挿入・取出方法及び装置 | |
| JP2004295333A (ja) | バス通信システムおよびその通信制御方法 | |
| US7149906B2 (en) | Communication device | |
| JP2000132288A (ja) | インタフェース回路の電源制御方法、インタフェース回路、及び、データ転送装置 | |
| JP2008065364A (ja) | 拡張システム、アドインカード及び外部装置 | |
| JP2006059088A (ja) | データ転送制御システム、電子機器及びプログラム | |
| JP2006236241A (ja) | 周辺装置 | |
| JPH11259184A (ja) | 外部インタフェース回路 | |
| JP4497587B2 (ja) | コンピュータ・システム、コンピュータ、メッセージ処理方法及びコンピュータ可読記憶媒体 | |
| JP2003141061A (ja) | Ｉ２ｃバス制御方法及びｉ２ｃバスシステム | |
| JP2006227867A (ja) | Ｕｓｂデバイスおよびｕｓｂホスト | |
| JP3204301B2 (ja) | ポインティングデバイスとコンピュータ間の制御方法 | |
| JP2002354067A (ja) | インターフェース装置及びこれを備えた通信機器並びに通信方法 | |
| JP2001125686A (ja) | 外部インタフェース回路 | |
| JPH11163912A (ja) | ネットワーク制御装置及びネットワーク制御方法 | |
| JPH09284287A (ja) | ネットワークシステム | |
| JP2000341430A (ja) | 通信装置 | |
| JPH11282769A (ja) | 情報入出力端末装置 | |
| JP3382515B2 (ja) | 双方向通信制御方式 | |
| KR100296639B1 (ko) | 모니터,유에스비허브및디바이스베이통합컨트롤러가구비된디스플레이장치 | |
| JP3101398B2 (ja) | 画像処理装置、及び画像処理システム | |
| JP2004127166A (ja) | Ｕｓｂターゲット機器 | |
| KR200224814Y1 (ko) | 데이터 통신 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050610 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080401 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080530 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090414 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090714 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090721 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090902 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |