JP2002354067A - インターフェース装置及びこれを備えた通信機器並びに通信方法 - Google Patents

インターフェース装置及びこれを備えた通信機器並びに通信方法

Info

Publication number
JP2002354067A
JP2002354067A JP2001157715A JP2001157715A JP2002354067A JP 2002354067 A JP2002354067 A JP 2002354067A JP 2001157715 A JP2001157715 A JP 2001157715A JP 2001157715 A JP2001157715 A JP 2001157715A JP 2002354067 A JP2002354067 A JP 2002354067A
Authority
JP
Japan
Prior art keywords
state machine
control code
data transfer
data
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001157715A
Other languages
English (en)
Other versions
JP3672845B2 (ja
Inventor
Fumihiro Fukae
文博 深江
Hitoshi Naoe
仁志 直江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001157715A priority Critical patent/JP3672845B2/ja
Priority to US10/147,970 priority patent/US6871241B2/en
Publication of JP2002354067A publication Critical patent/JP2002354067A/ja
Application granted granted Critical
Publication of JP3672845B2 publication Critical patent/JP3672845B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/128—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine for dedicated transfers to a network
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

(57)【要約】 【課題】 自機器がデータ転送準備状態の場合の機器の
誤動作を防止すると共に、装置全体の消費電力を低減で
きるようなインターフェース装置を提供することにあ
る。 【解決手段】 入力された制御コードに基づいて、自機
器から他機器へのデータ及び制御コードの送信を制御す
る外部ステートマシン１０１と、自機器がデータ転送準
備状態であるかデータ転送状態であるかを判断し、この
判断結果を上記外部ステートマシン１０１に通知する内
部ステートマシン１０２とを備える。外部ステートマシ
ン１０１は、内部ステートマシン１０２から自機器がデ
ータ転送準備状態であると通知されている間、入力され
た制御コードを無効にする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、パーソナルコンピ
ュータやその周辺機器、Ａｕｄｉｏ／Ｖｉｓｕａｌ機器
同士を接続するためのシリアルバスに用いられるインタ
ーフェース装置及びこれを備えた通信機器並びに通信方
法に関するものである。
【０００２】
【従来の技術】パーソナルコンピュータやその周辺機
器、Ａｕｄｉｏ／Ｖｉｓｕａｌ機器同士を接続するため
のシリアルバスの通信規格としては、米国電気電子学会
（ＩＥＥＥ）１３９４ハイ・パフォーマンス・シリアル
・バス規格（以下、ＩＥＥＥ１３９４規格と称する）が
ある。
【０００３】ＩＥＥＥ１３９４規格では，１００Ｍｂｐ
ｓ（９８．３０４Ｍｂｐｓ），２００Ｍｂｐｓ（１９
６．６０８Ｍｂｐｓ），４００Ｍｂｐｓ（３９３．２１
６Ｍｂｐｓ）でのデータ転送が規定されており、上位転
送速度を持つ１３９４ポートは、その下位転送速度との
互換性を保持するように規定されている。括弧内の数値
は実際の転送速度を示す。
【０００４】これにより，１００Ｍｂｐｓ，２００Ｍｂ
ｐｓ，４００Ｍｂｐｓのデータ転送速度が同一ネットワ
ーク上で混在可能となっている。
【０００５】また、ＩＥＥＥ１３９４規格では、図７に
示すように、転送データがＤＡＴＡ（データ）とその信
号を補うＳＴＲＯＢＥ（ストローブ）との２信号に変換
されており、この２信号の排他的論理和をとることによ
りＣＬＯＣＫ（クロック）を生成することができるよう
にしたＤＳ−Ｌｉｎｋ（Ｄａｔａ／Ｓｔｒｏｂｅ Ｌｉ
ｎｋ）符合化方式の転送フォーマットが採用されてい
る。
【０００６】物理層（フィジカルレイヤ）におけるアー
ビトレーション信号は、ＴＰＡ／ＴＰＡ＊、ＴＰＢ／Ｔ
ＰＢ＊の２組のツイストペア線によって表現される。
【０００７】一組のツイストペア線ＴＰＡ／ＴＰＡ＊
は、ストローブ信号（Ｓｔｒｂ＿ＴＸ）を送信すると共
に、データ信号（Ｄａｔａ＿ＲＸ）を受信する。一方、
もう一組のツイストペア線ＴＰＢ／ＴＰＢ＊は、データ
信号（Ｄａｔａ＿ＴＸ）を送信すると共に、ストローブ
信号（Ｓｔｒｂ ＲＸ）を受信する。
【０００８】Ｓｔｒｂ＿Ｔｘ信号、Ｄａｔａ＿Ｔｘ信
号、Ｓｔｒｂ＿Ｅｎａｂｌｅ信号及びＤａｔａ＿Ｅｎａ
ｂｌｅ信号は、制御コードから、アービトレーション信
号（Ａｒｂ＿Ａ＿Ｒｘ，Ａｒｂ＿Ｂ＿Ｒｘ）を生成する
ために用いられる。
【０００９】ここで、送信アービトレーション信号の値
とその意味は、図８に示すようになり、また、受信アー
ビトレーション信号とその意味は、図９に示すようにな
る。
【００１０】また、ＩＥＥＥ１３９４規格においては、
その接続方式として、デイジチェーンとノード分岐との
２種類の方式が使用できる。ディジチェーン方式では、
１３９４ポートを備える機器が最大１６ノードまで接続
でき、そのノード間の最長距離が４．５ｍとなってい
る。また、ノード分岐を併用することにより、規格最大
の６３ノード（物理的なノード・アドレス）まで接続す
ることが可能なネットワークを構成することができる。
【００１１】また、ＩＥＥＥ１３９４規格においては、
ケーブルの抜き差しを、機器が動作している状態、すな
わち電源が入っている状態で行うことが可能であり、ノ
ードが追加又は削除された時点で、自動的にネットワー
クの再構成を行うようになっている。このとき、接続さ
れたノードの機器を自動的に認識することができ、接続
された機器のＩＤや配置は、インターフェース装置上で
管理される。
【００１２】複数の転送速度を可能とするインターフェ
ース装置を備えた機器間においては、データ転送を開始
する前に、通常、データ転送準備期間として、例えば、
スピードネゴシエーションを行う。
【００１３】スピードネゴシエーションの一例として、
ＤＡＶＩＣ（Ｄｉｇｉｔａｌ Ａｕｄｉｏ Ｖｉｓｕａ
ｌ Ｃｏｎｔｒｏｌ）方式がある。この方式で用いられ
ているスピードネゴシエーションの方法では、ビット同
期及びキャラクタ同期をとる期間、転送速度のネゴシエ
ーションを行う期間、スピードネゴシエーションの終了
を確認する期間、スピードネゴシエーションのリトライ
を行うために一定時間待つ期間を有している。
【００１４】ビット同期及びキャラクタ同期をとる期間
においては、まず、相手機器がビット同期をとりやすい
ように、エッジ数の多いコードを送信すると共に、受信
回路中のＰＬＬによりビット同期を取る。ビット同期回
路がビット同期をとることができる程度の、予め定めら
れた十分な時間が経過した後、キャラクタ同期回路によ
りキャラクタ同期を取る。キャラクタ同期を取った後、
通信速度のネゴシエーションを行う期間に遷移する。
【００１５】通信速度のネゴシエーションを行う期間に
おいては、スピードネゴシエーションを行う両機器が、
各々自機器の転送可能速度を表すコードを送信すると共
に、相手機器の転送可能速度を表すコードを受信し、自
機器の転送速度を更に上げるか、現在の転送速度に決定
するかを判断する。転送速度のネゴシエーションが正常
に完了すると、スピードネゴシエーションの終了を確認
する期間に遷移する。
【００１６】一方、予め定められた一定時間以内に転送
速度のネゴシエーションが完了しない場合、スピードネ
ゴシエーションのリトライを行うために予め定められた
一定時間待つ期間に遷移する。
【００１７】スピードネゴシエーションの終了を確認す
る期間においては、スピードネゴシエーションの終了を
表すコードを送信するとともに、相手機器が送信するス
ピードネゴシエーション終了を表すコードを受信するの
を待つ。スピードネゴシエーションの終了を表す制御コ
ードを受信するとスピードネゴシエーションを終了し、
データ転送の期間へと遷移する。
【００１８】スピードネゴシエーションのリトライを行
うために一定時間を待つ期間においては、シリアル信号
の送信を行わない。このとき、相手機器の受信回路は受
信信号がなくなるため、スピードネゴシエーションに異
常が発生したことを検出し、ビット同期を取る期間へと
遷移する。
【００１９】スピードネゴシエーションのリトライを行
うために一定時間を待つ状態である機器は、予め定めら
れた一定時間が経過すると、ビット同期をとる期間に遷
移し、スピードネゴシエーションを再開する。
【００２０】こうして、複数の転送速度が可能なインタ
ーフェース装置を備えた機器間において、エラーレート
が低い通信路では、スピードネゴシエーシミョンを行う
ことにより、両機器が転送可能な最大の転送速度を得る
ことができる。
【００２１】また、片方の機器の受信機の異常やエラー
レートの高い通信路により、相手機器の送信した転送速
度を表す制御コードやスピードネゴシエーションの終了
を表す制御コードを正常に受信できない場合でも、スピ
ードネゴシエーションを中止し再開することができる。
【００２２】
【発明が解決しようとする課題】ところで、ＩＥＥＥ１
３９４準拠のメタルケーブルは、ケーブルによる伝送損
失などの理由により最大４．５ｍという制限がある。現
在、信号の長距離伝送を行うために、メタルケーブルに
換えて、伝送損失の少ない光ファイバを用いてシリアル
伝送を行うことが考えられている。
【００２３】光ファイバを用いて，ＩＥＥＥ１３９４規
格の信号を伝送しようとする場合、データ転送の前にデ
ータ転送準備期間として、例えばスピードネゴシエーシ
ョンを行い、両機器が通信することが可能な最大転送速
度の決定を行う。
【００２４】上記データ転送準備期間においては、ＩＥ
ＥＥ１３９４準拠のステートマシンに対する光ポートか
らの受信アービトレーション信号は無意味な信号であ
り、また上記期間中のアービトレーション信号生成にか
かる消費電力は無駄なものである。
【００２５】また、上記データ転送準備期間からデータ
転送期間に遷移する際にＩＥＥＥ１３９４準拠のステー
トマシンに出力されているアービトレーション信号は、
タイミングによってはステートマシンが有効なアービト
レーション信号とみなす場合がある。
【００２６】このような場合、前記アービトレーション
信号がＩＥＥＥ１３９４ａ−２０００準拠のサスペンド
やディセーブルなどのアービトレーション信号であると
き、例えばサスペンド状態にする予定のないノードがサ
スペンド状態となり、ユーザの意図と反するノード状態
（バス状態）となる可能性がある。
【００２７】本発明は、上記の問題点を解決するために
なされたもので、その目的は、自機器がデータ転送準備
状態の場合の機器の誤動作を防止すると共に、装置全体
の消費電力を低減できるようなインターフェース装置及
びそれを備えた通信機器並びに通信方法を提供すること
にある。
【００２８】
【課題を解決するための手段】本発明のインターフェー
ス装置は、上記の課題を解決するために、機器間で、デ
ータ及び制御コードの送受信を行うインターフェース装
置において、入力された制御コードに基づいて、自機器
から他機器へのデータ及び制御コードの送信を制御する
外部ステートマシンと、自機器がデータ転送準備状態で
あるかデータ転送状態であるかを判断し、この判断結果
を上記外部ステートマシンに通知する内部ステートマシ
ンとを備え、上記外部ステートマシンは、上記内部ステ
ートマシンから自機器がデータ転送準備状態であると通
知されている間、入力された制御コードを無効にするこ
とを特徴としている。
【００２９】上記の構成によれば、自機器がデータ転送
準備状態では、外部ステートマシンに入力された他機器
からの制御コードが無効になっているので、該外部ステ
ートマシンによる自機器から他機器へのデータ及び制御
コードの送信制御は行われない。
【００３０】これにより、自機器において、データ転送
状態では、入力された制御コード（一般には、他機器か
ら受信した制御コード）に基づいて、データ及び制御コ
ードの送信を行い、データ転送準備状態では、他機器か
らのデータ及び制御コードの有無にかかわらず、データ
及び制御コードの送信を行わないようになるので、機器
間でのデータ及び制御コードの通信を正常に行うことが
できる。
【００３１】したがって、データ転送準備状態となる期
間（データ転送準備期間）に、自機器から他機器へ制御
コードが送信された場合の他機器の誤動作を防ぐことが
できる。
【００３２】しかも、データ転送準備期間中には、他機
器へ送信するための制御コードの生成を行わなくて済む
ので、制御コードの生成に伴う消費電力を削減でき、こ
の結果、インターフェース装置の低消費電力を実現する
ことができる。
【００３３】また、上記の構成では、自機器がデータ転
送準備状態のときに、上記外部ステートマシンに入力さ
れる制御コードは、全て無効になるので、どのような制
御コードが入力されてもよい。
【００３４】例えば、外部ステートマシンに入力される
制御コードの生成の手間を省くことや、新たに制御コー
ドを生成するための回路を追加する必要がない等の利点
を有していることから、この場合の制御コードとして、
データ転送状態で用いられる制御コードを用いてもよ
い。
【００３５】また、自機器がデータ転送準備状態である
間、上記外部ステートマシンには、データ転送状態で用
いられる制御コードのうち、予め定められた制御コード
は入力されないようにしてもよい。
【００３６】この場合、予め定められた制御コードとし
ては、データ転送状態で用いられる制御コードのうち、
例えばサスペンドやディセーブルのような特定の制御コ
ードが考えられ、自機器がデータ転送準備状態である
間、これらの制御コードを外部ステートマシンに入力し
ないようにすれば、該外部ステートマシンでの制御コー
ドの無効化が不十分である場合でも、機器の誤動作を防
止することができ、確実にデータ転送準備状態からデー
タ転送状態に遷移することができる。
【００３７】また、自機器がデータ転送準備状態である
間、上記外部ステートマシンには、データ転送状態で用
いられる制御コードのうち、予め定められた同じ制御コ
ードが入力されつづけるようにしてもよい。
【００３８】この場合、予め定められた特定の制御コー
ドとしては、データ転送状態で用いられる制御コードの
うち、例えばサスペンドやディセーブルのような特定の
制御コード以外の制御コードが考えられ、自機器がデー
タ転送準備状態である間、これらの制御コードを外部ス
テートマシンに対して入力されつづけるようにすれば、
該外部ステートマシンでの制御コードの無効化が不十分
である場合でも、機器の誤動作を防止することができ、
確実にデータ転送準備状態からデータ転送状態に遷移す
ることができる。
【００３９】また、本発明のインターフェース装置は、
上記の課題を解決するために、機器間で、データ及び制
御コードの送受信を行うインターフェース装置におい
て、入力された制御コードに基づいて、自機器から他機
器へのデータ及び制御コードの送信を制御する外部ステ
ートマシンと、他機器から受信した制御コードと、他機
器から受信した制御コードを必要に応じて異なる種類に
変換した制御コードとを選択的に上記外部ステートマシ
ンに出力する変換器と、自機器がデータ転送準備状態で
あるかデータ転送状態であるかを判断し、この判断結果
を上記変換器に通知する内部ステートマシンとを備え、
上記変換器は、上記内部ステートマシンから自機器がデ
ータ転送準備状態であると通知されている間、他機器か
ら受信した制御コードを、上記外部ステートマシンのデ
ータ及び制御コードの送信制御に関係しない制御コード
に変換して、該外部ステートマシンに出力すると共に、
上記内部ステートマシンから自機器がデータ転送状態で
あると通知されている間、他機器から受信した制御コー
ドを、変換しないで上記外部ステートマシンに出力する
ことを特徴としている。
【００４０】上記の構成によれば、自機器がデータ転送
状態のとき、外部ステートマシンには、他機器からのデ
ータ及び制御コードがそのまま入力されるので、該外部
ステートマシンは、入力された制御コードに基づいて、
自機器から他機器へのデータ及び制御コードの送信の制
御を行うようになる。
【００４１】一方、自機器がデータ転送準備状態との
き、外部ステートマシンには、変換器によって、他機器
からの制御コードが、データ及び制御コードの送信制御
に関係無い制御コードに変換された状態で入力されるの
で、該外部ステートマシンは、自機器から他機器へのデ
ータ及び制御コードの送信制御を行わないようになる。
【００４２】これにより、自機器において、データ転送
状態では、他機器からの制御コードに基づいて、データ
及び制御コードの送信を行い、データ転送準備状態で
は、他機器からのデータ及び制御コードの有無にかかわ
らず、データ及び制御コードの送信制御を行わないよう
になるので、機器間でのデータ及び制御コードの通信を
正常に行うことができる。
【００４３】したがって、データ転送準備状態となる期
間（データ転送準備期間）に、自機器から他機器へ制御
コードが送信された場合の他機器の誤動作を防ぐことが
できる。
【００４４】しかも、データ転送準備期間中には、他機
器へ送信するための制御コードの生成を行わなくて済む
ので、制御コードの生成に伴う消費電力を削減でき、こ
の結果、インターフェース装置の低消費電力を実現する
ことができる。
【００４５】また、制御コードは、機器において、受信
された場合には、受信アービトレーション信号に変換さ
れ、送信する場合には、送信アービトレーション信号に
変換される。
【００４６】例えば、機器間の通信規格がＩＥＥＥ１３
９４のとき、外部ステートマシンとして、ＩＥＥＥ１３
９４準拠のステートマシン（ＰＨＹ）が使用される。そ
して、このＰＨＹであれば、上記送信アービトレーショ
ン信号として、例えば図８に示すような種類の信号が使
用され、上記受信アービトレーション信号として、例え
ば図９に示すような種類の信号が使用される。
【００４７】ここで、データ及び制御コードの送信制御
に関係無い制御コードを変換した受信アービトレーショ
ン信号として、例えば、図９に示すライン状態名が『Ｉ
ＤＬＥ』の信号が考えられる。このＩＤＬＥは、接続さ
れている隣接機器（ノード）の外部ステートマシン（Ｐ
ＨＹ）は動作していないことを示している。
【００４８】したがって、自機器がデータ転送準備状態
であるときに、外部ステートマシンに入力される制御コ
ードを、ＩＤＬＥを示す制御コードに変換すれば、該外
部ステートマシンは、データ及び制御コードの送信制御
を確実に行わないようになる。
【００４９】さらに、本発明のインターフェース装置
は、上記の課題を解決するために、機器間で、データ及
び制御コードの送受信を行うインターフェース装置にお
いて、入力された制御コードに基づいて、自機器から他
機器へのデータ及び制御コードの送信を制御する外部ス
テートマシンと、上記外部ステートマシンによるデータ
及び制御コードの送信制御に関係の無い制御コードを生
成する制御コード生成回路と、上記制御コード生成回路
により生成された制御コードと、他機器から受信した制
御コードとを切り替えて上記外部ステートマシンに出力
する切替回路と、自機器がデータ転送準備状態であるか
データ転送状態であるかを判断し、この判断結果を上記
切替回路に通知する内部ステートマシンとを備え、上記
切替回路は、上記内部ステートマシンから自機器がデー
タ転送準備状態であると通知されている間、上記制御コ
ード生成回路により生成された制御コードを上記外部ス
テートマシンに出力すると共に、上記内部ステートマシ
ンから自機器がデータ転送状態であると通知されている
間、他機器から受信した制御コードを上記外部ステート
マシンに出力することを特徴としている。
【００５０】上記の構成によれば、自機器がデータ転送
状態のとき、外部ステートマシンには、他機器からのデ
ータ及び制御コードがそのまま入力されるので、該外部
ステートマシンは、入力された制御コードに基づいて、
自機器から他機器へのデータ及び制御コードの送信制御
を行うことになる。
【００５１】一方、自機器がデータ転送準備状態との
き、外部ステートマシンには、制御コード生成回路によ
り生成された制御コード、すなわちデータ及び制御コー
ドの送信制御に関係無い制御コードに変換された状態で
入力されるので、該外部ステートマシンは、自機器から
他機器へのデータ及び制御コードの送信制御を行わない
ようになる。
【００５２】これにより、自機器において、データ転送
状態では、他機器からの制御コードに基づいて、データ
及び制御コードの送信を行い、データ転送準備状態で
は、他機器からのデータ及び制御コードの有無にかかわ
らず、データ及び制御コードの送信を行わないようにな
るので、機器間でのデータ及び制御コードの通信を正常
に行うことができる。
【００５３】したがって、データ転送準備状態となる期
間（データ転送準備期間）に、自機器から他機器へ制御
コードが送信された場合の他機器の誤動作を防ぐことが
できる。
【００５４】しかも、データ転送準備期間中には、他機
器へ送信するための制御コードの生成を行わなくて済む
ので、制御コードの生成に伴う消費電力を削減でき、こ
の結果、インターフェース装置の低消費電力を実現する
ことができる。
【００５５】また、制御コードは、機器において、受信
された場合には、受信アービトレーション信号に変換さ
れ、送信する場合には、送信アービトレーション信号に
変換される。
【００５６】例えば、機器間の通信規格がＩＥＥＥ１３
９４のとき、外部ステートマシンとして、ＩＥＥＥ１３
９４準拠のステートマシン（ＰＨＹ）が使用される。そ
して、このＰＨＹであれば、上記送信アービトレーショ
ン信号として、例えば図８に示すような種類の信号が使
用され、上記受信アービトレーション信号として、例え
ば図９に示すような種類の信号が使用される。
【００５７】ここで、制御コード生成回路で生成される
制御コード、すなわちデータ及び制御コードの送信制御
に関係無い制御コードを変換した受信アービトレーショ
ン信号として、例えば、図９に示すライン状態名が『Ｉ
ＤＬＥ』の信号が考えられる。このＩＤＬＥは、接続さ
れている隣接機器（ノード）の外部ステートマシン（Ｐ
ＨＹ）は動作していないことを示している。
【００５８】したがって、自機器がデータ転送準備状態
であるときに、外部ステートマシンに対して、常に、Ｉ
ＤＬＥを示す制御コードを出力するようにすれば、該外
部ステートマシンは、データ及び制御コードの送信制御
を確実に行わないようになる。
【００５９】また、機器間の通信規格は、ＩＥＥＥ１３
９４−１９９５もしくはＩＥＥＥ１３９４ａ−２０００
に準拠する規格であってもよい。
【００６０】また、機器間の通信が光通信であってもよ
い。
【００６１】この場合、通信路に光ファイバが用いられ
るので、通信路にメタルケーブルを用いた場合よりも、
機器間の接続距離、すなわち通信路を長くすることがで
きる。
【００６２】具体的には、通信規格がＩＥＥＥ１３９４
規格の場合、メタルケーブルでは、その通信路長は最大
４．５ｍまでであるのに対して、光ファイバでは、その
通信路長は１０ｍ程度となる。
【００６３】上記構成の各インターフェース装置は、パ
ーソナルコンピュータやその周辺機器、Ａｕｄｉｏ／Ｖ
ｉｓｕａｌ機器同士の通信に用いられる通信機器に好適
に備えられる。
【００６４】本発明の通信機器は、上記の課題を解決す
るために、機器間で、データ及び制御コードの送受信を
行う通信機器において、データ及び制御コードを受信す
る受信機と、データ及び制御コードを送信する送信機
と、上記受信機により受信したデータ及び制御コードを
機器本体に取り込むと共に、機器本体内で生成されたデ
ータ及び制御コードを上記送信機に出力するインターフ
ェース装置を備えた通信機器であって、この上記インタ
ーフェース装置として、上記の各構成のインターフェー
ス装置を用いることを特徴としている。
【００６５】上記の構成によれば、自機器がデータ転送
準備状態であるとき、該自機器から他機器へのデータ及
び制御コードの送信を停止することになるので、自機器
及び他機器において誤動作が防止できると共に、無駄な
信号の送信が無くなるので、信号の生成及び送信に係る
電力を削減できる。
【００６６】本発明の通信方法は、上記の課題を解決す
るために、機器間で、データ及び制御コードの送受信を
行う通信方法において、自機器がデータ転送準備状態の
間、他機器から自機器に入力されるデータ及び制御コー
ドを無効にすることを特徴としている。
【００６７】上記の構成によれば、自機器がデータ転送
準備状態の間、他機器から自機器に入力されるデータ及
び制御コードを無効にすることで、自機器がデータ転送
準備状態であるとき、該自機器から他機器へのデータ及
び制御コードの送信を停止することができる。この結
果、自機器及び他機器において誤動作が防止できると共
に、無駄な信号の送信が無くなるので、信号の生成及び
送信に係る電力を削減できる。
【００６８】
【発明の実施の形態】〔実施の形態１〕本発明の一実施
の形態について説明すれば、以下の通りである。なお、
本実施の形態では、ＩＥＥＥ１３９４−１９９５もしく
はＩＥＥＥ１３９４ａ−２０００規格（以下、ＩＥＥＥ
１３９４準拠のハイ・パフォーマンス・シリアル・バス
規格と称する）で用いられるインターフェース装置につ
いて説明する。また、後述する他の実施の形態において
も同様とする。
【００６９】本実施の形態に係るインターフェース装置
は、図１に示すように、外部ステートマシン１０１、内
部ステートマシン１０２、エンコーダ１０６、送信機１
０８、受信機１１１、デコーダ１１３を有している。
【００７０】外部ステートマシン１０１は、相手機器と
の通信状態を判断するための回路であって、例えばＩＥ
ＥＥ１３９４のＰＨＹステートマシンからなる。しかし
ながら、外部ステートマシン１０１は、ＰＨＹステート
マシンに限定されるものではない。
【００７１】内部ステートマシン１０２は、自機器がデ
ータ転送準備状態かデータ転送状態であるかを判別し、
データ転送準備状態であった場合、データ転送を確実に
行うための準備動作、例えばスピードネゴシエーション
を行い、品質の高い通信路を保証する。
【００７２】上記構成のインターフェース装置におい
て、内部ステートマシン１０２がデータ転送準備状態で
あるとする。このとき、エンコーダ１０６に対し、自機
器の転送可能速度に相当する制御コードやスピードネゴ
シエーションの終了を確認する制御コードを送信するよ
うに信号線１０５を通して通知するとともに、デコーダ
１１３から、受信した受信信号が相手機器のデータ転送
可能速度に相当する制御コードかスピードネゴシエーシ
ョンの終了を確認するコードかを、信号線１０４を通し
て受信する。
【００７３】データ転送準備状態においては、内部ステ
ートマシン１０２からの送信通知を元に、エンコーダ１
０６は送信コードを生成し、送信機１０８を通して送信
信号１０９となる。この送信機１０８は、例えば光通信
ではＬＥＤ（発光ダイオード）、ＬＤ（レーザダイオー
ド）が用いられるが、この限りではない。
【００７４】また、受信信号１１０は、受信機１１１に
よって受信され、信号線１１２を通してデコーダ１１３
に入力される。
【００７５】デコーダ１１３は、受信信号をデコード
し、相手機器の転送可能速度に相当する制御コードやス
ピードネゴシエーションの終了を確認するコードなどス
ピードネゴシエーション中の有効な制御コードを受信し
た場合、内部ステートマシン１０２に対して、それを通
知すると共に、ＩＥＥＥ１３９４のアービトレーション
信号へのデコードも行い信号線１１５を通して、外部ス
テートマシン１０１に出力する。
【００７６】データ転送準備状態においては、デコーダ
１１３の出力するアービトレーションは無効なものであ
る。それゆえ、内部ステートマシン１０２は、外部ステ
ートマシン１０１に対し、自機器がデータ転送準備状態
であることを信号線１１６を通して通知する。これによ
り、外部ステートマシン１０１は、デコーダ１１３から
の無効なアービトレーション信号を受けた場合、この信
号を無効なものとして無視する。
【００７７】スピードネゴシエーションが正常に終了
し、データ転送準備状態が終了すると、内部ステートマ
シン１０２は、自機器の状態をデータ転送状態とし、外
部ステートマシン１０１にその旨を通知する。
【００７８】これを受けた外部ステートマシン１０１
は、デコーダ１１３からのアービトレーション信号やデ
ータ信号を有効な信号として処理する。また、外部ステ
ートマシン１０１は、送信したいアービトレーション信
号やデータ信号があった場合、信号線１０３を通してエ
ンコーダ１０６に制御信号を出力する。
【００７９】エンコーダ１０６は、データ転送状態であ
るため、テーブルを元に予め定められたコードに変換し
て送信機１０８に出力し、該送信機１０８から送信信号
１０９として相手機器に送信する。
【００８０】上記のような構成とすることで、データ転
送準備状態では外部ステートマシン１０１はデコーダ１
１３からの出力信号を無効とし、データ転送状態では、
デコーダ１１３からの出力信号を有効とするようになる
ので、正常なデータ転送を行うことができる。
【００８１】ここで、上記構成のインターフェース装置
における、データ転送準備状態及びデータ転送状態にお
ける受信機１１１からの受信信号及び外部ステートマシ
ン１０１ヘの出力のタイミングについて、図２に示すタ
イミングチャートを参照しながら以下に説明する。
【００８２】データ転送準備状態では、相手機器とのス
ピードネゴシエーションを行っているものとする。２０
１までは、データ転送準備状態である。そのうち，２０
２までは、相手機器との転送速度のネゴシエーションを
行っており、受信機１１１からの受信信号は相手機器の
転送速度ＳＰ１（例えばＩＥＥＥ１３９４におけるＳ１
００の転送速度を示すコード）を示している。このＳＰ
１のビット列が、ＩＥＥＥ１３９４のアービトレーショ
ン信号では、ＲＸ＿ＲＥＱＵＥＳＴ信号に割り当てられ
ているとすると、外部ステートマシン１０１ヘの出力に
は、ＲＸ ＲＥＱＵＥＳＴが出力される。
【００８３】タイミング２０２から２０３までは、受信
機１１１からの受信信号は、スピードネゴシエーション
の終了を確認する信号ＥＮＤ ＳＰＥＥＤ ＮＥＧＯＴ
ＩＡＴＩＯＮを示している。このＥＮＤ ＳＰＥＥＤ
ＮＥＧＯＴＩＡＴＩＯＮのビット列が、ＩＥＥＥ１３９
４のＲＸ＿ＳＵＳＰＥＮＤに割り当てられているとする
と、外部ステートマシンヘの出力にはＲＸ＿ＳＵＳＰＥ
ＮＤが出力される。
【００８４】また，タイミング２０１以降はデータ転送
状態であり，タイミング２０３以降の受信機１１１から
の受信信号ＢＵＳ＿ＲＥＳＥＴがそのまま外部ステート
マシン１０１に出力される。
【００８５】このときの外部ステートマシン１０１への
出力『ＲＸ ＲＥＱＵＥＳＴ』から『ＲＸ＿ＳＵＳＰＥ
ＮＤ』に遷移するときのタイミング２０４は、受信機１
１１からの受信信号『ＳＰ１』が『ＥＮＤ ＳＰＥＥＤ
ＮＥＧＯＴＩＡＴＩＯＮ』に遷移するときのタイミン
グ２０２よりも遅れている。
【００８６】また、外部ステートマシン１０１への出力
『ＲＸ＿ＳＵＳＰＥＮＤ』から『ＢＵＳ＿ＲＥＳＥＴ』
に遷移するときのタイミング２０５は、受信機１１１か
らの受信信号『ＥＮＤ ＳＰＥＥＤ ＮＥＧＯＴＩＡＴ
ＩＯＮ』から『ＢＵＳ＿ＲＥＳＥＴ』に遷移するときの
タイミング２０３よりも遅れている。
【００８７】したがって、外部ステートマシン１０１へ
の出力の遷移のタイミング２０５が、自機器における実
際のデータ転送準備状態からデータ転送状態に遷移する
タイミング２０１よりも遅れているので、自機器におけ
るデータ転送準備状態からデータ転送状態への遷移を確
実に行うことができる。
【００８８】つまり、外部ステートマシン１０１は、状
態がデータ転送準備状態のときは、インターフェースの
出力を無効とし、データ転送状態に遷移した後の出力の
みを有効なアービトレーション信号とすることで、エン
コーダ１０６から正常なデータの転送を行わせることが
できる。
【００８９】〔実施の形態２〕本発明の他の実施の形態
について説明すれば、以下の通りである。なお、本実施
の形態においても、前記実施の形態１と同様に、ＩＥＥ
Ｅ１３９４準拠のハイ・パフォーマンス・シリアル・バ
ス規格で用いられるインターフェース装置について説明
する。
【００９０】本実施の形態に係るインターフェース装置
は、前記実施の形態１の図１に示すインターフェース装
置において、外部ステートマシン１０１とデコーダ１１
３との間に信号変換回路が設けられた構成、すなわち、
図３に示すように、外部ステートマシン３０１とデコー
ダ３１３との間に信号変換回路としての変換器３１８が
設けられた構成となっている。
【００９１】なお、図３に示すインターフェース装置で
は、前記変換器３１８以外の構成要素、すなわち外部ス
テートマシン３０１、内部ステートマシン３０２、エン
コーダ３０６、送信機３０８、受信機３１１、デコーダ
３１３は、前記実施の形態１のインターフェース装置の
外部ステートマシン１０１、内部ステートマシン１０
２、エンコーダ１０６、送信機１０８、受信機１１１、
デコーダ１１３と同じ機能を有するので、詳細な説明は
省略する。
【００９２】ここで、上記構成のインターフェース装置
の動作について説明する。
【００９３】まず、受信信号３１０が受信機３１１にて
受信され、信号線３１２を通してデコーダ３１３に入力
される。このデコーダ３１３からは、デコードされた信
号が信号線３０４を通して内部ステートマシン３０２に
入力されると共に、信号線３１５を介して変換器３１８
に入力される。
【００９４】次に、内部ステートマシン３０２は、自機
器がデータ転送準備状態であるかデータ転送状態である
かを信号線３０３を通して、変換器３１８に対して通知
すると共に、信号線３１７を通して、外部ステートマシ
ン３０１にも通知する。
【００９５】データ転送準備状態である場合、変換器３
１８は、特定のアービトレーション信号（ここでいう特
定のアービトレーション信号とは、例えはＲＸ＿ＳＵＳ
ＰＥＮＤであるが、これに限るものではない）がデコー
ダ３１３から信号線３１５を通して入力されると、別の
アービトレーション信号（ここでいう別のアービトレー
ション信号とは、例えばＩＤＬＥであるが、これに限る
ものではない）に変換し、それ以外のアービトレーショ
ン信号がデコーダ３１３から入力された場合には、信号
線３１６を通してそのまま外部ステートマシン３０１へ
と出力する。
【００９６】また、データ転送状態である場合には、デ
コーダ３１３からの入力アービトレーション信号を変換
することなく、信号線３１６を通してそのまま外部ステ
ートマシン３０１へと出力する。
【００９７】このように、変換器３１８を挿入すること
で、データ転送準備状態において、特定のアービトレー
ション信号がデコーダ３１３から出力された場合、別の
アービトレーション信号に変換して外部ステートマシン
３０１に出力することができる。
【００９８】次に、内部ステートマシン３０２が自機器
がデータ転送状態であることを、信号線３１７を通して
外部ステートマシン３０１に通知すると共に、データ及
び制御コードとなる信号を信号線３０５を通してエンコ
ーダ３０６に出力する。
【００９９】外部ステートマシン３０１は、データ転送
状態であることが通知されれば、エンコーダ３０６に対
して信号線３１４を通して、内部ステートマシン３０２
から出力された信号をエンコードするようにエンコーダ
３０６に指示する。
【０１００】エンコーダ３０６によってエンコードされ
た信号は、信号線３０７を通して送信機３０８に出力さ
れ、この送信機３０８から送信信号３０９として他機器
に送信される。
【０１０１】ここで、上記構成のインターフェース装置
における、データ転送準備状態からデータ転送状態への
遷移のタイミングについて、図４に示すタイミングチャ
ートを参照しながら以下に説明する。
【０１０２】このタイミングチャートでは、データ転送
準備状態及びデータ転送状態における受信機３１１から
の受信信号、受信信号をＩＥＥＥ１３９４アービトレー
ション信号にデコードした場合の意味、及び外部ステー
トマシン３０１ヘの出力タイミングを示している。
【０１０３】この図におけるデータ転送準備状態では、
相手機器とのスピードネゴシエーションを行っているも
のとする。また、前記実施の形態１の図２のタイミング
チャートと同様に、データ転送準備状態のときは、外部
ステートマシン３０１ヘの出力信号を無効とし、データ
転送状態に遷移すると外部ステートマシン３０１ヘの出
力信号を有効とするものとする。
【０１０４】図４に示すタイミングチャートでは、図２
に示すタイミングチャートと同様に、データ転送準備状
態における受信機３１１からの受信信号のＥＮＤ ＳＰ
ＥＥＤ ＮＥＧＯＴＩＡＴＩＯＮが、ＩＥＥＥ１３９４
のＲＸ＿ＳＵＳＰＥＮＤに対応しているものとする。
【０１０５】データ転送準備状態からデータ転送状態へ
と遷移するタイミング４０１によっては、ＲＸ ＳＵＳ
ＰＥＮＤというアービトレーション信号が有効になる可
能性がある。このＲＸ ＳＵＳＰＥＮＤというアービト
レーション信号は、機器同士は接続されているがデータ
転送要求が無く待機している状態であることを意味する
信号であり、このＲＸ ＳＵＳＰＥＮＤというアービト
レーション信号が有効になった場合、実装によってはＰ
ＨＹステートマシンからなる外部ステートマシン３０１
がＳＵＳＰＥＮＤ状態になる可能性がある。
【０１０６】そこで、本実施の形態のインターフェース
装置では、変換器３１８によって、４０６のタイミング
で、ＲＸ＿ＳＵＳＰＥＮＤの代わりにＩＤＬＥを外部ス
テートマシン３０１ヘ出力している。このように、デー
タ転送準備状態の間、特定のアービトレーション信号に
関して、別のアービトレーション信号への変換を行うこ
と、この場合、ＲＸ＿ＳＵＳＰＥＮＤの代わりにＩＤＬ
Ｅへの変換を変換器３１８で行うことで、機器の誤動作
を防ぎ、より確実にデータ転送準備状態からデータ転送
状態への遷移が可能となる。
【０１０７】図４に示すタイミングチャートにおいて、
受信機３１１からの受信信号『ＳＰ１』が『ＥＮＤ Ｓ
ＰＥＥＤ ＮＥＧＯＴＩＡＴＩＯＮ』に遷移するタイミ
ング４０２と、受信信号をデコードした場合の『ＲＸ
ＲＥＱＵＥＳＴ』から『ＲＸ ＳＵＳＰＥＮＤ』に遷移す
るタイミング４０４とはずれている。つまり、タイミン
グ４０４は、タイミング４０２よりも遅れている。
【０１０８】これに伴って、受信機３１１からの受信信
号『ＥＮＤ ＳＰＥＥＤ ＮＥＧＯＴＩＡＴＩＯＮ』が
『ＢＵＳ ＲＥＳＥＴ』に遷移するタイミング４０３
と、受信信号をデコードした場合の『ＲＸ ＳＵＳＰＥ
ＮＤ』が『ＢＵＳ ＲＥＳＥＴ』に遷移するタイミング
４０５とはずれている。つまり、タイミング４０５は、
タイミング４０３よりも遅れている。
【０１０９】さらに、受信信号をデコードした場合の
『ＲＸ ＳＵＳＰＥＮＤ』が『ＢＵＳ ＲＥＳＥＴ』に遷
移するタイミング４０５と、外部ステートマシン３０１
への出力『ＩＤＬＥ』が『ＢＵＳ ＲＥＳＥＴ』に遷移
するタイミング４０７とはずれている。つまり、タイミ
ング４０７は、タイミング４０５よりも遅れている。
【０１１０】以上のことから、外部ステートマシン３０
１への出力の遷移のタイミング４０７が、自機器におけ
る実際のデータ転送準備状態からデータ転送状態に遷移
するタイミング４０１よりも遅れているので、自機器に
おけるデータ転送準備状態からデータ転送状態への遷移
を確実に行うことができる。
【０１１１】なお、上記の外部ステートマシン３０１と
して、前記実施の形態１の外部ステートマシン１０１と
同様に、自機器がデータ転送準備状態である間、入力さ
れる制御コードを無効にするようにしてもよい。
【０１１２】この場合、自機器がデータ転送準備状態で
ある間、外部ステートマシン３０１に対して、誤ってＩ
ＤＬＥ等の機器の誤動作を招く虞のある制御コードが入
力されても、該外部ステートマシン３０１において無効
にすることができるので、機器の誤動作を確実に防止す
ることができる。
【０１１３】〔実施の形態３〕本発明のさらに他の実施
の形態について説明すれば、以下の通りである。なお、
本実施の形態においても、前記の各実施の形態と同様
に、ＩＥＥＥ１３９４準拠のハイ・パフォーマンス・シ
リアル・バス規格で用いられるインターフェース装置に
ついて説明する。
【０１１４】本実施の形態に係るインターフェース装置
は、前記実施の形態１の図１に示すインターフェース装
置において、外部ステートマシン１０１とデコーダ１１
３との間に信号選択回路が設けられた構成、すなわち、
図５に示すように、外部ステートマシン５０１とデコー
ダ５１３との間に信号選択回路としてのマルチプレクサ
５１９と特定のアービトレーション信号を生成するアー
ビトレーション信号生成モジュール５１８とが設けられ
た構成となっている。
【０１１５】なお、図５に示すインターフェース装置で
は、前記マルチプレクサ５１９とアービトレーション信
号生成モジュール５１８以外の構成要素、すなわち外部
ステートマシン５０１、内部ステートマシン５０２、エ
ンコーダ５０６、送信機５０８、受信機５１１、デコー
ダ５１３は、前記実施の形態１のインターフェース装置
の外部ステートマシン１０１、内部ステートマシン１０
２、エンコーダ１０６、送信機１０８、受信機１１１、
デコーダ１１３と同じ機能を有するので、詳細な説明は
省略する。
【０１１６】ここで、上記構成のインターフェース装置
の動作について説明する。
【０１１７】まず、受信信号５１０が受信機５１１にて
受信され、信号線５１２を通してデコーダ５１３に入力
される。このデコーダ５１３からは、デコードされた信
号が信号線５０４を通して内部ステートマシン５０２に
入力されると共に、信号線５１５を介してマルチプレク
サ５１９に入力される。
【０１１８】次に、内部ステートマシン５０２は、自機
器がデータ転送準備状態であるかデータ転送状態である
かを信号線５０３を通して、マルチプレクサ５１９に対
して通知すると共に、信号線５２０を通して、外部ステ
ートマシン５０１に通知する。
【０１１９】一方、上記マルチプレクサ５１９には、予
め定められた特定のアービトレーション信号を生成する
アービトレーション信号生成モジュール５１８によって
生成されたアービトレーション信号が信号線５１７を通
して入力される。ここで、生成されるアービトレーショ
ン信号は、ＩＤＬＥ信号である。しかしながら、ＩＤＬ
Ｅ信号に限定されない。
【０１２０】上記マルチプレクサ５１９は、自機器がデ
ータ転送準備状態の場合は、上記の特定のアービトレー
ション信号を信号線５１６を通して、外部ステートマシ
ン５０１へ出力し、データ転送状態の場合は、デコーダ
５１３からのアービトレーション信号を外部ステートマ
シン５０１に出力する。
【０１２１】このように、上記の構成のインターフェー
ス装置では、データ転送準備状態において特定のアービ
トレーション信号（ＩＤＬＥ信号）を外部ステートマシ
ン５０１に出力することが可能である。
【０１２２】また、上記の構成にすることにより、前記
実施の形態２の図３の構成、すなわち変換器３１８を設
けた構成よりも、回路を簡略化でき、データ転送準備状
態における消費電力の低減が期待できる。
【０１２３】次に、内部ステートマシン５０２が自機器
がデータ転送状態であることを、信号線５２０を通して
外部ステートマシン５０１に通知すると共に、データ及
び制御コードとなる信号を信号線５０５を通してエンコ
ーダ５０６に出力する。
【０１２４】外部ステートマシン５０１は、データ転送
状態であることが通知されれば、エンコーダ５０６に対
して信号線５１４を通して、内部ステートマシン５０２
から出力された信号をエンコードするようにエンコーダ
５０６に指示する。
【０１２５】エンコーダ５０６によってエンコードされ
た信号は、信号線５０７を通して送信機５０８に出力さ
れ、この送信機５０８から送信信号５０９として他機器
に送信される。
【０１２６】ここで、上記構成のインターフェース装置
における、データ転送準備状態からデータ転送状態への
遷移のタイミングについて、図６に示すタイミングチャ
ートを参照しながら以下に説明する。
【０１２７】このタイミングチャートでは、データ転送
準備状態及びデータ転送状態における受信機５１１から
の受信信号、受信信号をＩＥＥＥ１３９４規格のアービ
トレーション信号にデコードした場合の意味、及び外部
ステートマシン５０１ヘの出力タイミングを示してい
る。
【０１２８】この図におけるデータ転送準備状態では、
相手機器とのスピードネゴシエーションを行っているも
のとする。また、前記実施の形態１の図２のタイミング
チャートと同様に、データ転送準備状態のときは、外部
ステートマシン５０１ヘの出力信号を無効とし、データ
転送状態に遷移すると外部ステートマシン５０１ヘの出
力信号を有効とするものとする。
【０１２９】図６では、データ転送準備状態において
は、受信機５１１からの受信信号をデコードした結果が
どのようなアービトレーション信号であろうと、外部ス
テートマシン５０１には特定のアービトレーション信号
を出力している。ここで、特定のアービトレーション信
号としてＩＤＬＥを出力する。
【０１３０】図６に示すタイミングチャートにおいて、
タイミング６０１までのデータ転送準備状態では、受信
機５１１からの受信信号（タイミング６０２および６０
３までの信号）にかかわらず、マルチプレクサ５１９
は、常に、アービトレーション信号生成モジュール５１
８からの特定アービトレーション信号（ＩＤＬＥ信号）
が外部ステートマシン５０１に出力され続けられる。
【０１３１】この場合、受信機５１１からの受信信号
『ＳＰ１』が『ＥＮＤ ＳＰＥＥＤ ＮＥＧＯＴＩＡＴＩ
ＯＮ』に遷移するタイミング６０２と、受信信号をデコ
ードした場合の『ＲＸ ＲＥＱＵＥＳＴ』から『ＲＸ
ＳＵＳＰＥＮＤ』に遷移するタイミング６０４とはずれ
ている。つまり、タイミング６０４は、タイミング６０
２よりも遅れている。
【０１３２】これに伴って、受信機５１１からの受信信
号『ＥＮＤ ＳＰＥＥＤ ＮＥＧＯＴＩＡＴＩＯＮ』が
『ＢＵＳ ＲＥＳＥＴ』に遷移するタイミング６０３
と、受信信号をデコードした場合の『ＲＸ ＳＵＳＰＥ
ＮＤ』が『ＢＵＳ ＲＥＳＥＴ』に遷移するタイミング
６０５とはずれている。つまり、タイミング６０５は、
タイミング６０３よりも遅れている。
【０１３３】さらに、受信信号をデコードした場合の
『ＲＸ ＳＵＳＰＥＮＤ』が『ＢＵＳ ＲＥＳＥＴ』に遷
移するタイミング６０５と、外部ステートマシン５０１
への出力『ＩＤＬＥ』が『ＢＵＳ ＲＥＳＥＴ』に遷移
するタイミング６０６とはずれている。つまり、タイミ
ング６０６は、タイミング６０５よりも遅れている。
【０１３４】以上のことから、外部ステートマシン５０
１への出力の遷移のタイミング６０６が、自機器におけ
る実際のデータ転送準備状態からデータ転送状態に遷移
するタイミング６０１よりも遅れているので、自機器に
おけるデータ転送準備状態からデータ転送状態への遷移
を確実に行うことができる。
【０１３５】しかも、データ転送準備状態において、特
定のアービトレーション信号として、バスに対して悪影
響を及ぼさないような適切なアービトレーション信号
（例えばＩＤＬＥ信号）を選択することで、より確実に
データ転送準備状態からデータ転送状態への遷移が可能
となる。
【０１３６】なお、上記の外部ステートマシン５０１と
して、前記実施の形態１の外部ステートマシン１０１と
同様に、自機器がデータ転送準備状態である間、入力さ
れる制御コードを無効にするようにしてもよい。
【０１３７】この場合、自機器がデータ転送準備状態で
ある間、外部ステートマシン５０１に対して、誤ってＩ
ＤＬＥ等の機器の誤動作を招く虞のある制御コードが入
力されても、該外部ステートマシン５０１において無効
にすることができるので、機器の誤動作を確実に防止す
ることができる。
【０１３８】以上のように、各実施の形態では、通信規
格として、ＩＥＥＥ１３９４規格の場合について述べた
が、その通信方法については、特に限定していない。こ
の通信方法としては、通信路にメタルケーブルを用いた
電気通信と、通信路に光ファイバを用いた光通信とが挙
げられる。
【０１３９】通信路として、メタルケーブルを用いた場
合、メタル部分での伝送損失を考慮して、機器間の接続
長は最大４．５ｍまでに制限されている。
【０１４０】一方、通信路として、光ファイバを用いた
場合、通信路内での伝送損失がメタルケーブルの場合よ
りも少ないので、機器間の接続長は最大１０ｍまでに延
長されている。
【０１４１】また、本発明は、以下のように、表現する
ことも可能である。
【０１４２】本発明のインターフェース装置は、データ
転送準備状態とデータ転送状態とを有するデジタルデー
タのインターフェース装置であって、データ転送準備状
態の間は、データ転送状態で用いられる制御コードをス
テートマシンに対し出力し、ステートマシンが上記制御
コードを無効とすることを特徴とする。
【０１４３】本発明のインターフェース装置は、データ
転送準備状態とデータ転送状態とを有するデジタルデー
タのインターフェース装置であって、データ転送準備状
態の間は、ステートマシンに対し、データ転送状態で用
いられる制御コードのうち、予め定められた制御コード
を出力しないことを特徴とする。
【０１４４】本発明のインターフェース装置は、データ
転送準備状態とデータ転送状態とを有するデジタルデー
タのインターフェース装置であって、データ転送準備状
態の間は、ステートマシンに対し、予め定められた一定
の制御コードを出力しつづけることを特徴とする。
【０１４５】本発明のインターフェース装置は、データ
転送準備状態の間は、ステートマシンに対し、データ転
送状態で用いられる制御コードのうち、予め定められた
制御コードを出力しないことを特徴とする。
【０１４６】本発明のインターフェース装置は、データ
転送準備状態の間は、ステートマシンに対し、予め定め
られた一定の制御コードを出力しつづけることを特徴と
する。
【０１４７】さらに、本発明を実現するために、以下の
ようなインターフェース装置が挙げられる。
【０１４８】本発明にかかるデジタルデータのインター
フェース装置は、品質の高い通信路を保証するための内
部ステートマシンと外部ステートマシンヘの出力信号を
制御する出力制御手段とを有し、データ転送準備状態に
おいては、外部ステートマシンに対し，受信しているも
しくは受信していないに関わらず、データ転送状態時に
現れる制御コードを出力する。
【０１４９】上記構成の発明により、データ転送準備状
態においては、外部ステートマシンに自機器の状態がデ
ータ転送準備状態であることを通知することにより、外
部ステートマシンは、データ転送状態において有効な制
御コードが出力されたとしても、これを無効とすること
ができる。
【０１５０】本発明にかかるデジタルデータのインター
フェース装置は、品質の高い通信路を保証するための内
部ステートマシンと外部ステートマシンヘの出力信号を
制御する出力制御手段とを有し、前記出力制御手段にお
いて、データ転送準備状態では、データ転送状態時に現
れる制御コードのうち、例えばサスペンドやディセーブ
ルのような特定の制御コードは出力せず、それ以外の制
御コードを出力する。
【０１５１】上記構成の発明により、データ転送状態で
バスに対して特別な効果をもたらす制御信号は、データ
転送準備状態においても外部ステートマシンに出力しな
いことで、より確実にデータ転送準備状態からデータ転
送状態へと遷移することができる。
【０１５２】本発明にかかるデジタルデータのインター
フェース装置は、品質の高い通信路を保証するための内
部ステートマシンと外部ステートマシンヘの出力信号を
制御する出力制御手段とを有し、前記出力制御手段にお
いて、データ転送準備状態では、予め定められた一定の
制御コードを外部ステートマシンに出力しつづける。
【０１５３】上記構成の発明により、データ転送準備状
態においては、予め定められた特定の制御コードを外部
ステートマシンに出力することで、より確実にデータ転
送準備状態からデータ転送状態へと遷移できる。また、
データ転送準備状態での消費電力の低減も期待できる。
【０１５４】以上のようにして、本発明によれば、デー
タ転送準備期間中にシステムが誤動作しないようにする
ことができる。
【０１５５】
【発明の効果】本発明のインターフェース装置は、以上
のように、機器間で、データ及び制御コードの送受信を
行うインターフェース装置において、入力された制御コ
ードに基づいて、自機器から他機器へのデータ及び制御
コードの送信を制御する外部ステートマシンと、自機器
がデータ転送準備状態であるかデータ転送状態であるか
を判断し、この判断結果を上記外部ステートマシンに通
知する内部ステートマシンとを備え、上記外部ステート
マシンは、上記内部ステートマシンから自機器がデータ
転送準備状態であると通知されている間、入力された制
御コードを無効にする構成である。
【０１５６】それゆれ、自機器がデータ転送準備状態で
は、外部ステートマシンに入力された他機器からの制御
コードが無効になっているので、該外部ステートマシン
による自機器から他機器へのデータ及び制御コードの送
信制御は行われない。
【０１５７】これにより、自機器において、データ転送
状態では、入力された制御コード（一般には、他機器か
ら受信した制御コード）に基づいて、データ及び制御コ
ードの送信を行い、データ転送準備状態では、他機器か
らのデータ及び制御コードの有無にかかわらず、データ
及び制御コードの送信を行わないようになるので、機器
間でのデータ及び制御コードの通信を正常に行うことが
できる。
【０１５８】したがって、データ転送準備状態となる期
間（データ転送準備期間）に、自機器から他機器へ制御
コードが送信された場合の他機器の誤動作を防ぐことが
できる。
【０１５９】しかも、データ転送準備期間中には、他機
器へ送信するための制御コードの生成を行わなくて済む
ので、制御コードの生成に伴う消費電力を削減でき、こ
の結果、インターフェース装置の低消費電力を実現する
ことができるという効果を奏する。
【０１６０】また、上記の構成では、自機器がデータ転
送準備状態のときに、上記外部ステートマシンに入力さ
れる制御コードは、全て無効になるので、どのような制
御コードが入力されてもよい。
【０１６１】例えば、外部ステートマシンに入力される
制御コードの生成の手間を省くことや、新たに制御コー
ドを生成するための回路を追加する必要がない等の利点
を有していることから、この場合の制御コードとして、
データ転送状態で用いられる制御コードを用いてもよ
い。
【０１６２】また、自機器がデータ転送準備状態である
間、上記外部ステートマシンには、データ転送状態で用
いられる制御コードのうち、予め定められた制御コード
は入力されないようにしてもよい。
【０１６３】この場合、予め定められた制御コードとし
ては、データ転送状態で用いられる制御コードのうち、
例えばサスペンドやディセーブルのような特定の制御コ
ードが考えられ、自機器がデータ転送準備状態である
間、これらの制御コードを外部ステートマシンに入力し
ないようにすれば、該外部ステートマシンでの制御コー
ドの無効化が不十分である場合でも、機器の誤動作を防
止することができ、確実にデータ転送準備状態からデー
タ転送状態に遷移することができるという効果を奏す
る。
【０１６４】また、自機器がデータ転送準備状態である
間、上記外部ステートマシンには、予め定められた制御
コードが入力されつづけるようにしてもよい。
【０１６５】この場合、予め定められた特定の制御コー
ドとしては、データ転送状態で用いられる制御コードの
うち、例えばサスペンドやディセーブルのような特定の
制御コード以外の制御コードが考えられ、自機器がデー
タ転送準備状態である間、これらの制御コードを外部ス
テートマシンに対して入力されつづけるようにすれば、
該外部ステートマシンでの制御コードの無効化が不十分
である場合でも、機器の誤動作を防止することができ、
確実にデータ転送準備状態からデータ転送状態に遷移す
ることができるという効果を奏する。
【０１６６】また、本発明のインターフェース装置は、
以上のように、機器間で、データ及び制御コードの送受
信を行うインターフェース装置において、入力された制
御コードに基づいて、自機器から他機器へのデータ及び
制御コードの送信を制御する外部ステートマシンと、他
機器から受信した制御コードと、他機器から受信した制
御コードを必要に応じて異なる種類に変換した制御コー
ドとを選択的に上記外部ステートマシンに出力する変換
器と、自機器がデータ転送準備状態であるかデータ転送
状態であるかを判断し、この判断結果を上記変換器に通
知する内部ステートマシンとを備え、上記変換器は、上
記内部ステートマシンから自機器がデータ転送準備状態
であると通知されている間、他機器から受信した制御コ
ードを、上記外部ステートマシンのデータ及び制御コー
ドの送信制御に関係しない制御コードに変換して、該外
部ステートマシンに出力すると共に、上記内部ステート
マシンから自機器がデータ転送状態であると通知されて
いる間、他機器から受信した制御コードを、変換しない
で上記外部ステートマシンに出力する構成である。
【０１６７】それゆえ、自機器がデータ転送状態のと
き、外部ステートマシンには、他機器からのデータ及び
制御コードがそのまま入力されるので、該外部ステート
マシンは、入力された制御コードに基づいて、自機器か
ら他機器へのデータ及び制御コードの送信の制御を行う
ようになる。
【０１６８】一方、自機器がデータ転送準備状態との
き、外部ステートマシンには、変換器によって、他機器
からの制御コードが、データ及び制御コードの送信制御
に関係無い制御コードに変換された状態で入力されるの
で、該外部ステートマシンは、自機器から他機器へのデ
ータ及び制御コードの送信制御を行わないようになる。
【０１６９】これにより、自機器において、データ転送
状態では、他機器からの制御コードに基づいて、データ
及び制御コードの送信を行い、データ転送準備状態で
は、他機器からのデータ及び制御コードの有無にかかわ
らず、データ及び制御コードの送信制御を行わないよう
になるので、機器間でのデータ及び制御コードの通信を
正常に行うことができる。
【０１７０】したがって、データ転送準備状態となる期
間（データ転送準備期間）に、自機器から他機器へ制御
コードが送信された場合の他機器の誤動作を防ぐことが
できる。
【０１７１】しかも、データ転送準備期間中には、他機
器へ送信するための制御コードの生成を行わなくて済む
ので、制御コードの生成に伴う消費電力を削減でき、こ
の結果、インターフェース装置の低消費電力を実現する
ことができるという効果を奏する。
【０１７２】さらに、本発明のインターフェース装置
は、以上のように、機器間で、データ及び制御コードの
送受信を行うインターフェース装置において、入力され
た制御コードに基づいて、自機器から他機器へのデータ
及び制御コードの送信を制御する外部ステートマシン
と、上記外部ステートマシンによるデータ及び制御コー
ドの送信制御に関係の無い制御コードを生成する制御コ
ード生成回路と、上記制御コード生成回路により生成さ
れた制御コードと、他機器から受信した制御コードとを
切り替えて上記外部ステートマシンに出力する切替回路
と、自機器がデータ転送準備状態であるかデータ転送状
態であるかを判断し、この判断結果を上記切替回路に通
知する内部ステートマシンとを備え、上記切替回路は、
上記内部ステートマシンから自機器がデータ転送準備状
態であると通知されている間、上記制御コード生成回路
により生成された制御コードを上記外部ステートマシン
に出力すると共に、上記内部ステートマシンから自機器
がデータ転送状態であると通知されている間、他機器か
ら受信した制御コードを上記外部ステートマシンに出力
する構成である。
【０１７３】それゆえ、自機器がデータ転送状態のと
き、外部ステートマシンには、他機器からのデータ及び
制御コードがそのまま入力されるので、該外部ステート
マシンは、入力された制御コードに基づいて、自機器か
ら他機器へのデータ及び制御コードの送信制御を行うこ
とになる。
【０１７４】一方、自機器がデータ転送準備状態との
き、外部ステートマシンには、制御コード生成回路によ
り生成された制御コード、すなわちデータ及び制御コー
ドの送信制御に関係無い制御コードに変換された状態で
入力されるので、該外部ステートマシンは、自機器から
他機器へのデータ及び制御コードの送信制御を行わない
ようになる。
【０１７５】これにより、自機器において、データ転送
状態では、他機器からの制御コードに基づいて、データ
及び制御コードの送信を行い、データ転送準備状態で
は、他機器からのデータ及び制御コードの有無にかかわ
らず、データ及び制御コードの送信を行わないようにな
るので、機器間でのデータ及び制御コードの通信を正常
に行うことができる。
【０１７６】したがって、データ転送準備状態となる期
間（データ転送準備期間）に、自機器から他機器へ制御
コードが送信された場合の他機器の誤動作を防ぐことが
できる。
【０１７７】しかも、データ転送準備期間中には、他機
器へ送信するための制御コードの生成を行わなくて済む
ので、制御コードの生成に伴う消費電力を削減でき、こ
の結果、インターフェース装置の低消費電力を実現する
ことができるという効果を奏する。
【０１７８】また、機器間の通信規格は、ＩＥＥＥ１３
９４−１９９５もしくはＩＥＥＥ１３９４ａ−２０００
に準拠する規格であってもよい。
【０１７９】また、機器間の通信が光通信であってもよ
い。
【０１８０】この場合、通信路に光ファイバが用いられ
るので、通信路にメタルケーブルを用いた場合よりも、
機器間の接続距離、すなわち通信路を長くすることがで
きるという効果を奏する。
【０１８１】上記構成の各インターフェース装置は、パ
ーソナルコンピュータやその周辺機器、Ａｕｄｉｏ／Ｖ
ｉｓｕａｌ機器同士の通信に用いられる通信機器に好適
に備えられる。
【０１８２】本発明の通信機器は、以上のように、機器
間で、データ及び制御コードの送受信を行う通信機器に
おいて、データ及び制御コードを受信する受信機と、デ
ータ及び制御コードを送信する送信機と、上記受信機に
より受信したデータ及び制御コードを機器本体に取り込
むと共に、機器本体内で生成されたデータ及び制御コー
ドを上記送信機に出力するインターフェース装置を備え
た通信機器であって、この上記インターフェース装置と
して、上記の各構成のインターフェース装置を用いる構
成である。
【０１８３】それゆえ、自機器がデータ転送準備状態で
あるとき、該自機器から他機器へのデータ及び制御コー
ドの送信を停止することになるので、自機器及び他機器
において誤動作が防止できると共に、無駄な信号の送信
が無くなるので、信号の生成及び送信に係る電力を削減
できるという効果を奏する。
【０１８４】本発明の通信方法は、以上のように、機器
間で、データ及び制御コードの送受信を行う通信方法に
おいて、自機器がデータ転送準備状態の間、他機器から
自機器に入力されるデータ及び制御コードを無効にする
構成である。
【０１８５】それゆえ、自機器がデータ転送準備状態の
間、他機器から自機器に入力されるデータ及び制御コー
ドを無効にすることで、自機器がデータ転送準備状態で
あるとき、該自機器から他機器へのデータ及び制御コー
ドの送信を停止することができる。この結果、自機器及
び他機器において誤動作が防止できると共に、無駄な信
号の送信が無くなるので、信号の生成及び送信に係る電
力を削減できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るインターフェース
装置の概略ブロック図である。
【図２】図１に示すインターフェース装置における、デ
ータ転送準備状態及びデータ転送状態での外部ステート
マシンに対する出力信号のタイミングチャートである。
【図３】本発明の他の実施の形態に係るインターフェー
ス装置の概略ブロック図である。
【図４】図３に示すインターフェース装置における、デ
ータ転送準備状態及びデータ転送状態での外部ステート
マシンに対する出力信号のタイミングチャートである。
【図５】本発明のさらに他の実施の形態に係るインター
フェース装置の概略ブロック図である。
【図６】図５に示すインターフェース装置における、デ
ータ転送準備状態及びデータ転送状態での外部ステート
マシンに対する出力信号のタイミングチャートである。
【図７】ＤＳ−ＬＩＮＫ符号化方式の説明図である。
【図８】ＩＥＥＥ１３９４規格における物理層で送信さ
れたアービトレーション信号のライン状態とその意味を
示す図である。
【図９】ＩＥＥＥ１３９４規格における物理層で受信さ
れたアービトレーション信号のライン状態とその意味を
示す図である。
【符号の説明】
１０１ 外部ステートマシン １０２ 内部ステートマシン １０４ 信号線 １０５ 信号線 １０６ エンコーダ １０８ 送信機 １０９ 送信信号 １１０ 受信信号 １１１ 受信機 １１２ 信号線 １１３ デコーダ １１５ 信号線 １１６ 信号線 ２０１ タイミング ２０２ タイミング ２０３ タイミング ２０４ タイミング ２０５ タイミング ３０１ 外部ステートマシン ３０２ 内部ステートマシン ３０３ 信号線 ３０４ 信号線 ３０５ 信号線 ３０６ エンコーダ ３０７ 信号線 ３０８ 送信機 ３０９ 送信信号 ３１０ 受信信号 ３１１ 受信機 ３１２ 信号線 ３１３ デコーダ ３１４ 信号線 ３１５ 信号線 ３１６ 信号線 ３１７ 信号線 ３１８ 変換器（変換回路） ４０１ タイミング ４０２ タイミング ４０３ タイミング ４０４ タイミング ４０５ タイミング ４０６ タイミング ４０７ タイミング ５０１ 外部ステートマシン ５０２ 内部ステートマシン ５０３ 信号線 ５０４ 信号線 ５０５ 信号線 ５０６ エンコーダ ５０７ 信号線 ５０８ 送信機 ５０９ 送信信号 ５１０ 受信信号 ５１１ 受信機 ５１２ 信号線 ５１３ デコーダ ５１４ 信号線 ５１５ 信号線 ５１６ 信号線 ５１７ 信号線 ５１８ アービトレーション信号生成モジュール（制御
コード生成回路） ５１９ マルチプレクサ（切替回路） ５２０ 信号線 ６０１ タイミング ６０２ タイミング ６０３ タイミング ６０４ タイミング ６０５ タイミング ６０６ タイミング
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B077 MM02 NN02 5K033 AA05 CB01 DB20 EA07 EC01 EC02 5K034 AA15 CC02 CC05 FF12 KK02

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】機器間で、データ及び制御コードの送受信
    を行うインターフェース装置において、 入力された制御コードに基づいて、自機器から他機器へ
    のデータ及び制御コードの送信を制御する外部ステート
    マシンと、 自機器がデータ転送準備状態であるかデータ転送状態で
    あるかを判断し、この判断結果を上記外部ステートマシ
    ンに通知する内部ステートマシンとを備え、 上記外部ステートマシンは、上記内部ステートマシンか
    ら自機器がデータ転送準備状態であると通知されている
    間、入力された制御コードを無効にすることを特徴とす
    るインターフェース装置。
  2. 【請求項２】自機器がデータ転送準備状態のときに、上
    記外部ステートマシンに入力される制御コードは、デー
    タ転送状態で用いられる制御コードであることを特徴と
    する請求項１記載のインターフェース装置。
  3. 【請求項３】自機器がデータ転送準備状態である間、上
    記外部ステートマシンには、データ転送状態で用いられ
    る制御コードのうち、予め定められた制御コードは入力
    されないことを特徴とする請求項２記載のインターフェ
    ース装置。
  4. 【請求項４】自機器がデータ転送準備状態である間、上
    記外部ステートマシンには、データ転送状態で用いられ
    る制御コードのうち、予め定められた同じ制御コードが
    入力されつづけることを特徴とする請求項２記載のイン
    ターフェース装置。
  5. 【請求項５】機器間で、データ及び制御コードの送受信
    を行うインターフェース装置において、 入力された制御コードに基づいて、自機器から他機器へ
    のデータ及び制御コードの送信を制御する外部ステート
    マシンと、 他機器から受信した制御コードと、他機器から受信した
    制御コードを必要に応じて異なる種類に変換した制御コ
    ードとを選択的に上記外部ステートマシンに出力する変
    換器と、 自機器がデータ転送準備状態であるかデータ転送状態で
    あるかを判断し、この判断結果を上記変換器に通知する
    内部ステートマシンとを備え、 上記変換器は、上記内部ステートマシンから自機器がデ
    ータ転送準備状態であると通知されている間、他機器か
    ら受信した制御コードを、上記外部ステートマシンのデ
    ータ及び制御コードの送信制御に関係しない制御コード
    に変換して、該外部ステートマシンに出力すると共に、
    上記内部ステートマシンから自機器がデータ転送状態で
    あると通知されている間、他機器から受信した制御コー
    ドを、変換しないで上記外部ステートマシンに出力する
    ことを特徴とするインターフェース装置。
  6. 【請求項６】機器間で、データ及び制御コードの送受信
    を行うインターフェース装置において、 入力された制御コードに基づいて、自機器から他機器へ
    のデータ及び制御コードの送信を制御する外部ステート
    マシンと、 上記外部ステートマシンによるデータ及び制御コードの
    送信制御に関係の無い制御コードを生成する制御コード
    生成回路と、 上記制御コード生成回路により生成された制御コード
    と、他機器から受信した制御コードとを切り替えて上記
    外部ステートマシンに出力する切替回路と、 自機器がデータ転送準備状態であるかデータ転送状態で
    あるかを判断し、この判断結果を上記切替回路に通知す
    る内部ステートマシンとを備え、 上記切替回路は、上記内部ステートマシンから自機器が
    データ転送準備状態であると通知されている間、上記制
    御コード生成回路により生成された制御コードを上記外
    部ステートマシンに出力すると共に、上記内部ステート
    マシンから自機器がデータ転送状態であると通知されて
    いる間、他機器から受信した制御コードを上記外部ステ
    ートマシンに出力することを特徴とするインターフェー
    ス装置。
  7. 【請求項７】機器間の通信規格が、ＩＥＥＥ１３９４−
    １９９５もしくはＩＥＥＥ１３９４ａ−２０００に準拠
    する規格であることを特徴とする請求項１ないし６の何
    れかに記載のインターフェース装置。
  8. 【請求項８】機器間の通信が光通信であることを特徴と
    する請求項１ないし７の何れかに記載のインターフェー
    ス装置。
  9. 【請求項９】機器間で、データ及び制御コードの送受信
    を行う通信機器において、 データ及び制御コードを受信する受信機と、 データ及び制御コードを送信する送信機と、 上記受信機により受信したデータ及び制御コードを機器
    本体に取り込むと共に、機器本体内で生成されたデータ
    及び制御コードを上記送信機に出力するインターフェー
    ス装置を備え、 上記インターフェース装置が、請求項１ないし６の何れ
    かに記載のインターフェース装置であることを特徴とす
    る通信機器。
  10. 【請求項１０】機器間で、データ及び制御コードの送受
    信を行う通信方法において、 自機器がデータ転送準備状態の間、他機器から自機器に
    入力されるデータ及び制御コードを無効にすることを特
    徴とする通信方法。
JP2001157715A 2001-05-25 2001-05-25 インターフェース装置及びこれを備えた通信機器並びに通信方法 Expired - Fee Related JP3672845B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001157715A JP3672845B2 (ja) 2001-05-25 2001-05-25 インターフェース装置及びこれを備えた通信機器並びに通信方法
US10/147,970 US6871241B2 (en) 2001-05-25 2002-05-20 Interface apparatus, communication device including same, and communication method using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001157715A JP3672845B2 (ja) 2001-05-25 2001-05-25 インターフェース装置及びこれを備えた通信機器並びに通信方法

Publications (2)

Publication Number Publication Date
JP2002354067A true JP2002354067A (ja) 2002-12-06
JP3672845B2 JP3672845B2 (ja) 2005-07-20

Family

ID=19001538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001157715A Expired - Fee Related JP3672845B2 (ja) 2001-05-25 2001-05-25 インターフェース装置及びこれを備えた通信機器並びに通信方法

Country Status (2)

Country Link
US (1) US6871241B2 (ja)
JP (1) JP3672845B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3655211B2 (ja) * 2001-06-01 2005-06-02 シャープ株式会社 送受信回路及び送受信方法
US7509439B2 (en) * 2005-01-27 2009-03-24 Standard Microsystems Corporation Method for maintaining register integrity and receive packet protection during ULPI PHY to LINK bus transactions
JP5218979B2 (ja) * 2008-12-15 2013-06-26 日本電気株式会社 データ転送装置
TW201337577A (zh) * 2012-02-20 2013-09-16 Compal Electronics Inc 資料傳輸方法、系統及使用該方法的電子裝置
CN103678220B (zh) * 2013-12-23 2016-05-25 中国航空工业集团公司第六三一研究所 一种从pci总线扩展lbe总线的设计方法
CN105786734B (zh) * 2016-02-25 2018-12-18 广州视源电子科技股份有限公司 数据传输的方法、扩展装置、外围设备及系统
EP3499806B1 (en) * 2017-12-13 2020-08-05 Nxp B.V. Node and method for conducting measurements and signal analyses on a multi-master access bus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8527913D0 (en) * 1985-11-12 1985-12-18 Pa Consulting Services Analysing transitions in finite state machines
US4965472A (en) * 1988-08-11 1990-10-23 Cypress Semiconductor Corp. Programmable high speed state machine with sequencing capabilities
US5586117A (en) * 1992-11-02 1996-12-17 National Semiconductor Corporation Method and apparatus which allows devices with multiple protocol capabilities to configure to a common protocol configuration
US5774738A (en) * 1993-05-03 1998-06-30 Texas Instruments Incorporated State machines
JPH0765040A (ja) * 1993-08-24 1995-03-10 Matsushita Electric Ind Co Ltd 機能データインターフェース方法および機能データインターフェース装置
US5845324A (en) * 1995-04-28 1998-12-01 Unisys Corporation Dual bus network cache controller system having rapid invalidation cycles and reduced latency for cache access
JP2716411B2 (ja) 1995-11-09 1998-02-18 東北日本電気株式会社 同期制御可能なプリンタｌａｎアダプタ
US5859985A (en) 1996-01-14 1999-01-12 At&T Wireless Services, Inc. Arbitration controller for providing arbitration on a multipoint high speed serial bus using drivers having output enable pins

Also Published As

Publication number Publication date
JP3672845B2 (ja) 2005-07-20
US20020177913A1 (en) 2002-11-28
US6871241B2 (en) 2005-03-22

Similar Documents

Publication Publication Date Title
JP3544932B2 (ja) 電子装置及びその電力制御方法
US7743268B2 (en) Apparatus, method, and program for communication
KR920002900B1 (ko) 통신회로망 장치
US6603744B2 (en) Connection establishment method, communication method, state change transmission method, state changing method, wireless apparatus, wireless device, and computer
US7995605B2 (en) Apparatus and method for implementing a suspend mode in an ethernet-based communications system
JP2020074102A (ja) Ｕｓｂ電力搬送ソーシングデバイスのための省電力モード
US20060153238A1 (en) Transfer of control data between network components
JP3487768B2 (ja) 信号伝送装置
US20050259685A1 (en) Dual speed interface between media access control unit and physical unit
US20190095377A1 (en) Serial connection between management controller and microcontroller
CN104145448A (zh) 针对在传统模式下操作的千兆比特介质独立接口的低功率空闲信令
EP2139167A1 (en) Communication terminal device
JP4071117B2 (ja) 送受信回路及び送受信方法並びに送受信装置
US7668194B2 (en) Dual speed interface between media access control unit and physical unit
US20040243861A1 (en) Communication device
US20030021281A1 (en) Media converter and transmission system using the same
JP2002354067A (ja) インターフェース装置及びこれを備えた通信機器並びに通信方法
US20150146744A1 (en) Automatic configuration of a repeater
JP2001211274A (ja) 画像形成装置およびその制御方法
US9063736B2 (en) Method and apparatus for reducing a link rate of communication device in a pre-standby state upon detecting no traffic for a predetermined time period
KR100645510B1 (ko) 이더넷 시스템에서의 정보 획득장치 및 방법
CN214412752U (zh) 电源控制式媒体转换装置
JP5567604B2 (ja) 通信デバイス制御装置、通信デバイス制御方法、及び通信デバイス制御プログラム
JP3076284B2 (ja) 光インタフェース伝送方式
JP2002176466A (ja) 信号処理回路及び信号処理方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050420

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080428

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees