JP2004127166A - Usbターゲット機器 - Google Patents
Usbターゲット機器 Download PDFInfo
- Publication number
- JP2004127166A JP2004127166A JP2002293625A JP2002293625A JP2004127166A JP 2004127166 A JP2004127166 A JP 2004127166A JP 2002293625 A JP2002293625 A JP 2002293625A JP 2002293625 A JP2002293625 A JP 2002293625A JP 2004127166 A JP2004127166 A JP 2004127166A
- Authority
- JP
- Japan
- Prior art keywords
- usb
- data signal
- signal
- cpu
- host device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
- Information Transfer Systems (AREA)
Abstract
【解決手段】CPU106は、USB信号断続回路109でデータ信号ラインを切断状態にしてUSB信号切断回路の外側でD+ラインがプルアップされる状態を作り出し、USBホスト機器101に擬似的に接続ありと認識させる。さらに、USBホスト機器から出力されるUSBデータ信号の有無を検出した後にUSB信号断続回路を接続状態にする。VBus検出機能112はUSBホスト機器からVBus信号の供給があるか否かを検出し、VBus信号がある場合はCPUの入力ポートに対しUSB信号断続回路より外側のD+ラインが接続されるように、VBus信号がない場合はCPUの入力ポートに対してポートプルダウン抵抗111が接続されるように、切替手段110を制御する。
【選択図】 図3
Description
【発明の属する技術分野】
本発明は、USB(Universal Serial Bus)ホスト機器との間でUSB接続が可能なスレーブ機器であるUSBターゲット機器に関するものである。
【0002】
【従来の技術】
一般的に、コンピュータ本体などのUSBホスト機器と周辺機器であるUSBターゲット機器とはUSBによって接続されている。図4は、従来技術におけるUSBホスト機器とUSBターゲット機器の接続状態を示すブロック図である。図4に示すように、従来技術におけるUSBホスト機器201とUSBターゲット機器202との間の接続方式は、一対のデータ信号ライン(D+、D−)と、図示しない電源ライン(VBus)及びグランドライン(GND)によって接続された構成となっている。そして、USB信号の通信は、一対のデータ信号ラインD+、D−の2本のラインが逆の位相で動作する差動データ信号によって行われている。また、USBホスト機器201側では、D+、D−の2本のデータ信号ラインは共にプルダウン抵抗207a,207bを用いてグランドライン(GND)にプルダウンされている。尚、シリーズAのUSBコネクタに何も接続されていない状態では、D+、D−の2本のデータ信号ラインは共にLow状態にある。したがって、このようなLow状態では、USBホスト機器201側は何も接続されていない無接続状態であると判断する。
【0003】
一方、USBターゲット機器202側では、ロースピードかフルスピードかの何れの転送スピードで通信を行うかを定義するために、必ず、D+、D−の2本のデータ信号ラインの何れかを、USBホスト機器側のプルダウン抵抗207a,207bより十分小さな値のプルアップ抵抗(転送スピード指定用プルアップ抵抗204)を用いて電圧源203にプルアップしている。
【0004】
したがって、USBホスト機器201とUSBターゲット機器202のUSBコネクタ同士がUSBケーブルによって接続されると、USBホスト機器201側とUSBターゲット機器202側で共通になったD+、D−の2本のデータ信号ラインのうち、USBターゲット機器202側でプルアップされている方のラインが、USBホスト機器201側のプルダウン抵抗(207aまたは207b)とUSBターゲット機器202側のプルアップ抵抗204の比によって、High状態にプルアップされることになる。但し、USBホスト機器201側のプルダウン抵抗≫USBターゲット機器202側のプルアップ抵抗、という関係にある。また、USBホスト機器側201は、D+、D−のどちらかのラインがHigh状態になることによってUSBターゲット機器202が接続されたことを検出し、その状態から通信が開始される。ここで、通常、USBターゲット機器202においては、2本のデータ信号ラインのうちプルアップされた側のラインは通信時以外はLow状態になることはない。
【0005】
図4に示すような、従来技術におけるUSBホスト機器201とUSBターゲット機器202の接続方式においては、転送スピードがフルスピードの場合のUSBターゲット機器202は、USBホスト機器201とのUSB通信において転送スピードを定義するために差動データ信号(D+、D−の2本の差動信号)を伝送するデータ信号ラインのうちD+ラインをプルアップする転送スピード指定用プルアップ抵抗204と、プルアップ用の電圧源203と、差動データ信号の処理を行うUSBデバイスコントローラ205と、このUSBデバイスコントローラ205の動作を制御するCPU206とによって構成されている。
【0006】
次に、このように構成された従来のUSBターゲット機器202が、USBホスト機器201との間でUSB接続される時の動作を説明する。最初に、USBホスト機器201とUSBターゲット機器202が接続されていない場合は、USBホスト機器201側では、USB信号である差動データ信号のD+ライン、D−ラインが共にグランド(GND)へのプルダウン抵抗207a,207b(15kΩ)によってプルダウンされていてLow状態にある。このためUSBホスト機器201は、USBターゲット機器202が無接続の状態であると判断しており、D+、D−の何れかのラインがHigh状態に遷移するのを常に監視している。つまり、USBホスト機器201は、USBターゲット機器202が接続されるのを常時監視している状態にある。また、USBターゲット機器202側では、USB信号(差動データ信号)のD+ラインが、転送スピード指定用プルアップ抵抗204(1.5kΩ)によって、電圧源203(3.3V)にプルアップされてHigh状態にある。したがって、USBターゲット機器202は、D+ラインがHigh,Lowを繰り返すUSBホスト機器201側からのUSB信号(差動データ信号)の有無を常時監視している状態にある。
【0007】
次に、USBホスト機器201とUSBターゲット機器202が接続された場合、USBホスト機器201側は、D+ラインがUSBホスト機器201側のプルダウン抵抗(207aまたは207b)とUSBターゲット機器202側の転送スピード指定用プルアップ抵抗204との比(つまり、15kΩと1.5kΩとの比)によってHigh状態に遷移するため、USBターゲット機器202が接続されたと判断してUSB通信を開始する。これに伴って、USBターゲット機器202側は、USBホスト機器201側から、D+、D−のラインが逆の位相でHigh,Lowを繰り返すUSBの差動データ信号が出力されるため、それに応答する形でUSB通信を開始する。これらの動作により、USBホスト機器201とUSBターゲット機器202との間でUSB通信が行われることになる。
【0008】
【特許文献1】
特開2001−75713号公報 (図1、段落0035)
【0009】
【発明が解決しようとする課題】
しかしながら、図4に示すような従来技術におけるUSBホスト機器201とUSBターゲット機器202の接続方式においては、以下に述べるような種々の問題点がある。先ず、第一の問題点は、従来のUSBターゲット機器202は、D+、D−のデータ信号ラインのうち、プルアップしている方のラインが、USBホスト機器201からの正規な差動データ信号の受信以外の要因でLow状態になったまま固定されてしまった場合は、USBホスト機器201側のUSBの差動データ信号と誤認識し、差動データ信号の続きをずっと待ち続けることになる。したがって、信号の待機時間の間は他の全ての処理が止まってしまい、USBターゲット機器202全体のシステムが動作しなくなってしまう。つまり、従来のUSBターゲット機器202のシステム構成やソフトウェアは、USBの差動データ信号の受信以外の要因でLow状態になった場合は、この差動データ信号の待機状態に入ってしまうので上述のような不具合を引き起こしてしまう。
また、このような異常待機状態を前もって考慮し、USBターゲット機器202全体のシステムをコントロールするソフトウェアにおいて何らかの回避策を施すことも考えられるが、様々なシステム毎に最適なプログラムを設計しなければはならないので、ソフトウェアを開発するために多大な費用と工数負担をかけることになる。尚、このような問題は、USBターゲット機器202がUSBホスト機器201と接続されている状態において、USBホスト機器201の電源をOFFした時に、USBホスト機器201内のD+、D−の差動データ信号を出力するIC208がグランド(GND)に対し低インピーダンスになるものがあり、それによって引き起こされることが考えられる。
【0010】
次に、第二の問題点は、従来のUSBターゲット機器202は、電源をOFFしたとき、プルアップしている電圧源203をOFFさせることでD+、D−のデータ信号ラインを両方ともLow状態にし、USBホスト機器201に切断を認識させるという動作をしているが、プルアップ用の電圧ライン(電圧源203)には、通常、電圧安定化のためにコンデンサ類が接続されているため、プルアップしている電圧源203をOFFさせてからこの電圧ラインがLowレベルに推移するまでには一定の時間がかかってしまう。従って、電圧源203をOFFした後、早いタイミングで再度電圧源203をONするような動作をさせた場合、2本のデータ信号ラインのうちプルアップされた側のラインがLowレベルに推移しきらずにハイレベルに戻ってしまう。つまり、電源ラインにプルアップされたままになってしまう現象が発生することが考えられる。このとき、USBターゲット機器202のシステムは、一旦OFFして再起動するという処理を行うのに対し、USBホスト機器201側は、接続が継続されているという認識のままであるので、USBホスト機器201とUSBターゲット機器202のシステム間の認識及び動作の不一致が生じ、その後の正規の接続に支障をきたすなどの不具合を引き起こすおそれがある。
【0011】
さらに、第三の問題点は、USBホスト機器201とUSBターゲット機器202とが非接続状態のとき、CPU206のみの電源がONされている場合は、USBの差動データ信号の有無を検出しているCPU206の入力ポートがフローティング(中間電位)になってしまうことがある。このようにUSBホスト機器201から+5Vの電源が供給されていないでCPU206のみに+5Vの電源があると、CPU206の入力ポートがフローティング(中間電位)になってしまい、CPU206に貫通電流を流す要因となる。その結果、USBターゲット機器202に不要な消費電力が増加する原因となる。
【0012】
本発明は、上述の課題に鑑みてなされたもので、その目的は、USB通信システム全体の誤動作を回避しながら、USBホスト機器との間で確実にUSB接続が行えるようなUSBターゲット機器を提供することにある。さらに、別の目的は、CPUの貫通電流を防止しながらUSBデータ信号の有無の検出を行うことができ、安全且つ確実にUSBホスト機器とのUSB接続が行えるようなUSBターゲット機器を提供することにある。
【0013】
【課題を解決するための手段】
上記の目的を達成するため、本発明のUSBターゲット機器は、USBホスト機器との間でUSB通信を行うUSBターゲット機器において、USB通信を行うときの転送スピードを定義するために、USBホスト機器から送信される差動データ信号を伝送する2本のデータ信号ラインの片側を電源にプルアップする転送スピード指定用プルアップ抵抗と、この転送スピード指定用プルアップ抵抗を電源にプルアップするための電圧源と、データ信号ラインを伝送する差動データ信号の処理を行うUSBデバイスコントローラと、このUSBデバイスコントローラに接続されるデータ信号ラインを断続するUSB信号断続回路と、USB信号断続回路がデータ信号ラインを断続するための制御、及びUSBデバイスコントローラを動作させるための制御を行うCPUとを備えることを特徴とする。
【0014】
また、本発明のUSBターゲット機器は、さらに、USBホスト機器からの正規な差動データ信号の有無を検出するために、USB信号断続回路より外側でデータ信号ラインの片側を電源にプルアップして擬似的にUSBホスト機器への接続を認識させる擬似プルアップ抵抗と、この擬似プルアップ抵抗とデータ信号ラインの片側とを断続する擬似プルアップ抵抗断続回路とを備え、CPUが、USBホスト機器からの正規なデータ信号の有無を検出し、検出結果を考慮してUSB信号断続回路と擬似プルアップ抵抗断続回路の断続を制御することを特徴とする。
【0015】
また、本発明のUSBターゲット機器は、さらに、CPUへ入力される差動データ信号の有無の検出を行う入力ポートをグランドにプルダウンさせるために一方の端子をグランドに接続するポートプルダウン抵抗と、USBホスト機器から供給されるVBus信号の有無を検出し、検出結果に応じて制御信号を出力するVBus検出機能と、このVBus検出機能から出力される制御信号を受信し、その制御信号に基づいて、ポートプルダウン抵抗かUSBのデータ信号ラインかの何れかをCPUの入力ポートに対して接続する切替手段とを備えることを特徴とする。
【0016】
また、本発明のUSBターゲット機器においては、前記CPUは、電源ON時の一定時間の間、USB信号断続回路を切断状態にするように制御することを特徴とする。
【0017】
また、本発明のUSBターゲット機器においては、前記CPUは、電源ON時の一定時間の間、USB信号断続回路を切断状態にし、且つ、擬似プルアップ抵抗断続回路を接続状態にして、USBホスト機器からの正規なデータ信号の有無を検出することを特徴とする。
【0018】
また、本発明のUSBターゲット機器においては、前記CPUは、USBホスト機器からの正規なデータ信号が有ることを検出したとき、USB信号断続回路を接続状態にするように制御することを特徴とする。
【0019】
また、本発明のUSBターゲット機器は、USBホスト機器から送信される信号にVBus信号があの場合はCPUの入力ポートがUSBホスト機器からの差動データ信号の有無の検出を行い、VBus信号がない場合はCPUの入力ポートがグランドにプルダウンされるように切替制御を行うことを特徴とする。
【0020】
つまり、本発明のUSBターゲット機器によれば、CPUは、一定時間の間に亘ってUSB信号断続回路を切断状態にし、且つ擬似プルアップ抵抗断続回路を切断接続状態にするよう制御することにより確実な切断状態を作りだす。そして、その後に、USB信号断続回路を切断状態にし、擬似プルアップ抵抗断続回路を接続状態にするように制御し、USBホスト機器に擬似的に接続を認識させる。次に、USBホスト機器の擬似的な接続によって、USBホスト機器から出力されるデータ信号がHighとLowを繰り返す正規なものであるのかどうかを検出する。ここで、データ信号がHighとLowを繰り返す正規なものであると検出した場合にのみ、USB信号断続回路を接続状態にするように動作させる。これにより、USBホスト機器が確実に接続され、且つ正規なUSB信号が出力される場合以外は、データ信号ラインを切断状態にしておくことができる。
【0021】
また、本発明のUSBターゲット機器によれば、USBホスト機器が接続された場合は、VBus検出機能はVBus信号があることを検出し、CPUが、切替手段をCPUの入力ポートとUSBのデータ信号ラインを接続する側へ切替えるように制御する。このとき、USBのデータ信号ラインはホスト機器側でグランドにプルダウンされているので、CPUの入力ポートがフローティング(中間電位)状態になることはない。さらに、USBホスト機器が接続されない場合は、VBus検出機能はVbus信号が無いことを検出し、切替手段をCPUの入力ポートとポートプルダウン抵抗を接続する側へ切替えるように制御する。このとき、ポートプルダウン抵抗が接続されることによって、CPUの入力ポートはフローティング(中間電位)になる虞はなくなる。このようにして、CPUの入力ポートは確実にフローティング(中間電位)状態を回避することができる。
【0022】
【発明の実施の形態】
以下、図面を用いて、本発明におけるUSBターゲット機器の実施の形態を詳細に説明する。本発明におけるUSBターゲット機器は、自己の内部に一対の差動データ信号D+,D−が伝送するデータ信号ラインを断続するためのスイッチ回路を設ける。そして、一対の差動データ信号D+、D−のデータ信号ラインに現れる波形がUSBホスト機器側からの正規なUSB信号であると認識するまで、このスイッチ回路の接続を行わない。さらに、USBターゲット機器の電源ON時にはこのスイッチ回路を必ず一定時間の間だけ切断状態にする。つまり、USBターゲット機器内において、USBケーブルの抜き差しとスイッチ動作を実現できるような構成にすることにより、様々なUSB接続システムの構成においても、従来のソフトウェアをそのまま使用しながらシステム誤動作などの不具合を回避することができる。これにより、通信接続を確実に行うことができる接続手段を備えたUSBターゲット機器を構築することができる。
【0023】
以下、本発明における第1の実施の形態のUSBターゲット機器について図面を参照しながら説明する。図1は、本発明の第1の実施の形態におけるUSBホスト機器とUSBターゲット機器の接続状態を示すブロック図である。つまり、図1は、転送スピードがフルスピードの場合における第1の実施の形態のUSBホスト機器とUSBターゲット機器のブロック図を示している。
【0024】
図1に示すように、本発明のUSBターゲット機器102は、USB通信において転送スピードをフルスピードにするために、差動データ信号(D+、D−の2本の差動信号)を伝送するデータ信号ラインのうちD+ラインをプルアップする転送スピード指定用プルアップ抵抗104と、プルアップ用の電圧源103と、差動データ信号の処理を行うUSBデバイスコントローラ105と、このUSBデバイスコントローラ105に接続されるデータ信号ラインを断続するUSB信号断続回路109と、USBホスト機器101からの正規な差動データ信号の有無を検出するためにUSB信号断続回路109より外側でD+ラインをプルアップし、擬似的にUSBホスト機器101に接続されていると認識させる擬似プルアップ抵抗107と、この擬似プルアップ抵抗107とD+ラインとを断続する擬似プルアップ抵抗断続回路108と、USBホスト機器101からの正規な差動データ信号の有無を検出し、その結果によってUSB信号断続回路109と擬似プルアップ抵抗断続回路108の断続を制御したり、USBデバイスコントローラ105の動作を制御したりするCPU106とによって構成されている。
【0025】
図2は、本発明の第1の実施の形態におけるUSBターゲット機器内のCPUの制御遷移図である。したがって、図1と図2を用いて、本発明の第1の実施の形態におけるUSBターゲット機器の具体的な動作を説明する。CPU106は制御信号を出力して、先ず、電源ON時に一定時間の間USB信号断続回路109を切断状態にし、且つ擬似プルアップ抵抗断続回路108を切断状態にする(ステップS1)。
【0026】
その後、USB信号断続回路109より外側でUSBの差動データ信号(D+、D−の2本の差動信号)を伝送するデータ信号ラインのうち、D+ラインを常に監視し、このD+ラインがHighとLowを早いタイミングで繰り返すことを検出して、USBの差動データ信号が『有り』と判断する。また、HighもしくはLowに固定されている期間が継続した場合はUSBの差動データ信号が『無し』と判断する。ここで、USBの差動データ信号の『有り』『無し』を監視している間は、CPU106は、USB信号断続回路109を切断状態、擬似プルアップ抵抗断続回路108を接続状態にするような制御信号を出力する(ステップS2)。
【0027】
そして、USBのデータ信号が『無し』を検出した場合は、CPU106は、USB信号断続回路109を切断状態、擬似プルアップ抵抗断続回路108を接続状態にするような制御信号を出力する(ステップS3)。一方、USBのデータ信号が『有り』を検出した場合は、CPU106は、USB信号断続回路109を接続状態、擬似プルアップ抵抗断続回路108を切断状態にするような制御信号を出力する(ステップS4)。
【0028】
つまり、USBのデータ信号が『無し』を検出した場合は、実際にはUSB信号断続回路109でUSBのデータ信号ラインは切断状態にあるが、このUSB信号切断回路109の外側でD+ラインが擬似プルアップされている状態を作り出し、USBホスト機器101に接続があると擬似的に認識させる。それによって、USBホスト機器101からUSBターゲット機器102に呼びかけのために出力されるUSBの差動データ信号が正規なものであることをCPU106が検出し、その後にUSB信号断続回路109を接続状態にするという構成としている。この状態は、ステップS3とステップS4において、USBのデータ信号『有り』を検出した場合はUSB信号断続回路109を切断状態から接続状態へ、USBのデータ信号『無し』を検出した場合は、擬似プルアップ抵抗断続回路108を切断状態から接続状態へ遷移している状態で示されている。
【0029】
言い換えれば、CPU106は、USB信号断続回路109でUSBのデータ信号ラインを切断状態、擬似プルアップ抵抗断続回路108を接続状態に制御し、このUSB信号切断回路109の外側でD+ラインが擬似プルアップ抵抗107(1.5kΩ)によって電圧源103(3.3V)にプルアップされている状態を作り出し、USBホスト機器101に接続があると擬似的に認識させる。それによってUSBホスト機器101からUSBターゲット機器102に呼びかけのために出力されるUSBのデータ信号の有無をCPU106が検出し、USBの差動データ信号が『有り』と判断した場合のみ、USB信号断続回路109を接続状態にするように制御する。
【0030】
次に、正常な動作をしているUSBホスト機器101がUSBターゲット機器102に接続された場合について説明する。CPU106は、ステップS1において、電源ON時における一定時間の間、USB信号断続回路109を切断状態にし、擬似プルアップ抵抗断続回路108を切断状態にするような制御を行う。そして、一定時間が経過した後、ステップS2において、CPU106は、USB信号断続回路109を切断状態のままとし、擬似プルアップ抵抗断続回路108を接続状態にするような制御を行う。
【0031】
このとき、USB信号断続回路109の外側でのデータ信号ラインのうちD+ラインは、USBホスト機器101側のプルダウン抵抗113b(15kΩ)と擬似プルアップ抵抗107(1.5kΩ)の比(15kΩ)1.5kΩ)によって、ほぼ電圧源103(3.3V)と同電位のHigh状態にプルアップされる。これにより、USBホスト機器101は、USBターゲット機器102が接続されたと判断してUSB通信を開始しようとする。すると、USBホスト機器101からはD+、D−のラインが逆の位相でHigh,Lowを繰り返すUSBの差動データ信号が出力される。
【0032】
一方、CPU106は、USB信号断続回路109の外側で差動データ信号のD+ラインを常に監視しており、HighとLowを早いタイミングで繰り返す信号を検出するので、USBの差動データ信号は『有り』と判断する。これにより、ステップS4のように、USB信号断続回路109を接続状態に遷移するように制御してUSBデバイスコントローラ105への接続が行われる。すると、USBデバイスコントローラ105は、USBホスト機器101からの呼びかけのデータ信号に応答する形でUSB通信を開始する。この時、転送スピード指定用プルアップ抵抗104(1.5kΩ)が有効になり、転送スピードを定義する電圧源103(3.3V)へのプルアップは保たれることから擬似プルアップ抵抗107は不要になる。このため、CPU106は、擬似プルアップ抵抗断続回路108を切断状態に遷移するように制御する。そして、その後はUSBの接続は継続される。
【0033】
次に、USBホスト機器101とUSBターゲット機器102が接続されていない場合について説明する。先ず、CPU106は、ステップS1において、電源ON時における一定時間の間、USB信号断続回路109を切断状態にし、擬似プルアップ抵抗断続回路108を切断状態にするような制御を行う。そして、一定時間が経過した後、ステップS2において、CPU106は、USB信号断続回路109を切断状態のままとし、擬似プルアップ抵抗断続回路108を接続状態にするような制御を行う。
【0034】
このとき、USB信号断続回路109の外側での差動データ信号のD+ラインは何も接続されていないので、擬似プルアップ抵抗107(1.5kΩ)によって電圧源103(3.3V)にプルアップされる。よって、差動データ信号のD+ラインはHigh状態に固定される。CPU106は、このD+ラインを常に監視しており、High状態に固定されている期間が継続した場合はUSBのデータ信号は『無し』と判断する。したがって、ステップS3に示すように、CPU106は、USB信号断続回路109が切断状態、擬似プルアップ抵抗断続回路108が接続状態という制御のまま差動データ信号のD+ラインの監視を続ける。ここで、USBデバイスコントローラ105は、USB信号断続回路109が切断状態にあって差動データ信号が無く、データ信号のD+ラインを転送スピード指定用プルアップ抵抗104(1.5kΩ)によって電圧源103(3.3V)にプルアップされ、High状態のまま通常の切断状態と同じ構成になるため、システムへの悪影響を与えることはない。
【0035】
次に、USBホスト機器101とUSBターゲット機器102が接続されていて、USBホスト機器101の電源がオフ時に、このUSBホスト機器101内のD+、D−の差動データ信号を出力するIC114がグランド(GND)に対して低インピーダンスになるものがあり、それによって差動データ信号のD+ラインがLowに引っ張られたままになってしまった場合について説明する。
【0036】
ステップS1に示すように、CPU106は、電源ON時に、一定時間の間USB信号断続回路109を切断状態にし、擬似プルアップ抵抗断続回路108を切断状態にするような制御を行う。その後、ステップS2に示すように、CPU106は、USB信号断続回路109を切断状態にし、擬似プルアップ抵抗断続回路108を接続状態にするよう制御を行う。ここで、USB信号断続回路109の外側での差動データ信号のD+ラインは、擬似プルアップ抵抗107(1.5kΩ)によって電圧源103(3.3V)にプルアップしようとするがLowに引っ張られてしまう状態にある。よって、D+ラインはLow状態に固定される。
【0037】
このとき、CPU106はD+ラインを常に監視しており、Low状態に固定されている期間が継続した場合はUSBの差動データ信号は『無し』と判断する。したがって、ステップS3に示すように、USB信号断続回路109は切断状態、擬似プルアップ抵抗断続回路108は接続状態という制御のまま、データ信号のD+ラインの監視を続ける。ここで、USBデバイスコントローラ105は、USB信号断続回路109が切断状態にあって差動データ信号が無く、差動データ信号のD+ラインは転送スピード指定用プルアップ抵抗104(1.5kΩ)によって電圧源103(3.3V)にプルアップされ、High状態のままにある通常の切断状態と同じ構成になるため、システムへの悪影響を与えることはない。
【0038】
このように、CPU106は、電源ON時には一定時間の間は各断続回路を切断状態にする。これによって、確実にUSBホスト機器101とUSBターゲット機器102の切断状態を作りだすことができる。その後、CPU106は、差動データ信号のD+ラインの状態を常に監視し、その状態の違いによって上述したような一連の制御を行う。従って、USBターゲット機器102は、正常に動作をしているUSBホスト機器101と正しく接続され、USB通信のための正規な差動データ信号が出力されてくるときのみ、USBデバイスコントローラ105との接続を行うという確実な接続動作を行うことができる。以上のような動作をさせることで、USBターゲット機器102は正常に動作をしているUSBホスト機器101と正しく接続され、USB通信のための差動データ信号が出力されるときのみ、USBデバイスコントローラ105との接続を行うという動作を実現している。
【0039】
このように、本発明における第1の実施の形態のUSBターゲット機器によれば、USBホスト機器内の差動データ信号出力用のICの中にグランドに対して低インピーダンスとなるものが存在していても、USBのデータ信号ラインを断続するスイッチ回路を設けることによって、このデータ信号ラインがLowに引っ張られたままになるという異常状態を回避することができる。したがって、USBターゲット機器がUSBホスト機器と接続されている状態において、USBホスト機器の電源がOFF時にUSBホスト機器からの異常信号をUSBデータ信号と誤認識するおそれはなくなる。よって、本発明のUSBターゲット機器は、USBターゲット機器が差動データ信号の継続を待ち続けている間、他の処理が止まってしまったり、USBターゲット機器自体が動作しなくなってしまうなどのシステム全体への悪影響を回避して、正規の差動データ信号のみを検出して確実にUSB信号の接続を行うことができる。
【0040】
しかし、図1に示すようなUSBターゲット機器102の構成の場合、例えば、USBホスト機器101が非接続状態でUSB信号断続回路109が切断状態となっており、且つプルアップ用の電圧源103がOFFされていて、CPU106のみの電源がONされている状態のような場合は、USBの差動データ信号の有無を検出しているCPU106の入力ポートがフローティング(中間電位)になってしまう状態が存在する。このような状態でCPU106の入力ポートがフローティング(中間電位)になると、CPU106に貫通電流を流す要因となり、結果的には、USBターゲット機器102の消費電力が増加する原因となる。
【0041】
また、CPU106の入力ポートがフローティング(中間電位)になることを防止するために、USBのデータ信号検出ラインにプルダウン抵抗を接続することが考えられるが、USBホスト機器101から出力される本来の差動データ信号のレベルを低下させてしまうことになり、結果的には正常なUSB通信を妨げる要因となる。
【0042】
したがって、このような不具合を解消するために、本発明における第2の実施の形態のUSBターゲット機器を提案する。つまり、第2の実施の形態のUSBターゲット機器は、図1に示す第1の実施の形態のUSBターゲット機器に加えて、USBの電源ラインの+5Vを検出するセンス回路を設け、+5Vが検出されたときのみUSBホスト機器101が接続されていると見なす。つまり、USBホスト機器101から供給されるUSBの信号のうち、+5VのVBus信号の有無によって、CPU106のUSBの信号を検出している入力ポートがフローティング(中間電位)になっているか否かを判断する。そして、フローティング(中間電位)になっている場合のみ、その入力ポートにプルダウン抵抗を接続させるような構成にすることにより、CPUの貫通電流やUSBの差動データ信号のレベル変化を防止することができる。
【0043】
以下、図面を用いて、本発明における第2の実施の形態のUSBターゲット機器について説明する。図3は、本発明の第2の実施の形態におけるUSBホスト機器とUSBターゲット機器の接続状態を示すブロック図である。つまり、図3は、転送スピードがフルスピードの場合における第2の実施の形態のUSBホスト機器とUSBターゲット機器のブロック図を示している。図3に示す第2の実施の形態のUSBターゲット機器が図1の構成と異なるところは、CPU106でデータ信号有無の検出を行う入力ポートをグランドにプルダウンさせるために片側を接地したポートプルダウン抵抗111と、USBホスト機器101から供給されるVBus信号の有無を検出し、検出結果によって制御信号を出力するVBus検出機能112と、このVBus検出機能112から出力される制御信号を受けてCPU106の入力ポートに対しポートプルダウン抵抗111かUSBのデータ信号ラインかの接続を切替える切替手段110とが追加された点である。
【0044】
図3に示すように、本発明における第2の実施の形態のUSBターゲット機器102’は、USB通信において転送スピードをフルスピードにするためにデータ信号(D+、D−の2本の差動信号)ラインのうちD+ラインをプルアップする転送スピード指定用プルアップ抵抗104と、プルアップ用の電圧源103と、差動データ信号の処理を行うUSBデバイスコントローラ105と、このUSBデバイスコントローラ105に接続されるデータ信号ラインを断続するUSB信号断続回路109と、USBホスト機器101からの正規なデータ信号の有無を検出するためにUSB信号断続回路109より外側でD+ラインをプルアップし擬似的にUSBホスト機器101に接続を認識させる擬似プルアップ抵抗107と、この擬似プルアップ抵抗107とD+ラインとを断続する擬似プルアップ抵抗断続回路108と、USBホスト機器101からの正規なデータ信号の有無を検出し、その結果によってUSB信号断続回路109と擬似プルアップ抵抗断続回路107の断続を制御したり、USBデバイスコントローラ105の動作を制御したりするCPU106と、このCPU106でデータ信号有無の検出を行う入力ポートをプルダウンさせるために片側を接地したポートプルダウン抵抗111と、USBホスト機器101から供給されるVBus信号の有無を検出し、検出結果によって制御信号を出力するVBus検出機能112と、このVBus検出機能112から出力される制御信号を受けてCPU106の入力ポートに対しポートプルダウン抵抗111かUSBのデータ信号ラインかの接続を切替える切替手段110とによって構成されている。
【0045】
次に、図3を用いて、本発明における第2の実施の形態のUSBターゲット機器の動作を説明する。尚、CPU106がUSBのデータ信号の有無を判断し、High/Low信号を検出したときのみUSBホスト機器101からリクエストがきていると見なしてUSBのデータ信号ラインを接続し、それ以外のときはUSBのデータ信号ラインを接続しないという動作については、図1に示す第1の実施の形態の場合と同じであるので、その説明は省略する。したがって、図3に示す第2の実施の形態では、切替手段110、ポートプルダウン抵抗111、及びVBus検出機能112によってUSBホスト機器101からの+5Vを検出したときのみ、USBホスト機器101が接続されていると見なしてCPU106の入力ポートにプルダウン抵抗を接続する動作について説明する。
【0046】
通常、USBの規格よってUSBホスト機器101からのVBus信号の電位レベルは5Vである。今、USBホスト機器101とUSBターゲット機器102の接続が行われると、VBus信号の5VがUSBターゲット機器102’に供給される。つまり、VBus信号ラインに5Vが存在すれば、USBホスト機器101とUSBターゲット機器102’が正常に接続されている状態にある。また、USB信号のD+ラインは、USBホスト機器101側でプルダウン抵抗113a(15kΩ)によってグランド(GND)にプルダウンされているため、CPU106はフローティング(中間電位)状態にはならない。
【0047】
また、VBus検出機能112は、USBホスト機器101からVBus信号(5V)の供給があるか否かを検出し、VBus信号(5V)が『有り』と検出した場合は、CPU106の入力ポートに対しUSB信号断続回路109より外側のD+ラインが接続されるように切替手段110を制御する。一方、VBus信号(5V)が『無し』と検出した場合は、CPU106の入力ポートに対しポートプルダウン抵抗111が接続されるように切替手段110を制御する。
【0048】
先ず、USBホスト機器101とUSBターゲット機器102’が接続されていない場合について説明する。VBus検出機能112は、VBus信号(5V)が存在しないので『無し』と検出する。すると、CPU106の入力ポートに対しポートプルダウン抵抗111が接続されるように切替手段110を制御する。よって、CPU106は、この入力ポートはLow状態に固定されるため、USBのデータ信号は『無し』と判断する。つまり、USBホスト機器101とUSBターゲット機器102’は接続されていないため正しい判断をしていることになる。
【0049】
次に、USBホスト機器101とUSBターゲット機器102’が接続されている場合について説明する。USBターゲット機器102’はUSBホスト機器101からVBus信号(5V)の供給を受けることになり、VBus検出機能112はVBus(5V)が『有り』と検出する。すると、CPU106の入力ポートに対し、USB信号断続回路109より外側のD+ラインが接続されるように切替手段110を制御する。よって、CPU106は、この入力ポートでUSBホスト機器101から出力されるUSBの差動データ信号の検出を行うことになる。当然、USBホスト機器101とUSBターゲット機器102’の正しい接続であるため、USBターゲット機器102’の擬似プルアップ動作によりD+ラインにはHighとLowを早いタイミングで繰り返す信号が出力される。よって、CPU106はこの信号を検出してUSBのデータ信号は『有り』と判断する。
【0050】
このように、USBホスト機器101から供給されるVBus信号の有無を検出し、その状態からCPU106の入力ポートの接続先を切替えることによって、CPU106の入力ポートがフローティング(中間電位)状態になることを確実に回避させながら、USBホスト機器101とUSBターゲット機器102’を正しくUSB接続することができる。
【0051】
【発明の効果】
以上説明したように、本発明における第1の実施の形態のUSBターゲット機器によれば、USBホスト機器内の差動信号出力用のICの中にグランドに対して低インピーダンスとなるものが存在していても、USBのデータ信号ラインを断続するスイッチ回路(つまり、USB信号断続回路)を設けることによって、このデータ信号ラインがLowに引っ張られたままになるという異常状態を回避することができる。したがって、USBターゲット機器がUSBホスト機器と接続されている状態において、USBホスト機器の電源がOFF時にUSBホスト機器からの異常信号をUSBデータ信号と誤認識するおそれはなくなる。したがって、USBターゲット機器が信号の継続を待ち続けている間、他の処理が止まってしまったり、USBターゲット機器自体が動作しなくなってしまうなどの、システム全体への悪影響を回避してUSB接続を確実に行うことができる。さらに、システム毎の従来のソフトウェアを変更する必要がなくなり、且つ、従来のソフトウェアを使用して最適なプログラムを作りこむというソフトウェア開発の手間と負担を大幅に軽減することができる。
【0052】
また、通常のUSBターゲット機器は、電源をOFFした後に早いタイミングで再度電源をONするような動作をさせたときは、2本のデータ信号ラインのうち、電源にプルアップされたラインがLowレベルに推移しきれずにHighレベルに戻ってしまったり、プルアップされたままになってしまうという現象が発生することがある。このような場合、USBターゲット機器のシステムは切断後再起動という認識を行うのに対し、USBホスト機器側は、接続が継続されているという認識のままであり、両機器の間の認識や動作に不一致が生じ、その後の接続に支障をきたす虞がある。しかし、本発明のUSBターゲット機器のシステムでは、このような異なる認識や動作の不一致に基づく不具合を回避しながら確実にUSB接続を行うことができる。
【0053】
また、本発明における第2の実施の形態のUSBターゲット機器によれば、USBホスト機器と接続があって+5Vの電源が供給されているときのみ、USBの差動データ信号の有無の検出を正しく且つ確実に行うことができ、それ以外のときは、差動データ信号の有無の検出を行っているCPUの入力ポートを確実にプルダウンしておくことができる。従って、USBターゲット機器が如何なる状態にあっても、CPUの入力ポートがフローティング(中間電位)になることを回避することができる。これによって、確実にCPUの貫通電流を防止することができるので、不要な消費電力の増加を防ぎながら、品質レベルの高いUSB通信を行うことができる。また、USBの差動データ信号の有無を検出しているときは、その入力ポートのプルダウンを行わないことで、USBの差動データ信号のレベル低下がない高品質なUSB通信を行うことができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態におけるUSBホスト機器とUSBターゲット機器の接続状態を示すブロック図である。
【図2】図1におけるUSBターゲット機器内のCPUの制御遷移図である。
【図3】本発明の第2の実施の形態におけるUSBホスト機器とUSBターゲット機器の接続状態を示すブロック図である。
【図4】従来技術におけるUSBホスト機器とUSBターゲット機器の接続状態を示すブロック図である。
【符号の説明】
101,201…USBホスト機器、102,102’202…USBターゲット機器、103,203…電圧源、104,204…転送スピード指定用プルアップ抵抗、105,205…USBデバイスコントローラ、106、206…CPU、107…擬似プルアップ抵抗、108…擬似プルアップ抵抗断続回路、109…USB信号断続回路、110…切替手段、111…ポートプルダウン抵抗、112…VBus検出機能、113a,113b、207a,207b…プルダウン抵抗、114…IC
Claims (7)
- USBホスト機器との間でUSB通信を行うUSBターゲット機器において、
USB通信を行うときの転送スピードを定義するために、前記USBホスト機器から送信される差動データ信号を伝送する2本のデータ信号ラインの片側を電源にプルアップする転送スピード指定用プルアップ抵抗と、
前記転送スピード指定用プルアップ抵抗を電源にプルアップするための電圧源と、
前記データ信号ラインを伝送する差動データ信号の処理を行うUSBデバイスコントローラと、
前記USBデバイスコントローラに接続される前記データ信号ラインを断続するUSB信号断続回路と、
前記USB信号断続回路が前記データ信号ラインを断続するための制御、及び前記USBデバイスコントローラを動作させるための制御を行うCPUと
を備えることを特徴とするUSBターゲット機器。 - さらに、
前記USBホスト機器からの正規な差動データ信号の有無を検出するために、前記USB信号断続回路より外側で前記データ信号ラインの片側を電源にプルアップし、擬似的に前記USBホスト機器への接続を認識させる擬似プルアップ抵抗と、
前記擬似プルアップ抵抗と前記データ信号ラインの片側とを断続する擬似プルアップ抵抗断続回路とを備え、
前記CPUが、前記USBホスト機器からの正規なデータ信号の有無を検出し、検出結果を考慮して前記USB信号断続回路と前記擬似プルアップ抵抗断続回路の断続を制御することを特徴とする請求項1に記載のUSBターゲット機器。 - さらに、
前記CPUへ入力される差動データ信号の有無の検出を行う入力ポートをグランドにプルダウンさせるために、一方の端子をグランドに接続するポートプルダウン抵抗と、
前記USBホスト機器から供給されるVBus信号の有無を検出し、検出結果に応じて制御信号を出力するVBus検出機能と、
前記VBus検出機能から出力される制御信号を受信し、該制御信号に基づいて、前記ポートプルダウン抵抗かUSBのデータ信号ラインかの何れかを前記CPUの入力ポートに対して接続する切替手段と
を備えることを特徴とする請求項2に記載のUSBターゲット機器。 - 前記CPUは、電源ON時の一定時間の間、前記USB信号断続回路を切断状態にするように制御することを特徴とする請求項1〜請求項3の何れかに記載のUSBターゲット機器。
- 前記CPUは、電源ON時の一定時間の間、前記USB信号断続回路を切断状態にし、且つ、前記擬似プルアップ抵抗断続回路を接続状態にして、前記USBホスト機器からの正規なデータ信号の有無を検出することを特徴とする請求項2または請求項3に記載のUSBターゲット機器。
- 前記CPUは、前記USBホスト機器からの正規なデータ信号が有ることを検出したとき、前記USB信号断続回路を接続状態にするように制御することを特徴とする請求項1〜請求項5の何れかに記載のUSBターゲット機器。
- 前記USBホスト機器から送信される信号にVBus信号がある場合は、前記CPUの入力ポートが前記USBホスト機器からの差動データ信号の有無の検出を行い、前記VBus信号がない場合は、前記CPUの入力ポートがグランドにプルダウンされるように切替制御を行うことを特徴とする請求項3に記載のUSBターゲット機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002293625A JP3958663B2 (ja) | 2002-10-07 | 2002-10-07 | Usbターゲット機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002293625A JP3958663B2 (ja) | 2002-10-07 | 2002-10-07 | Usbターゲット機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004127166A true JP2004127166A (ja) | 2004-04-22 |
JP3958663B2 JP3958663B2 (ja) | 2007-08-15 |
Family
ID=32284485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002293625A Expired - Fee Related JP3958663B2 (ja) | 2002-10-07 | 2002-10-07 | Usbターゲット機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3958663B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011096238A (ja) * | 2009-10-02 | 2011-05-12 | Rohm Co Ltd | 半導体装置、電圧比較回路およびそれを利用した電源管理回路、ならびにそれらを用いた電子機器 |
JP2012064194A (ja) * | 2010-08-17 | 2012-03-29 | Denso Wave Inc | 携帯端末 |
CN109426626A (zh) * | 2017-08-25 | 2019-03-05 | 东芝泰格有限公司 | 连接电路及信息处理装置 |
-
2002
- 2002-10-07 JP JP2002293625A patent/JP3958663B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011096238A (ja) * | 2009-10-02 | 2011-05-12 | Rohm Co Ltd | 半導体装置、電圧比較回路およびそれを利用した電源管理回路、ならびにそれらを用いた電子機器 |
JP2012064194A (ja) * | 2010-08-17 | 2012-03-29 | Denso Wave Inc | 携帯端末 |
CN109426626A (zh) * | 2017-08-25 | 2019-03-05 | 东芝泰格有限公司 | 连接电路及信息处理装置 |
EP3451182A1 (en) * | 2017-08-25 | 2019-03-06 | Toshiba TEC Kabushiki Kaisha | Connection circuit |
CN109426626B (zh) * | 2017-08-25 | 2022-10-25 | 东芝泰格有限公司 | 连接电路及信息处理装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3958663B2 (ja) | 2007-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2498167B1 (en) | Multiple connections to a single serial interface | |
JP3418128B2 (ja) | Usbシステム用のemsエンハンスメント回路 | |
JP2001075713A (ja) | 周辺機器の接続装置 | |
KR20070013605A (ko) | 유니버셜 시리얼 버스 호스트, 유니버셜 시리얼 버스시스템 및 그것의 구동 방법 | |
WO2006000924A1 (en) | Self-powered usb device with usb power line reset and related usb host and usb system | |
EP1092194B1 (en) | Device for use as stand-alone device and as slave device in a data bus system | |
JPH09265436A (ja) | データ転送装置 | |
US20150253842A1 (en) | Semiconductor device, and power control method for usbotg | |
US8549337B2 (en) | Memory card control device and method for controlling the same | |
US8832477B2 (en) | Electronic apparatus and signal disconnection/connection method | |
KR100518369B1 (ko) | 컴퓨터 시스템 전원을 차단하지 않고 컴퓨터 시스템 버스에이전트를 분리하거나 설치하는 방법 및 장치 | |
KR20060043144A (ko) | 통신 장치 및 그 제어 방법 | |
JP3733820B2 (ja) | 画像形成装置およびデータ端末装置並びに電源制御方法 | |
JP2008065364A (ja) | 拡張システム、アドインカード及び外部装置 | |
JP3958663B2 (ja) | Usbターゲット機器 | |
JP2005196352A (ja) | 画像処理装置 | |
JP2006174307A (ja) | 情報機器 | |
JP2007102444A (ja) | 電子機器、電子機器の制御方法および制御プログラム | |
JP2001306413A (ja) | Usb通信デバイス | |
JP3830078B2 (ja) | Usb機器の接続認識方法 | |
JP2001177543A (ja) | バス接続機器および機器接続システム | |
JP5492844B2 (ja) | インターフェースの接続方法およびコンピュータ | |
EP3451182A1 (en) | Connection circuit | |
JPH11288338A (ja) | Usbコントローラ及びこれを搭載したデバイス | |
JPH11282769A (ja) | 情報入出力端末装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040409 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070510 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140518 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |