JP2011096238A - 半導体装置、電圧比較回路およびそれを利用した電源管理回路、ならびにそれらを用いた電子機器 - Google Patents

Abstract

【課題】複数の種類の異なるデバイスが接続される半導体装置において、デバイスの素性を判定する方式を提供する。
【解決手段】第１スイッチＳＷ１は、判定部１４と信号ライン１２の間に設けられる。第１スイッチＳＷ１は、判定部１４がデバイス４を判定する期間オンであり、その後オフする。第２スイッチＳＷ２は、判定部１４がデバイス４を判定する期間オフであり、その後オンする。信号ライン１２は、複数の異なる種類のデバイス４が接続されうる通信インタフェース用のポートＰ１と、デバイス４とデータ通信を行うプロセッサの通信用端子Ｐ２との間を接続する。判定部１４は、信号ラインの電気的状態を監視し、ポートに接続されるデバイス４を判定する。
【選択図】図１

Description

本発明は、複数の種類の異なるデバイスが接続される半導体装置に関する。

１． 携帯電話、ＰＤＡ（Personal Digital Assistants）、ノート型パーソナルコンピュータをはじめとするさまざまな電子機器に、ＵＳＢ（Universal Serial Bus）ポート（インタフェース）が搭載される。ＵＳＢポートには、さまざまな異なる種類のデバイスが接続される。電子機器は、ＵＳＢポートに対するデバイスの接続の有無、デバイスの種類や状態を判定し、判定結果に応じた動作モードに移行する。ＵＳＢ以外のインタフェースでも、コネクタに接続されるデバイスの種類や状態を特定する必要がある場合が多くある。

２． また携帯電話、ＰＤＡ（Personal Digital Assistants）、ノート型パーソナルコンピュータをはじめとするさまざまな電子機器に、デジタル信号処理を行うＣＰＵ（Central Processing Unit）や、ＤＳＰ（Digital Signal Processor）、あるいは液晶パネル、その他のアナログ、デジタル回路など、多くの電子回路が搭載される。電源として電池が搭載される電池駆動型の電子機器においては、機器内部の各電子回路は、電池からの電池電圧によって動作する。

電子機器には、ＡＣアダプタ用の端子やＵＳＢ（Universal Serial Bus）ポートなどを介して、外部電源からの電源供給を受け、電池の残量が少なくても、あるいは電池が装着されていなくても動作可能なものがある。この場合、外部電源からの電圧と、電池からの電圧のいずれによって電子機器を動作させるかを制御するための電源管理回路（パワーマネージメントＩＣ）が設けられる。電池がリチウムイオン電池などの二次電池の場合、電源管理回路には、外部電源からの電圧によって電池を充電する機能が設けられる。電源管理回路は、外部電源からの電圧と電池電圧を比較し、その比較結果に応じていずれの電圧を負荷に供給するかを制御する。

特開平６−２７６５０３号公報 特開平９−２１９９３５号公報 特開平３−４９４１８号公報 特開昭６１−８６７７号公報 特開２００９−０７１５３４号公報

１． 本発明のある態様は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、複数の種類の異なるデバイスが接続される半導体装置において、デバイスの素性を判定する方式の提供にある。

２． 特許文献５に記載されるように、電源管理回路には、外部電源からの電圧と電池電圧を比較する電圧比較回路が搭載される。しかしながら特許文献５の電圧比較回路は、演算増幅器や抵抗に常時電流が流れるため、消費電力が大きくなるという問題がある。なおこのような問題は電源管理回路に限らず、一般的な電圧比較回路にも発生する。

本発明のある態様はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、消費電力を低減した電圧比較回路の提供にある。

１． 本発明のある態様の半導体装置は、複数の異なる種類のデバイスが接続されうる通信インタフェース用のポートと、デバイスとデータ通信を行うプロセッサの通信用端子との間を接続する信号ラインと、信号ラインの電気的状態を監視し、ポートに接続されるデバイスを判定する判定部と、判定部と信号ラインの間に設けられた第１スイッチと、を備える。第１スイッチは、判定部がデバイスを判定する期間オンであり、その後オフする。

この態様によると、判定部による判定が終了した後は、判定部と信号ラインが切り離されるため、判定部がデータ通信に及ぼす影響を低減することができる。

ある態様の半導体装置は、信号ラインの経路上に設けられた第２スイッチをさらに備えてもよい。第２スイッチは、判定部がデバイスを判定する期間オフであり、その後オンしてもよい。
この場合、判定部が動作中に、プロセッサが判定部による判定処理に及ぼす影響を低減することができる。

本発明の別の態様もまた、半導体装置である。この装置は、複数の異なる種類のデバイスが接続されうる通信インタフェース用のポートとデバイスとデータ通信を行うプロセッサの通信用端子の間を接続する信号ラインと、信号ラインの電気的状態を監視し、ポートに接続されるデバイスを判定する判定部と、を備える。判定部は、判定部がデバイスを判定する期間アクティブであり、その後、非アクティブとなる。

「非アクティブ」とは、信号ラインから判定部を見たインピーダンスが、信号ラインを介して行われるデータ通信に及ぼす判定部の影響が無視しうるほどに十分に高いことをいう。

ある態様の信号ラインの経路上に設けられた第２スイッチをさらに備えてもよい。第２スイッチは、判定部がデバイスを判定する期間オフであり、その後オンしてもよい。

ある態様の半導体装置は、ポートに何らかのデバイスが接続されたか否かを判定する接続検出部をさらに備えてもよい。判定部がデバイスを判定する期間は、接続検出部によりデバイスの接続を検出してから、所定時間経過するまでの期間であってもよい。

ポートは、ＵＳＢ（Universal Serial Bus）インタフェースの差動信号ラインが接続される端子であり、接続検出部は、ＵＳＢインタフェースの電源ラインと接続される第２ポートの電気的状態を監視し、ＵＳＢインタフェースを介しての電源の供給の有無を判定することにより、デバイスが接続されたか否かを判定してもよい。

本発明のさらに別の態様は、電子機器である。この電子機器は、複数の異なる種類のデバイスのいずれかが接続される通信インタフェース用のポートと、デバイスとデータ通信を行うプロセッサと、ポートとプロセッサと接続される上述のいずれかの態様の半導体装置と、を備える。
この態様によれば、デバイスの素性を正確に判定できるとともに、確実なデータ通信が実現できる。

２． 本発明のある態様は、入力端子に印加される入力電圧を、所定のしきい値電圧と比較する電圧比較回路に関する。この電圧比較回路は、入力電圧を所定の第１しきい値電圧と比較し、入力電圧が第１しきい値電圧より高いときにアサートされる判定信号を生成する第１電圧比較部と、判定信号がアサートされたときにアクティブとなり、入力電圧を所定の第２しきい値電圧と比較する第２電圧比較部と、を備える。

この態様によると、第２電圧比較部を高精度に、第１電圧比較部をそれよりも低精度で、その代わりに消費電力を小さく構成することにより、入力電圧が低い状況における電圧比較回路全体の消費電力を低減できる。

入力端子には、第１電圧または第１電圧よりも高い第２電圧が印加されてもよい。このとき、第１しきい値電圧は、第１電圧よりも高い値であってもよい。
この態様によれば、第１電圧が印加されているときには、第２電圧比較部は非アクティブとなることが保証され、第２電圧が印加されているときのみ、高精度な電圧比較を行うことで、第２電圧の印加の有無を検出することができる。

本発明の別の態様は、電源管理回路である。この電源管理回路は、外部電源が接続される第１端子と、電池が接続されるの第２端子と、第１端子に印加された外部電源からの電圧を入力電圧として入力端子に受ける上述のいずれかの態様の電圧比較回路と、外部電源からの電圧と、電池からの電池電圧のいずれかを、電圧比較回路の比較結果にもとづいて選択する選択回路と、選択回路により選択された電圧を、外部の負荷回路へと出力する出力端子と、を備える。

本発明のさらに別の態様は、電子機器である。この電子機器は、電池と、外部電源が着脱可能なアダプタ端子と、上述の電源管理回路と、電源管理回路の出力端子に接続される負荷回路と、を備える。

この態様によると、電源管理回路の消費電力を低減できるため、電池の寿命を延ばすことができる。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、デバイスの素性を判定することができる。また別の態様によれば、電圧比較回路の消費電力を低減できる。

第１の実施の形態に係る半導体装置を備える電子機器の構成を示すブロック図である。 第１の実施の形態に係る半導体装置の構成を示す回路図である。 図２の半導体装置の動作を示すタイムチャートである。 実施の形態に係る電源管理回路を備える電子機器の構成を示すブロック図である。 実施の形態に係る電圧比較回路の構成を示す回路図である。 第１電圧比較部の別の構成例を示す回路図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

また本明細書において、電圧信号、電流信号、あるいは抵抗に付された符号は、必要に応じてそれぞれの電圧値、電流値、あるいは抵抗値を表すものとする。
（第１の実施の形態）
図１は、第１の実施の形態に係る半導体装置１０を備える電子機器２の構成を示すブロック図である。電子機器２は、ポート（もしくはコネクタまたは端子ともいう）Ｐ１、半導体装置１０、プロセッサ２０を備える。ポートＰ１は、複数の異なる種類のデバイスが接続されうる通信インタフェース用のコネクタである。

本実施の形態では、通信インタフェースとしてＵＳＢ（Universal Serial Bus）を例に説明する。ただし本発明はそれに限定されず、ＵＡＲＴ（Universal Asynchronous Receiver Transmitter）、ＩＥＥＥ１３９７、ビデオ用、オーディオ用のさまざまなインタフェースに適用できる。

ＵＳＢインタフェースでは、電源ラインＶＢＵＳ、グランドラインＧＮＤ、差動データラインＤ＋、Ｄ−が提供される。図１のポートＰ１は、差動データラインＤ＋、Ｄ−が接続される端子であり、実際には２つ設けられるが、図１では省略してひとつにまとめて示している。ポートＰ１には通信用バス６を介して外部のデバイス４が接続される。

プロセッサ２０は、デバイス４との間でデータ通信を行う。プロセッサ２０は半導体装置１０とともに同じ半導体基板に集積化されていてもよい。

半導体装置１０は、ポートＰ１とプロセッサ２０の通信用端子Ｐ２の間に設けられる。半導体装置１０は、ポートＰ３、プロセッサ側端子Ｐ４、信号ライン１２、判定部１４、接続検出部１６を備える。
ポートＰ３は、ポートＰ１と接続される。プロセッサ側端子Ｐ４はプロセッサ２０の通信用端子Ｐ２と接続される。

信号ライン１２は、ポートＰ１（Ｐ３）と通信用端子Ｐ２（Ｐ４）の間を接続する。判定部１４は、信号ライン１２の電気的状態を監視し、ポートＰ１に接続されるデバイス４の種類、状態などを判定する。

本実施の形態では、判定部１４は、ポートＰ１に接続されるデバイスが、電子機器２に対して電源ＶＢＵＳを供給し、電子機器２の電池（不図示）を充電する電流供給能力（１．８Ａ）を有するか否かを判定する。このような電流供給能力を有するデバイス（ＵＳＢ専用充電器）４は、その内部において通信用バス６の差動データラインＤ＋、Ｄ−がショートされている。そうでないデバイス、すなわちプロセッサ２０とデータ通信を行うデバイス（ホストもしくはＵＳＢハブ）４は、デバイス４の内部において差動データラインＤ＋、Ｄ−が抵抗を介してプルダウンされている。判定部１４による具体的な判定方法については後述する。

第１スイッチＳＷ１は、判定部１４と信号ライン１２の間に設けられる。第１スイッチＳＷ１は、判定部１４がデバイス４を判定する期間（検出期間）τ_ＤＥＴの間オンであり、その後オフする。

第２スイッチＳＷ２は、信号ライン１２の経路上に、つまりデバイス４とプロセッサ２０の間に設けられる。第２スイッチＳＷ２は、検出期間τ_ＤＥＴの間、オフであり、その後オンする。

接続検出部１６は、ポートＰ１に何らかのデバイスが接続されたか否かを判定する。第１スイッチＳＷ１および第２スイッチＳＷ２は、接続検出部１６によるデバイス４の接続検出の有無に応じて切りかえられる。具体的には、検出期間τ_ＤＥＴは、接続検出部１６がデバイス４の接続を検出してから、所定時間が経過するまでの期間である。所定時間は、判定部１４によるデバイス４の判定に要する時間よりも長く設定される。

接続検出部１６は、機械的な手段によりポートＰ１に対するデバイス４の接続の有無を検出してもよい。このような機構は公知の技術を利用すればよい。あるいは好ましい態様において、接続検出部１６はＵＳＢインタフェースの電源ラインＶＢＵＳと接続される第２ポート（不図示）の電気的状態を監視し、ＵＳＢインタフェースを介しての電源ＶＢＵＳの供給の有無を判定することにより、デバイス４が接続されたか否かを判定してもよい。ＶＢＵＳ検出用の回路は、ＵＳＢインタフェースを備える電子機器には通常搭載されるため、その検出結果を第１スイッチＳＷ１、第２スイッチＳＷ２の制御に利用することで、デバイス４の接続の有無を確実に判定できるとともに、新たに接続検出部１６を設ける必要がないというメリットがある。

以上が半導体装置１０の構成である。続いてその動作を説明する。

初期状態は、ポートＰ１にデバイス４が接続されておらず、第１スイッチＳＷ１がオン、第２スイッチＳＷ２がオフである。

ユーザが電子機器２のポートＰ１に通信用バス６を介してデバイス４を接続する。これを受けて、接続検出部１６がデバイス４が検出するとともに、判定部１４がデバイス４の種類を判定する。判定部１４による判定の期間、第２スイッチＳＷ２はオフしているため、プロセッサ２０が信号ライン１２に及ぼす電気的影響が遮断され、確実な判定が可能となる。

そして接続検出部１６による検出後、所定時間の経過後に、第１スイッチＳＷ１がオフ、第２スイッチＳＷ２がオンする。デバイス４がプロセッサ２０との間で通信を行うデバイスであった場合、第２スイッチＳＷ２がオンした後に、プロセッサ２０とデバイス４の間のリンクが確立し、プロセッサ２０とデバイス４の間でデータ通信が行われる。このデータ通信の間、第１スイッチＳＷ１はオフしているため、接続検出部１６がデータ通信に及ぼす影響を取り除くことができる。

以上が半導体装置１０の動作および利点である。

続いて、上述の特徴を備えた半導体装置の具体的な構成例を説明する。図２は、実施の形態に係る半導体装置１０ａの構成を示す回路図である。半導体装置１０ａは、携帯電話端末に搭載される。そしてＵＳＢインタフェースには、デバイス４として、
１． ＵＳＢ専用充電器
２． ＵＳＢホストデバイス、ＵＳＢハブ
３． ＵＳＢハンズフリーコネクタ
４． ＵＳＢヘッドホン
のいずれかが接続される。

半導体装置１０ａは、信号ライン１２ｐ、１２ｎ（必要に応じて信号ライン１２と総称する）、ＵＳＢ充電器判定部１４ａ、ＶＢＵＳ検出部１６ａ、制御部３０を備える。ＵＳＢ充電器判定部１４ａ、ＶＢＵＳ検出部１６ａはそれぞれ、図１の判定部１４、接続検出部１６に対応する。

ＶＢＵＳ検出部１６ａは、ＶＢＵＳ＿ＤＥＴ＿ＥＮ信号がアサートされるとアクティブとなり、ＶＢＵＳ端子を監視し、その電位を所定のしきい値電圧Ｖｔｈと比較する。その結果、ＶＢＵＳ＞Ｖｔｈのとき、ＶＢＵＳ検出信号（ＶＢＵＳ＿ＤＥＴ信号）をアサートする。

制御部３０はＶＢＵＳ＿ＤＥＴ信号を受ける。制御部３０はＶＢＵＳ＿ＤＥＴ信号がアサートされると、その２．６ｍｓ後に、起動信号（ＣＨＧ＿ＤＥＴ＿ＥＮ信号）をアサートする。ＣＨＧ＿ＤＥＴ＿ＥＮ信号は、所定時間（２０ｍｓ）の間、アサートされ、その後ネゲートされる。

ＵＳＢ充電器判定部１４ａは、信号ライン１２の電気的状態を監視することにより、デバイス４の種類を判定する。ＵＳＢ充電器判定部１４ａはアクティブと非アクティブが切り替え可能に構成され、ＣＨＧ＿ＤＥＴ＿ＥＮ信号がアサートされる間アクティブとなる。非アクティブな状態において、信号ライン１２からＵＳＢ充電器判定部１４ａを見たインピーダンスは、非常に高い。別の言い方をすれば、非アクティブな状態においてＵＳＢ充電器判定部１４ａは信号ライン１２に対し、実質的に電気的な作用を及ぼさないように構成される。図１の第１スイッチＳＷ１は、判定部１４のアクティブ、非アクティブを切り換えるスイッチと理解することもできる。

制御部３０は、ＣＨＧ＿ＤＥＴ＿ＥＮ信号がネゲートされた後に、パスイネーブル信号（ＰＡＴＨ＿ＥＮ信号）をアサートする。ＰＡＴＨ＿ＥＮ信号がアサートされると、第２スイッチＳＷ２ａ、ＳＷ２ｂがオンする。

続いてＵＳＢ充電器判定部１４ａの構成を説明する。ＵＳＢ充電器判定部１４ａは、第１スイッチＳＷ１ａ〜ＳＷ１ｃ、第１抵抗Ｒ１〜第５抵抗Ｒ５、コンパレータ３２、データ保持部３４、トランジスタＭ１を含む。なお第１スイッチＳＷ１ａ、ＳＷ１ｂは、図１の第１スイッチＳＷ１に相当する。

起動信号ＣＨＧ＿ＤＥＴ＿ＥＮがアサートされると、第１スイッチＳＷ１ａ〜ＳＷ１ｃがオンする。信号ライン１２ｐは、第１抵抗Ｒ１および第１スイッチＳＷ１ａを介して所定の電圧Ｖ３３にプルアップされている。信号ライン１２ｎと接地端子の間には、第２抵抗Ｒ２、第１スイッチＳＷ１ｂおよび第３抵抗Ｒ３が直列に接続される。第２抵抗Ｒ２および第３抵抗Ｒ３によって信号ライン１２ｎの電位が分圧され、分圧した電圧Ｖｘがコンパレータ３２の非反転入力端子に入力される。

第４抵抗Ｒ４および第５抵抗Ｒ５は、所定の電圧Ｖ３３を分圧し、分圧した電圧Ｖｒｅｆをコンパレータ３２の反転入力端子に印加する。第１スイッチＳＷ１ｃは、コンパレータ３２の電源の供給経路上に設けられる。

データ保持部３４はコンパレータ３２の出力信号を保持する。コンパレータ３２は、ＶＢＵＳ＿ＤＥＴ信号がネゲートされると、ホールド状態から解放される。トランジスタＭ１のドレインは抵抗Ｒ１１によってプルアップされており、データ保持部３４によりホールドされた値をオープンドレイン形式で出力する。

以上が半導体装置１０ａの構成である。続いてその動作を説明する。図３は、図２の半導体装置１０ａの動作を示すタイムチャートである。時刻ｔ０にＵＳＢケーブルを介してデバイス４が装着される。そうすると、バス電圧ＶＢＵＳが上昇する。

時刻ｔ１にバス電圧ＶＢＵＳが第１のしきい値電圧Ｖｔｈ１（＝２．５Ｖ）を越えると、ＶＢＵＳ＿ＤＥＴ＿ＥＮ信号がアサート（ハイレベル）され、ＶＢＵＳ検出部１６ａがアクティブとなる。ＶＢＵＳ＿ＤＥＴ＿ＥＮ信号は図示しない回路によって生成される。ＶＢＵＳ検出部１６ａは、バス電圧ＶＢＵＳをしきい値電圧Ｖｔｈ２（＝３．２Ｖ）と比較し、ＶＢＵＳ＞Ｖｔｈ２となると（時刻ｔ２）、ＶＢＵＳ＿ＤＥＴ信号をアサート（ハイレベル）する。制御部３０は、ＶＢＵＳ＿ＤＥＴ信号がアサートされたことを契機として、時刻ｔ３〜ｔ４の所定の検出期間τ_ＤＥＴ、ＣＨＧ＿ＤＥＴ＿ＥＮ信号をアサート（ハイレベル）する。ＣＨＧ＿ＤＥＴ＿ＥＮ信号がアサートされると、ＵＳＢ充電器判定部１４ａがアクティブとなる。ＵＳＢ充電器判定部１４ａがアクティブな状態において第１スイッチＳＷ１ａ〜ＳＷ１ｃはオンである。

（１） デバイス４がＵＳＢ専用充電器である場合
この場合、バス電圧ＶＢＵＳとして４〜５．３Ｖ程度が供給される。またデバイス４の内部において、通信用バス６の差動データラインＤ＋、Ｄ−同士が、つまりポートＰ１＋とＰ１−がショートされている（図２の一点鎖線）。

第１スイッチＳＷ１ａがオンすることにより、信号ライン１２ｐの電位がハイレベル（Ｖ３３）にプルアップされる。デバイス４において、ポートＰ１＋とＰ１−がショートされているため、信号ライン１２ｎの電位も、ハイレベル（Ｖ３３）にプルアップされている。その結果、Ｖｘ＞Ｖｒｅｆが成り立ち、コンパレータ３２からはハイレベルが出力される。

データ保持部３４は、コンパレータ３２の出力レベルを、少なくとも時刻ｔ４〜ｔ５の期間、保持し続ける。この間、ＵＳＢＣＨＧ＿ＤＥＴ信号は、ＵＳＢ専用充電器が検出されたことを示すローレベルを維持する。

その後、デバイス４が外され、時刻ｔ５にバス電圧ＶＢＵＳがしきい値電圧Ｖｔｈ２より低くなると、ＶＢＵＳ＿ＤＥＴ信号がネゲートされる。これを受け、データ保持部３４のホールド状態は解放される。

また、検出期間τ_ＤＥＴが終了した後、時刻ｔ４〜ｔ５の期間、ＰＡＴＨ＿ＥＮ信号がアサートされ、第２スイッチＳＷ２ａ、ＳＷ２ｂがオンする。なお、デバイス４としてＵＳＢ専用充電器が接続される場合、第２スイッチＳＷ２ａ、ＳＷ２ｂはオフのままとしてもよい。なぜならプロセッサはデバイス４とデータ通信を行う必要がないからである。

（２）ホストもしくはＵＳＢハブが接続された場合
この場合、バス電圧ＶＢＵＳとして４〜５．３Ｖ程度が供給される。またデバイス４の内部において、通信用バス６の差動データラインＤ＋、Ｄ−同士が、つまりポートＰ１＋とＰ１−がそれぞれプルダウンされる（図２の実線）。

信号ライン１２ｎがプルダウンされるため、電圧Ｖｘはローレベルとなる。したがってＶｘ＜Ｖｒｅｆとなり、コンパレータ３２の出力はローレベルとなる。このとき、ＵＳＢＣＨＧ＿ＤＥＴはハイインピーダンスとなる。

また、検出期間τ_ＤＥＴが終了した後、時刻ｔ４〜ｔ５の期間、ＰＡＴＨ＿ＥＮ信号がアサートされ、第２スイッチＳＷ２ａ、ＳＷ２ｂがオンする。そして、図示しないプロセッサ２０とデバイス４の間でリンクが確立し、データ通信が開始される。

（３） ＵＳＢハンズフリーユニットが接続された場合
この場合、（２）のホストが接続された場合と同様である。

（４） ヘッドホンが接続された場合
この場合、バス電圧ＶＢＵＳが、１．７〜１．９２Ｖ程度にバイアスされる。このとき、ＶＢＵＳ＜Ｖｔｈ１であるから、半導体装置１０ａの各ユニットは動作せず、ＵＳＢＣＨＧ＿ＤＥＴ信号はハイインピーダンスとなる。図示しない別の回路により、ヘッドホンがステレオかモノラルかが判定される。

以上が半導体装置１０ａの動作である。この図１の半導体装置１０あるいは図２の半導体装置１０ａによれば、デバイス４の素性を判定するための判定部１４（１４ａ）を、信号ライン１２から切り離すことができるため、判定部１４（１４ａ）がデータ通信に及ぼす影響を低減できる。反対に判定中においては、プロセッサ２０を信号ライン１２から切り離すことができるため、プロセッサ２０が判定部１４によるデバイス４の素性判定に及ぼす影響を低減できる。

以上、本発明のある態様について、第１の実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。

図１の半導体装置１０は、図２のようなアプリケーションには限定されず、さまざまな規格のインタフェースに適用することができる。

（第２の実施の形態）
図４は、第２の実施の形態に係る電源管理回路１０１を備える電子機器２００の構成を示すブロック図である。電子機器２００は、たとえば携帯電話端末や、ＰＤＡ、ノート型ＰＣなどの電池駆動型の情報端末機器である。電子機器２００は、電源管理回路１０１、電池１１０、負荷１１２、アダプタ端子１１４、を備える。

電池１１０は、リチウムイオン電池やニッケル水素電池などの２次電池であり電池電圧Ｖ１（＝Ｖｂａｔ）を出力する。アダプタ端子１１４は、外部電源２１０が着脱可能な端子であり、外部電源２１０からの電圧（以下、外部電圧という）Ｖ２を受ける。電源管理回路１０１は、外部電圧Ｖ２および電池電圧Ｖ１を受け、いずれかを選択して負荷１１２に供給するとともに、外部電圧Ｖ２を利用して電池１１０を充電する。負荷１１２は、図示しない電源回路や、ＤＳＰ、液晶パネルをはじめ、その他のアナログ回路、デジタル回路を含む。外部電源２１０は、たとえばＵＳＢ（Universal Serial Bus）バスパワー、あるいは商用交流電圧を直流電圧に変換するＡＣアダプタである。以下、ＵＳＢバスパワーの場合について説明する。つまり、外部電圧Ｖ２はＵＳＢ規格におけるＶＢＵＳに相当する電圧である。

電源管理回路１０１は、外部電圧検出回路（電圧比較回路ともいう）４０、選択回路５０、充電制御部（不図示）を備え、半導体基板上に機能ＩＣとして集積化される。電源管理回路１０１はアダプタ端子１０２に外部電圧Ｖ２を、電池端子１０４に電池電圧Ｖ１を受ける。出力端子１０６には、出力端子１０６が接続される。アダプタ端子１０２は、ＵＳＢケーブルのＶＢＵＳ端子と接続される。つまりＵＳＢケーブルがアダプタ端子１０２に装着されると、アダプタ端子には電源ＶＢＵＳ（＝Ｖ２）が供給される。

外部電圧検出回路４０は、外部電圧Ｖ２の供給の有無、あるいは外部電圧Ｖ２が負荷１１２を駆動するに足る十分な電圧レベルを有しているか否かを判定し、有しているときに検出信号Ｓ１をアサート（ハイレベル）する。具体的には、外部電圧検出回路４０は、入力端子Ｐ１に入力される外部電圧Ｖ２を所定のしきい値電圧（後述の第２しきい値電圧Ｖｔｈ２）と比較し、比較結果を示す検出信号Ｓ１を生成する。電源管理回路１０１は、検出信号Ｓ１を参照し、バス電圧ＶＢＵＳが供給されているか否かに応じて、その動作モードが切りかえられる。

たとえば選択回路５０は電圧比較回路４０による比較結果、すなわち制御信号（ＶＢＵＳ検出信号ともいう）Ｓ１を受け、検出信号Ｓ１がアサートされるとき（ハイレベル）、外部電圧Ｖ２を選択し、検出信号Ｓ１がネゲートされるとき（ローレベル）、電池電圧Ｖ１を選択する。選択回路５０の構成は特に限定されない。

本実施の形態に係る電圧比較回路は、電圧比較処理を行う外部電圧検出回路４０に好適に利用できる。以下、電圧比較回路４０の構成を説明する。

図５は、第２の実施の形態に係る電圧比較回路（外部電圧検出回路）４０の構成を示す回路図である。また、図５の電圧比較回路４０は、図２のＶＢＵＳ検出部１６ａとしても利用することができる。この場合、検出信号Ｓ１は、図２の信号ＶＢＵＳ＿ＤＥＴに対応する。

電圧比較回路４０は、入力端子Ｐ１に印加される入力電圧Ｖ_ＩＮを、所定のしきい値電圧と比較する。入力電圧Ｖ_ＩＮは、入力端子Ｐ１に外部電源２１０が接続されているとき、外部電圧Ｖ２と等しくなる。入力端子Ｐ１には、プルアップ抵抗Ｒ１０およびスイッチＳＷ３を介して、電池電圧Ｖ１が印加されている。スイッチＳＷ３がオンするとき、入力電圧Ｖ_ＩＮは、電池電圧Ｖ１と等しくなる。スイッチＳＷ３は、図４のアダプタ端子１１４にコネクタが装着されない場合にオンする。装着の有無は、図示しない別のブロックにより判定される。

つまり入力端子Ｐ１に印加される入力電圧Ｖ_ＩＮは、電池電圧Ｖ１または外部電圧Ｖ２のいずれかの値をとる。外部電圧Ｖ２と電池電圧Ｖ１には、
Ｖ２＞Ｖ１
なる関係が成立している。たとえば電池電圧Ｖ１は、３．５〜４．２Ｖ程度であり、外部電圧Ｖ２（＝ＶＢＵＳ）は５Ｖ程度である。

電圧比較回路４０は、第１電圧比較部４２および第２電圧比較部４４を含む。第１電圧比較部４２は、入力電圧Ｖ_ＩＮを所定の第１しきい値電圧Ｖｔｈ１と比較し、入力電圧Ｖ_ＩＮが第１しきい値電圧Ｖｔｈ１より高いときにアサートされる判定信号Ｓ２を生成する。ここで、第１しきい値電圧Ｖｔｈ１は、電池電圧Ｖ１に想定される電圧よりも高く設定することが望ましい。

第２電圧比較部４４は、アクティブと非アクティブが切りかえ可能に構成される。第２電圧比較部４４が非アクティブな状態における消費電力は実質的にゼロである。少なくとも、第１電圧比較部４２の消費電力は、第２電圧比較部４４がアクティブな状態の消費電力よりも低い。

第２電圧比較部４４は、判定信号Ｓ２がアサートされたときにアクティブとなる。アクティブな状態において第２電圧比較部４４は、入力電圧Ｖ_ＩＮを所定の第２しきい値電圧Ｖｔｈ２と比較する。比較の結果、Ｖ_ＩＮ＞Ｖｔｈ２であれば、検出信号Ｓ１をアサート（ハイレベル）し、Ｖ_ＩＮ＜Ｖｔｈ２のときネゲート（ローレベル）する。
後述のように第２電圧比較部４４は、非アクティブな状態における消費電力が実質的にゼロかもしくは非常に小さくなるように構成される。

続いて第１電圧比較部４２の具体的な構成例を説明する。第１電圧比較部４２は、第１トランジスタＭ１、第２トランジスタＭ２、第１抵抗Ｒ１、第２抵抗Ｒ２、第３抵抗Ｒ３を含む。

第１トランジスタＭ１は、ＰチャンネルＭＯＳＦＥＴであり、そのゲートに所定の電圧Ｖ３が入力され、そのソースが入力端子Ｐ１と接続される。

第１トランジスタＭ１のドレインと接地端子の間には、インピーダンス素子として第１抵抗Ｒ１、第２抵抗Ｒ２が直列に接続される。第１抵抗Ｒ１、第２抵抗Ｒ２は、第１トランジスタＭ１のドレイン電圧を分圧する。第２トランジスタＭ２はＮチャンネルＭＯＳＦＥＴであり、そのゲートに分圧回路（Ｒ１、Ｒ２）の出力電圧Ｖ１０が印加される。第２トランジスタＭ２のソースは接地されて電位が固定される。第２トランジスタＭ２のドレインと入力端子Ｐ１の間には、第３抵抗Ｒ３が設けられる。

続いて第１電圧比較部４２の動作を説明する。第１トランジスタＭ１および第２トランジスタＭ２それぞれのゲートソース間しきい値電圧をＶｔｈｐ、Ｖｔｈｎと書く。

（１） Ｖ_ＩＮ＜Ｖ３＋Ｖｔｈｐのとき
第１トランジスタＭ１はオフしている。第１トランジスタＭ１がオフのとき、そのドレイン電圧は０Ｖであり、分圧回路の出力電圧Ｖ１０も０Ｖとなる。このとき第２トランジスタＭ２はオフであり、判定信号Ｓ２はハイレベル（ネゲート）となる。

ここで、Ｖ_ＩＮ＜Ｖ３＋Ｖｔｈｐのとき、第１トランジスタＭ１と第２トランジスタＭ２はともにオフであるから、第１電圧比較部４２に有効な電流経路は存在せず、したがって第１電圧比較部４２の消費電力は実質的にゼロであることに着目すべきである。なお第１電圧比較部４２はＭＯＳＦＥＴのゲートしきい値電圧を利用しているため、電圧比較の精度はそれほど高くない。

（２） Ｖ_ＩＮ＞Ｖ１＋Ｖｔｈｐのとき
第１トランジスタＭ１がオンする。分圧回路（Ｒ１、Ｒ２）の出力電圧Ｖ１０は、
Ｖ１０＝Ｖ_ＩＮ×Ｒ２／（Ｒ１＋Ｒ２）
となり、第２トランジスタＭ２がオンする。その結果、判定信号Ｓ２はローレベル（アサート）される。

つまり第１電圧比較部４２は、第１トランジスタＭ１のオン、オフに応じた判定信号Ｓ２を出力する。そして、Ｖ_ＩＮ＞Ｖ３＋Ｖｔｈｐが上述の第１しきい値電圧Ｖｔｈ１に相当する。所定の電圧Ｖ３は、Ｖ３＋Ｖｔｈｐが電池電圧Ｖ１より高くなるように決めればよい。たとえば電圧Ｖ３として電池電圧Ｖ１そのものを利用すれば、Ｖ３＋Ｖｔｈｐ＞Ｖ１の条件は当然に満たされる。なお電圧Ｖ３として電池電圧Ｖ１とは別の電圧を用いてもよい。

なお第１抵抗Ｒ１と第２抵抗Ｒ２の組み合わせによっては、第１電圧比較部４２に二つのしきい値電圧を設定することが可能である。
すなわち、判定信号Ｓ２がローレベル（アサート）するには、
Ｖ_ＩＮ＞Ｖ３＋Ｖｔｈｐ …（１）
Ｖ_ＩＮ×Ｒ２／（Ｒ１＋Ｒ２）＞Ｖｔｈｎ …（２）
が満たされる必要がある。式（２）を変形すると、
Ｖ_ＩＮ＞（Ｒ１＋Ｒ２）／Ｒ２×Ｖｔｈｎ …（２’）
が得られる。したがって、第１電圧比較部４２に設定される第１しきい値電圧Ｖｔｈ１は、
（ａ） （Ｖ３＋Ｖｔｈｐ）
（ｂ） （Ｒ１＋Ｒ２）／Ｒ２×Ｖｔｈｎ
の２つの電圧のうち、高い方の電圧とみなすこともできる。

続いて第２電圧比較部４４の具体的な構成例を説明する。
第２電圧比較部４４は、基準電圧源４６、コンパレータ４８、第４抵抗Ｒ４、第５抵抗Ｒ５、第１スイッチＳＷ１、第２スイッチＳＷ２を含む。

コンパレータ４８は、その第１端子（非反転入力端子）に入力電圧Ｖ_ＩＮに応じた電圧Ｖ_ＩＮ’を受け、その第２端子（反転入力端子）に所定の基準電圧Ｖｒｅｆを受け、Ｖ_ＩＮ’とＶｒｅｆを比較する。図５において、第４抵抗Ｒ４および第５抵抗Ｒ５は、入力電圧Ｖ_ＩＮを分圧し、電圧Ｖ_ＩＮ’を生成する。第２スイッチＳＷ２は、第４抵抗Ｒ４と入力端子Ｐ１の間に設けられており、判定信号Ｓ２がアサートされるときにオン、ネゲートされるときにオフする。

第１スイッチＳＷ１は、コンパレータ４８の電源端子４９と入力端子Ｐ１の間に設けられる。第１スイッチＳＷ１は、判定信号Ｓ２がアサートされるときにオン、ネゲートされるときにオフする。

基準電圧源４６は入力電圧Ｖ_ＩＮをその電源端子に受ける。基準電圧源４６は、基準電圧Ｖｒｅｆを生成する。基準電圧源４６は、バンドギャップレギュレータであってもよいし、電池電圧Ｖ１を使用して基準電圧Ｖｒｅｆを生成してもよく、その構成は限定されない。基準電圧源４６の電源端子４７と、入力端子Ｐ１の間には、第１スイッチＳＷ１が設けられる。

続いて第２電圧比較部４４の動作を説明する。
判定信号Ｓ２がネゲートされているとき、第１スイッチＳＷ１はオフである。したがって、基準電圧源４６、コンパレータ４８には電源が供給されず、それらの消費電力は実質的にゼロである。また第２スイッチＳＷ２もオフであるため、第４抵抗Ｒ４および第５抵抗Ｒ５に流れる電流も遮断され、消費電力が低減されている。なお第４抵抗Ｒ４および第５抵抗Ｒ５のインピーダンスが十分に高い場合には、第２スイッチＳＷ２を省略してもよい。

判定信号Ｓ２がアサートされると、第１スイッチＳＷ１、第２スイッチＳＷ２がともにオンとなり、コンパレータ４８は、入力電圧Ｖ_ＩＮ’を基準電圧Ｖｒｅｆと比較する。そして、
Ｖ_ＩＮ×Ｒ５／（Ｒ４＋Ｒ５）＞Ｖｒｅｆ
のとき、検出信号Ｓ１がアサートされる（ハイレベル）。反対に
Ｖ_ＩＮ×Ｒ５／（Ｒ４＋Ｒ５）＜Ｖｒｅｆ
のとき、検出信号Ｓ１がネゲート（ローレベル）される。

つまり、Ｖｒｅｆ×（Ｒ４＋Ｒ５）／Ｒ５が上述の第２しきい値電圧Ｖｔｈ２に相当する。第２電圧比較部４４は、コンパレータ４８を利用しているため、電圧比較の精度が第１電圧比較部４２よりも高い。

以上が電圧比較回路４０の構成である。続いて電圧比較回路４０全体の動作を説明する。

（１） 外部電圧Ｖ２が与えられない場合
このときスイッチＳＷ３がオンしていれば、入力端子Ｐ１の入力電圧Ｖ_ＩＮは電池電圧Ｖ１にプルアップされる。Ｖ_ＩＮ（＝Ｖ１）は、第１しきい値電圧Ｖｔｈ１よりも低いため、判定信号Ｓ２はネゲートされたままである。したがって第２電圧比較部４４は非アクティブ状態である。第２電圧比較部４４が非アクティブのとき、検出信号Ｓ１はローレベル（ネゲート）である。
この状態では、第１電圧比較部４２および第２電圧比較部４４の消費電力はともにゼロに抑えられる。

（２） 外部電圧Ｖ２が与えられた場合
このときスイッチＳＷ３がオフし、入力端子Ｐ１の外部電圧Ｖ２と等しくなる。そしてＶ_ＩＮ（＝Ｖ１２）が、第１しきい値電圧Ｖｔｈ１よりも高くなると判定信号Ｓ２がアサートされ、第２電圧比較部４４によって高精度な電圧比較が行われる。

そして第２電圧比較部４４によってＶ２＜Ｖｔｈ２と判定されると、検出信号Ｓ１はネゲートされる。検出信号Ｓ１がネゲートされるとき、図４の選択回路５０は、電池電圧Ｖ１を選択し、負荷１１２へと供給する。

反対に、Ｖ２＞Ｖｔｈ２と判定されると、検出信号Ｓ１がアサートされる。検出信号Ｓ１がアサートされると、図４の選択回路５０は、外部電圧Ｖ２を選択し、負荷１１２へと供給する。

以上が電源管理回路１０１の動作である。まとめると、電圧比較回路４０は、まず、精度が低い代わりに消費電力が小さい第１電圧比較部４２によって、入力電圧Ｖ_ＩＮを第１しきい値電圧Ｖｔｈ１と比較する。そしてＶ_ＩＮ＞Ｖｔｈ１が成り立つと、高精度な第２電圧比較部４４によって入力電圧Ｖ_ＩＮを第２しきい値電圧Ｖｔｈ２と比較する。

従来では、コンパレータのみによって、入力電圧Ｖ_ＩＮに応じた電圧を、所定のしきい値電圧（実施の形態の第２しきい値電圧Ｖｔｈ２に対応する電圧）と比較し、比較結果にもとづいて選択回路５０を制御していた。したがって外部電圧Ｖ２が供給されていない状況においてもコンパレータが動作しており、消費電力が大きかった。

これに対して、図５の電圧比較回路４０によれば、外部電圧Ｖ２が供給されていないか、あるいは供給されていてもその電圧レベルが非常に低い状況において、電圧比較回路４０全体の消費電力を低下させることができる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。

図６は、第１電圧比較部の別の構成例を示す回路図である。第１電圧比較部４２ａは、第６抵抗Ｒ６〜第８抵抗Ｒ８、第３トランジスタＭ３を含む。第６抵抗Ｒ６、第７抵抗Ｒ７は分圧回路であり、入力電圧Ｖ_ＩＮを分圧する。第３トランジスタＭ３はＮチャンネルＭＯＳＦＥＴであり、そのソースが接地されて電位が固定される。第３トランジスタＭ３のゲートには、分圧された入力電圧Ｖ１１（＝Ｖ_ＩＮ×（Ｒ７）／（Ｒ６＋Ｒ７））が入力されている。第８抵抗Ｒ８は、入力端子Ｐ１と第３トランジスタＭ３のドレインの間に設けられる。

続いて第１電圧比較部４２ａの動作を説明する。第３トランジスタＭ３のゲートソース間しきい値電圧をＶｔｈｎと書く。
Ｖ_ＩＮ×（Ｒ７）／（Ｒ６＋Ｒ７））＜Ｖｔｈｎ
のとき、第３トランジスタＭ３はオフであり、判定信号Ｓ２はネゲート（ハイレベル）される。
Ｖ_ＩＮ×（Ｒ７）／（Ｒ６＋Ｒ７））＞Ｖｔｈｎ
のとき第３トランジスタＭ３はオンし、判定信号Ｓ２はアサート（ローレベル）される。

つまり、Ｖｔｈｎ×（Ｒ６＋Ｒ７）／Ｒ７が上述の第１しきい値電圧Ｖｔｈ１に相当する。

図６の第１電圧比較部４２ａは、図５の第１電圧比較部４２と比べて、所定の電圧Ｖ３（基準電圧）を受ける必要がない。したがって入力電圧Ｖ_ＩＮとは別の電圧が利用できない場合に好適に利用できる。一方、第６抵抗Ｒ６と第７抵抗Ｒ７の経路に常に電流が流れるため、消費電力の観点からは図５の第１電圧比較部４２に劣るが、第６抵抗Ｒ６と第７抵抗Ｒ７の抵抗値を十分に高くすることにより、第１電圧比較部４２ａの消費電力も実質的にゼロに近づけることができる。

実施の形態では、電圧比較回路４０を、外部電圧Ｖ２（ＵＳＢのバス電圧ＶＢＵＳ）が供給されているかを検出する検出回路に利用する場合を説明したが、電圧比較回路４０の用途はそれには限定されず、ある電圧をしきい値電圧と比較するさまざまな用途に利用できる。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

２…電子機器、４…デバイス、６…通信用バス、１０…半導体装置、１２…信号ライン、１４…判定部、１６…接続検出部、２０…プロセッサ、Ｐ１…ポート、Ｐ２…通信用端子、Ｐ３…ポート、Ｐ４…プロセッサ側端子、ＳＷ１…第１スイッチ、ＳＷ２…第２スイッチ、１０ａ…半導体デバイス、１２…信号ライン、１４ａ…ＵＳＢ充電器判定部、１６ａ…ＶＢＵＳ検出部、３０…制御部、３２…コンパレータ、３４…データ保持部、Ｍ１…トランジスタ、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｒ３…第３抵抗、Ｒ４…第４抵抗、Ｒ５…第５抵抗。

Claims (18)

1. 複数の異なる種類のデバイスが接続されうる通信インタフェース用のポートと、前記デバイスとデータ通信を行うプロセッサの通信用端子との間を接続する信号ラインと、
   前記信号ラインの電気的状態を監視し、前記ポートに接続されるデバイスを判定する判定部と、
   前記判定部と前記信号ラインの間に設けられた第１スイッチと、
   を備え、
   前記第１スイッチは、前記判定部が前記デバイスを判定する期間オンであり、その後オフすることを特徴とする半導体装置。
2. 前記信号ラインの経路上に設けられた第２スイッチをさらに備え、
   前記第２スイッチは、前記判定部が前記デバイスを判定する期間オフであり、その後オンすることを特徴とする請求項１に記載の半導体装置。
3. 複数の異なる種類のデバイスが接続されうる通信インタフェース用のポートと、前記デバイスとデータ通信を行うプロセッサの通信用端子との間を接続する信号ラインと、
   前記信号ラインの電気的状態を監視し、前記ポートに接続されるデバイスを判定する判定部と、
   を備え、
   前記判定部は、前記判定部が前記デバイスを判定する期間アクティブであり、その後、非アクティブとなることを特徴とする半導体装置。
4. 前記信号ラインの経路上に設けられた第２スイッチをさらに備え、
   前記第２スイッチは、前記判定部が前記デバイスを判定する期間オフであり、その後オンすることを特徴とする請求項３に記載の半導体装置。
5. 前記ポートに何らかのデバイスが接続されたか否かを判定する接続検出部をさらに備え、
   前記判定部が前記デバイスを判定する期間は、前記接続検出部により前記デバイスの接続を検出してから、所定時間経過するまでの期間であることを特徴とする請求項２または４に記載の半導体装置。
6. 前記ポートは、ＵＳＢ（Universal Serial Bus）インタフェースの差動信号ラインが接続される端子であり、
   前記接続検出部は、ＵＳＢインタフェースの電源ラインと接続される第２ポートの電気的状態を監視し、ＵＳＢインタフェースを介しての電源の供給の有無を判定することにより、前記デバイスが接続されたか否かを判定することを特徴とする請求項５に記載の半導体装置。
7. 前記接続検出部は、前記第２ポートに印加される入力電圧を、所定のしきい値電圧と比較する電圧比較回路を含み、当該電圧比較回路は、
   前記入力電圧を所定の第１しきい値電圧と比較し、前記入力電圧が前記第１しきい値電圧より高いときにアサートされる判定信号を生成する第１電圧比較部と、
   前記判定信号がアサートされたときにアクティブとなり、前記入力電圧を所定の第２しきい値電圧と比較する第２電圧比較部と、
   を備えることを特徴とする請求項６に記載の半導体装置。
8. 複数の異なる種類のデバイスのいずれかが接続される通信インタフェース用のポートと、
   前記デバイスとデータ通信を行うプロセッサと、
   前記ポートと前記プロセッサと接続される請求項１から７のいずれかに記載の半導体装置と、
   を備えることを特徴とする電子機器。
9. 入力端子に印加される入力電圧を、所定のしきい値電圧と比較する電圧比較回路であって、
   前記入力電圧を所定の第１しきい値電圧と比較し、前記入力電圧が前記第１しきい値電圧より高いときにアサートされる判定信号を生成する第１電圧比較部と、
   前記判定信号がアサートされたときにアクティブとなり、前記入力電圧を所定の第２しきい値電圧と比較する第２電圧比較部と、
   を備えることを特徴とする電圧比較回路。
10. 前記入力端子には、第１電圧または前記第１電圧よりも高い第２電圧が印加され、
    前記第１しきい値電圧は、前記第１電圧よりも高い値であることを特徴とする請求項９に記載の電圧比較回路。
11. 前記第１電圧比較部は、そのゲートに所定の電圧が入力され、そのソースが前記入力端子と接続されたＰチャンネルの第１ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を含み、前記第１ＭＯＳＦＥＴのオン、オフに応じた判定信号を生成することを特徴とする請求項９に記載の電圧比較回路。
12. 前記第１電圧比較部は、
    そのゲートに所定の電圧が入力され、そのソースが前記入力端子と接続されたＰチャンネルの第１ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）と、
    前記第１ＭＯＳＦＥＴのドレインの電圧を分圧する分圧回路と、
    そのゲートに前記分圧回路の出力電圧が印加され、そのソースの電位が固定されたＮチャンネルの第２ＭＯＳＦＥＴと、
    を含み、前記第２ＭＯＳＦＥＴのオン、オフに応じたレベルを有する前記判定信号を生成することを特徴とする請求項９に記載の電圧比較回路。
13. 前記第１電圧比較部は、
    前記入力電圧を分圧する分圧回路と、
    そのゲートに分圧された前記入力電圧が入力され、そのソースの電位が固定されたＮチャンネルの第３ＭＯＳＦＥＴと、
    を含み、前記第３ＭＯＳＦＥＴのオン、オフに応じたレベルを有する前記判定信号を生成することを特徴とする請求項９に記載の電圧比較回路。
14. 前記第２電圧比較部は、
    その第１端子に前記入力電圧に応じた電圧を受け、その第２端子に所定の基準電圧を受け、前記第１端子と前記第２端子の電圧を比較するコンパレータと、
    前記コンパレータの電源端子と前記入力端子の間に設けられたスイッチと、
    を含み、前記スイッチは、前記判定信号がアサートされるときにオンすることを特徴とする請求項９から１３のいずれかに記載の電圧比較回路。
15. 前記第２電圧比較部は、前記基準電圧を生成する基準電圧生成部をさらに含み、前記基準電圧生成部の電源端子は、前記スイッチを介して前記入力端子と接続されることを特徴とする請求項１４に記載の電圧比較回路。
16. 前記第２電圧比較部は、前記入力端子と前記コンパレータの前記第１端子の間に設けられた第２スイッチをさらに含むことを特徴とする請求項１４または１５に記載の電圧比較回路。
17. 外部電源が接続される第１端子と、
    電池が接続されるの第２端子と、
    前記第１端子に印加された前記外部電源からの電圧を前記入力電圧として前記入力端子に受ける請求項９から１６のいずれかに記載の電圧比較回路と、
    前記外部電源からの電圧と、前記電池からの電池電圧のいずれかを、前記電圧比較回路の比較結果にもとづいて選択する選択回路と、
    前記選択回路により選択された電圧を、外部の負荷回路へと出力する出力端子と、
    を備えることを特徴とする電源管理回路。
18. 電池と、
    外部電源が着脱可能なアダプタ端子と、
    請求項１７に記載の電源管理回路と、
    前記電源管理回路の出力端子に接続される負荷回路と、
    を備えることを特徴とする電子機器。

Images