JP3092382B2 - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JP3092382B2 JP3092382B2 JP6162993A JP6162993A JP3092382B2 JP 3092382 B2 JP3092382 B2 JP 3092382B2 JP 6162993 A JP6162993 A JP 6162993A JP 6162993 A JP6162993 A JP 6162993A JP 3092382 B2 JP3092382 B2 JP 3092382B2
- Authority
- JP
- Japan
- Prior art keywords
- shuffling
- pixel data
- signal
- memory
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/7921—Processing of colour television signals in connection with recording for more than one processing mode
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
- H04N9/8042—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
- H04N9/8042—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction
- H04N9/8047—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction using transform coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Color Television Systems (AREA)
Description
【0001】
【産業上の利用分野】本発明は、映像信号の高能率符号
化手段として用いられているシャフリングを行なう信号
処理装置に関し、さらに詳しくは、規格の異なる複数種
類のテレビジョン信号間で共有したときのハード量を削
減する信号処理装置に関するものである。
化手段として用いられているシャフリングを行なう信号
処理装置に関し、さらに詳しくは、規格の異なる複数種
類のテレビジョン信号間で共有したときのハード量を削
減する信号処理装置に関するものである。
【0002】
【従来の技術】現行テレビジョン信号を記録するための
高能率符号化の手段の1つに、符号化処理単位内の映像
信号のデータ長を均一化するために行なう、いわゆるシ
ャフリングという手法がある。
高能率符号化の手段の1つに、符号化処理単位内の映像
信号のデータ長を均一化するために行なう、いわゆるシ
ャフリングという手法がある。
【0003】この手法の一例を図3に示す。画面の水平
方向を5等分して画面を5つの領域に分割し、この分割
された各々の領域に、領域ごとに定められた垂直方向に
オフセットされた場所から、同数のマクロブロックを取
り出して、1つの符号化単位を形成する手法である。こ
の手法により、符号化単位内のデータの相関性が弱ま
り、符号化処理単位のデータ長が、符号化単位ごとにば
らつくことを防ぐことができる。この手法は高品位テレ
ビジョン信号の高能率符号化を行なうにあたっても、き
わめて有効な手法である。
方向を5等分して画面を5つの領域に分割し、この分割
された各々の領域に、領域ごとに定められた垂直方向に
オフセットされた場所から、同数のマクロブロックを取
り出して、1つの符号化単位を形成する手法である。こ
の手法により、符号化単位内のデータの相関性が弱ま
り、符号化処理単位のデータ長が、符号化単位ごとにば
らつくことを防ぐことができる。この手法は高品位テレ
ビジョン信号の高能率符号化を行なうにあたっても、き
わめて有効な手法である。
【0004】
【発明が解決しようとする課題】現在、高品位テレビジ
ョン信号として、走査線数およびフィールド周波数がそ
れぞれ、1125本/60Hz(以下、1125信
号),1050本/60Hz(以下、1050信号),
1250本/50Hz(以下、1250信号)の3種類
の規格がある。1050信号と1250信号の場合は、
水平方向の画素数が同じであるから、水平方向のマクロ
ブロック数も同じとなるので、シャフリングを行なうと
きには、分割された領域から取り出すマクロブロックの
メモリから、読み出す垂直方向の垂直シャフリング範囲
内のアドレス制御と垂直方向のアドレスのオフセット値
を変更するだけで対応できていた。
ョン信号として、走査線数およびフィールド周波数がそ
れぞれ、1125本/60Hz(以下、1125信
号),1050本/60Hz(以下、1050信号),
1250本/50Hz(以下、1250信号)の3種類
の規格がある。1050信号と1250信号の場合は、
水平方向の画素数が同じであるから、水平方向のマクロ
ブロック数も同じとなるので、シャフリングを行なうと
きには、分割された領域から取り出すマクロブロックの
メモリから、読み出す垂直方向の垂直シャフリング範囲
内のアドレス制御と垂直方向のアドレスのオフセット値
を変更するだけで対応できていた。
【0005】しかしながら、1125信号の場合は、水
平方向のマクロブロック数および垂直方向のマクロブロ
ック数が、他の2つの規格との整合性がないため、前記
の2つの規格とメモリからの読み出しの制御を共用する
ことが出来ない。従って、図4に示すように、メモリ読
み出し制御回路12,13を2個設定しなければならな
かった。しかも、1125信号の場合は、シャフリング
が極めて複雑になるために、メモリ読み出し制御回路1
2,13の回路規模が大きくなるという課題を有してい
た。
平方向のマクロブロック数および垂直方向のマクロブロ
ック数が、他の2つの規格との整合性がないため、前記
の2つの規格とメモリからの読み出しの制御を共用する
ことが出来ない。従って、図4に示すように、メモリ読
み出し制御回路12,13を2個設定しなければならな
かった。しかも、1125信号の場合は、シャフリング
が極めて複雑になるために、メモリ読み出し制御回路1
2,13の回路規模が大きくなるという課題を有してい
た。
【0006】本発明の信号処理装置は上記課題を解決す
るものであり、メモリ書き込み制御回路に小規模な回路
を加えることにより、メモリ読み出し制御回路を共有す
ることが可能となる信号処理装置を提供することを目的
とする。
るものであり、メモリ書き込み制御回路に小規模な回路
を加えることにより、メモリ読み出し制御回路を共有す
ることが可能となる信号処理装置を提供することを目的
とする。
【0007】
【課題を解決するための手段】この目的を達成するため
に本発明の信号処理装置は、前記映像信号を入力する入
力手段と、前記映像信号の伝送方式を判定し判定情報と
して出力する判定手段と、前記判定情報に基づき水平及
び垂直方向のそれぞれの前記ブロック数を規定したシャ
フリング範囲を有するシャフリングメモリと、前記映像
信号中の前記画素データを前記シャフリングメモリ中の
前記シャフリング範囲へ書き込むメモリ書き込み制御手
段と、前記シャフリングメモリ中の前記シャフリング範
囲に格納されている前記画素データを読み出すメモリ読
み出し制御手段と、前記メモリ読み出し制御手段により
読み出された前記画素データを出力する出力手段とを備
え、前記メモリ書き込み制御手段は、前記シャフリング
範囲に対して、前記映像信号中の前記画素データの並び
のまま行われる当該画素データの書き込みと、前記映像
信号中の前記画素データの領域内に所定数の前記ブロッ
クを含むオフセット領域を設けて、前記映像信号中の前
記画素データの領域と前記シャフリングメモリ中の前記
シャフリング範囲とを対応させ、前記シャフリング範囲
における、前記映像信号中の前記画素データの領域と前
記シャフリングメモリ中の前記シャフリング範囲との重
なり領域に対して、前記映像信号中の前記重なり領域内
の前記画素データの並びのまま行われる当該画素データ
の書き込み及び、前記シャフリング範囲における、前記
映像信号中の前記画素データの領域と前記シャフリング
メモリ中の前記シャフリング範囲とが重ならない領域を
示す空き領域に対して、前記オフセット領域内の所定数
の前記ブロックを含む領域毎に行われる当該画素データ
の書き込みとを前記判定情報に基づきそれぞれ行い、前
記メモリ読み出し制御手段は、前記シャフリング範囲に
格納されている前記画素データを読み出す位置を前記判
定情報に基づき変更する構成を成す。
に本発明の信号処理装置は、前記映像信号を入力する入
力手段と、前記映像信号の伝送方式を判定し判定情報と
して出力する判定手段と、前記判定情報に基づき水平及
び垂直方向のそれぞれの前記ブロック数を規定したシャ
フリング範囲を有するシャフリングメモリと、前記映像
信号中の前記画素データを前記シャフリングメモリ中の
前記シャフリング範囲へ書き込むメモリ書き込み制御手
段と、前記シャフリングメモリ中の前記シャフリング範
囲に格納されている前記画素データを読み出すメモリ読
み出し制御手段と、前記メモリ読み出し制御手段により
読み出された前記画素データを出力する出力手段とを備
え、前記メモリ書き込み制御手段は、前記シャフリング
範囲に対して、前記映像信号中の前記画素データの並び
のまま行われる当該画素データの書き込みと、前記映像
信号中の前記画素データの領域内に所定数の前記ブロッ
クを含むオフセット領域を設けて、前記映像信号中の前
記画素データの領域と前記シャフリングメモリ中の前記
シャフリング範囲とを対応させ、前記シャフリング範囲
における、前記映像信号中の前記画素データの領域と前
記シャフリングメモリ中の前記シャフリング範囲との重
なり領域に対して、前記映像信号中の前記重なり領域内
の前記画素データの並びのまま行われる当該画素データ
の書き込み及び、前記シャフリング範囲における、前記
映像信号中の前記画素データの領域と前記シャフリング
メモリ中の前記シャフリング範囲とが重ならない領域を
示す空き領域に対して、前記オフセット領域内の所定数
の前記ブロックを含む領域毎に行われる当該画素データ
の書き込みとを前記判定情報に基づきそれぞれ行い、前
記メモリ読み出し制御手段は、前記シャフリング範囲に
格納されている前記画素データを読み出す位置を前記判
定情報に基づき変更する構成を成す。
【0008】
【作用】この構成によって、本発明の信号処理装置は、
伝送形式の異なる複数種類の映像信号のいずれかが入力
されても、少ない回路規模でシャフリングを行うことが
できる。
伝送形式の異なる複数種類の映像信号のいずれかが入力
されても、少ない回路規模でシャフリングを行うことが
できる。
【0009】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。
しながら説明する。
【0010】図1は本発明の一実施例における信号処理
装置のブロック図であり、1は入力端子、2は入力判定
回路、3はメモリ書き込み制御回路、4はメモリ読み出
し制御回路、5はシャフリング用のメモリ、6は出力端
子である。
装置のブロック図であり、1は入力端子、2は入力判定
回路、3はメモリ書き込み制御回路、4はメモリ読み出
し制御回路、5はシャフリング用のメモリ、6は出力端
子である。
【0011】以上のように構成された信号処理装置につ
いて、その動作を説明する。まず、入力端子1より映像
信号が入力される。本実施例においては、サンプリング
周波数54MHzでもってサンプリングされてマクロブ
ロックにより構成されたフレームとする。
いて、その動作を説明する。まず、入力端子1より映像
信号が入力される。本実施例においては、サンプリング
周波数54MHzでもってサンプリングされてマクロブ
ロックにより構成されたフレームとする。
【0012】そのときのそれぞれの信号の1フレームの
マクロブロック構成は、1125信号が水平方向84マ
クロブロック,垂直方向64マクロブロックであり、1
050信号が水平方向90マクロブロック,垂直方向6
0マクロブロックであり、1250信号が水平方向90
マクロブロック,垂直方向72マクロブロックとなって
いる。
マクロブロック構成は、1125信号が水平方向84マ
クロブロック,垂直方向64マクロブロックであり、1
050信号が水平方向90マクロブロック,垂直方向6
0マクロブロックであり、1250信号が水平方向90
マクロブロック,垂直方向72マクロブロックとなって
いる。
【0013】入力された映像信号は、入力判定回路2に
よって1125信号,1050信号,1250信号のど
の信号であるかが判定され、この判定された情報は信号
7としてメモリ書き込み制御回路3に、信号8よりメモ
リ読み出し制御回路4へと出力される。
よって1125信号,1050信号,1250信号のど
の信号であるかが判定され、この判定された情報は信号
7としてメモリ書き込み制御回路3に、信号8よりメモ
リ読み出し制御回路4へと出力される。
【0014】次に、メモリの書き込み制御について説明
する。信号7として入力判定回路2の判定情報が入力さ
れた書き込み制御回路3では、判定情報が1250信号
もしくは1050信号を示す場合には、入力信号をメモ
リ5内のそれぞれの信号に対応して規定されたシャフリ
ング範囲に対して、入力信号の画面に対応した位置に書
き込む。前述した入力信号の画面に対応した位置への書
き込みは、入力信号の画素データの並びのまま行われて
いる。また、判定情報が1125信号を示す場合には、
シャフリング範囲として規定された1050信号のマク
ロブロック並びとなるように、以下に説明する所定の制
御を行なってメモリ5への書き込みを行なう。
する。信号7として入力判定回路2の判定情報が入力さ
れた書き込み制御回路3では、判定情報が1250信号
もしくは1050信号を示す場合には、入力信号をメモ
リ5内のそれぞれの信号に対応して規定されたシャフリ
ング範囲に対して、入力信号の画面に対応した位置に書
き込む。前述した入力信号の画面に対応した位置への書
き込みは、入力信号の画素データの並びのまま行われて
いる。また、判定情報が1125信号を示す場合には、
シャフリング範囲として規定された1050信号のマク
ロブロック並びとなるように、以下に説明する所定の制
御を行なってメモリ5への書き込みを行なう。
【0015】図2に、実際に書き込みが制御されて、入
力信号である1125信号が1050信号のマクロブロ
ック並びに変換される様子を示す。図2(a)は入力信
号のマクロブロック並び、図2(b)は入力信号を制御
してメモリに書き込んだときのシャフリング範囲のマク
ロブロック並びである。図2(c)は、図2(a)の入
力信号のマクロブロックの領域と、図2(b)のシャフ
リング範囲のマクロブロックの領域との関係を示す図で
あり、垂直方向に2マクロブロック分だけオフセットさ
れて、図2(a)の入力信号のマクロブロックの領域
と、図2(b)のシャフリング範囲のマクロブロックの
領域とが対応付けられている。また、図2(c)におい
て、入力信号の上下2ブロック分の領域が入力信号のオ
フセット領域であり、入力信号のマクロブロックの領域
とシャフリング範囲のマクロブロックの領域とが重って
いる領域が両者それぞれが持つ重なり領域であり、両者
が重なっていない領域がシャフリング範囲内の空き領域
を示す。今、入力信号である図2(a)のA,B,C,
D,Eの領域(図2(c)の入力信号の重なり領域に相
当)の画素データは、シャフリング範囲の図2(b)の
A,B,C,D,Eの領域(図2(c)のシャフリング
範囲の重なり領域に相当)に対して、図2(a)のAが
図2(b)のAへ、同様に図2(a)のB,C,D,E
も図2(b)のB,C,D,Eへそれぞれそのまま書き
込まれる。また、図2(a)の残りの上下2マクロブロ
ックの領域(図2(c)の入力信号のオフセット領域に
相当)の画素データは、図2(a)中の番号に示される
ように、それぞれ12個のマクロブロックを含む28個
の領域に分割されて、図中の番号順に順次、図2(b)
に示されるように、前記書き込まれたA,B,C,D,
Eの領域の右側に番号に従った位置であるシャフリング
メモリ範囲内の図2(a)のA,B,C,D,Eが書き
込まれない領域(図2(c)のシャフリング範囲の空き
領域に相当)に書き込まれ、これまでの書き込みでデー
タ入力されていない水平方向6マクロブロック、垂直方
向4マクロブロックの余り領域のFには、ダミーデータ
として、例えばグレーレベルのデータを書き込む。
力信号である1125信号が1050信号のマクロブロ
ック並びに変換される様子を示す。図2(a)は入力信
号のマクロブロック並び、図2(b)は入力信号を制御
してメモリに書き込んだときのシャフリング範囲のマク
ロブロック並びである。図2(c)は、図2(a)の入
力信号のマクロブロックの領域と、図2(b)のシャフ
リング範囲のマクロブロックの領域との関係を示す図で
あり、垂直方向に2マクロブロック分だけオフセットさ
れて、図2(a)の入力信号のマクロブロックの領域
と、図2(b)のシャフリング範囲のマクロブロックの
領域とが対応付けられている。また、図2(c)におい
て、入力信号の上下2ブロック分の領域が入力信号のオ
フセット領域であり、入力信号のマクロブロックの領域
とシャフリング範囲のマクロブロックの領域とが重って
いる領域が両者それぞれが持つ重なり領域であり、両者
が重なっていない領域がシャフリング範囲内の空き領域
を示す。今、入力信号である図2(a)のA,B,C,
D,Eの領域(図2(c)の入力信号の重なり領域に相
当)の画素データは、シャフリング範囲の図2(b)の
A,B,C,D,Eの領域(図2(c)のシャフリング
範囲の重なり領域に相当)に対して、図2(a)のAが
図2(b)のAへ、同様に図2(a)のB,C,D,E
も図2(b)のB,C,D,Eへそれぞれそのまま書き
込まれる。また、図2(a)の残りの上下2マクロブロ
ックの領域(図2(c)の入力信号のオフセット領域に
相当)の画素データは、図2(a)中の番号に示される
ように、それぞれ12個のマクロブロックを含む28個
の領域に分割されて、図中の番号順に順次、図2(b)
に示されるように、前記書き込まれたA,B,C,D,
Eの領域の右側に番号に従った位置であるシャフリング
メモリ範囲内の図2(a)のA,B,C,D,Eが書き
込まれない領域(図2(c)のシャフリング範囲の空き
領域に相当)に書き込まれ、これまでの書き込みでデー
タ入力されていない水平方向6マクロブロック、垂直方
向4マクロブロックの余り領域のFには、ダミーデータ
として、例えばグレーレベルのデータを書き込む。
【0016】次にメモリからの読み出し制御について説
明する。信号8として入力判定回路の判定情報が入力さ
れたメモリ読み出し制御回路4では、判定情報が112
5信号もしくは1050信号を示す場合と、1250信
号を示す場合とで、メモリ5内のシャフリングメモリ領
域の垂直方向のシャフリング範囲が異なるので、メモリ
5から読み出す際に垂直アドレスのオフセット値と読み
出しアドレスの制御を切り換えてメモリからの読み出し
を行なう。メモリ5から読み出された、シャフリングさ
れて符号化単位に変換された入力信号は、順次出力端子
6へと出力される。
明する。信号8として入力判定回路の判定情報が入力さ
れたメモリ読み出し制御回路4では、判定情報が112
5信号もしくは1050信号を示す場合と、1250信
号を示す場合とで、メモリ5内のシャフリングメモリ領
域の垂直方向のシャフリング範囲が異なるので、メモリ
5から読み出す際に垂直アドレスのオフセット値と読み
出しアドレスの制御を切り換えてメモリからの読み出し
を行なう。メモリ5から読み出された、シャフリングさ
れて符号化単位に変換された入力信号は、順次出力端子
6へと出力される。
【0017】以上のように、本実施例によれば、入力さ
れた映像信号を入力判定回路2によって1125信号,
1050信号,1250信号のどの信号であるかを判定
し、この判定した情報をメモリ書き込み制御回路3とメ
モリ読み出し制御回路4に出力する手段と、メモリ書き
込み制御回路3で、判定情報が1250信号もしくは1
050信号の場合には、入力信号をメモリ5内のそれぞ
れの信号に対応したシャフリング範囲の決まったシャフ
リングメモリ領域の、画面に対応した位置に書き込み、
判定情報が1125信号の場合には、所定の制御を行な
いメモリ5への書き込みを行なう手段と、メモリ読み出
し制御回路4で、判定情報が1125信号もしくは10
50信号の場合と、1250信号の場合とで、メモリか
ら読み出す垂直アドレスのオフセット値と読み出しアド
レスの制御を切り換える手段とを設けたことにより、メ
モリ書き込み制御回路に小規模な回路を追加するだけ
で、回路規模の大きいシャフリングのメモリ読み出し制
御回路を共用することができる。
れた映像信号を入力判定回路2によって1125信号,
1050信号,1250信号のどの信号であるかを判定
し、この判定した情報をメモリ書き込み制御回路3とメ
モリ読み出し制御回路4に出力する手段と、メモリ書き
込み制御回路3で、判定情報が1250信号もしくは1
050信号の場合には、入力信号をメモリ5内のそれぞ
れの信号に対応したシャフリング範囲の決まったシャフ
リングメモリ領域の、画面に対応した位置に書き込み、
判定情報が1125信号の場合には、所定の制御を行な
いメモリ5への書き込みを行なう手段と、メモリ読み出
し制御回路4で、判定情報が1125信号もしくは10
50信号の場合と、1250信号の場合とで、メモリか
ら読み出す垂直アドレスのオフセット値と読み出しアド
レスの制御を切り換える手段とを設けたことにより、メ
モリ書き込み制御回路に小規模な回路を追加するだけ
で、回路規模の大きいシャフリングのメモリ読み出し制
御回路を共用することができる。
【0018】なお、本実施例においては、入力映像信号
のサンプリング周波数を54MHzとしたが、40.5
MHzや49.5MHといった他のサンプリング周波数
であっても構わない。これは本願発明が、実施例で示し
たように、入力映像信号のマクロブロック並びのままで
は符号化単位を構成するマクロブロック数をそのまま取
り出せない場合に、符号化単位を構成するマクロブロッ
ク数をそのまま取り出せるように入力信号を並べ替えて
いるからである。また、メモリに書き込むときの変換す
るマクロブロックの選び方、および変換するマクロブロ
ックの書き込む位置の決定の仕方は任意である。
のサンプリング周波数を54MHzとしたが、40.5
MHzや49.5MHといった他のサンプリング周波数
であっても構わない。これは本願発明が、実施例で示し
たように、入力映像信号のマクロブロック並びのままで
は符号化単位を構成するマクロブロック数をそのまま取
り出せない場合に、符号化単位を構成するマクロブロッ
ク数をそのまま取り出せるように入力信号を並べ替えて
いるからである。また、メモリに書き込むときの変換す
るマクロブロックの選び方、および変換するマクロブロ
ックの書き込む位置の決定の仕方は任意である。
【0019】また、入力信号はマクロブロックで構成さ
れたフレームとしたが、DCTブロックで構成されたフ
レームでもよい。さらに、空き領域にグレーレベルのデ
ータを入力するとしたが、圧縮効率を上げるための他の
データであってもかまわない。また本実施例の場合、空
き領域を回路構成の簡単化のために集中させたが、分散
させることにより、さらにシャフリング効率を上げるこ
とができる。
れたフレームとしたが、DCTブロックで構成されたフ
レームでもよい。さらに、空き領域にグレーレベルのデ
ータを入力するとしたが、圧縮効率を上げるための他の
データであってもかまわない。また本実施例の場合、空
き領域を回路構成の簡単化のために集中させたが、分散
させることにより、さらにシャフリング効率を上げるこ
とができる。
【0020】
【発明の効果】以上のように本発明の信号処理装置は、
回路規模の少ないメモリ書き込み制御回路を追加するだ
けで、回路規模の大きいメモリ読み出し制御回路とメモ
リとを効果的に共有することができ、複数種類のテレビ
ジョン信号が入力されても、少ない回路規模でシャフリ
ングを行なうことができる。さらに、本発明によれば、
シャフリングを行なうときの空き領域が少ないため、空
き領域のデータが入力される符号化単位と他の符号化単
位との間での符号量のばらつきを抑えることができる。
回路規模の少ないメモリ書き込み制御回路を追加するだ
けで、回路規模の大きいメモリ読み出し制御回路とメモ
リとを効果的に共有することができ、複数種類のテレビ
ジョン信号が入力されても、少ない回路規模でシャフリ
ングを行なうことができる。さらに、本発明によれば、
シャフリングを行なうときの空き領域が少ないため、空
き領域のデータが入力される符号化単位と他の符号化単
位との間での符号量のばらつきを抑えることができる。
【図1】本発明の一実施例における信号処理装置のブロ
ック図
ック図
【図2】(a)は本発明の一実施例における1125信
号のマクロブロック並びを示す図 (b)は同図(a)に示すデータをメモリに書き込んだ
ときのマクロブロック並び
号のマクロブロック並びを示す図 (b)は同図(a)に示すデータをメモリに書き込んだ
ときのマクロブロック並び
【図3】従来の信号処理装置によるシャフリングの説明
図
図
【図4】従来のシャフリングを行なう信号処理装置のブ
ロック図
ロック図
1 入力端子 2 入力判定回路 3 メモリ書き込み制御回路 4 メモリ読み出し制御回路 5 メモリ 6 出力端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松田 豊彦 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (58)調査した分野(Int.Cl.7,DB名) H04N 5/907,5/92 H04N 7/24,9/80,11/04
Claims (2)
- 【請求項1】有効画素データ数の異なる複数の伝送方式
のいずれか1つに対応する映像信号を入力し、前記映像
信号中の所定数の画素データを含むブロックに対して、
前記ブロック単位で前記画素データの並び変えを行う事
を示すシャフリングを行なう信号処理装置であって、 前記信号処理装置は、前記映像信号を入力する入力手段
と、前記映像信号の伝送方式を判定し判定情報として出
力する判定手段と、前記判定情報に基づき水平及び垂直
方向のそれぞれの前記ブロック数を規定したシャフリン
グ範囲を有するシャフリングメモリと、前記映像信号中
の前記画素データを前記シャフリングメモリ中の前記シ
ャフリング範囲へ書き込むメモリ書き込み制御手段と、
前記シャフリングメモリ中の前記シャフリング範囲に格
納されている前記画素データを読み出すメモリ読み出し
制御手段と、前記メモリ読み出し制御手段により読み出
された前記画素データを出力する出力手段とを備え、 前記メモリ書き込み制御手段は、前記シャフリング範囲
に対して、前記映像信号中の前記画素データの並びのま
ま行われる当該画素データの書き込みと、前記映像信号
中の前記画素データの領域内に所定数の前記ブロックを
含むオフセット領域を設けて、前記映像信号中の前記画
素データの領域と前記シャフリングメモリ中の前記シャ
フリング範囲とを対応させ、前記シャフリング範囲にお
ける、前記映像信号中の前記画素データの領域と前記シ
ャフリングメモリ中の前記シャフリング範囲との重なり
領域に対して、前記映像信号中の前記重なり領域内の前
記画素データの並びのまま行われる当該画素データの書
き込み及び、前記シャフリング範囲における、前記映像
信号中の前記画素データの領域と前記シャフリングメモ
リ中の前記シャフリング範囲とが重ならない領域を示す
空き領域に対して、前記オフセット領域内の所定数の前
記ブロックを含む領域毎に行われる当該画素データの書
き込みとを前記判定情報に基づきそれぞれ行い、 前記メモリ読み出し制御手段は、前記シャフリング範囲
に格納されている前記画素データを読み出す位置を前記
判定情報に基づき変更する ことを特徴とする信号処理装
置。 - 【請求項2】前記映像信号はコンポーネント信号であ
り、前記ブロックは輝度信号と色差信号の最小符号化単
位を分割することなく構成されるマクロブロックである
ことを特徴とする請求項1記載の信号処理装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6162993A JP3092382B2 (ja) | 1993-03-22 | 1993-03-22 | 信号処理装置 |
DE1994611974 DE69411974T2 (de) | 1993-03-22 | 1994-03-21 | Videosignalverarbeitungsgerät und seine Methode |
EP19940302002 EP0617565B1 (en) | 1993-03-22 | 1994-03-21 | Video signal processing apparatus and its method |
KR1019940005720A KR0184906B1 (ko) | 1993-03-22 | 1994-03-22 | 영상신호처리장치 및 그 방법 |
US08/597,322 US5646695A (en) | 1993-03-22 | 1996-02-05 | Video signal processing method and apparatus for use with plural television systems |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6162993A JP3092382B2 (ja) | 1993-03-22 | 1993-03-22 | 信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06276503A JPH06276503A (ja) | 1994-09-30 |
JP3092382B2 true JP3092382B2 (ja) | 2000-09-25 |
Family
ID=13176678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6162993A Expired - Fee Related JP3092382B2 (ja) | 1993-03-22 | 1993-03-22 | 信号処理装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5646695A (ja) |
EP (1) | EP0617565B1 (ja) |
JP (1) | JP3092382B2 (ja) |
KR (1) | KR0184906B1 (ja) |
DE (1) | DE69411974T2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09214956A (ja) * | 1996-02-01 | 1997-08-15 | Toshiba Corp | 画像復号化装置 |
KR0178756B1 (ko) * | 1996-06-29 | 1999-04-15 | 김광호 | 셔플을 위한 최적의 메모리 제어방법 및 그 장치 |
TW311222B (en) * | 1996-09-23 | 1997-07-21 | Ind Tech Res Inst | Static random access memory of simultaneous read/write operation |
JPH11122613A (ja) * | 1997-10-16 | 1999-04-30 | Matsushita Electric Ind Co Ltd | 映像信号処理装置、及び映像信号処理方法 |
US6765625B1 (en) * | 1998-03-09 | 2004-07-20 | Divio, Inc. | Method and apparatus for bit-shuffling video data |
JP2000138897A (ja) | 1998-10-30 | 2000-05-16 | Sony Corp | データ処理装置およびデータ記録装置 |
KR100343766B1 (ko) * | 1999-06-08 | 2002-07-20 | 마쯔시다덴기산교 가부시키가이샤 | 영상신호 셔플링, 부호화, 복호화 장치 및 그 프로그램기록매체 |
EP1845723A3 (en) * | 2000-08-07 | 2008-11-12 | Sony Corporation | Information recording apparatus and method, information reading apparatus and method, magnetic tape format, and recording medium |
US7219352B2 (en) * | 2002-04-15 | 2007-05-15 | Microsoft Corporation | Methods and apparatuses for facilitating processing of interlaced video images for progressive video displays |
JP4718763B2 (ja) * | 2002-04-15 | 2011-07-06 | マイクロソフト コーポレーション | ビデオ・レンダラーとグラフィックス・デバイス・ドライバの間の相互作用を促進すること |
US7643675B2 (en) * | 2003-08-01 | 2010-01-05 | Microsoft Corporation | Strategies for processing image information using a color information data structure |
JP5714274B2 (ja) | 2009-10-02 | 2015-05-07 | ローム株式会社 | 半導体装置ならびにそれらを用いた電子機器 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5952286A (ja) * | 1982-09-20 | 1984-03-26 | 株式会社東芝 | ビデオram書込み制御方式 |
GB2139843B (en) * | 1983-05-11 | 1987-07-08 | Sony Corp | Digital video tape recorder apparatus |
US5163024A (en) * | 1983-12-30 | 1992-11-10 | Texas Instruments Incorporated | Video display system using memory with parallel and serial access employing serial shift registers selected by column address |
US4729012A (en) * | 1985-08-30 | 1988-03-01 | Rca Corporation | Dual mode television receiver for displaying wide screen and standard aspect ratio video signals |
JP2557862B2 (ja) * | 1986-12-11 | 1996-11-27 | 富士写真フイルム株式会社 | ビデオ画像収録装置 |
EP0407697A1 (en) * | 1989-07-10 | 1991-01-16 | Seiko Epson Corporation | Memory apparatus |
US5187575A (en) * | 1989-12-29 | 1993-02-16 | Massachusetts Institute Of Technology | Source adaptive television system |
US5097332A (en) * | 1990-05-02 | 1992-03-17 | Faroudja Y C | Processing method for wide-aspect-ratio television signal for standards-compatible transmission and display |
JP3106479B2 (ja) * | 1990-05-31 | 2000-11-06 | ソニー株式会社 | ディジタルコンポーネント信号の記録装置及び記録方法 |
JP2650472B2 (ja) * | 1990-07-30 | 1997-09-03 | 松下電器産業株式会社 | ディジタル信号記録装置およびディジタル信号記録方法 |
JP2646813B2 (ja) * | 1990-07-30 | 1997-08-27 | 松下電器産業株式会社 | ディジタル映像信号記録方法 |
EP0471118B1 (en) * | 1990-08-13 | 1995-12-20 | Matsushita Electric Industrial Co., Ltd. | A video signal digital recording and reproducing apparatus |
JP3057512B2 (ja) * | 1990-08-28 | 2000-06-26 | ソニー株式会社 | 受信装置 |
JP2673386B2 (ja) * | 1990-09-29 | 1997-11-05 | シャープ株式会社 | 映像表示装置 |
JP2962426B2 (ja) * | 1990-12-19 | 1999-10-12 | 株式会社日立製作所 | ディジタルビデオ記録再生装置 |
DE4103298A1 (de) * | 1991-02-04 | 1992-08-13 | Heidelberg Engineering Optisch | Vorrichtung zur abbildung eines objektes |
JP2603162B2 (ja) * | 1991-03-04 | 1997-04-23 | シャープ株式会社 | Muse信号デジタル記録・再生装置 |
JP2558958B2 (ja) * | 1991-03-06 | 1996-11-27 | 松下電器産業株式会社 | メモリ制御装置 |
CA2063744C (en) * | 1991-04-01 | 2002-10-08 | Paul M. Urbanus | Digital micromirror device architecture and timing for use in a pulse-width modulated display system |
JPH04365278A (ja) * | 1991-06-13 | 1992-12-17 | Matsushita Electric Ind Co Ltd | 多画面表示回路 |
KR950014157B1 (ko) * | 1992-10-29 | 1995-11-22 | 대우전자주식회사 | 이미지 데이타 주사 방식 전환 장치 |
KR950006768B1 (ko) * | 1992-12-31 | 1995-06-22 | 현대전자산업주식회사 | 라스터 포멧 콘버터 회로 |
JPH081556B2 (ja) * | 1993-02-01 | 1996-01-10 | 日本電気株式会社 | 画像メモリ装置 |
US5406311A (en) * | 1993-08-25 | 1995-04-11 | Data Translation, Inc. | Storing a digitized stream of interlaced video image data in a memory in noninterlaced form |
-
1993
- 1993-03-22 JP JP6162993A patent/JP3092382B2/ja not_active Expired - Fee Related
-
1994
- 1994-03-21 DE DE1994611974 patent/DE69411974T2/de not_active Expired - Fee Related
- 1994-03-21 EP EP19940302002 patent/EP0617565B1/en not_active Expired - Lifetime
- 1994-03-22 KR KR1019940005720A patent/KR0184906B1/ko not_active IP Right Cessation
-
1996
- 1996-02-05 US US08/597,322 patent/US5646695A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE69411974T2 (de) | 1998-12-10 |
EP0617565A1 (en) | 1994-09-28 |
KR940023250A (ko) | 1994-10-22 |
JPH06276503A (ja) | 1994-09-30 |
DE69411974D1 (de) | 1998-09-03 |
US5646695A (en) | 1997-07-08 |
KR0184906B1 (ko) | 1999-05-01 |
EP0617565B1 (en) | 1998-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0633699A2 (en) | Forced intra-frame coding method | |
JP3092382B2 (ja) | 信号処理装置 | |
EP0600510B1 (en) | Moving picture decoding device | |
JP3202433B2 (ja) | 量子化装置、逆量子化装置及び画像処理装置並びに量子化方法、逆量子化方法及び画像処理方法 | |
JPH08294115A (ja) | Mpeg復号化器及びその復号化方法 | |
JPH03227179A (ja) | 画像データ処理装置 | |
KR19980081641A (ko) | 동화상 복호 방법 및 동화상 복호 장치 | |
US6873738B2 (en) | Hierarchical image processor for encoding or decoding, and memory on the same chip | |
US5767910A (en) | Video signal compressing/encoding system | |
JPH04223687A (ja) | 画像処理方法 | |
JP2921720B2 (ja) | 符号化による映像信号符号化装置 | |
JP2845938B2 (ja) | 中間調画像処理方法 | |
JP3115013B2 (ja) | 画像表示装置 | |
JPH0678136A (ja) | 画像の縮小処理方式 | |
JPH03123176A (ja) | デジタル画像処理方式 | |
JP2862233B2 (ja) | 情報伝送システム | |
JPS60197069A (ja) | 文書表示変換方式 | |
JPS63227271A (ja) | 静止画の階層的伝送方式 | |
JP3161076B2 (ja) | 画像信号符号化装置 | |
JP3081665B2 (ja) | フレームメモリ装置 | |
KR100232490B1 (ko) | 이산 코사인 변환 계수의 지그재그 스캔을 위한 판독 어드레스 발생장치 | |
JPS61242467A (ja) | フアクシミリ受信機の信号処理回路 | |
JPH0793529A (ja) | スキャンフォーマット変換装置 | |
JPH03196189A (ja) | 画像信号処理装置 | |
JPH0654207A (ja) | 画像処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |