JPH0678136A - 画像の縮小処理方式 - Google Patents
画像の縮小処理方式Info
- Publication number
- JPH0678136A JPH0678136A JP4225473A JP22547392A JPH0678136A JP H0678136 A JPH0678136 A JP H0678136A JP 4225473 A JP4225473 A JP 4225473A JP 22547392 A JP22547392 A JP 22547392A JP H0678136 A JPH0678136 A JP H0678136A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- thinned
- picture element
- pixels
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 12
- 238000003672 processing method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】
【構成】２値化された画データＤｉｎを複数のラインメ
モリＬＭ１〜３に記憶し、間引画素列ｂ，ｃおよび参照
画素列ａ，ｄとして生成し出力するラインメモリ１１
と、予め設定された第１の特定パターンをラインメモリ
１１の画素列から検出し一方の間引画素列ｂ又はｃを選
択し出力する第１のパターンマッチング回路１２及び第
１のセレクタ回路１４と、選択された間引画素列ｂ又は
ｃの主走査方向の４画素分ｍ，ｎ，ｐ，ｑ並列に出力す
る遅延回路２１と、予め設定された第２の特定パターン
を４画素分ｍ，ｎ，ｐ，ｑの出力から検出し間引画素ｎ
又はｐを選択し出力する第２のパターンマッチング回路
２２及び第２のセレクタ回路２４とを有する。 【効果】二つの間引き対照画素列から選択的に間引き画
素を切り換えて縮小するとにより、罫線のような細線の
欠落や細かい文字などのつぶれを抑えることができる。
モリＬＭ１〜３に記憶し、間引画素列ｂ，ｃおよび参照
画素列ａ，ｄとして生成し出力するラインメモリ１１
と、予め設定された第１の特定パターンをラインメモリ
１１の画素列から検出し一方の間引画素列ｂ又はｃを選
択し出力する第１のパターンマッチング回路１２及び第
１のセレクタ回路１４と、選択された間引画素列ｂ又は
ｃの主走査方向の４画素分ｍ，ｎ，ｐ，ｑ並列に出力す
る遅延回路２１と、予め設定された第２の特定パターン
を４画素分ｍ，ｎ，ｐ，ｑの出力から検出し間引画素ｎ
又はｐを選択し出力する第２のパターンマッチング回路
２２及び第２のセレクタ回路２４とを有する。 【効果】二つの間引き対照画素列から選択的に間引き画
素を切り換えて縮小するとにより、罫線のような細線の
欠落や細かい文字などのつぶれを抑えることができる。
Description
【０００１】
【産業上の利用分野】本発明は画像の縮小処理方式に関
し、特にファクシミリ装置において画像の縮小処理を行
う画像の縮小処理方式に関する。
し、特にファクシミリ装置において画像の縮小処理を行
う画像の縮小処理方式に関する。
【０００２】
【従来の技術】従来の画像の縮小方式は、縮小倍率によ
り周期的に一つの間引き対象画素列を決め、その画素列
またはその周辺の画素情報とは全く無関係に間引き対照
画素列を単純に間引いて縮小処理をおこなっていた。
り周期的に一つの間引き対象画素列を決め、その画素列
またはその周辺の画素情報とは全く無関係に間引き対照
画素列を単純に間引いて縮小処理をおこなっていた。
【０００３】
【発明が解決しようとする課題】上述した従来の画像の
縮小処理方式は、縮小倍率により周期的に一つの間引き
対照画素列を決めて、その画素列またはその周辺の画素
情報とは全く無関係に間引き対照画素列を単純に間引い
て縮小処理をしていた為、間引き対象画素列の画情報が
欠落して罫線や細線等の周囲画素に対して個立した画情
報が再現できなくなる欠点があった。したがって、縮小
処理をすることによって罫線の線切れやかすれ、または
つぶれなどの問題があった。
縮小処理方式は、縮小倍率により周期的に一つの間引き
対照画素列を決めて、その画素列またはその周辺の画素
情報とは全く無関係に間引き対照画素列を単純に間引い
て縮小処理をしていた為、間引き対象画素列の画情報が
欠落して罫線や細線等の周囲画素に対して個立した画情
報が再現できなくなる欠点があった。したがって、縮小
処理をすることによって罫線の線切れやかすれ、または
つぶれなどの問題があった。
【０００４】
【課題を解決するための手段】本発明の画像の縮小処理
方式は、白情報および黒情報の画情報が２値化された画
データの間引き対象の２ラインを間引画素列とし、前記
間引画素列の画素が周辺の前記画情報に対して孤立した
画素にならないように一方の前記画素列を間引くことを
特徴とする。
方式は、白情報および黒情報の画情報が２値化された画
データの間引き対象の２ラインを間引画素列とし、前記
間引画素列の画素が周辺の前記画情報に対して孤立した
画素にならないように一方の前記画素列を間引くことを
特徴とする。
【０００５】また、入力の前記画データを複数のライン
メモリに記憶し前記間引画素列および参照画素列として
生成し出力する手段と、予め設定された第１の特定パタ
ーンを前記ラインメモリの画素列から検出し一方の前記
間引画素列を選択し出力する手段と、選択された前記間
引画素列の主走査方向の４画素分を並列に出力する手段
と、予め設定された第２の特定パターンを前記４画素分
の出力から検出し間引画素を選択し出力する手段とを有
する。
メモリに記憶し前記間引画素列および参照画素列として
生成し出力する手段と、予め設定された第１の特定パタ
ーンを前記ラインメモリの画素列から検出し一方の前記
間引画素列を選択し出力する手段と、選択された前記間
引画素列の主走査方向の４画素分を並列に出力する手段
と、予め設定された第２の特定パターンを前記４画素分
の出力から検出し間引画素を選択し出力する手段とを有
する。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図である。
る。図１は本発明の一実施例のブロック図である。
【０００７】本実施例は、白情報および黒情報の画情報
が２値化された画データＤｉｎを複数のラインメモリＬ
Ｍ１〜３に記憶し、間引画素列ｂ，ｃおよび参照画素列
ａ，ｄとして生成し出力するラインメモリ１１と、予め
設定された第１の特定パターンをラインメモリ１１の画
素列から検出し一方の間引画素列ｂ又はｃを選択し出力
する第１のパターンマッチング回路１２及び第１のセレ
クタ回路１４と、選択された間引画素列ｂ又はｃの主走
査方向の４画素分ｍ，ｎ，ｐ，ｑ並列に出力する遅延回
路２１と、予め設定された第２の特定パターンを４画素
分ｍ，ｎ，ｐ，ｑの出力から検出し間引画素ｎ又はｐを
選択し出力する第２のパターンマッチング回路２２及び
第２のセレクタ回路２４とを有して構成される。
が２値化された画データＤｉｎを複数のラインメモリＬ
Ｍ１〜３に記憶し、間引画素列ｂ，ｃおよび参照画素列
ａ，ｄとして生成し出力するラインメモリ１１と、予め
設定された第１の特定パターンをラインメモリ１１の画
素列から検出し一方の間引画素列ｂ又はｃを選択し出力
する第１のパターンマッチング回路１２及び第１のセレ
クタ回路１４と、選択された間引画素列ｂ又はｃの主走
査方向の４画素分ｍ，ｎ，ｐ，ｑ並列に出力する遅延回
路２１と、予め設定された第２の特定パターンを４画素
分ｍ，ｎ，ｐ，ｑの出力から検出し間引画素ｎ又はｐを
選択し出力する第２のパターンマッチング回路２２及び
第２のセレクタ回路２４とを有して構成される。
【０００８】次に本実施例の動作について説明する。一
般に、ファクシミリ通信などに使われる画像情報は白情
報と黒情報とを電気信号の０と１とで表し、二次元平面
の画像を水平方向（主走査方向）と順次垂直方向（副走
査方向）とにスキャンして伝送している。この入力画デ
ータＤｉｎをラインメモリ（ＬＭ１，ＬＭ２，ＬＭ３）
１１に入力して副走査方向に隣接する４ライン分の画素
列ａ〜ｄを生成して出力する。
般に、ファクシミリ通信などに使われる画像情報は白情
報と黒情報とを電気信号の０と１とで表し、二次元平面
の画像を水平方向（主走査方向）と順次垂直方向（副走
査方向）とにスキャンして伝送している。この入力画デ
ータＤｉｎをラインメモリ（ＬＭ１，ＬＭ２，ＬＭ３）
１１に入力して副走査方向に隣接する４ライン分の画素
列ａ〜ｄを生成して出力する。
【０００９】ここで、ａをｉライン目の画素列とすると
ｂはｉ−１ライン目、ｃはｉ−２ライン目、ｄはｉ−３
ライン目の画素列になる。ここでｂとｃを間引き対照画
素列として第１のセレクタ回路（ＤＳ１）１４に入力し
て、ａ，ｂ，ｃ，ｄを第１のパターンマッチング回路
（ＰＭ１）１２に入力し、ある特定パターン（予め設定
する）の場合に画素選択信号ｈをセレクタ回路１４に指
示して間引き対照画素列ｂ，ｃのどちらの画素を選択す
るかを切り替える。
ｂはｉ−１ライン目、ｃはｉ−２ライン目、ｄはｉ−３
ライン目の画素列になる。ここでｂとｃを間引き対照画
素列として第１のセレクタ回路（ＤＳ１）１４に入力し
て、ａ，ｂ，ｃ，ｄを第１のパターンマッチング回路
（ＰＭ１）１２に入力し、ある特定パターン（予め設定
する）の場合に画素選択信号ｈをセレクタ回路１４に指
示して間引き対照画素列ｂ，ｃのどちらの画素を選択す
るかを切り替える。
【００１０】垂直方向縮小回路（ＶＲＣ）１３は、ライ
ンごとのイネーブル信号（ＥＮＢ）ｅから縮小倍率によ
り間引きラインの前のラインの区間だけ画素切替信号ｇ
を（ＰＭ）１２に出力し、（ＰＭ１）１２ではこの区間
以外は画素選択信号により画素列ｂを選択するように固
定する。
ンごとのイネーブル信号（ＥＮＢ）ｅから縮小倍率によ
り間引きラインの前のラインの区間だけ画素切替信号ｇ
を（ＰＭ）１２に出力し、（ＰＭ１）１２ではこの区間
以外は画素選択信号により画素列ｂを選択するように固
定する。
【００１１】また、（ＶＲＣ）１３では間引きラインに
相当するイネーブル信号をマスクして新しいイネーブル
信号ｕを出力する。以上の結果（ＤＳ１）１４から得ら
れた画素列ｍは、通常は画素列ｂを出力しており、間引
きラインの前ラインのみ画素列ｂとｃから画素単位に選
択された副走査方向の間引き縮小処理された画素を出力
する。
相当するイネーブル信号をマスクして新しいイネーブル
信号ｕを出力する。以上の結果（ＤＳ１）１４から得ら
れた画素列ｍは、通常は画素列ｂを出力しており、間引
きラインの前ラインのみ画素列ｂとｃから画素単位に選
択された副走査方向の間引き縮小処理された画素を出力
する。
【００１２】同様に（ＤＳ１）１４の出力の画素列ｍは
画素遅延回路（Ｄ１，Ｄ２，Ｄ３）２１に入力され主走
査方向に４画素分の画素ｍ，ｎ，ｐ，ｑを生成して出力
する。ｎ，ｐを間引き対象画素として第２のセレクタ回
路（ＤＳ２）２４に入力して、ｍ，ｎ，ｐ，ｑから第２
のパターンマッチング回路（ＰＭ２）２２で特定パター
ン（予め設定する）のとき画素選択信号ｓを（ＤＳ２
２）２４に出力してｎとｐのどちらの画素を選択するか
を切り替える。
画素遅延回路（Ｄ１，Ｄ２，Ｄ３）２１に入力され主走
査方向に４画素分の画素ｍ，ｎ，ｐ，ｑを生成して出力
する。ｎ，ｐを間引き対象画素として第２のセレクタ回
路（ＤＳ２）２４に入力して、ｍ，ｎ，ｐ，ｑから第２
のパターンマッチング回路（ＰＭ２）２２で特定パター
ン（予め設定する）のとき画素選択信号ｓを（ＤＳ２
２）２４に出力してｎとｐのどちらの画素を選択するか
を切り替える。
【００１３】ここで、画素転送クロック（ＣＬＫ）ｆは
水平方向縮小回路（ＨＲＣ）２３で縮小倍率により間引
き画素のクロックをマスクして画素転送クロックｘを出
力し、間引き画素の前画素の区間のみ（ＰＭ２）２２に
画素切替信号ｒを指示して、（ＰＭ２）２２はこの区間
以外は画素線択信号ｓで画素ｎを選択するように固定す
る。以上の結果（ＤＳ２）２４から得られた画素データ
出力Ｄｏｕｔ（＝ｔ）は、通常は画素ｎを出力してお
り、間引き画素の前画素のみ画素ｎとｐから選択された
画素を出力する。（主走査方向の間引き処理） 次にパターンマッチング回路（ＰＭ１，ＰＭ２）１３，
２３と動作について図２を参照して説明する。ＰＭ１，
ＰＭ２に入力される画素をｉ番目〜ｉ−３番目とすると
その組合せは１６通りのパターンがある。ここで、間引
き対象画素はｉ−１とｉ−２の画素でありこのどちらか
が間引かれて欠落することになる。
水平方向縮小回路（ＨＲＣ）２３で縮小倍率により間引
き画素のクロックをマスクして画素転送クロックｘを出
力し、間引き画素の前画素の区間のみ（ＰＭ２）２２に
画素切替信号ｒを指示して、（ＰＭ２）２２はこの区間
以外は画素線択信号ｓで画素ｎを選択するように固定す
る。以上の結果（ＤＳ２）２４から得られた画素データ
出力Ｄｏｕｔ（＝ｔ）は、通常は画素ｎを出力してお
り、間引き画素の前画素のみ画素ｎとｐから選択された
画素を出力する。（主走査方向の間引き処理） 次にパターンマッチング回路（ＰＭ１，ＰＭ２）１３，
２３と動作について図２を参照して説明する。ＰＭ１，
ＰＭ２に入力される画素をｉ番目〜ｉ−３番目とすると
その組合せは１６通りのパターンがある。ここで、間引
き対象画素はｉ−１とｉ−２の画素でありこのどちらか
が間引かれて欠落することになる。
【００１４】このとき、間引く画素の論理値とその両隣
りの画素のどちらか一方が同じ論理値の場合は間引き可
能画素と判断し、両隣りとも論理値が異なる場合は間引
き不可の画素と判断することにより、間引き可能な画素
は網掛けした部分になる。
りの画素のどちらか一方が同じ論理値の場合は間引き可
能画素と判断し、両隣りとも論理値が異なる場合は間引
き不可の画素と判断することにより、間引き可能な画素
は網掛けした部分になる。
【００１５】６番目と１１番目は一画素ごとに論理値が
変化しているため、どちらを間引いても画素の論理欠落
が発生する。これ以外は、間引き可能画素の一つを間引
いても画素の論理情報は残り解像度は確保できる。した
がって、非常にまれな一画素ごとに論理が変化する画素
パターンを除けば、間引き可能画素を画素パターンによ
り切り替えることにより罫線などの細線の欠落や文字の
つぶれを起こさずに縮小することができる。
変化しているため、どちらを間引いても画素の論理欠落
が発生する。これ以外は、間引き可能画素の一つを間引
いても画素の論理情報は残り解像度は確保できる。した
がって、非常にまれな一画素ごとに論理が変化する画素
パターンを除けば、間引き可能画素を画素パターンによ
り切り替えることにより罫線などの細線の欠落や文字の
つぶれを起こさずに縮小することができる。
【００１６】なお、間引き対象画素のｉ−１とｉ−２の
どちらを間引いてもよい場合は、間引き画素の切り替え
により発生する画素列の不連続性のジッタを少なくする
為できるだけ前画面の間引き画素と同じ画素列を間引く
ことが望ましい。
どちらを間引いてもよい場合は、間引き画素の切り替え
により発生する画素列の不連続性のジッタを少なくする
為できるだけ前画面の間引き画素と同じ画素列を間引く
ことが望ましい。
【００１７】
【発明の効果】以上説明したように本発明は、間引き画
素の周辺の画素パターンから画素の論理情報ができるだ
け欠落しないように二つの間引き対照画素列から選択的
に間引画素を切り換えて縮小することにより、罫線のよ
うな細線の欠落や細かい文字などのつぶれを抑えること
ができるという効果がある。
素の周辺の画素パターンから画素の論理情報ができるだ
け欠落しないように二つの間引き対照画素列から選択的
に間引画素を切り換えて縮小することにより、罫線のよ
うな細線の欠落や細かい文字などのつぶれを抑えること
ができるという効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】本実施例の動作説明のための画素パターンを示
す図である。
す図である。
１１ ＬＭ１〜３（ラインメモリ） １２ ＰＭ１（第１のパターンマッチング回路） １３ ＶＲＣ（垂直方向縮小回路） １４ ＤＳ１（第１のセレクタ回路） ２１ Ｄ１〜Ｄ３（画素遅延回路） ２２ ＰＭ２（第２のパターンマッチング回路） ２３ ＨＲＣ（水平方向縮小回路） ２４ ＤＳ２（第２のセレクタ回路） ａ 入力画素列（ｉライン） ｂ 入力画素列（ｉ−１ライン） ｃ 入力画素列（ｉ−２ライン） ｄ 入力画素列（ｉ−３ライン） ｅ 入力イネーブル信号 ｆ 入力画素転送クロック ｇ 画素切替信号（副走査方向） ｈ 画素線択信号（副走査方向） ｍ 副走査縮小画素列（入力ｉ番目画素） ｎ 入力画素（ｉ−１番目画素） ｐ 入力画素（ｉ−２番目画素） ｑ 入力画素（ｉ−３番目画素） ｒ 画素切替信号（主走査方向） ｓ 画素選択信号（主走査方向） ｔ 縮小画素出力 ｕ 出力イネーブル信号 ｘ 出力画素転送クロック
Claims (2)
- 【請求項１】 白情報および黒情報の画情報が２値化さ
れた画データの間引き対象の２ラインを間引画素列と
し、前記間引画素列の画素が周辺の前記画情報に対して
孤立した画素にならないように一方の前記画素列を間引
くことを特徴とする画像の縮小処理方式。 - 【請求項２】 入力の前記画データを複数のラインメモ
リに記憶し前記間引画素列および参照画素列として生成
し出力する手段と、予め設定された第１の特定パターン
を前記ラインメモリの画素列から検出し一方の前記間引
画素列を選択し出力する手段と、選択された前記間引画
素列の主走査方向の４画素分を並列に出力する手段と、
予め設定された第２の特定パターンを前記４画素分の出
力から検出し間引画素を選択し出力する手段とを有する
ことを特徴とする請求項１記載の画像の縮小処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4225473A JP2982509B2 (ja) | 1992-08-25 | 1992-08-25 | 画像の縮小処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4225473A JP2982509B2 (ja) | 1992-08-25 | 1992-08-25 | 画像の縮小処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0678136A true JPH0678136A (ja) | 1994-03-18 |
| JP2982509B2 JP2982509B2 (ja) | 1999-11-22 |
Family
ID=16829871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4225473A Expired - Fee Related JP2982509B2 (ja) | 1992-08-25 | 1992-08-25 | 画像の縮小処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2982509B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6688548B2 (en) | 2001-03-29 | 2004-02-10 | Tokyo Kikai Seisakusho, Ltd. | Paper roll driving apparatus |
| US7454068B2 (en) | 2003-11-12 | 2008-11-18 | International Business Machines Corporation | System and method for providing black white image compression |
| US7809213B2 (en) | 2004-02-03 | 2010-10-05 | International Business Machines Corporation | Black white image compression having print density control |
| US7830552B2 (en) | 2005-04-15 | 2010-11-09 | International Business Machines Corporation | Black white image scaling having print density control and polarity detection |
-
1992
- 1992-08-25 JP JP4225473A patent/JP2982509B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6688548B2 (en) | 2001-03-29 | 2004-02-10 | Tokyo Kikai Seisakusho, Ltd. | Paper roll driving apparatus |
| US7454068B2 (en) | 2003-11-12 | 2008-11-18 | International Business Machines Corporation | System and method for providing black white image compression |
| US7809213B2 (en) | 2004-02-03 | 2010-10-05 | International Business Machines Corporation | Black white image compression having print density control |
| US7830552B2 (en) | 2005-04-15 | 2010-11-09 | International Business Machines Corporation | Black white image scaling having print density control and polarity detection |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2982509B2 (ja) | 1999-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0809395A2 (en) | An X-Y addressable CMOS APS with compact pixel pitch | |
| KR910010348A (ko) | 화소수 변환 회로 | |
| JP3092382B2 (ja) | 信号処理装置 | |
| JP2982509B2 (ja) | 画像の縮小処理方式 | |
| US4387395A (en) | Facsimile to video converter | |
| US4736438A (en) | Image processing device for the real-time processing and recognition of two-dimensional images, and an image processing system including at least two series-connected image processing devices of this kind | |
| US20010012404A1 (en) | Memory apparatus for digital picture signal, writing method thereof, and reading method thereof | |
| JP2004201302A (ja) | 画像の解像度変換方法 | |
| KR20050106111A (ko) | 1차원 데이터 스트림으로부터 동기적 다차원 데이터스트림들을 발생시키는 방법 및 시스템 | |
| JPS59163948A (ja) | ドット文字出力処理装置 | |
| JP2845938B2 (ja) | 中間調画像処理方法 | |
| JPS61242467A (ja) | フアクシミリ受信機の信号処理回路 | |
| JPH06105951B2 (ja) | 画像信号変換方法及び装置 | |
| JPH0126226B2 (ja) | ||
| JPH05260460A (ja) | 動き検出装置 | |
| JP3576575B2 (ja) | 画像処理装置及び画像処理方法 | |
| JPS60145767A (ja) | 画像記録方式 | |
| JPH05103305A (ja) | 走査線変換装置 | |
| JPS63105572A (ja) | 解像度変換装置 | |
| JPH07111586A (ja) | 画像処理装置 | |
| JPH0616295B2 (ja) | 画像処理装置 | |
| JPH0573668A (ja) | モザイク処理装置 | |
| JPH05260451A (ja) | 画像符号化処理用ｌｓｉ | |
| JPH0371326A (ja) | 画線付加装置 | |
| JPS6382060A (ja) | フアクシミリの画信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990824 |
|
| LAPS | Cancellation because of no payment of annual fees |