JP5714274B2 - 半導体装置ならびにそれらを用いた電子機器 - Google Patents

半導体装置ならびにそれらを用いた電子機器 Download PDF

Info

Publication number
JP5714274B2
JP5714274B2 JP2010196402A JP2010196402A JP5714274B2 JP 5714274 B2 JP5714274 B2 JP 5714274B2 JP 2010196402 A JP2010196402 A JP 2010196402A JP 2010196402 A JP2010196402 A JP 2010196402A JP 5714274 B2 JP5714274 B2 JP 5714274B2
Authority
JP
Japan
Prior art keywords
voltage
signal
semiconductor device
switch
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010196402A
Other languages
English (en)
Other versions
JP2011096238A (ja
Inventor
宮長 晃一
晃一 宮長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2010196402A priority Critical patent/JP5714274B2/ja
Priority to CN201010501564.5A priority patent/CN102035250B/zh
Priority to US12/897,454 priority patent/US8639959B2/en
Publication of JP2011096238A publication Critical patent/JP2011096238A/ja
Application granted granted Critical
Publication of JP5714274B2 publication Critical patent/JP5714274B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G06F13/426Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using an embedded synchronisation, e.g. Firewire bus, Fibre Channel bus, SSA bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4072Drivers or receivers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Manipulation Of Pulses (AREA)
  • Power Sources (AREA)

Description

本発明は、複数の種類の異なるデバイスが接続される半導体装置に関する。
1. 携帯電話、PDA(Personal Digital Assistants)、ノート型パーソナルコンピュータをはじめとするさまざまな電子機器に、USB(Universal Serial Bus)ポート(インタフェース)が搭載される。USBポートには、さまざまな異なる種類のデバイスが接続される。電子機器は、USBポートに対するデバイスの接続の有無、デバイスの種類や状態を判定し、判定結果に応じた動作モードに移行する。USB以外のインタフェースでも、コネクタに接続されるデバイスの種類や状態を特定する必要がある場合が多くある。
2. また携帯電話、PDA(Personal Digital Assistants)、ノート型パーソナルコンピュータをはじめとするさまざまな電子機器に、デジタル信号処理を行うCPU(Central Processing Unit)や、DSP(Digital Signal Processor)、あるいは液晶パネル、その他のアナログ、デジタル回路など、多くの電子回路が搭載される。電源として電池が搭載される電池駆動型の電子機器においては、機器内部の各電子回路は、電池からの電池電圧によって動作する。
電子機器には、ACアダプタ用の端子やUSB(Universal Serial Bus)ポートなどを介して、外部電源からの電源供給を受け、電池の残量が少なくても、あるいは電池が装着されていなくても動作可能なものがある。この場合、外部電源からの電圧と、電池からの電圧のいずれによって電子機器を動作させるかを制御するための電源管理回路(パワーマネージメントIC)が設けられる。電池がリチウムイオン電池などの二次電池の場合、電源管理回路には、外部電源からの電圧によって電池を充電する機能が設けられる。電源管理回路は、外部電源からの電圧と電池電圧を比較し、その比較結果に応じていずれの電圧を負荷に供給するかを制御する。
特開平6−276503号公報 特開平9−219935号公報 特開平3−49418号公報 特開昭61−8677号公報 特開2009−071534号公報
1. 本発明のある態様は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、複数の種類の異なるデバイスが接続される半導体装置において、デバイスの素性を判定する方式の提供にある。
2. 特許文献5に記載されるように、電源管理回路には、外部電源からの電圧と電池電圧を比較する電圧比較回路が搭載される。しかしながら特許文献5の電圧比較回路は、演算増幅器や抵抗に常時電流が流れるため、消費電力が大きくなるという問題がある。なおこのような問題は電源管理回路に限らず、一般的な電圧比較回路にも発生する。
本発明のある態様はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、消費電力を低減した電圧比較回路の提供にある。
1. 本発明のある態様の半導体装置は、複数の異なる種類のデバイスが接続されうる通信インタフェース用のポートと、デバイスとデータ通信を行うプロセッサの通信用端子との間を接続する信号ラインと、信号ラインの電気的状態を監視し、ポートに接続されるデバイスを判定する判定部と、判定部と信号ラインの間に設けられた第1スイッチと、を備える。第1スイッチは、判定部がデバイスを判定する期間オンであり、その後オフする。
この態様によると、判定部による判定が終了した後は、判定部と信号ラインが切り離されるため、判定部がデータ通信に及ぼす影響を低減することができる。
ある態様の半導体装置は、信号ラインの経路上に設けられた第2スイッチをさらに備えてもよい。第2スイッチは、判定部がデバイスを判定する期間オフであり、その後オンしてもよい。
この場合、判定部が動作中に、プロセッサが判定部による判定処理に及ぼす影響を低減することができる。
本発明の別の態様もまた、半導体装置である。この装置は、複数の異なる種類のデバイスが接続されうる通信インタフェース用のポートとデバイスとデータ通信を行うプロセッサの通信用端子の間を接続する信号ラインと、信号ラインの電気的状態を監視し、ポートに接続されるデバイスを判定する判定部と、を備える。判定部は、判定部がデバイスを判定する期間アクティブであり、その後、非アクティブとなる。
「非アクティブ」とは、信号ラインから判定部を見たインピーダンスが、信号ラインを介して行われるデータ通信に及ぼす判定部の影響が無視しうるほどに十分に高いことをいう。
ある態様の信号ラインの経路上に設けられた第2スイッチをさらに備えてもよい。第2スイッチは、判定部がデバイスを判定する期間オフであり、その後オンしてもよい。
ある態様の半導体装置は、ポートに何らかのデバイスが接続されたか否かを判定する接続検出部をさらに備えてもよい。判定部がデバイスを判定する期間は、接続検出部によりデバイスの接続を検出してから、所定時間経過するまでの期間であってもよい。
ポートは、USB(Universal Serial Bus)インタフェースの差動信号ラインが接続される端子であり、接続検出部は、USBインタフェースの電源ラインと接続される第2ポートの電気的状態を監視し、USBインタフェースを介しての電源の供給の有無を判定することにより、デバイスが接続されたか否かを判定してもよい。
本発明のさらに別の態様は、電子機器である。この電子機器は、複数の異なる種類のデバイスのいずれかが接続される通信インタフェース用のポートと、デバイスとデータ通信を行うプロセッサと、ポートとプロセッサと接続される上述のいずれかの態様の半導体装置と、を備える。
この態様によれば、デバイスの素性を正確に判定できるとともに、確実なデータ通信が実現できる。
2. 本発明のある態様は、入力端子に印加される入力電圧を、所定のしきい値電圧と比較する電圧比較回路に関する。この電圧比較回路は、入力電圧を所定の第1しきい値電圧と比較し、入力電圧が第1しきい値電圧より高いときにアサートされる判定信号を生成する第1電圧比較部と、判定信号がアサートされたときにアクティブとなり、入力電圧を所定の第2しきい値電圧と比較する第2電圧比較部と、を備える。
この態様によると、第2電圧比較部を高精度に、第1電圧比較部をそれよりも低精度で、その代わりに消費電力を小さく構成することにより、入力電圧が低い状況における電圧比較回路全体の消費電力を低減できる。
入力端子には、第1電圧または第1電圧よりも高い第2電圧が印加されてもよい。このとき、第1しきい値電圧は、第1電圧よりも高い値であってもよい。
この態様によれば、第1電圧が印加されているときには、第2電圧比較部は非アクティブとなることが保証され、第2電圧が印加されているときのみ、高精度な電圧比較を行うことで、第2電圧の印加の有無を検出することができる。
本発明の別の態様は、電源管理回路である。この電源管理回路は、外部電源が接続される第1端子と、電池が接続されるの第2端子と、第1端子に印加された外部電源からの電圧を入力電圧として入力端子に受ける上述のいずれかの態様の電圧比較回路と、外部電源からの電圧と、電池からの電池電圧のいずれかを、電圧比較回路の比較結果にもとづいて選択する選択回路と、選択回路により選択された電圧を、外部の負荷回路へと出力する出力端子と、を備える。
本発明のさらに別の態様は、電子機器である。この電子機器は、電池と、外部電源が着脱可能なアダプタ端子と、上述の電源管理回路と、電源管理回路の出力端子に接続される負荷回路と、を備える。
この態様によると、電源管理回路の消費電力を低減できるため、電池の寿命を延ばすことができる。
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
本発明のある態様によれば、デバイスの素性を判定することができる。また別の態様によれば、電圧比較回路の消費電力を低減できる。
第1の実施の形態に係る半導体装置を備える電子機器の構成を示すブロック図である。 第1の実施の形態に係る半導体装置の構成を示す回路図である。 図2の半導体装置の動作を示すタイムチャートである。 実施の形態に係る電源管理回路を備える電子機器の構成を示すブロック図である。 実施の形態に係る電圧比較回路の構成を示す回路図である。 第1電圧比較部の別の構成例を示す回路図である。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
また本明細書において、電圧信号、電流信号、あるいは抵抗に付された符号は、必要に応じてそれぞれの電圧値、電流値、あるいは抵抗値を表すものとする。
(第1の実施の形態)
図1は、第1の実施の形態に係る半導体装置10を備える電子機器2の構成を示すブロック図である。電子機器2は、ポート(もしくはコネクタまたは端子ともいう)P1、半導体装置10、プロセッサ20を備える。ポートP1は、複数の異なる種類のデバイスが接続されうる通信インタフェース用のコネクタである。
本実施の形態では、通信インタフェースとしてUSB(Universal Serial Bus)を例に説明する。ただし本発明はそれに限定されず、UART(Universal Asynchronous Receiver Transmitter)、IEEE1397、ビデオ用、オーディオ用のさまざまなインタフェースに適用できる。
USBインタフェースでは、電源ラインVBUS、グランドラインGND、差動データラインD+、D−が提供される。図1のポートP1は、差動データラインD+、D−が接続される端子であり、実際には2つ設けられるが、図1では省略してひとつにまとめて示している。ポートP1には通信用バス6を介して外部のデバイス4が接続される。
プロセッサ20は、デバイス4との間でデータ通信を行う。プロセッサ20は半導体装置10とともに同じ半導体基板に集積化されていてもよい。
半導体装置10は、ポートP1とプロセッサ20の通信用端子P2の間に設けられる。半導体装置10は、ポートP3、プロセッサ側端子P4、信号ライン12、判定部14、接続検出部16を備える。
ポートP3は、ポートP1と接続される。プロセッサ側端子P4はプロセッサ20の通信用端子P2と接続される。
信号ライン12は、ポートP1(P3)と通信用端子P2(P4)の間を接続する。判定部14は、信号ライン12の電気的状態を監視し、ポートP1に接続されるデバイス4の種類、状態などを判定する。
本実施の形態では、判定部14は、ポートP1に接続されるデバイスが、電子機器2に対して電源VBUSを供給し、電子機器2の電池(不図示)を充電する電流供給能力(1.8A)を有するか否かを判定する。このような電流供給能力を有するデバイス(USB専用充電器)4は、その内部において通信用バス6の差動データラインD+、D−がショートされている。そうでないデバイス、すなわちプロセッサ20とデータ通信を行うデバイス(ホストもしくはUSBハブ)4は、デバイス4の内部において差動データラインD+、D−が抵抗を介してプルダウンされている。判定部14による具体的な判定方法については後述する。
第1スイッチSW1は、判定部14と信号ライン12の間に設けられる。第1スイッチSW1は、判定部14がデバイス4を判定する期間(検出期間)τDETの間オンであり、その後オフする。
第2スイッチSW2は、信号ライン12の経路上に、つまりデバイス4とプロセッサ20の間に設けられる。第2スイッチSW2は、検出期間τDETの間、オフであり、その後オンする。
接続検出部16は、ポートP1に何らかのデバイスが接続されたか否かを判定する。第1スイッチSW1および第2スイッチSW2は、接続検出部16によるデバイス4の接続検出の有無に応じて切りかえられる。具体的には、検出期間τDETは、接続検出部16がデバイス4の接続を検出してから、所定時間が経過するまでの期間である。所定時間は、判定部14によるデバイス4の判定に要する時間よりも長く設定される。
接続検出部16は、機械的な手段によりポートP1に対するデバイス4の接続の有無を検出してもよい。このような機構は公知の技術を利用すればよい。あるいは好ましい態様において、接続検出部16はUSBインタフェースの電源ラインVBUSと接続される第2ポート(不図示)の電気的状態を監視し、USBインタフェースを介しての電源VBUSの供給の有無を判定することにより、デバイス4が接続されたか否かを判定してもよい。VBUS検出用の回路は、USBインタフェースを備える電子機器には通常搭載されるため、その検出結果を第1スイッチSW1、第2スイッチSW2の制御に利用することで、デバイス4の接続の有無を確実に判定できるとともに、新たに接続検出部16を設ける必要がないというメリットがある。
以上が半導体装置10の構成である。続いてその動作を説明する。
初期状態は、ポートP1にデバイス4が接続されておらず、第1スイッチSW1がオン、第2スイッチSW2がオフである。
ユーザが電子機器2のポートP1に通信用バス6を介してデバイス4を接続する。これを受けて、接続検出部16がデバイス4が検出するとともに、判定部14がデバイス4の種類を判定する。判定部14による判定の期間、第2スイッチSW2はオフしているため、プロセッサ20が信号ライン12に及ぼす電気的影響が遮断され、確実な判定が可能となる。
そして接続検出部16による検出後、所定時間の経過後に、第1スイッチSW1がオフ、第2スイッチSW2がオンする。デバイス4がプロセッサ20との間で通信を行うデバイスであった場合、第2スイッチSW2がオンした後に、プロセッサ20とデバイス4の間のリンクが確立し、プロセッサ20とデバイス4の間でデータ通信が行われる。このデータ通信の間、第1スイッチSW1はオフしているため、接続検出部16がデータ通信に及ぼす影響を取り除くことができる。
以上が半導体装置10の動作および利点である。
続いて、上述の特徴を備えた半導体装置の具体的な構成例を説明する。図2は、実施の形態に係る半導体装置10aの構成を示す回路図である。半導体装置10aは、携帯電話端末に搭載される。そしてUSBインタフェースには、デバイス4として、
1. USB専用充電器
2. USBホストデバイス、USBハブ
3. USBハンズフリーコネクタ
4. USBヘッドホン
のいずれかが接続される。
半導体装置10aは、信号ライン12p、12n(必要に応じて信号ライン12と総称する)、USB充電器判定部14a、VBUS検出部16a、制御部30を備える。USB充電器判定部14a、VBUS検出部16aはそれぞれ、図1の判定部14、接続検出部16に対応する。
VBUS検出部16aは、VBUS_DET_EN信号がアサートされるとアクティブとなり、VBUS端子を監視し、その電位を所定のしきい値電圧Vthと比較する。その結果、VBUS>Vthのとき、VBUS検出信号(VBUS_DET信号)をアサートする。
制御部30はVBUS_DET信号を受ける。制御部30はVBUS_DET信号がアサートされると、その2.6ms後に、起動信号(CHG_DET_EN信号)をアサートする。CHG_DET_EN信号は、所定時間(20ms)の間、アサートされ、その後ネゲートされる。
USB充電器判定部14aは、信号ライン12の電気的状態を監視することにより、デバイス4の種類を判定する。USB充電器判定部14aはアクティブと非アクティブが切り替え可能に構成され、CHG_DET_EN信号がアサートされる間アクティブとなる。非アクティブな状態において、信号ライン12からUSB充電器判定部14aを見たインピーダンスは、非常に高い。別の言い方をすれば、非アクティブな状態においてUSB充電器判定部14aは信号ライン12に対し、実質的に電気的な作用を及ぼさないように構成される。図1の第1スイッチSW1は、判定部14のアクティブ、非アクティブを切り換えるスイッチと理解することもできる。
制御部30は、CHG_DET_EN信号がネゲートされた後に、パスイネーブル信号(PATH_EN信号)をアサートする。PATH_EN信号がアサートされると、第2スイッチSW2a、SW2bがオンする。
続いてUSB充電器判定部14aの構成を説明する。USB充電器判定部14aは、第1スイッチSW1a〜SW1c、第1抵抗R1〜第5抵抗R5、コンパレータ32、データ保持部34、トランジスタM1を含む。なお第1スイッチSW1a、SW1bは、図1の第1スイッチSW1に相当する。
起動信号CHG_DET_ENがアサートされると、第1スイッチSW1a〜SW1cがオンする。信号ライン12pは、第1抵抗R1および第1スイッチSW1aを介して所定の電圧V33にプルアップされている。信号ライン12nと接地端子の間には、第2抵抗R2、第1スイッチSW1bおよび第3抵抗R3が直列に接続される。第2抵抗R2および第3抵抗R3によって信号ライン12nの電位が分圧され、分圧した電圧Vxがコンパレータ32の非反転入力端子に入力される。
第4抵抗R4および第5抵抗R5は、所定の電圧V33を分圧し、分圧した電圧Vrefをコンパレータ32の反転入力端子に印加する。第1スイッチSW1cは、コンパレータ32の電源の供給経路上に設けられる。
データ保持部34はコンパレータ32の出力信号を保持する。コンパレータ32は、VBUS_DET信号がネゲートされると、ホールド状態から解放される。トランジスタM1のドレインは抵抗R11によってプルアップされており、データ保持部34によりホールドされた値をオープンドレイン形式で出力する。
以上が半導体装置10aの構成である。続いてその動作を説明する。図3は、図2の半導体装置10aの動作を示すタイムチャートである。時刻t0にUSBケーブルを介してデバイス4が装着される。そうすると、バス電圧VBUSが上昇する。
時刻t1にバス電圧VBUSが第1のしきい値電圧Vth1(=2.5V)を越えると、VBUS_DET_EN信号がアサート(ハイレベル)され、VBUS検出部16aがアクティブとなる。VBUS_DET_EN信号は図示しない回路によって生成される。VBUS検出部16aは、バス電圧VBUSをしきい値電圧Vth2(=3.2V)と比較し、VBUS>Vth2となると(時刻t2)、VBUS_DET信号をアサート(ハイレベル)する。制御部30は、VBUS_DET信号がアサートされたことを契機として、時刻t3〜t4の所定の検出期間τDET、CHG_DET_EN信号をアサート(ハイレベル)する。CHG_DET_EN信号がアサートされると、USB充電器判定部14aがアクティブとなる。USB充電器判定部14aがアクティブな状態において第1スイッチSW1a〜SW1cはオンである。
(1) デバイス4がUSB専用充電器である場合
この場合、バス電圧VBUSとして4〜5.3V程度が供給される。またデバイス4の内部において、通信用バス6の差動データラインD+、D−同士が、つまりポートP1+とP1−がショートされている(図2の一点鎖線)。
第1スイッチSW1aがオンすることにより、信号ライン12pの電位がハイレベル(V33)にプルアップされる。デバイス4において、ポートP1+とP1−がショートされているため、信号ライン12nの電位も、ハイレベル(V33)にプルアップされている。その結果、Vx>Vrefが成り立ち、コンパレータ32からはハイレベルが出力される。
データ保持部34は、コンパレータ32の出力レベルを、少なくとも時刻t4〜t5の期間、保持し続ける。この間、USBCHG_DET信号は、USB専用充電器が検出されたことを示すローレベルを維持する。
その後、デバイス4が外され、時刻t5にバス電圧VBUSがしきい値電圧Vth2より低くなると、VBUS_DET信号がネゲートされる。これを受け、データ保持部34のホールド状態は解放される。
また、検出期間τDETが終了した後、時刻t4〜t5の期間、PATH_EN信号がアサートされ、第2スイッチSW2a、SW2bがオンする。なお、デバイス4としてUSB専用充電器が接続される場合、第2スイッチSW2a、SW2bはオフのままとしてもよい。なぜならプロセッサはデバイス4とデータ通信を行う必要がないからである。
(2)ホストもしくはUSBハブが接続された場合
この場合、バス電圧VBUSとして4〜5.3V程度が供給される。またデバイス4の内部において、通信用バス6の差動データラインD+、D−同士が、つまりポートP1+とP1−がそれぞれプルダウンされる(図2の実線)。
信号ライン12nがプルダウンされるため、電圧Vxはローレベルとなる。したがってVx<Vrefとなり、コンパレータ32の出力はローレベルとなる。このとき、USBCHG_DETはハイインピーダンスとなる。
また、検出期間τDETが終了した後、時刻t4〜t5の期間、PATH_EN信号がアサートされ、第2スイッチSW2a、SW2bがオンする。そして、図示しないプロセッサ20とデバイス4の間でリンクが確立し、データ通信が開始される。
(3) USBハンズフリーユニットが接続された場合
この場合、(2)のホストが接続された場合と同様である。
(4) ヘッドホンが接続された場合
この場合、バス電圧VBUSが、1.7〜1.92V程度にバイアスされる。このとき、VBUS<Vth1であるから、半導体装置10aの各ユニットは動作せず、USBCHG_DET信号はハイインピーダンスとなる。図示しない別の回路により、ヘッドホンがステレオかモノラルかが判定される。
以上が半導体装置10aの動作である。この図1の半導体装置10あるいは図2の半導体装置10aによれば、デバイス4の素性を判定するための判定部14(14a)を、信号ライン12から切り離すことができるため、判定部14(14a)がデータ通信に及ぼす影響を低減できる。反対に判定中においては、プロセッサ20を信号ライン12から切り離すことができるため、プロセッサ20が判定部14によるデバイス4の素性判定に及ぼす影響を低減できる。
以上、本発明のある態様について、第1の実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。
図1の半導体装置10は、図2のようなアプリケーションには限定されず、さまざまな規格のインタフェースに適用することができる。
(第2の実施の形態)
図4は、第2の実施の形態に係る電源管理回路101を備える電子機器200の構成を示すブロック図である。電子機器200は、たとえば携帯電話端末や、PDA、ノート型PCなどの電池駆動型の情報端末機器である。電子機器200は、電源管理回路101、電池110、負荷112、アダプタ端子114、を備える。
電池110は、リチウムイオン電池やニッケル水素電池などの2次電池であり電池電圧V1(=Vbat)を出力する。アダプタ端子114は、外部電源210が着脱可能な端子であり、外部電源210からの電圧(以下、外部電圧という)V2を受ける。電源管理回路101は、外部電圧V2および電池電圧V1を受け、いずれかを選択して負荷112に供給するとともに、外部電圧V2を利用して電池110を充電する。負荷112は、図示しない電源回路や、DSP、液晶パネルをはじめ、その他のアナログ回路、デジタル回路を含む。外部電源210は、たとえばUSB(Universal Serial Bus)バスパワー、あるいは商用交流電圧を直流電圧に変換するACアダプタである。以下、USBバスパワーの場合について説明する。つまり、外部電圧V2はUSB規格におけるVBUSに相当する電圧である。
電源管理回路101は、外部電圧検出回路(電圧比較回路ともいう)40、選択回路50、充電制御部(不図示)を備え、半導体基板上に機能ICとして集積化される。電源管理回路101はアダプタ端子102に外部電圧V2を、電池端子104に電池電圧V1を受ける。出力端子106には、出力端子106が接続される。アダプタ端子102は、USBケーブルのVBUS端子と接続される。つまりUSBケーブルがアダプタ端子102に装着されると、アダプタ端子には電源VBUS(=V2)が供給される。
外部電圧検出回路40は、外部電圧V2の供給の有無、あるいは外部電圧V2が負荷112を駆動するに足る十分な電圧レベルを有しているか否かを判定し、有しているときに検出信号S1をアサート(ハイレベル)する。具体的には、外部電圧検出回路40は、入力端子P1に入力される外部電圧V2を所定のしきい値電圧(後述の第2しきい値電圧Vth2)と比較し、比較結果を示す検出信号S1を生成する。電源管理回路101は、検出信号S1を参照し、バス電圧VBUSが供給されているか否かに応じて、その動作モードが切りかえられる。
たとえば選択回路50は電圧比較回路40による比較結果、すなわち制御信号(VBUS検出信号ともいう)S1を受け、検出信号S1がアサートされるとき(ハイレベル)、外部電圧V2を選択し、検出信号S1がネゲートされるとき(ローレベル)、電池電圧V1を選択する。選択回路50の構成は特に限定されない。
本実施の形態に係る電圧比較回路は、電圧比較処理を行う外部電圧検出回路40に好適に利用できる。以下、電圧比較回路40の構成を説明する。
図5は、第2の実施の形態に係る電圧比較回路(外部電圧検出回路)40の構成を示す回路図である。また、図5の電圧比較回路40は、図2のVBUS検出部16aとしても利用することができる。この場合、検出信号S1は、図2の信号VBUS_DETに対応する。
電圧比較回路40は、入力端子P1に印加される入力電圧VINを、所定のしきい値電圧と比較する。入力電圧VINは、入力端子P1に外部電源210が接続されているとき、外部電圧V2と等しくなる。入力端子P1には、プルアップ抵抗R10およびスイッチSW3を介して、電池電圧V1が印加されている。スイッチSW3がオンするとき、入力電圧VINは、電池電圧V1と等しくなる。スイッチSW3は、図4のアダプタ端子114にコネクタが装着されない場合にオンする。装着の有無は、図示しない別のブロックにより判定される。
つまり入力端子P1に印加される入力電圧VINは、電池電圧V1または外部電圧V2のいずれかの値をとる。外部電圧V2と電池電圧V1には、
V2>V1
なる関係が成立している。たとえば電池電圧V1は、3.5〜4.2V程度であり、外部電圧V2(=VBUS)は5V程度である。
電圧比較回路40は、第1電圧比較部42および第2電圧比較部44を含む。第1電圧比較部42は、入力電圧VINを所定の第1しきい値電圧Vth1と比較し、入力電圧VINが第1しきい値電圧Vth1より高いときにアサートされる判定信号S2を生成する。ここで、第1しきい値電圧Vth1は、電池電圧V1に想定される電圧よりも高く設定することが望ましい。
第2電圧比較部44は、アクティブと非アクティブが切りかえ可能に構成される。第2電圧比較部44が非アクティブな状態における消費電力は実質的にゼロである。少なくとも、第1電圧比較部42の消費電力は、第2電圧比較部44がアクティブな状態の消費電力よりも低い。
第2電圧比較部44は、判定信号S2がアサートされたときにアクティブとなる。アクティブな状態において第2電圧比較部44は、入力電圧VINを所定の第2しきい値電圧Vth2と比較する。比較の結果、VIN>Vth2であれば、検出信号S1をアサート(ハイレベル)し、VIN<Vth2のときネゲート(ローレベル)する。
後述のように第2電圧比較部44は、非アクティブな状態における消費電力が実質的にゼロかもしくは非常に小さくなるように構成される。
続いて第1電圧比較部42の具体的な構成例を説明する。第1電圧比較部42は、第1トランジスタM1、第2トランジスタM2、第1抵抗R1、第2抵抗R2、第3抵抗R3を含む。
第1トランジスタM1は、PチャンネルMOSFETであり、そのゲートに所定の電圧V3が入力され、そのソースが入力端子P1と接続される。
第1トランジスタM1のドレインと接地端子の間には、インピーダンス素子として第1抵抗R1、第2抵抗R2が直列に接続される。第1抵抗R1、第2抵抗R2は、第1トランジスタM1のドレイン電圧を分圧する。第2トランジスタM2はNチャンネルMOSFETであり、そのゲートに分圧回路(R1、R2)の出力電圧V10が印加される。第2トランジスタM2のソースは接地されて電位が固定される。第2トランジスタM2のドレインと入力端子P1の間には、第3抵抗R3が設けられる。
続いて第1電圧比較部42の動作を説明する。第1トランジスタM1および第2トランジスタM2それぞれのゲートソース間しきい値電圧をVthp、Vthnと書く。
(1) VIN<V3+Vthpのとき
第1トランジスタM1はオフしている。第1トランジスタM1がオフのとき、そのドレイン電圧は0Vであり、分圧回路の出力電圧V10も0Vとなる。このとき第2トランジスタM2はオフであり、判定信号S2はハイレベル(ネゲート)となる。
ここで、VIN<V3+Vthpのとき、第1トランジスタM1と第2トランジスタM2はともにオフであるから、第1電圧比較部42に有効な電流経路は存在せず、したがって第1電圧比較部42の消費電力は実質的にゼロであることに着目すべきである。なお第1電圧比較部42はMOSFETのゲートしきい値電圧を利用しているため、電圧比較の精度はそれほど高くない。
(2) VIN>V1+Vthpのとき
第1トランジスタM1がオンする。分圧回路(R1、R2)の出力電圧V10は、
V10=VIN×R2/(R1+R2)
となり、第2トランジスタM2がオンする。その結果、判定信号S2はローレベル(アサート)される。
つまり第1電圧比較部42は、第1トランジスタM1のオン、オフに応じた判定信号S2を出力する。そして、VIN>V3+Vthpが上述の第1しきい値電圧Vth1に相当する。所定の電圧V3は、V3+Vthpが電池電圧V1より高くなるように決めればよい。たとえば電圧V3として電池電圧V1そのものを利用すれば、V3+Vthp>V1の条件は当然に満たされる。なお電圧V3として電池電圧V1とは別の電圧を用いてもよい。
なお第1抵抗R1と第2抵抗R2の組み合わせによっては、第1電圧比較部42に二つのしきい値電圧を設定することが可能である。
すなわち、判定信号S2がローレベル(アサート)するには、
IN>V3+Vthp …(1)
IN×R2/(R1+R2)>Vthn …(2)
が満たされる必要がある。式(2)を変形すると、
IN>(R1+R2)/R2×Vthn …(2’)
が得られる。したがって、第1電圧比較部42に設定される第1しきい値電圧Vth1は、
(a) (V3+Vthp)
(b) (R1+R2)/R2×Vthn
の2つの電圧のうち、高い方の電圧とみなすこともできる。
続いて第2電圧比較部44の具体的な構成例を説明する。
第2電圧比較部44は、基準電圧源46、コンパレータ48、第4抵抗R4、第5抵抗R5、第1スイッチSW1、第2スイッチSW2を含む。
コンパレータ48は、その第1端子(非反転入力端子)に入力電圧VINに応じた電圧VIN’を受け、その第2端子(反転入力端子)に所定の基準電圧Vrefを受け、VIN’とVrefを比較する。図5において、第4抵抗R4および第5抵抗R5は、入力電圧VINを分圧し、電圧VIN’を生成する。第2スイッチSW2は、第4抵抗R4と入力端子P1の間に設けられており、判定信号S2がアサートされるときにオン、ネゲートされるときにオフする。
第1スイッチSW1は、コンパレータ48の電源端子49と入力端子P1の間に設けられる。第1スイッチSW1は、判定信号S2がアサートされるときにオン、ネゲートされるときにオフする。
基準電圧源46は入力電圧VINをその電源端子に受ける。基準電圧源46は、基準電圧Vrefを生成する。基準電圧源46は、バンドギャップレギュレータであってもよいし、電池電圧V1を使用して基準電圧Vrefを生成してもよく、その構成は限定されない。基準電圧源46の電源端子47と、入力端子P1の間には、第1スイッチSW1が設けられる。
続いて第2電圧比較部44の動作を説明する。
判定信号S2がネゲートされているとき、第1スイッチSW1はオフである。したがって、基準電圧源46、コンパレータ48には電源が供給されず、それらの消費電力は実質的にゼロである。また第2スイッチSW2もオフであるため、第4抵抗R4および第5抵抗R5に流れる電流も遮断され、消費電力が低減されている。なお第4抵抗R4および第5抵抗R5のインピーダンスが十分に高い場合には、第2スイッチSW2を省略してもよい。
判定信号S2がアサートされると、第1スイッチSW1、第2スイッチSW2がともにオンとなり、コンパレータ48は、入力電圧VIN’を基準電圧Vrefと比較する。そして、
IN×R5/(R4+R5)>Vref
のとき、検出信号S1がアサートされる(ハイレベル)。反対に
IN×R5/(R4+R5)<Vref
のとき、検出信号S1がネゲート(ローレベル)される。
つまり、Vref×(R4+R5)/R5が上述の第2しきい値電圧Vth2に相当する。第2電圧比較部44は、コンパレータ48を利用しているため、電圧比較の精度が第1電圧比較部42よりも高い。
以上が電圧比較回路40の構成である。続いて電圧比較回路40全体の動作を説明する。
(1) 外部電圧V2が与えられない場合
このときスイッチSW3がオンしていれば、入力端子P1の入力電圧VINは電池電圧V1にプルアップされる。VIN(=V1)は、第1しきい値電圧Vth1よりも低いため、判定信号S2はネゲートされたままである。したがって第2電圧比較部44は非アクティブ状態である。第2電圧比較部44が非アクティブのとき、検出信号S1はローレベル(ネゲート)である。
この状態では、第1電圧比較部42および第2電圧比較部44の消費電力はともにゼロに抑えられる。
(2) 外部電圧V2が与えられた場合
このときスイッチSW3がオフし、入力端子P1の外部電圧V2と等しくなる。そしてVIN(=V12)が、第1しきい値電圧Vth1よりも高くなると判定信号S2がアサートされ、第2電圧比較部44によって高精度な電圧比較が行われる。
そして第2電圧比較部44によってV2<Vth2と判定されると、検出信号S1はネゲートされる。検出信号S1がネゲートされるとき、図4の選択回路50は、電池電圧V1を選択し、負荷112へと供給する。
反対に、V2>Vth2と判定されると、検出信号S1がアサートされる。検出信号S1がアサートされると、図4の選択回路50は、外部電圧V2を選択し、負荷112へと供給する。
以上が電源管理回路101の動作である。まとめると、電圧比較回路40は、まず、精度が低い代わりに消費電力が小さい第1電圧比較部42によって、入力電圧VINを第1しきい値電圧Vth1と比較する。そしてVIN>Vth1が成り立つと、高精度な第2電圧比較部44によって入力電圧VINを第2しきい値電圧Vth2と比較する。
従来では、コンパレータのみによって、入力電圧VINに応じた電圧を、所定のしきい値電圧(実施の形態の第2しきい値電圧Vth2に対応する電圧)と比較し、比較結果にもとづいて選択回路50を制御していた。したがって外部電圧V2が供給されていない状況においてもコンパレータが動作しており、消費電力が大きかった。
これに対して、図5の電圧比較回路40によれば、外部電圧V2が供給されていないか、あるいは供給されていてもその電圧レベルが非常に低い状況において、電圧比較回路40全体の消費電力を低下させることができる。
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。
図6は、第1電圧比較部の別の構成例を示す回路図である。第1電圧比較部42aは、第6抵抗R6〜第8抵抗R8、第3トランジスタM3を含む。第6抵抗R6、第7抵抗R7は分圧回路であり、入力電圧VINを分圧する。第3トランジスタM3はNチャンネルMOSFETであり、そのソースが接地されて電位が固定される。第3トランジスタM3のゲートには、分圧された入力電圧V11(=VIN×(R7)/(R6+R7))が入力されている。第8抵抗R8は、入力端子P1と第3トランジスタM3のドレインの間に設けられる。
続いて第1電圧比較部42aの動作を説明する。第3トランジスタM3のゲートソース間しきい値電圧をVthnと書く。
IN×(R7)/(R6+R7))<Vthn
のとき、第3トランジスタM3はオフであり、判定信号S2はネゲート(ハイレベル)される。
IN×(R7)/(R6+R7))>Vthn
のとき第3トランジスタM3はオンし、判定信号S2はアサート(ローレベル)される。
つまり、Vthn×(R6+R7)/R7が上述の第1しきい値電圧Vth1に相当する。
図6の第1電圧比較部42aは、図5の第1電圧比較部42と比べて、所定の電圧V3(基準電圧)を受ける必要がない。したがって入力電圧VINとは別の電圧が利用できない場合に好適に利用できる。一方、第6抵抗R6と第7抵抗R7の経路に常に電流が流れるため、消費電力の観点からは図5の第1電圧比較部42に劣るが、第6抵抗R6と第7抵抗R7の抵抗値を十分に高くすることにより、第1電圧比較部42aの消費電力も実質的にゼロに近づけることができる。
実施の形態では、電圧比較回路40を、外部電圧V2(USBのバス電圧VBUS)が供給されているかを検出する検出回路に利用する場合を説明したが、電圧比較回路40の用途はそれには限定されず、ある電圧をしきい値電圧と比較するさまざまな用途に利用できる。
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
2…電子機器、4…デバイス、6…通信用バス、10…半導体装置、12…信号ライン、14…判定部、16…接続検出部、20…プロセッサ、P1…ポート、P2…通信用端子、P3…ポート、P4…プロセッサ側端子、SW1…第1スイッチ、SW2…第2スイッチ、10a…半導体デバイス、12…信号ライン、14a…USB充電器判定部、16a…VBUS検出部、30…制御部、32…コンパレータ、34…データ保持部、M1…トランジスタ、R1…第1抵抗、R2…第2抵抗、R3…第3抵抗、R4…第4抵抗、R5…第5抵抗。

Claims (9)

  1. 複数の異なる種類のデバイスが接続されうる通信インタフェース用のポートと、
    記デバイスとデータ通信を行うプロセッサの通信用端子との間を接続する2本の信号ラインと、
    外部電圧を監視して外部電圧検出信号を生成する接続検出部と、
    前記信号ラインの電気的状態を監視し、前記ポートに接続されるデバイスを判定する判定部と、
    前記外部電圧検出信号にもとづき前記判定部を制御する制御部と、
    を備え、
    前記判定部は、
    前記2本の信号ラインの一方と所定の電圧が供給されるラインとの間に直列に設けられた第1抵抗および第1ハイサイドスイッチと、
    前記2本の信号ラインの他方と検出ノードの間に直列に設けられた第2抵抗および第1ローサイドスイッチと、
    前記検出ノードと接地の間に設けられた第3抵抗と、
    前記検出ノードの電圧と前記所定の電圧を分圧した電圧を比較した結果を出力するコンパレータと、
    を備え、
    前記判定部は、前記デバイスを判定する期間、前記第1ハイサイドスイッチおよび前記第1ローサイドスイッチをオンとしてアクティブとなり、その後、前記第1ハイサイドスイッチおよび前記第1ローサイドスイッチをオフとして非アクティブとなることを特徴とする半導体装置。
  2. 前記信号ラインの経路上に設けられた第2スイッチをさらに備え、
    前記第2スイッチは、前記判定部が前記デバイスを判定する期間オフであり、その後オンすることを特徴とする請求項に記載の半導体装置。
  3. 前記制御部は、前記接続検出部において前記外部電圧が所定のしきい値電圧を超えると、所定の期間、前記第1ハイサイドスイッチおよび前記第1ローサイドスイッチをオンすることを特徴とする請求項1に記載の半導体装置。
  4. 前記信号ラインの経路上に設けられた第2スイッチをさらに備え、
    前記制御部は、前記第1ハイサイドスイッチおよび前記第1ローサイドスイッチがオンからオフへ切りかえるとその後前記第2スイッチをオンすることを特徴とする請求項3に記載の半導体装置。
  5. 前記制御部は、さらに前記コンパレータの電源供給をオン、オフ制御する第3スイッチを備え、前記第3スイッチは、前記第1ハイサイドスイッチおよび前記第1ローサイドスイッチと同期して動作することを特徴とする請求項3に記載の半導体装置。
  6. 前記制御部は、さらに前記コンパレータの出力信号を保持するデータ保持部を備えることを特徴とする請求項1から5のいずれかに記載の半導体装置。
  7. 前記ポートは、USB(Universal Serial Bus)インタフェースの差動信号ラインが接続される端子であり、
    前記接続検出部は、USBインタフェースの電源ラインと接続される第2ポートの電気的状態を監視し、USBインタフェースを介しての電源の供給の有無を判定することにより、前記デバイスが接続されたか否かを判定することを特徴とする請求項1から6のいずれかに記載の半導体装置。
  8. 前記接続検出部は、前記第2ポートに印加される入力電圧を、所定のしきい値電圧と比較する電圧比較回路を含み、当該電圧比較回路は、
    前記入力電圧を所定の第1しきい値電圧と比較し、前記入力電圧が前記第1しきい値電圧より高いときにアサートされる判定信号を生成する第1電圧比較部と、
    前記判定信号がアサートされたときにアクティブとなり、前記入力電圧を所定の第2しきい値電圧と比較する第2電圧比較部と、
    を備えることを特徴とする請求項に記載の半導体装置。
  9. 複数の異なる種類のデバイスのいずれかが接続される通信インタフェース用のポートと、
    前記デバイスとデータ通信を行うプロセッサと、
    前記ポートと前記プロセッサと接続される請求項1からのいずれかに記載の半導体装置と、
    を備えることを特徴とする電子機器。
JP2010196402A 2009-10-02 2010-09-02 半導体装置ならびにそれらを用いた電子機器 Active JP5714274B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010196402A JP5714274B2 (ja) 2009-10-02 2010-09-02 半導体装置ならびにそれらを用いた電子機器
CN201010501564.5A CN102035250B (zh) 2009-10-02 2010-09-30 半导体装置、电压比较电路、电源管理电路及电子仪器
US12/897,454 US8639959B2 (en) 2009-10-02 2010-10-04 Semiconductor apparatus having a controller arranged to turn on a first switch and turn off a second switch during a period in which a judgement unit judges a device type of a device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009231006 2009-10-02
JP2009231007 2009-10-02
JP2009231006 2009-10-02
JP2009231007 2009-10-02
JP2010196402A JP5714274B2 (ja) 2009-10-02 2010-09-02 半導体装置ならびにそれらを用いた電子機器

Publications (2)

Publication Number Publication Date
JP2011096238A JP2011096238A (ja) 2011-05-12
JP5714274B2 true JP5714274B2 (ja) 2015-05-07

Family

ID=44113023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010196402A Active JP5714274B2 (ja) 2009-10-02 2010-09-02 半導体装置ならびにそれらを用いた電子機器

Country Status (2)

Country Link
US (1) US8639959B2 (ja)
JP (1) JP5714274B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4944214B2 (ja) * 2010-02-09 2012-05-30 株式会社バッファロー 周辺装置およびその動作方法
JP5584179B2 (ja) * 2011-07-19 2014-09-03 旭化成エレクトロニクス株式会社 接続機器の検出回路
CN103064489B (zh) 2011-10-21 2016-03-30 华为终端有限公司 一种根据usb接口状态进行内部电路选择的方法及终端
US20130103878A1 (en) * 2011-10-25 2013-04-25 Lien-Hsun Ho Universal usb charger
JP5483479B2 (ja) * 2011-11-18 2014-05-07 Necアクセステクニカ株式会社 端末および給電方法
US8745301B2 (en) 2012-10-29 2014-06-03 Qualcomm Incorporated High voltage dedicated charging port
US8760123B2 (en) 2012-10-29 2014-06-24 Qualcomm Incorporated High voltage dedicated charging port
US9811145B2 (en) * 2012-12-19 2017-11-07 Intel Corporation Reduction of idle power in a communication port
JP6355410B2 (ja) * 2014-04-25 2018-07-11 ローム株式会社 充電回路、パワーマネージメント回路、およびそれを用いた電子機器
CN106462207B (zh) 2014-05-28 2019-11-22 惠普发展公司,有限责任合伙企业 电路
MX367638B (es) 2014-09-15 2019-08-29 Micro Motion Inc Metodo y aparato para controlar modo de dispositivo.
JP6382065B2 (ja) * 2014-10-24 2018-08-29 ローム株式会社 Usb給電装置、それを用いた電子機器、usb給電装置の制御方法
US9906383B2 (en) * 2015-02-02 2018-02-27 Samsung Electronics Co., Ltd. Semiconductor device, semiconductor system and method of operating semiconductor device
JP6838879B2 (ja) * 2016-07-13 2021-03-03 ローム株式会社 受電装置およびその制御回路、電子機器、給電システムの動作方法
JP6681292B2 (ja) * 2016-07-20 2020-04-15 キヤノン株式会社 電子機器および電子機器の制御方法
CN108321858B (zh) * 2017-01-16 2021-06-29 华硕电脑股份有限公司 充电保护装置及其方法
JP2019040446A (ja) * 2017-08-25 2019-03-14 東芝テック株式会社 接続回路
CN110380721A (zh) * 2019-08-15 2019-10-25 珠海智融科技有限公司 一种USB Type-C的CC引脚电路
US11703935B2 (en) * 2020-07-31 2023-07-18 Apple Inc. Mechanism for saving power on a bus interface
US11316502B1 (en) * 2021-03-09 2022-04-26 Renesas Electronics America Inc. Open condition sensing and protection

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2159286B (en) 1984-05-23 1988-01-13 Stc Plc Voltage difference detector
JPH0349418A (ja) 1989-07-18 1991-03-04 Fuji Electric Co Ltd 電圧検出回路
JP3092382B2 (ja) 1993-03-22 2000-09-25 松下電器産業株式会社 信号処理装置
JP3674794B2 (ja) 1996-02-14 2005-07-20 ローム株式会社 蓄電池充電回路
JP3958663B2 (ja) * 2002-10-07 2007-08-15 Necディスプレイソリューションズ株式会社 Usbターゲット機器
TW200721731A (en) * 2005-11-21 2007-06-01 Rdc Semiconductor Co Ltd System and method of automatic configuration
JP5385500B2 (ja) * 2006-03-23 2014-01-08 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 信号処理装置
JP2007272429A (ja) * 2006-03-30 2007-10-18 Toyota Industries Corp パワーオンリセット回路
US8242742B2 (en) * 2007-06-06 2012-08-14 O2Micro, Inc Chargers, systems and methods for detecting a power source
JP5162187B2 (ja) * 2007-08-31 2013-03-13 京セラ株式会社 携帯端末および起動方法
JP5139012B2 (ja) 2007-09-12 2013-02-06 ローム株式会社 電源管理回路および電子機器
US7830039B2 (en) * 2007-12-28 2010-11-09 Sandisk Corporation Systems and circuits with multirange and localized detection of valid power
DE102008035103B4 (de) * 2008-07-28 2017-01-05 Fujitsu Technology Solutions Intellectual Property Gmbh Schnittstellenüberwachungsvorrichtung, Verwendung in einem Computersystem und Verfahren zum Überwachen eines differenziellen Schnittstellenanschlusses
US20100070659A1 (en) * 2008-09-17 2010-03-18 Kenneth Ma Method and system for operating and/or charging a battery powered usb device based on a usb port type

Also Published As

Publication number Publication date
JP2011096238A (ja) 2011-05-12
US20120023344A1 (en) 2012-01-26
US8639959B2 (en) 2014-01-28

Similar Documents

Publication Publication Date Title
JP5714274B2 (ja) 半導体装置ならびにそれらを用いた電子機器
JP6596447B2 (ja) 給電装置およびその制御回路、受電装置およびその制御回路、それを用いた電子機器および充電アダプタ、異常検出方法
JP5283719B2 (ja) 電子機器及び電子機器システム
US8627121B2 (en) USB-on-the-go bi-directional protection circuit
US9030171B2 (en) Charging circuit for electronic device and related charging method
EP2800235A1 (en) Mobile terminal and charge device and method thereof
US20130119922A1 (en) Method and apparatus for performing charging port detection control
JP2018011442A (ja) 受電装置およびその制御回路、電子機器、給電システムの動作方法
JP2016013024A (ja) 過電流検出回路およびそれを利用したホスト、過電流検出方法
JPWO2009072281A1 (ja) 電源管理回路
KR20140101963A (ko) 충전 및 데이터 통신을 수행할 수 있는 시스템
KR20140126491A (ko) 전자 장치의 전원 공급 회로 및 그 제어 방법
US6967468B2 (en) Overvoltage and backflow current protection for a battery charger
CN104335437A (zh) 电子设备电力保护电路
US7654861B2 (en) Connector and method thereof
CN102035250B (zh) 半导体装置、电压比较电路、电源管理电路及电子仪器
US10193286B2 (en) Electronic device and control method thereof
US8334672B2 (en) Charging circuit with ability to identify power source
US20120267958A1 (en) Current suppression circuit and electronic device employing the same
US20100275041A1 (en) Computer power supply and power status signal generating circuit thereof
CN209805401U (zh) 一种充电过压保护装置及耳机、音箱
TWI483620B (zh) 提供充電之方法及其充電控制系統及具有該充電控制系統之電子裝置
JP5139012B2 (ja) 電源管理回路および電子機器
TWI615704B (zh) 電子裝置與其控制方法
CN220570347U (zh) 一种一拖多快充电路及线材

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150311

R150 Certificate of patent or registration of utility model

Ref document number: 5714274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250