JPH08294115A - Ｍｐｅｇ復号化器及びその復号化方法 - Google Patents
Ｍｐｅｇ復号化器及びその復号化方法Info
- Publication number
- JPH08294115A JPH08294115A JP8084470A JP8447096A JPH08294115A JP H08294115 A JPH08294115 A JP H08294115A JP 8084470 A JP8084470 A JP 8084470A JP 8447096 A JP8447096 A JP 8447096A JP H08294115 A JPH08294115 A JP H08294115A
- Authority
- JP
- Japan
- Prior art keywords
- image
- macroblocks
- bidirectional
- display
- displayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
- H04N19/577—Motion compensation with bidirectional frame interpolation, i.e. using B-pictures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
- H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
- H04N19/427—Display on the fly, e.g. simultaneous writing to and reading from decoding memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 現在の復号化された画像のラン中の表示で
は、画像の奇数のラインによって構成される第１のフレ
ームが、偶数のラインによって構成される第２のフレー
ムより前に表示されることであり、表示の処理工程は通
常ラインの値でグローバルな画像上で実行される。結果
として、もし復号化器は表示効率でラインを復号化する
ならば、（２ｋ−１）番目のラインは復号化器が（ｋ−
１）番目のラインを復号化する時に表示されなければな
らない。 【解決手段】 ２つの前もって復号化された画像からデ
ータを要求する双方向タイプ画像を復号化し、各画像が
異なる部分をもってラインに相当する２つの有効なフレ
ームに表示されることに関して、各バイディレクショナ
ル画像は画像の表示時間中に、第１のフレームが直接に
表示されると同時の第１の時間中と、第２のフレームが
直接に表示されると同時の第２の時間中に２度復号化さ
れる。
は、画像の奇数のラインによって構成される第１のフレ
ームが、偶数のラインによって構成される第２のフレー
ムより前に表示されることであり、表示の処理工程は通
常ラインの値でグローバルな画像上で実行される。結果
として、もし復号化器は表示効率でラインを復号化する
ならば、（２ｋ−１）番目のラインは復号化器が（ｋ−
１）番目のラインを復号化する時に表示されなければな
らない。 【解決手段】 ２つの前もって復号化された画像からデ
ータを要求する双方向タイプ画像を復号化し、各画像が
異なる部分をもってラインに相当する２つの有効なフレ
ームに表示されることに関して、各バイディレクショナ
ル画像は画像の表示時間中に、第１のフレームが直接に
表示されると同時の第１の時間中と、第２のフレームが
直接に表示されると同時の第２の時間中に２度復号化さ
れる。
Description
【０００１】
【発明の属する技術分野】本発明は特にＭＰＥＧ標準に
おける圧縮画像の復号化に関する。更に、画像生成回路
とダイナミックメモリとの間のデータ変換に関する。
おける圧縮画像の復号化に関する。更に、画像生成回路
とダイナミックメモリとの間のデータ変換に関する。
【０００２】
【従来の技術】多種の画像圧縮標準において、特にＭＰ
ＥＧ標準で、画像は四角形によって提供され、その四角
形の大きさは通常１６×１６ピクセルである。各四角形
に対していわゆる「マクロブロック」と呼ばれるものに
相当する。マクロブロックは異なるフォーマットを有す
ることができる。最も共通なる使用されることは各マイ
クロブロックが８ビットの８×８輝度ピクセルの４つの
ブロックと８ビットの８×８色差ピクセルの２つのブロ
ックを含むことに関する４：２：０と呼ばれるフォーマ
ットである。
ＥＧ標準で、画像は四角形によって提供され、その四角
形の大きさは通常１６×１６ピクセルである。各四角形
に対していわゆる「マクロブロック」と呼ばれるものに
相当する。マクロブロックは異なるフォーマットを有す
ることができる。最も共通なる使用されることは各マイ
クロブロックが８ビットの８×８輝度ピクセルの４つの
ブロックと８ビットの８×８色差ピクセルの２つのブロ
ックを含むことに関する４：２：０と呼ばれるフォーマ
ットである。
【０００３】生成された画像は３つのタイプを必要と
し、それは「イントラ」タイプ、プレディクティブを示
されたタイプ、及びバイディレクショナルタイプであ
る。「イントラ」タイプのマクロブロックは動き補償に
従わされることがない。予示される画像において、各マ
クロブロックは予測マクロブロックと呼ばれる他のマク
ロブロックと共にマクロブロックを組み合わせて含む動
き補償に従わされ得る。バイディレクショナル画像の各
マクロブロックは２つ前の復号化された画像に各々取り
出される２つの他の予測マクロブロックと共にマクロブ
ロックを組み合わせたものを含む動き補償に従わされ得
る。予測マクロブロックの配置は動きベクトルによって
設定される。
し、それは「イントラ」タイプ、プレディクティブを示
されたタイプ、及びバイディレクショナルタイプであ
る。「イントラ」タイプのマクロブロックは動き補償に
従わされることがない。予示される画像において、各マ
クロブロックは予測マクロブロックと呼ばれる他のマク
ロブロックと共にマクロブロックを組み合わせて含む動
き補償に従わされ得る。バイディレクショナル画像の各
マクロブロックは２つ前の復号化された画像に各々取り
出される２つの他の予測マクロブロックと共にマクロブ
ロックを組み合わせたものを含む動き補償に従わされ得
る。予測マクロブロックの配置は動きベクトルによって
設定される。
【０００４】明らかに示すように、ＭＰＥＧ復号化器は
バイディレクショナル画像を生成することができるため
に少なくとも２つの前の復号化された画像を格納しなけ
ればならない。実際に、またそれらを表示する前にピク
セルをほぼ再生するために現在の復号化された画像を格
納する。つまり、ピクセルがライン（まず奇数ラインの
フレーム、そして偶数ラインのフレーム）ごとに少しづ
つ表示され、一方でピクセルはブロックを少しづつ復号
化される。
バイディレクショナル画像を生成することができるため
に少なくとも２つの前の復号化された画像を格納しなけ
ればならない。実際に、またそれらを表示する前にピク
セルをほぼ再生するために現在の復号化された画像を格
納する。つまり、ピクセルがライン（まず奇数ラインの
フレーム、そして偶数ラインのフレーム）ごとに少しづ
つ表示され、一方でピクセルはブロックを少しづつ復号
化される。
【０００５】図１は欧州特許出願第０６２６６５３号に
開示されたＭＰＥＧ復号化器を示す図である。その復号
化器は６４ビットバスＢ６４を介する入手しやすいダイ
ナミックメモリ（ＤＲＡＭ）を含む。パイプライン回路
１２はバスＢ６４に渡って圧縮されたデータを受信し、
生成されたマクロブロックの輝度及び色差ブロックを加
算器１４に供給する。しかしながら、加算器１４はバス
Ｂ６４を介した予測回路１６に供給される予測マクロブ
ロックから相当するブロックを受信する。パイプライン
回路１２は通常可変長復号化（ＶＬＤ）、ランレベル復
号化（ＲＬＤ）、ジグザグ走査を直線走査への変換、離
散的逆余弦変換（ＤＣＴ）を実行する。ＭＰＥＧ標準に
よれば、もしこの予測マクロブロックを取出すために動
きベクトルが整数でないならば予測回路１６はピクセル
の半分によって垂直及び／又は水平の予測マクロブロッ
クをシフトするための、いわゆる「ハーフピクセル」フ
ィルタを必要最小限に含む。
開示されたＭＰＥＧ復号化器を示す図である。その復号
化器は６４ビットバスＢ６４を介する入手しやすいダイ
ナミックメモリ（ＤＲＡＭ）を含む。パイプライン回路
１２はバスＢ６４に渡って圧縮されたデータを受信し、
生成されたマクロブロックの輝度及び色差ブロックを加
算器１４に供給する。しかしながら、加算器１４はバス
Ｂ６４を介した予測回路１６に供給される予測マクロブ
ロックから相当するブロックを受信する。パイプライン
回路１２は通常可変長復号化（ＶＬＤ）、ランレベル復
号化（ＲＬＤ）、ジグザグ走査を直線走査への変換、離
散的逆余弦変換（ＤＣＴ）を実行する。ＭＰＥＧ標準に
よれば、もしこの予測マクロブロックを取出すために動
きベクトルが整数でないならば予測回路１６はピクセル
の半分によって垂直及び／又は水平の予測マクロブロッ
クをシフトするための、いわゆる「ハーフピクセル」フ
ィルタを必要最小限に含む。
【０００６】加算器１４によって供給される復号化され
たピクセルはバスＢ６４を介してメモリ１０の中に移さ
れる前にバッファ（ＦＩＦＯ）１８に格納される。
たピクセルはバスＢ６４を介してメモリ１０の中に移さ
れる前にバッファ（ＦＩＦＯ）１８に格納される。
【０００７】表示器２０にはバッファ２２を介してメモ
リ１０から表示されるためにピクセルが供給される。
リ１０から表示されるためにピクセルが供給される。
【０００８】メモリ１０と多種の復号化器構成との間の
変換はメモリ制御ユニット（ＭＣＵ）２４によって動か
される。
変換はメモリ制御ユニット（ＭＣＵ）２４によって動か
される。
【０００９】先に述べたように、メモリ１０はバイディ
レクショナル画像を再格納するために２つの先の復号化
された画像を格納しなければならない。そして、メモリ
１０は少なくとも３つの画像エリアＩＭ１〜ＩＭ３を含
む。これらのエリアＩＭ１〜ＩＭ３のそれぞれは７２０
×５７６ピクセルのＰＡＬ画像（国際標準における最
長）を格納することができなければならない。４：２：
０マクロブロックフォーマットを使用して、１２ビット
のピクセルエリア及び全体の画像サイズは４，９７６，
６４０ビットである。
レクショナル画像を再格納するために２つの先の復号化
された画像を格納しなければならない。そして、メモリ
１０は少なくとも３つの画像エリアＩＭ１〜ＩＭ３を含
む。これらのエリアＩＭ１〜ＩＭ３のそれぞれは７２０
×５７６ピクセルのＰＡＬ画像（国際標準における最
長）を格納することができなければならない。４：２：
０マクロブロックフォーマットを使用して、１２ビット
のピクセルエリア及び全体の画像サイズは４，９７６，
６４０ビットである。
【００１０】その上、ＭＰＥＧ標準は少なくとも２．６
メガビットの圧縮されたデータエリアＣＤを含み、圧縮
されたデータは生成される前に待ち、エリアＸはスクリ
ーンディスプレイ情報及びサウンドデータを格納するた
めに利用される。このエリアＸの容量は約１メガビット
である。ここで、メモリの全容量は約１８メガビットで
なければならない。
メガビットの圧縮されたデータエリアＣＤを含み、圧縮
されたデータは生成される前に待ち、エリアＸはスクリ
ーンディスプレイ情報及びサウンドデータを格納するた
めに利用される。このエリアＸの容量は約１メガビット
である。ここで、メモリの全容量は約１８メガビットで
なければならない。
【００１１】
【発明が解決しようとする課題】そのようなメモリは現
在商業上の利用できる構成を用いて実行することは困難
である。つまり、安価な大部分の現在のダイナミックメ
モリ構成は１６ビットの２５６キロワード（２５６ｋ×
１６）の容量を有する。これらの構成の４つを用いて、
６４ビットバスを介した入手し易い１６メガビットメモ
リは簡単に実行される。しかしながら、同じ６４ビット
バスを介して入手し易い２メガビッットを加算するため
に効果されない。直接な解決方法は２５６ｋ×１６構成
の各々に並列に１６ビットの６４キロワードの構成を接
続することによって４メガビットを付加することであ
る。しかしながら、６４ｋ×１６の構成はあまり普通で
なく、かつ容量における価格の比率が特に高いのであ
る。
在商業上の利用できる構成を用いて実行することは困難
である。つまり、安価な大部分の現在のダイナミックメ
モリ構成は１６ビットの２５６キロワード（２５６ｋ×
１６）の容量を有する。これらの構成の４つを用いて、
６４ビットバスを介した入手し易い１６メガビットメモ
リは簡単に実行される。しかしながら、同じ６４ビット
バスを介して入手し易い２メガビッットを加算するため
に効果されない。直接な解決方法は２５６ｋ×１６構成
の各々に並列に１６ビットの６４キロワードの構成を接
続することによって４メガビットを付加することであ
る。しかしながら、６４ｋ×１６の構成はあまり普通で
なく、かつ容量における価格の比率が特に高いのであ
る。
【００１２】本発明の目的は、減少されたメモリ容量を
もつ異なる国際標準の画像を生成できる画像復号化器を
提供することである。
もつ異なる国際標準の画像を生成できる画像復号化器を
提供することである。
【００１３】この目的や他の目的を達成するために、本
発明は各バイディレクショナル画像を表示するために提
供され、かつ復号化されるのでピクセルの表示されるた
めのものである。現在の再記憶されている画像を格納す
ることを必要としないのでこれはメモリでの画像エリア
を節約する。その結果、メモリ容量は最大通常メモリ構
成を用いて簡単に実行可能な１６メガビット限定より低
く落とす。
発明は各バイディレクショナル画像を表示するために提
供され、かつ復号化されるのでピクセルの表示されるた
めのものである。現在の再記憶されている画像を格納す
ることを必要としないのでこれはメモリでの画像エリア
を節約する。その結果、メモリ容量は最大通常メモリ構
成を用いて簡単に実行可能な１６メガビット限定より低
く落とす。
【００１４】ランしながらバイディレクショナル画像を
表示するために、表示時間中に２度復号化することが実
際に必要である。本発明の見地は高速メモリ構成を使用
することなしでそのような二重の復号化を実行すること
である。
表示するために、表示時間中に２度復号化することが実
際に必要である。本発明の見地は高速メモリ構成を使用
することなしでそのような二重の復号化を実行すること
である。
【００１５】
【課題を解決するための手段】本発明は上記目的を達成
するために、２つの前もって復号化された画像からデー
タを要求するバイディレクショナルタイプでなされる画
像を復号化し、各画像が異なる部分をもってラインに相
当する２つの有効なフレームに表示される。各バイディ
レクショナル画像は画像の表示時間中に、第１のフレー
ムが直接に表示されると同時の第１の時間中に及び第２
のフレームが直接に表示されると同時の第２の時間中に
２度復号化される。
するために、２つの前もって復号化された画像からデー
タを要求するバイディレクショナルタイプでなされる画
像を復号化し、各画像が異なる部分をもってラインに相
当する２つの有効なフレームに表示される。各バイディ
レクショナル画像は画像の表示時間中に、第１のフレー
ムが直接に表示されると同時の第１の時間中に及び第２
のフレームが直接に表示されると同時の第２の時間中に
２度復号化される。
【００１６】通常、各画像は画像四角形に相当するマク
ロブロックに処理され、バイディレクショナルマクロブ
ロックは２つの前もって復号化された画像で２つのハー
フ予測マクロブロックを要求する飛び越しタイプであり
得る。同じ前もって復号化された画像の２つのハーフ予
測マクロブロックは異なる部分にもるラインに相当す
る。飛び越しバイディレクショナルマクロブロックを処
理するために、表示されるフレームのラインに相当する
２つのハーフ予測マクロブロックのみ２つの復号化され
るパスのそれぞれに使用される。
ロブロックに処理され、バイディレクショナルマクロブ
ロックは２つの前もって復号化された画像で２つのハー
フ予測マクロブロックを要求する飛び越しタイプであり
得る。同じ前もって復号化された画像の２つのハーフ予
測マクロブロックは異なる部分にもるラインに相当す
る。飛び越しバイディレクショナルマクロブロックを処
理するために、表示されるフレームのラインに相当する
２つのハーフ予測マクロブロックのみ２つの復号化され
るパスのそれぞれに使用される。
【００１７】バイディレクショナルマクロブロックの処
理で２つの予測マクロブロックの１つのみを使用するた
めに処理されたマクロブロックの数が表示されるマクロ
ブロックの数より低いことを検出する。
理で２つの予測マクロブロックの１つのみを使用するた
めに処理されたマクロブロックの数が表示されるマクロ
ブロックの数より低いことを検出する。
【００１８】
【発明の実施の形態】本発明によれば、後者に表示する
ためにメモリエリアで現在再格納されたバイディレクシ
ョナル画像を格納する代わりに、バイディレクショナル
画像はラン中に表示され、復号化されるように表示され
る。これは表示するまでにバイディレクショナル画像を
格納するために要求されたメモリ画像エリアの抹消を可
能とする。よって、メモリ１０の許容サイズは画像エリ
アのサイズによって減少され、ＰＡＬ標準（最大抑制す
るもの）における１４メガビットに１８メガビットから
通過する。この値は１６ビットの２５６キロワードの４
つの標準メモリ構成を使用することによって簡単に得ら
れる１６メガビット限界下である。それに残りの２メガ
ビットはオンスクリーン表示情報を格納するために効果
的に使用され得、又は復号化器に関係するマイクロプロ
セッサの補助メモリとして効果的に使用され得る。
ためにメモリエリアで現在再格納されたバイディレクシ
ョナル画像を格納する代わりに、バイディレクショナル
画像はラン中に表示され、復号化されるように表示され
る。これは表示するまでにバイディレクショナル画像を
格納するために要求されたメモリ画像エリアの抹消を可
能とする。よって、メモリ１０の許容サイズは画像エリ
アのサイズによって減少され、ＰＡＬ標準（最大抑制す
るもの）における１４メガビットに１８メガビットから
通過する。この値は１６ビットの２５６キロワードの４
つの標準メモリ構成を使用することによって簡単に得ら
れる１６メガビット限界下である。それに残りの２メガ
ビットはオンスクリーン表示情報を格納するために効果
的に使用され得、又は復号化器に関係するマイクロプロ
セッサの補助メモリとして効果的に使用され得る。
【００１９】現在の復号化された画像のラン中の表示で
出くわす問題点は画像の奇数のラインによって構成され
る第１のフレームが画像の偶数のラインによって構成さ
れる第２のフレームを表示する前に表示されることであ
り、表示の処理工程は通常ラインの値でグローバルな画
像上で実行される。結果として、もし復号化器は表示効
率でラインを復号化するならば（２ｋ−１）番目のライ
ンは復号化器が（ｋ−１）番目のラインを復号化する時
に表示されなければならない。言い換えれば、第１のフ
レームが表示されるときに復号化器はフレームの半分よ
り多く復号化されない。
出くわす問題点は画像の奇数のラインによって構成され
る第１のフレームが画像の偶数のラインによって構成さ
れる第２のフレームを表示する前に表示されることであ
り、表示の処理工程は通常ラインの値でグローバルな画
像上で実行される。結果として、もし復号化器は表示効
率でラインを復号化するならば（２ｋ−１）番目のライ
ンは復号化器が（ｋ−１）番目のラインを復号化する時
に表示されなければならない。言い換えれば、第１のフ
レームが表示されるときに復号化器はフレームの半分よ
り多く復号化されない。
【００２０】この問題点を解決するために、本発明は画
像の表示時間中に各バイディレクショナル画像の復号化
を２度行う。この場合で、（２ｋ−１）番目のラインが
表示されなければならない時、２ｋラインは復号化され
る。言い換えれば、第１のフレームが全体の画像を表示
されるときそしてこの画像の２つのフレームは復号化さ
れる。表示がラン中に実行されるので、表示されないこ
とが失われるが第２のフレームは復号化される。画像が
第２の時間を復号化されるのでこの第２のフレームは表
示される。
像の表示時間中に各バイディレクショナル画像の復号化
を２度行う。この場合で、（２ｋ−１）番目のラインが
表示されなければならない時、２ｋラインは復号化され
る。言い換えれば、第１のフレームが全体の画像を表示
されるときそしてこの画像の２つのフレームは復号化さ
れる。表示がラン中に実行されるので、表示されないこ
とが失われるが第２のフレームは復号化される。画像が
第２の時間を復号化されるのでこの第２のフレームは表
示される。
【００２１】本発明の重要な見地はメモリを用いてデー
タ変換率を２度要求するためにより抑制する同じ早さで
バイディレクショナル画像を２度復号化することを記す
ることであり、そして商業上に見つけることが難しく何
としても大変高価であるメモリと同じ早さで２度要求す
ることである。つまり、次の分析に示すように、バイデ
ィレクショナル画像復号化速度の倍化は標準及び安価な
メモリ構成を使用することを可能とする２５％のみによ
ってメモリを用いて変換の効率を増加するように生じ
る。
タ変換率を２度要求するためにより抑制する同じ早さで
バイディレクショナル画像を２度復号化することを記す
ることであり、そして商業上に見つけることが難しく何
としても大変高価であるメモリと同じ早さで２度要求す
ることである。つまり、次の分析に示すように、バイデ
ィレクショナル画像復号化速度の倍化は標準及び安価な
メモリ構成を使用することを可能とする２５％のみによ
ってメモリを用いて変換の効率を増加するように生じ
る。
【００２２】次の分析は例えば欧州特許出願第０６２６
６５３号（図１）に開示された復号化器を元にされてい
る。そのデータは６４ビットバスを介してメモリ１０を
用いて変換される。
６５３号（図１）に開示された復号化器を元にされてい
る。そのデータは６４ビットバスを介してメモリ１０を
用いて変換される。
【００２３】画像の表示時間中に、図１の従来の復号化
器はいくつかの同時の操作を実行しなければならない。
これらの操作は次の表にに示されている。
器はいくつかの同時の操作を実行しなければならない。
これらの操作は次の表にに示されている。
【表１】 更にこの表は異なる操作のメモリアクセルサイクルで相
当するコストを示す。
当するコストを示す。
【００２４】サイクルのコストは圧縮形式でＭＰＥＧ標
準によって特定される１．７５メガビットの最大サイズ
である。他の標準より小さい（７２０×４８０ピクセ
ル）のＮＴＳＣ画像が短時間に表示されるので最悪の場
合状況は１．７５メガビットＮＴＳＣ画像である。この
表示時間は３３．３７ミリ秒である。
準によって特定される１．７５メガビットの最大サイズ
である。他の標準より小さい（７２０×４８０ピクセ
ル）のＮＴＳＣ画像が短時間に表示されるので最悪の場
合状況は１．７５メガビットＮＴＳＣ画像である。この
表示時間は３３．３７ミリ秒である。
【００２５】最も高価な操作は最悪な場合で処理するた
めの画像のマクロブロックのそれぞれが組み合わせたバ
イディレクショナルタイプであるときの予測回路１６に
予測マクロブロックの供給である。この特別な場合に、
４つのハーフ予測マクロブロックは各処理されるマクロ
ブロックに対して補間回路に供給される。前もって復号
化された画像で取り出される２つのハーフ予測マクロブ
ロックはそれぞれ奇数及び偶数ラインに一致する。
めの画像のマクロブロックのそれぞれが組み合わせたバ
イディレクショナルタイプであるときの予測回路１６に
予測マクロブロックの供給である。この特別な場合に、
４つのハーフ予測マクロブロックは各処理されるマクロ
ブロックに対して補間回路に供給される。前もって復号
化された画像で取り出される２つのハーフ予測マクロブ
ロックはそれぞれ奇数及び偶数ラインに一致する。
【００２６】全部の予測マクロブロックは８ビットの１
７×１７ピクセルの輝度アレイと８ビットの９×１８ピ
クセルの色差アレイを含み、予測マクロブロックの輝度
及び色差のそれぞれはピクセルの１以上の列と１以上の
行、かつ通常のマクロブロックに相当するアレイより多
いピクセルの１以上の列と２以上の行からなる。これは
予測回路１６でのハーフピクセルフィルタリングに対し
て必要とされる。
７×１７ピクセルの輝度アレイと８ビットの９×１８ピ
クセルの色差アレイを含み、予測マクロブロックの輝度
及び色差のそれぞれはピクセルの１以上の列と１以上の
行、かつ通常のマクロブロックに相当するアレイより多
いピクセルの１以上の列と２以上の行からなる。これは
予測回路１６でのハーフピクセルフィルタリングに対し
て必要とされる。
【００２７】更に、予測マクロブロックの第１のピクセ
ルは前に復号化された画像のマクロブロックの任意のピ
クセルに一致することができる。これは、予測マクロブ
ロックのこの第１のピクセルがメモリ１０に格納された
６４ビットのワードの先端でないことを意味する。実際
に、予測マクロブロックの輝度アレイの各行は６４ビッ
トのワードに渡って伸びており、予測マクロブロックの
色差アレイの各行は２つの６４ビットのワードに渡って
伸びている。そして、予測マクロブロックにアクセスは
１７ピクセルの高さ及び２４ピクセルの幅のブロック
（２つの６４ビットのワードに相当する）にアクセスを
必要とし、９×１８ピクセル色差アレイを再生するため
に１８ピクセルの高さ及び１６ピクセルの幅のブロック
（２つの６４ビットのワードに相当する）にアクセスを
必要とする。主として、予測マクロブロックを取り出す
ことは８７サイクルのコストを表す６４ビットの８７ワ
ードにアクセスを要求する。その場合で、２つのハーフ
予測マクロブロックが別々に取り出されなければなら
ず、各相当するハーフ輝度アレイは９ピクセルの高さ
（ハーフピクセルをフィルタリングするために更なる行
をプラスした有効な８行アレイ）である。その上、各ハ
ーフマクロブロックアレイは１０ピクセルの高さであ
る。つまり、ハーフ色差アレイは２つの構成（Ｕ及び
Ｖ）のそれぞれにおいて、ハーフピクセルをフィルタリ
ングするために１つの行をプラスした４つの有効な行か
らなる。２つのハーフ予測マクロブロックを取り出する
ための結果のコストは９４サイクルである。前述の表に
示されたコストは２（バイディレクショナル工程）によ
って及び１３５０（画像で生成するためのマクロブロッ
クの数）に多重化された数９４に相当する。
ルは前に復号化された画像のマクロブロックの任意のピ
クセルに一致することができる。これは、予測マクロブ
ロックのこの第１のピクセルがメモリ１０に格納された
６４ビットのワードの先端でないことを意味する。実際
に、予測マクロブロックの輝度アレイの各行は６４ビッ
トのワードに渡って伸びており、予測マクロブロックの
色差アレイの各行は２つの６４ビットのワードに渡って
伸びている。そして、予測マクロブロックにアクセスは
１７ピクセルの高さ及び２４ピクセルの幅のブロック
（２つの６４ビットのワードに相当する）にアクセスを
必要とし、９×１８ピクセル色差アレイを再生するため
に１８ピクセルの高さ及び１６ピクセルの幅のブロック
（２つの６４ビットのワードに相当する）にアクセスを
必要とする。主として、予測マクロブロックを取り出す
ことは８７サイクルのコストを表す６４ビットの８７ワ
ードにアクセスを要求する。その場合で、２つのハーフ
予測マクロブロックが別々に取り出されなければなら
ず、各相当するハーフ輝度アレイは９ピクセルの高さ
（ハーフピクセルをフィルタリングするために更なる行
をプラスした有効な８行アレイ）である。その上、各ハ
ーフマクロブロックアレイは１０ピクセルの高さであ
る。つまり、ハーフ色差アレイは２つの構成（Ｕ及び
Ｖ）のそれぞれにおいて、ハーフピクセルをフィルタリ
ングするために１つの行をプラスした４つの有効な行か
らなる。２つのハーフ予測マクロブロックを取り出する
ための結果のコストは９４サイクルである。前述の表に
示されたコストは２（バイディレクショナル工程）によ
って及び１３５０（画像で生成するためのマクロブロッ
クの数）に多重化された数９４に相当する。
【００２８】他の動作は現在復号化された画像の圧縮さ
れたデータを読出すことおいて含むものである。前もっ
ての方法において、最悪の場合で、画像に相当する圧縮
されたデータの量は２８，６７２サイクルで読出される
１．７５メガビットである。更に、次の画像の圧縮され
たデータは最悪の場合で２８，６７２以上のサイクルに
相当する新しいヘッダを認識するために読出されなけれ
ばならない。
れたデータを読出すことおいて含むものである。前もっ
ての方法において、最悪の場合で、画像に相当する圧縮
されたデータの量は２８，６７２サイクルで読出される
１．７５メガビットである。更に、次の画像の圧縮され
たデータは最悪の場合で２８，６７２以上のサイクルに
相当する新しいヘッダを認識するために読出されなけれ
ばならない。
【００２９】復号化された画像（１３５０マクロブロッ
ク）の記憶は６８，４００サイクルコストがかかり、表
示するためにリーディングバックは８６，４００サイク
ル（色差データは表示のために２度リードバックされる
のでより多くのサイクルが記憶のためより表示のための
方に要求される）コストを要する。
ク）の記憶は６８，４００サイクルコストがかかり、表
示するためにリーディングバックは８６，４００サイク
ル（色差データは表示のために２度リードバックされる
のでより多くのサイクルが記憶のためより表示のための
方に要求される）コストを要する。
【００３０】一方画像が表示され、表示のためにＯＳＤ
情報がある。このＯＳＤ情報は２ビットピクセルによっ
て構成される。画像に相当するＯＳＤ情報を表示するた
めに１０，８００サイクルは必要とされる。
情報がある。このＯＳＤ情報は２ビットピクセルによっ
て構成される。画像に相当するＯＳＤ情報を表示するた
めに１０，８００サイクルは必要とされる。
【００３１】画像が表示されるので、圧縮されたデータ
の受理構成が設けられなければならない。この圧縮され
たデータが１５×１０6 bits/sの最大伝送率で到達し、
かつメモリ１０に書込まれなければならない。アクセス
サイクルの一致する数は７，８２０である。
の受理構成が設けられなければならない。この圧縮され
たデータが１５×１０6 bits/sの最大伝送率で到達し、
かつメモリ１０に書込まれなければならない。アクセス
サイクルの一致する数は７，８２０である。
【００３２】次に、メモリ１０は８ミリ秒ごとでリフレ
ッシュされなければならない。メモリはページに対して
３サイクルで少しづつページをリフレッシュされる。２
５６ｋ×１６の構成は５１２ページを含み、かつ６，４
００リフレッシュサイクルが３３．３７ｍｓで要求され
る。
ッシュされなければならない。メモリはページに対して
３サイクルで少しづつページをリフレッシュされる。２
５６ｋ×１６の構成は５１２ページを含み、かつ６，４
００リフレッシュサイクルが３３．３７ｍｓで要求され
る。
【００３３】表のサイクルの全体の数はページのアクセ
スサイクルの必要性を考慮するために約３４％によって
増加される。ハーフ予測マクロブロック及び表示の読出
しはラインを少しづつ実行され、画像はマクロブロック
によって格納され、ページアクセスの多くの量を特に要
求する。その結果として、図１の周知の復号化器で、
１，６５３，０６８サイクルは１９．６メガヘルツの操
作効率に、又は５１ナノセコンドのアクセル時間に相当
する３３．３７ｍｓで実行されなければならない。この
速度で動作できる標準メモリは“−８０”タイプのメモ
リである。
スサイクルの必要性を考慮するために約３４％によって
増加される。ハーフ予測マクロブロック及び表示の読出
しはラインを少しづつ実行され、画像はマクロブロック
によって格納され、ページアクセスの多くの量を特に要
求する。その結果として、図１の周知の復号化器で、
１，６５３，０６８サイクルは１９．６メガヘルツの操
作効率に、又は５１ナノセコンドのアクセル時間に相当
する３３．３７ｍｓで実行されなければならない。この
速度で動作できる標準メモリは“−８０”タイプのメモ
リである。
【００３４】本発明によれば、ラン中にバイディレクシ
ョナル画像の表示のために、サイクルでのコストは画像
でなくマクロブロックの行の表示時間に渡って算出され
なければならない。つまり、各画像において、ＭＰＥＧ
標準は、圧縮されたマクロブロックの行に相当するビッ
トの数が１つのマクロブロックをプラスした圧縮されな
い行のビットの数に等しい最大値に達することができる
ことを示す。この状況はリアルタイムで行わなければな
らない。これは１．７５メガビットの最大サイズをもつ
圧縮された画像の従来の最悪な場合よりもより抑制され
る。バイディレクショナル画像は従来遅延器を用いて表
示され、最悪な場合のマクロブロックの行による例にお
いて通常の生成遅延の吸収を実現する。
ョナル画像の表示のために、サイクルでのコストは画像
でなくマクロブロックの行の表示時間に渡って算出され
なければならない。つまり、各画像において、ＭＰＥＧ
標準は、圧縮されたマクロブロックの行に相当するビッ
トの数が１つのマクロブロックをプラスした圧縮されな
い行のビットの数に等しい最大値に達することができる
ことを示す。この状況はリアルタイムで行わなければな
らない。これは１．７５メガビットの最大サイズをもつ
圧縮された画像の従来の最悪な場合よりもより抑制され
る。バイディレクショナル画像は従来遅延器を用いて表
示され、最悪な場合のマクロブロックの行による例にお
いて通常の生成遅延の吸収を実現する。
【００３５】マクロブロックの行の表示時間の最大値は
ＮＴＳＣ標準において１．０２ミリ秒である。そして、
各ＮＴＳＣ画像を２度処理するために、本発明に係る復
号化器は最悪の場合のマクロブロックの行を０．５１ミ
リ秒で処理できなければならないし、それは７２０ピク
セルの画像幅に相当する４５マクロブロックである。次
の表は本発明におけるアクセスサイクルでのコストと同
様に実施するための操作を示す。
ＮＴＳＣ標準において１．０２ミリ秒である。そして、
各ＮＴＳＣ画像を２度処理するために、本発明に係る復
号化器は最悪の場合のマクロブロックの行を０．５１ミ
リ秒で処理できなければならないし、それは７２０ピク
セルの画像幅に相当する４５マクロブロックである。次
の表は本発明におけるアクセスサイクルでのコストと同
様に実施するための操作を示す。
【表２】
【００３６】この表で、現在の復号化された画像の記憶
及び表示サイクルは表示されていない。つまり、復号化
されたピクセルは同時に表示され、それらはもはやメモ
リ１０を介する必要がない。
及び表示サイクルは表示されていない。つまり、復号化
されたピクセルは同時に表示され、それらはもはやメモ
リ１０を介する必要がない。
【００３７】最悪な予測の場合は飛び越しバイディレク
ショナルマクロブロックでないが、累進バイディレクシ
ョナルマクロブロック（例えば全部の予測マクロブロッ
ク）であり、今マクロブロック当たり８７サイクル又は
行における７，８３０サイクルのコストを要する。つま
り、第１の復号化通過中で第１のフレームのみが表示さ
れ、奇数ラインに相当し、飛び越しマクロブロックの再
格納は偶数ラインに相当するハーフマクロブロックの使
用を要求しない。同様に、第２の復号化通過中で第２の
フレームのみが表示され、偶数ラインに相当し、飛び越
しマクロブロックの再格納は奇数ラインに相当するハー
フマクロブロックの使用を要求しないのである。ここ
で、２つのハーフマクロブロックの読出しは飛び越し予
測において抑制される。
ショナルマクロブロックでないが、累進バイディレクシ
ョナルマクロブロック（例えば全部の予測マクロブロッ
ク）であり、今マクロブロック当たり８７サイクル又は
行における７，８３０サイクルのコストを要する。つま
り、第１の復号化通過中で第１のフレームのみが表示さ
れ、奇数ラインに相当し、飛び越しマクロブロックの再
格納は偶数ラインに相当するハーフマクロブロックの使
用を要求しない。同様に、第２の復号化通過中で第２の
フレームのみが表示され、偶数ラインに相当し、飛び越
しマクロブロックの再格納は奇数ラインに相当するハー
フマクロブロックの使用を要求しないのである。ここ
で、２つのハーフマクロブロックの読出しは飛び越し予
測において抑制される。
【００３８】４６（４５＋１）のビットの数に相当する
読出されるべき圧縮されたデータは圧縮されたマクロブ
ロックでない。このために２，２０８サイクルが必要と
される。
読出されるべき圧縮されたデータは圧縮されたマクロブ
ロックでない。このために２，２０８サイクルが必要と
される。
【００３９】これらの動作のコストが通常の復号化時間
の半分である時間に比例するのでＯＳＤ、圧縮されたデ
ータの書込み、及び０．５１ｍｓに止められるリフレッ
シュのコストは前述の表の値の半分である。
の半分である時間に比例するのでＯＳＤ、圧縮されたデ
ータの書込み、及び０．５１ｍｓに止められるリフレッ
シュのコストは前述の表の値の半分である。
【００４０】例えば最悪な場合の状況でこのために十分
な時間を置くフレーム帰線中表示期間より他で実行され
るので画像ヘッダのサーチは表に示されていない。
な時間を置くフレーム帰線中表示期間より他で実行され
るので画像ヘッダのサーチは表に示されていない。
【００４１】この二重速度の復号化の全体のコストは必
要なページアクセスを考慮して２３％によって増加され
る。２３％のマージンは従来の状況のマージン（３４
％）より低い。なぜならば、実行されるメモリアクセス
が特にページアクセスの量を減らす４つのハーフ予測マ
クロブロックに変わって２つの全部の予測マクロブロッ
クを取り出すためにより完全である。その結果のコスト
は、０．５１ｍｓを越えて２５．５ＭＨｚの動作周波数
に、又は３９ナノ秒のアクセス時間に相当する１２，９
９５サイクルである。そのような速度で動作できる標準
メモリは“−６０”タイプのメモリであり、明らかによ
り安価であり、“−８０”タイプより安い。
要なページアクセスを考慮して２３％によって増加され
る。２３％のマージンは従来の状況のマージン（３４
％）より低い。なぜならば、実行されるメモリアクセス
が特にページアクセスの量を減らす４つのハーフ予測マ
クロブロックに変わって２つの全部の予測マクロブロッ
クを取り出すためにより完全である。その結果のコスト
は、０．５１ｍｓを越えて２５．５ＭＨｚの動作周波数
に、又は３９ナノ秒のアクセス時間に相当する１２，９
９５サイクルである。そのような速度で動作できる標準
メモリは“−６０”タイプのメモリであり、明らかによ
り安価であり、“−８０”タイプより安い。
【００４２】もちろん、処理回路の動作速度はバイディ
レクショナル画像の二重復号化に適切でなければならな
い。サイクル当たり１つのピクセルを処理するパイプラ
イン回路１２は０．５１ミリ秒中処理されなければなら
ない１７，２８０ピクセルに相当する３４メガヘルツで
みなされなければならない。これらの速度で動作する回
路は使用技術で簡単に入手可能である。実際に、動作速
度を限定するメモリ１０である。
レクショナル画像の二重復号化に適切でなければならな
い。サイクル当たり１つのピクセルを処理するパイプラ
イン回路１２は０．５１ミリ秒中処理されなければなら
ない１７，２８０ピクセルに相当する３４メガヘルツで
みなされなければならない。これらの速度で動作する回
路は使用技術で簡単に入手可能である。実際に、動作速
度を限定するメモリ１０である。
【００４３】図２は本発明による連続な画像の表示及び
復号化を示すタイムチャートである。有効的に表示され
るべき画像はＰ０，Ｂ１，Ｂ２，Ｐ３，Ｂ４，Ｂ５，Ｐ
６に起因される。頭文字のＰは予測される画像を示し、
頭文字のＢはバイディレクショナル画像を示す。そのよ
うな画像の連続はＭＰＥＧ標準によれば従来よりあっ
た。
復号化を示すタイムチャートである。有効的に表示され
るべき画像はＰ０，Ｂ１，Ｂ２，Ｐ３，Ｂ４，Ｂ５，Ｐ
６に起因される。頭文字のＰは予測される画像を示し、
頭文字のＢはバイディレクショナル画像を示す。そのよ
うな画像の連続はＭＰＥＧ標準によれば従来よりあっ
た。
【００４４】各予測画像Ｐの再格納はそれより前に来る
予測器画像（又はイントラ（示されていない））で取り
出される予測マクロブロックを要求する。各バイディレ
クショナル画像Ｂの再格納はその回りの予測される画像
で取り出される予測マクロブロックを要求する。そし
て、画像に相当する圧縮されたデータは表示の値と異な
る値で復号化器に到達する。ここで、圧縮されたデータ
は値Ｐ０，Ｐ３，Ｂ１，Ｂ２，Ｐ６，Ｂ４，Ｂ５で到達
する。
予測器画像（又はイントラ（示されていない））で取り
出される予測マクロブロックを要求する。各バイディレ
クショナル画像Ｂの再格納はその回りの予測される画像
で取り出される予測マクロブロックを要求する。そし
て、画像に相当する圧縮されたデータは表示の値と異な
る値で復号化器に到達する。ここで、圧縮されたデータ
は値Ｐ０，Ｐ３，Ｂ１，Ｂ２，Ｐ６，Ｂ４，Ｂ５で到達
する。
【００４５】はじめに、画像Ｐ０はエリアＩＭ１で例え
ば、メモリに格納され復号化される。一方、画像Ｐ３は
エリアＩＭ２で格納され、かつ復号化され、画像Ｐ０が
表示される。そして、画像Ｂ１は２倍の速度で第１の時
間を復号化され、一方画像Ｂ１の第１のフレームがラン
中に表示され、そして画像Ｂ１は２倍の速度で第２の時
間を復号化され、一方画像Ｂ１の第２のフレームは表示
される。画像Ｂ１の各復号化はエリアＩＭ１及びＩＭ２
に格納された画像Ｐ０及びＰ３で取り出される予測マク
ロブロックを使用する。同じ動作はバイディレクショナ
ル画像Ｂ２に対して置き換える。そして、画像Ｐ６は画
像Ｐ０の位置にエリアＩＭ１に復号化及び格納され、一
方画像Ｐ３は表示される。画像Ｂ４及びＢ５は画像Ｂ１
及びＢ２として２倍の速度で２度復号化され、一方それ
らは表示される。画像Ｂ４及びＢ５の復号化工程はエリ
アＩＭ１及びＩＭ２などに格納される画像Ｐ３及びＰ６
に取り出される予測マクロブロックを使用する。
ば、メモリに格納され復号化される。一方、画像Ｐ３は
エリアＩＭ２で格納され、かつ復号化され、画像Ｐ０が
表示される。そして、画像Ｂ１は２倍の速度で第１の時
間を復号化され、一方画像Ｂ１の第１のフレームがラン
中に表示され、そして画像Ｂ１は２倍の速度で第２の時
間を復号化され、一方画像Ｂ１の第２のフレームは表示
される。画像Ｂ１の各復号化はエリアＩＭ１及びＩＭ２
に格納された画像Ｐ０及びＰ３で取り出される予測マク
ロブロックを使用する。同じ動作はバイディレクショナ
ル画像Ｂ２に対して置き換える。そして、画像Ｐ６は画
像Ｐ０の位置にエリアＩＭ１に復号化及び格納され、一
方画像Ｐ３は表示される。画像Ｂ４及びＢ５は画像Ｂ１
及びＢ２として２倍の速度で２度復号化され、一方それ
らは表示される。画像Ｂ４及びＢ５の復号化工程はエリ
アＩＭ１及びＩＭ２などに格納される画像Ｐ３及びＰ６
に取り出される予測マクロブロックを使用する。
【００４６】図３は本発明に係るバイディレクショナル
画像の二重復号化を実行するための図１の復号化器の変
形例を示す。図１で用いた共通の構成は同じ参照符号に
よって表されている。メモリ１０はもはや３つの画像エ
リアＩＭ３を含まない。バッファメモリ１８に接続され
る加算器１４の出力はライン走査変換器２６にブラック
走査に接続される。つまり、加算器１４は処理されたマ
クロブロックの８×８ピクセルブロックのそれぞれに相
当する８×８ピクセルブロックを供給する。この走査変
換器２６の容量は８本のラインであり、マクロブロック
は１６本のラインに相当する。つまり、各復号化に関し
て１つのフレームのみ表示され、奇数ライン又は偶数ラ
インのみである。そして、走査変換器２６は受信するブ
ロックのラインの中に表示するためにフレームのライン
に相当する部分をもって分類する。この部分の選択は表
示回路２０によって供給されるフレーム同期信号ＶＳＹ
ＮＣによって検出される。走査変換器２６はサイズを限
定するために基準によって組み入れられる米国特許第
５，１５１，９７６号に示されるタイプである。
画像の二重復号化を実行するための図１の復号化器の変
形例を示す。図１で用いた共通の構成は同じ参照符号に
よって表されている。メモリ１０はもはや３つの画像エ
リアＩＭ３を含まない。バッファメモリ１８に接続され
る加算器１４の出力はライン走査変換器２６にブラック
走査に接続される。つまり、加算器１４は処理されたマ
クロブロックの８×８ピクセルブロックのそれぞれに相
当する８×８ピクセルブロックを供給する。この走査変
換器２６の容量は８本のラインであり、マクロブロック
は１６本のラインに相当する。つまり、各復号化に関し
て１つのフレームのみ表示され、奇数ライン又は偶数ラ
インのみである。そして、走査変換器２６は受信するブ
ロックのラインの中に表示するためにフレームのライン
に相当する部分をもって分類する。この部分の選択は表
示回路２０によって供給されるフレーム同期信号ＶＳＹ
ＮＣによって検出される。走査変換器２６はサイズを限
定するために基準によって組み入れられる米国特許第
５，１５１，９７６号に示されるタイプである。
【００４７】変換器２６の出力はバッファ２８に供給さ
れる。マルチプレクサはバッファ２８の出力と表示する
ために非バイディレクショナル画像をメモリ１０から受
信するバッファ２２の出力のいずれか１つを表示回路２
０に供給される。選択信号ＢＩＤＩＲはマルチプレクサ
３０を切り替え、加算器１４がバイディレクショナル画
像を供給するか否かによってバッファ１８又は走査変換
器２６のいずれかを可能とする。パイプライン回路１２
にバイディレクショナル画像の圧縮されたデータの転送
を始めるときこの信号ＢＩＤＩＲは例えばメモリ制御ユ
ニット２４によって実行される。
れる。マルチプレクサはバッファ２８の出力と表示する
ために非バイディレクショナル画像をメモリ１０から受
信するバッファ２２の出力のいずれか１つを表示回路２
０に供給される。選択信号ＢＩＤＩＲはマルチプレクサ
３０を切り替え、加算器１４がバイディレクショナル画
像を供給するか否かによってバッファ１８又は走査変換
器２６のいずれかを可能とする。パイプライン回路１２
にバイディレクショナル画像の圧縮されたデータの転送
を始めるときこの信号ＢＩＤＩＲは例えばメモリ制御ユ
ニット２４によって実行される。
【００４８】メモリ制御ユニット２４は各バイディレク
ショナル画像に相当する圧縮データをパイプライン回路
１２に２度転送する機能を実行するために再度プログラ
ム化されている。
ショナル画像に相当する圧縮データをパイプライン回路
１２に２度転送する機能を実行するために再度プログラ
ム化されている。
【００４９】最悪の場合のマクロブロックの行では発生
する確率が大変低い。そして、“−６０”メモリを要求
し、２５．５ＭＨｚより早い速度でアクセスするメモリ
を達成する必要がない。実施の形態例によれば、最悪の
場合のマクロブロックの行の代わりにメモリアクセスの
速度は最悪の場合の画像の処理に最適化され、前述の方
法例で２２．８ＭＨｚにメモリアクセスの速度を減少す
る。そして、“−７０”メモリが使用され得る。
する確率が大変低い。そして、“−６０”メモリを要求
し、２５．５ＭＨｚより早い速度でアクセスするメモリ
を達成する必要がない。実施の形態例によれば、最悪の
場合のマクロブロックの行の代わりにメモリアクセスの
速度は最悪の場合の画像の処理に最適化され、前述の方
法例で２２．８ＭＨｚにメモリアクセスの速度を減少す
る。そして、“−７０”メモリが使用され得る。
【００５０】しかしながら、大変悪い場合のマクロブロ
ックの行を処理するために、この実施の形態例は２つの
予測マクロブロックの１つのみを使用するために復号化
器を強要しかつ生じるように復号化表示を検出する。も
ちろん、復号化ピクセルの少しの改良が結果としてなさ
れ、マクロブロックの行の表示時間（１．０２ｍｓ）を
介して高々発生するのでこの改良は気づかれないだろ
う。
ックの行を処理するために、この実施の形態例は２つの
予測マクロブロックの１つのみを使用するために復号化
器を強要しかつ生じるように復号化表示を検出する。も
ちろん、復号化ピクセルの少しの改良が結果としてなさ
れ、マクロブロックの行の表示時間（１．０２ｍｓ）を
介して高々発生するのでこの改良は気づかれないだろ
う。
【００５１】復号化遅延は復号化されたマクロブロック
の数が表示されるマクロブロックの数より低くなること
を検出することによって簡単に検出される。これらの２
つの数は従来復号化器で利用され得る。
の数が表示されるマクロブロックの数より低くなること
を検出することによって簡単に検出される。これらの２
つの数は従来復号化器で利用され得る。
【００５２】本発明の少なくとも１つの実施の形態例を
示したが多種の置換え、改良や変形は当業者であればそ
の例から簡単に生じる。そのような置換え、改良や変形
は、本明細書の一部であり、本発明の技術思想や見地の
範囲内である。したがって、先の説明は一例によるもの
であり、これに限定されるものではない。本発明は前記
特許請求の範囲及びそれに等価のものによってのみ定め
られる。
示したが多種の置換え、改良や変形は当業者であればそ
の例から簡単に生じる。そのような置換え、改良や変形
は、本明細書の一部であり、本発明の技術思想や見地の
範囲内である。したがって、先の説明は一例によるもの
であり、これに限定されるものではない。本発明は前記
特許請求の範囲及びそれに等価のものによってのみ定め
られる。
【図１】従来のＭＰＥＧ復号化器を示すブロック図であ
る。
る。
【図２】本発明に係る数個の画像の表示と復号化のシー
ケンスを示す図である。
ケンスを示す図である。
【図３】本発明を実行するための図１の復号化器の変形
例を示す図である。
例を示す図である。
１０ メモリ １２ パイプライン回路 １４ 加算器 １６ 予測器 １８，２２，２８ バッファ ２０ 表示器 ２４ メモリ制御ユニット ２６ ライン走査変換器 ３０ マルチプレクサ
Claims (6)
- 【請求項１】 少なくとも２つの前もって復号化される
画像（ＩＭ１，ＩＭ２）を格納するメモリ（１０）と、 ２つの前もって復号化された画像から双方向タイプを要
求するデータであり得る現在の画像を処理する回路（１
２，１４，１６，２４）と、 第１及び第２の部分のラインに相当する２つの有効なフ
レームで各画像が供給される表示器（２０）とを含む画
像復号化器において、 処理回路は、画像の表示時間中に、画像の第１のフレー
ムをもって直接に表示器に供給する第１の時間中に及び
第２のフレームをもって直接に表示器に供給する第２の
時間中にバイディレクショナル画像の各々を２度処理す
るために機能することを特徴とする復号化器。 - 【請求項２】 処理回路が画像四角形に相当するマクロ
ブロックに集められたブロックによって各画像を処理す
るように機能し、前記復号化器は同じ部分のラインに相
当するハーフブロックによってバイディレクショナル画
像のフレームを受信するために、かつ表示器に同じ部分
の相当するラインを供給する再編成回路（２６）を含む
請求項１記載の復号化器。 - 【請求項３】 バイディレクショナルマクロブロックは
２つの前もって復号化された画像の各々に２つのハーフ
予測マクロブロックを要求する飛び越しタイプであり
得、同じ前もって復号化された画像の２つのハーフ予測
マクロブロックは異なる部分をもつラインに相当する復
号化器において、飛び越しバイディレクショナルマクロ
ブロックを処理するために、処理回路は表示器に供給さ
れるフレームのラインに相当する２つのハーフ予測マク
ロブロックのみ２つの復号化されるパスのそれぞれに使
用するために機能する請求項１記載の復号化器。 - 【請求項４】 ２つの前もって復号化された画像からデ
ータを要求するバイディレクショナルタイプでなされる
画像を復号化し、各画像が異なる部分をもってラインに
相当する２つの有効なフレームに表示される方法におい
て、 各バイディレクショナル画像は画像の表示時間中に、第
１のフレームが直接に表示されると同時の第１の時間中
に及び第２のフレームが直接に表示されると同時の第２
の時間中に２度復号化されることを特徴とする復号化方
法。 - 【請求項５】 各画像は画像四角形に相当するマクロブ
ロックに処理され、バイディレクショナルマクロブロッ
クは２つの前もって復号化された画像で２つおハーフ予
測マクロブロックを要求する飛び越しタイプであり得、
同じ前もって復号化された画像の２つのハーフ予測マク
ロブロックは異なる部分にもるラインに相当する復号化
方法において、飛び越しバイディレクショナルマクロブ
ロックを処理するために、表示されるフレームのライン
に相当する２つのハーフ予測マクロブロックのみ２つの
復号化されるパスのそれぞれに使用されるる請求項４記
載の復号化方法。 - 【請求項６】 バイディレクショナルマクロブロックの
処理で２つの予測マクロブロックの１つのみを使用する
ために処理されたマクロブロックの数が表示されるマク
ロブロックの数より低いことを検出する工程を含む請求
項４記載の復号化方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9503163A FR2731864B1 (fr) | 1995-03-14 | 1995-03-14 | Decodeur mpeg a capacite memoire reduite |
| FR9503163 | 1995-03-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08294115A true JPH08294115A (ja) | 1996-11-05 |
| JP3141772B2 JP3141772B2 (ja) | 2001-03-05 |
Family
ID=9477164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08084470A Expired - Lifetime JP3141772B2 (ja) | 1995-03-14 | 1996-03-14 | Ｍｐｅｇ復号化器及びその復号化方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6081298A (ja) |
| EP (1) | EP0732857A1 (ja) |
| JP (1) | JP3141772B2 (ja) |
| FR (1) | FR2731864B1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000032473A (ja) * | 1998-06-23 | 2000-01-28 | St Microelectronics | 画像復号化方法および画像復号化装置 |
| JP2000032472A (ja) * | 1998-06-23 | 2000-01-28 | St Microelectronics | 画像復号化方法および画像処理装置 |
| JP2000041246A (ja) * | 1998-06-23 | 2000-02-08 | St Microelectronics | 入力画像の処理方法 |
| US6356317B1 (en) | 1996-08-22 | 2002-03-12 | Matsushita Electric Industrial Co., Ltd. | Image processor |
| US7050494B1 (en) | 1998-06-04 | 2006-05-23 | Nec Corporation | Frame display method and apparatus using single field data |
| JP2008543207A (ja) * | 2005-06-01 | 2008-11-27 | エヌエックスピー ビー ヴィ | マルチパスビデオ復号方法および装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970707686A (ko) * | 1995-09-20 | 1997-12-01 | 요트. 게. 아. 롤페즈 | 부호화된 디지털 비디오 신호 디코딩 방법 및 장치(Method and device for decoding coded video signals) |
| US6968003B1 (en) * | 1996-01-29 | 2005-11-22 | International Business Machines Corporation | Speed-memory tradeoff for MPEG decoders |
| KR100215824B1 (ko) * | 1996-04-09 | 1999-08-16 | 구자홍 | 엠펙 디코더의 프레임 메모리 및 영상 데이타 디코딩방법 |
| DE69734386D1 (de) * | 1997-02-06 | 2006-03-02 | St Microelectronics Srl | Verfahren zur Speicherungsverringerung in einem Videodekodierer |
| JP2002516529A (ja) * | 1998-05-20 | 2002-06-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ピクチャシーケンスとして構成された情報ストリームの符号化 |
| US20060150071A1 (en) * | 2005-01-05 | 2006-07-06 | Microsoft Corporation | Software-based video rendering |
| US7519845B2 (en) | 2005-01-05 | 2009-04-14 | Microsoft Corporation | Software-based audio rendering |
| US7688896B2 (en) * | 2005-01-31 | 2010-03-30 | Sunplus Technology Co., Ltd | Method and apparatus for decoding compressed video image data |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5227878A (en) * | 1991-11-15 | 1993-07-13 | At&T Bell Laboratories | Adaptive coding and decoding of frames and fields of video |
| US5510840A (en) * | 1991-12-27 | 1996-04-23 | Sony Corporation | Methods and devices for encoding and decoding frame signals and recording medium therefor |
| JP3443867B2 (ja) * | 1992-06-26 | 2003-09-08 | ソニー株式会社 | 画像信号符号化、復号化方法及び画像信号記録媒体 |
| KR100283343B1 (ko) * | 1992-06-25 | 2001-03-02 | 이데이 노부유끼 | 화상신호 부호화방법 및 복호화방법과 화상신호 부호화장치 및 복호화장치 |
| EP0710028A3 (en) * | 1994-10-28 | 2000-01-19 | Kabushiki Kaisha Toshiba | Image decoding apparatus |
| EP0714208B1 (en) * | 1994-11-25 | 2002-02-13 | Koninklijke Philips Electronics N.V. | Method and system for decoding coded video signals |
-
1995
- 1995-03-14 FR FR9503163A patent/FR2731864B1/fr not_active Expired - Fee Related
-
1996
- 1996-03-07 US US08/612,283 patent/US6081298A/en not_active Expired - Lifetime
- 1996-03-12 EP EP96410022A patent/EP0732857A1/fr not_active Withdrawn
- 1996-03-14 JP JP08084470A patent/JP3141772B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6356317B1 (en) | 1996-08-22 | 2002-03-12 | Matsushita Electric Industrial Co., Ltd. | Image processor |
| US7050494B1 (en) | 1998-06-04 | 2006-05-23 | Nec Corporation | Frame display method and apparatus using single field data |
| JP2000032473A (ja) * | 1998-06-23 | 2000-01-28 | St Microelectronics | 画像復号化方法および画像復号化装置 |
| JP2000032472A (ja) * | 1998-06-23 | 2000-01-28 | St Microelectronics | 画像復号化方法および画像処理装置 |
| JP2000041246A (ja) * | 1998-06-23 | 2000-02-08 | St Microelectronics | 入力画像の処理方法 |
| JP4702967B2 (ja) * | 1998-06-23 | 2011-06-15 | エスティマイクロエレクトロニクス エスエー | 画像復号化方法および画像処理装置 |
| JP2008543207A (ja) * | 2005-06-01 | 2008-11-27 | エヌエックスピー ビー ヴィ | マルチパスビデオ復号方法および装置 |
| US8520741B2 (en) | 2005-06-01 | 2013-08-27 | Entropic Communications, Inc. | Multiple pass video decoding method and device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3141772B2 (ja) | 2001-03-05 |
| FR2731864A1 (fr) | 1996-09-20 |
| EP0732857A1 (fr) | 1996-09-18 |
| US6081298A (en) | 2000-06-27 |
| FR2731864B1 (fr) | 1997-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7773676B2 (en) | Video decoding system with external memory rearranging on a field or frames basis | |
| US6104416A (en) | Tiling in picture memory mapping to minimize memory bandwidth in compression and decompression of data sequences | |
| KR100371834B1 (ko) | 비디오신장프로세서용픽셀보간필터및픽셀보간방법 | |
| US5581310A (en) | Architecture for a high definition video frame memory and an accompanying data organization for use therewith and efficient access therefrom | |
| JP5008826B2 (ja) | 高精細度デインタレース／フレーム倍増回路およびその方法 | |
| US6215822B1 (en) | Motion compensated digital video decoding and buffer memory addressing therefor | |
| US6028612A (en) | Picture memory mapping to minimize memory bandwidth in compression and decompression of data sequences | |
| KR100201981B1 (ko) | 메모리제어장치 및 그것을 사용한 화상디코더 | |
| JPH10509569A (ja) | ３：２のプルダウンで映像をデコードしそして表示するメモリ利用法 | |
| JPH08294115A (ja) | Ｍｐｅｇ復号化器及びその復号化方法 | |
| US5754243A (en) | Letter-box transformation device | |
| US6205181B1 (en) | Interleaved strip data storage system for video processing | |
| EP1147671B1 (en) | Method and apparatus for performing motion compensation in a texture mapping engine | |
| KR100442229B1 (ko) | 간이형hdtv비디오디코더및디코딩방법 | |
| US5883679A (en) | Scanning scheme for images stored in dynamic random access memory | |
| EP0825781B1 (en) | Image processor | |
| JP3120010B2 (ja) | 画像復号処理方法および画像復号装置 | |
| JPH0865686A (ja) | 画像復号化装置 | |
| US20030123555A1 (en) | Video decoding system and memory interface apparatus | |
| JPH07298264A (ja) | 画像データの処理方法およびそれに用いる記憶装置ならびに画像データの処理装置 | |
| JP3297309B2 (ja) | 符号化画像データの復号および表示装置 | |
| JP3115013B2 (ja) | 画像表示装置 | |
| US5946036A (en) | Image decoding using read/write memory control based on display region setting | |
| JP3307856B2 (ja) | 画像処理装置 | |
| JPH09130755A (ja) | レターボックス変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001121 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |