JPH0865686A - 画像復号化装置 - Google Patents

画像復号化装置

Info

Publication number
JPH0865686A
JPH0865686A JP13491495A JP13491495A JPH0865686A JP H0865686 A JPH0865686 A JP H0865686A JP 13491495 A JP13491495 A JP 13491495A JP 13491495 A JP13491495 A JP 13491495A JP H0865686 A JPH0865686 A JP H0865686A
Authority
JP
Japan
Prior art keywords
memory
data
image data
decoded image
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13491495A
Other languages
English (en)
Inventor
Masuo Oku
万寿男 奥
Yukitoshi Tsuboi
幸利 坪井
Takashi Nakamoto
貴士 中本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP13491495A priority Critical patent/JPH0865686A/ja
Publication of JPH0865686A publication Critical patent/JPH0865686A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】 【目的】画像復号化装置において、メモリとのデータバ
ス幅を少なくする。 【構成】メモリを二つのバンクで構成し、画像データ、
符号化データの読み書きにおいて、交互にアクセスす
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、符号化してデータ圧縮
した映像信号を復号化し、伸張する画像復号化装置に係
り、特にメモリヘのデータアクセスを効率的に行なうの
に適したメモリ制御手段を有する画像復号化装置に関す
る。
【0002】
【従来の技術】ディジタル放送などの応用を目的とし
て、MPEG2と称する画像圧縮の国際標準が定まりつ
つある。該国際標準では、映像信号に対しフレームもし
くはフィールド間で動き補償予測を行い、離散コサイン
変換、可変長符号化を適用して画像信号を符号化し、デ
ータ圧縮する。(例えば、テレビジョン学会誌Vol.
48、No.1、pp44〜49) また、該国際標準に準拠した画像復号化・伸張装置(以
下画像復号化装置と記す)のLSIの一例として、日経
エレクトロニクスNo.603(1994.3.14)
pp101〜110に記載のものがある。
【0003】従来の画像復号化装置では、入力される符
号化データを入力クロックで一旦符号化データのバッフ
ァに書き込むバッファリング過程と、符号化データのバ
ッファから復号クロックで符号化データを読み出しなが
ら復号処理し、その復号した画像データを数フレーム分
の容量を備えるフレームメモリに一旦書き込む復号処理
過程と、映像信号の走査順に走査変換しながらフレーム
メモリから復号した画像データを読み出し、所定の表示
クロックに従ってディジタル映像信号として表示出力す
る表示処理過程から成る。さらに復号処理過程において
は、符号化データが動き補償予測を適用したデータであ
る場合には、動き補償を行うために、動き予測のタイプ
に合わせてフレームメモリから参照画像データも読み出
す。
【0004】なお従来の画像復号化装置は、256k×
16bit(4Mbit)構成のダイナミックRAMを
4個用い、合計16Mbit容量のメモリを、復号処理
に必要な参照画面の画像データの格納用に少なくとも2
面のフレームメモリと、表示処理におけるインターレー
ス変換用のフレームメモリと、さらには符号化データを
復号処理前に一時格納する符号化データバッファとして
使用している。またデータバス幅は、16×4=64ビ
ットで符号化データならびに画像データの読み書きを行
っており、復号クロック周波数として50MHz以上、
表示クロックとして13.5MHzが選ばれている。
【0005】
【発明が解決しようとする課題】上記したように従来技
術では、データバス幅が64ビットであり、LSIにお
いてはピン数、プリント基板においては配線数が多く、
コスト低減等に支障をきたしていた。
【0006】本発明はメモリへのアクセスを効率化さ
せ、少ないデータバス幅で、符号化データのバッファリ
ング、復号処理および表示処理に必要なメモリアクセス
が可能な画像復号化装置を実現することにある。
【0007】
【課題を解決するための手段】上記した目的を達成する
ために、本発明では、映像信号を複数の画素から成るブ
ロック単位で符号化してデータ圧縮して生成した符号化
データを復号して、復号画像データを得る復号処理手段
と、復号画像データを記憶保持するメモリ手段と、メモ
リ手段に記憶保持した復号画像データを、映像信号の走
査順に変換した表示画像データを得る表示処理手段を備
え、さらに、復号処理手段には、復号画像データの書き
込み手段、復号画像データを参照画像データとして読み
出す参照画像データの読み出し手段からなるメモリ制御
手段を、表示処理手段には、メモリ制御手段として、表
示画像データの読み出し手段を、メモリ手段には、第1
のメモリアレイと第2のメモリアレイと、アドレス信号
等のメモリ制御信号のバッファ手段を備えさせる。
【0008】また、復号処理前に符号化データを一時蓄
えるバッファリング手段を備え、バッファリング手段に
は、符号化データの書き込み手段と、符号化データの読
み出し手段を備えさせる。
【0009】
【作用】復号処理手段は、符号化データを復号して復号
画像データを得る処理手段であり、メモリ手段は、符号
化データを復号処理前に一時蓄えたり復号画像データを
一時格納するのに用いる。
【0010】バッファリング手段の符号化データの書き
込み手段は、符号化データをメモリ手段に書き込み、符
号化データの読み出し手段は、符号化データをメモリ手
段より読み出す。また参照画像データの読み出し手段
は、動き補償処理において用いる参照画像データをメモ
リ手段より読み出し、復号画像データの書き込み手段
は、復号して得た復号画像データをメモリ手段に書き込
む。
【0011】表示処理手段は、復号画像データを映像信
号の走査順に変換して映像信号を出力する手段であり、
表示画像データの読み出し手段が、復号画像データをメ
モリ手段より読み出す。
【0012】ここで、参照画像データの読み出し手段、
復号画像データの書き込み手段、ならびに表示画像デー
タの読み出し手段、さらには符号化データの書き込み手
段、符号化データの読み出し手段は、メモリ手段内の二
つのメモリアレイを交互に使用して画像データあるいは
符号化データの読み出しあるいは書き込みを行い、メモ
リ手段への高速アクセスを実現する。
【0013】
【実施例】本発明の実施例を、添付図面により説明す
る。
【0014】図1は、本発明による画像復号化装置を示
す図であり、1は符号化データのバッファリング、復号
処理、さらには表示処理を行うデコード処理回路、2は
デコード処理回路に接続したメモリである。さらにデコ
ード処理回路1は、入力バッファメモリ11、復号バッ
ファメモリ12、可変長復号ユニット13、IDCT
(逆離散コサイン変換)ユニット14、動き補償ユニッ
ト15、表示ユニット16、メモリコントローラ17、
タイミングユニット18よりなる。
【0015】図1にて、符号化データは、デコード処理
回路1内の入力バッファメモリ11に入力する。さらに
符号化データは、入力バッファメモリ11からデータバ
ス、メモリコントローラ17を介して、メモリ2に一時
蓄積する。一時蓄積後の符号化データは、メモリ2より
メモリコントローラ17を介して読み出し、復号バッフ
ァメモリ12に格納する。
【0016】復号バッファメモリ12から符号化データ
は、可変長復号ユニット13の要求に応じて、可変長復
号ユニット13に供給する。可変長復号ユニット13
は、符号化データから離散コサイン変換された係数デー
タや動きベクトル情報などを復号し、係数データはID
CTユニット14へ、動きベクトル情報は動き補償ユニ
ット15へ送出する。IDCTユニット14は、係数デ
ータに対し逆離散コサイン変換を行いIDCTデータを
生成し、動き補償ユニット15に供給する。動き補償ユ
ニット15は、動きベクトル情報に基づいて、メモリ2
から参照画像データを読み出し、IDCTデータと参照
画像データとで復号画像データを生成する。
【0017】さらに、復号画像データは、メモリコント
ローラ17を介しメモリ2に格納する。その後、表示ユ
ニット16の要求に応じて読み出し、表示ユニット16
より表示画像データとして出力する。また復号画像デー
タは、動き補償ユニット15で用いる参照画像データと
しても用いる。
【0018】なお、タイミングユニット18は、内部に
映像信号の同期信号発生器を含み、この同期信号に基づ
き復号処理ならびに表示処理の各種タイミングを発生さ
せる働きを行う。
【0019】図2はメモリ2の構成図であり、21はバ
ンクセレクタ、22は行バッファ、231は列バッフ
ァ、232は列カウンタ、241、242は行デコー
ダ、251、252は列デコーダ、261、262はセ
ンスアンプ/IOバス、271、272はメモリアレ
イ、281は入力バッファ、282は出力バッファであ
る。
【0020】メモリ2は、内部に2つのメモリバンクと
して用いられるメモリアレイ271、272を含んでお
り、それぞれに対応して行デコーダ、列デコーダなどの
アドレス制御回路を有している。
【0021】アドレスならびに制御信号は、バンクセレ
クタ21、行バッファ22、および列バッファ231に
入力する。バンクセレクタ21では、どちらのバンクに
対してアドレス等が有効なのかを判断し、行デコーダ2
41、242ならびに列バッファ231を制御する。ア
ドレスが行アドレスを示す場合は、行バッファ22を介
して、行デコーダ241、242に供給し、メモリアレ
イ271(バンク0とも表記する)用の行デコーダ24
1もしくはメモリアレイ272(バンク1とも表記す
る)用の行デコーダ242のデコード結果により、メモ
リアレイ271もしくはメモリアレイ272の指定され
たバンクの指定された行に対応するメモリセルをアクテ
ィブにする。またアドレスが列アドレスの場合には、列
バッファ231に一旦保持した後、この保持値を基に列
カウンタ232により、列アドレスを再生成させる。こ
れにより、同一の行の中の列アドレスを連続して供給す
ることなく、自動的に発生可能としている。該再生成後
の列アドレスは、列デコーダ251もしくは列デコーダ
252でデコードし、メモリが書き込みモードの時に
は、入力するデータを、入力バッファ281およびセン
スアンプ/IOバス261もしくは262を介しメモリ
アレイ271もしくは272の所定アドレスへ書き込
み、メモリが読み出しモードの時には、メモリアレイ2
71もしくは272の所定アドレスにあるデータをセン
スアンプ/IOバス261もしくは262を介して読み
出し、さらに出力バッファ282を介してデータを出力
する。
【0022】図3は、メモリコントローラ17の構成を
示す図である。図にて171は直列化回路、172は並
列化回路、173はメモリ空き容量演算回路、174は
符号化データ書き込みアドレス発生ユニット、175は
符号化データ読み出しアドレス発生ユニット、176は
動き補償用参照画像データアドレス発生ユニット、17
7は復号画像データ書き込みアドレス発生ユニット、1
78は表示画像データ読み出しアドレス発生ユニットで
ある。
【0023】直列化回路171は、データバスを介して
入力するデータを、例えば48bit幅ののデータから
メモリ2のデータバス幅である16bit幅の3つのシ
リアルデータに変換し、メモリ2に出力する。
【0024】並列化回路172は、逆にメモリ2より入
力する16bit幅のデータをシリアルに連続する3つ
分をパラレルに変換し、48bitのデータとして、デ
ータバスに出力する。
【0025】174〜178は、前記メモリ2のアドレ
ス信号ならびに制御信号を発生するものであるが、メモ
リ2に出力もしくはメモリ2から入力するデータの種類
により、いずれかひとつのユニットが動作し、動作して
いる174〜178の内の一つのアドレス発生ユニット
の出力をアドレス信号ならびに制御信号としてメモリ2
に供給する。
【0026】すなわち、符号化データ書き込みアドレス
発生ユニット174は、符号化データ書き込みにおける
アドレスと制御信号を順次発生させ、メモリ2への符号
化データの書き込みを制御する。符号化データ読み出し
アドレス発生ユニット175は、符号化データ読み出し
におけるアドレスと制御信号を順次発生させ、メモリ2
からの符号化データの読み出しを制御する。この時、復
号バッファメモリ12からデータリクエスト信号が与え
られていない場合には、たとえ符号化データ読み出しが
可能な期間であっても、メモリ2からの符号化データの
読み出しは一時停止される。なお、メモリ空き容量演算
回路173は、符号化データ書き込みアドレス発生ユニ
ット174で生成された書き込みアドレスと符号化デー
タ読み出しアドレス発生ユニット175で生成された読
み出しアドレスから、メモリ2に割り当てられている符
号化データ用バッファ領域の空き容量を算出し、符号化
データを格納する空きが所定データ数分存在する場合
に、データリクエスト信号を入力バッファメモリ11に
出力する。
【0027】動き補償用参照画像データ読み出しアドレ
ス発生ユニット176は、参照画像データ読み出しにお
けるアドレスと制御信号を順次発生させ、メモリ2から
の参照画像データの読み出しを制御する。ここで、参照
画像データ読み出しにおけるアドレスには、動き補償ユ
ニット15から与えられる動きベクトルの値に応じてオ
フセット値が加えられる。 復号画像データ書き込みア
ドレス発生ユニット177は、復号画像データ書き込み
におけるアドレスと制御信号を順次発生させ、メモリ2
への復号画像データの書き込みを制御する。また、表示
画像データ読み出しアドレス発生ユニット178は、表
示画像データ読み出しにおけるアドレスと制御信号を順
次発生させ、メモリ2からの表示画像データの読み出し
を制御する。これら復号画像データの書き込み、ならび
に表示画像データの読み出しに際しては、可変長復号ユ
ニット13から出力されている符号化タイプに応じて、
メモリ2内の3枚のフレームメモリのいずれかを選択
し、それに対応したアドレスを生成する。
【0028】図4は、メモリ2のマップを示す図であ
る。図中の数値は、米国や日本で採用されている525
/60方式と称するTV方式である一フレームの画像デ
ータが水平720画素、垂直480ラインの例である。
また625/50方式と称する欧州等で採用されている
TV方式に対しても、フレームメモリのサイズを変更す
ることにより、以下述べる考え方が適用できることは言
うまでもない。バンク0とバンク1のそれぞれのメモリ
アレイ271、272は、それぞれ符号化データ用バッ
ファ領域528行と、輝度信号用として338行、色信
号用として169行から成る507行のフレムメモリを
三面含む。
【0029】図5は、図1に示した入力バッファメモリ
11、ならびに復号バッファメモリ12の具体例を示す
図である。入力バッファメモリ11において、111は
並列化回路、112はFIFOメモリ、113は、メモ
リ空き容量演算回路、114はFIFOコントローラで
ある。また復号バッファメモリ12において、121は
FIFOメモリ、122はメモリ空き容量演算回路、1
23はFIFOコントローラである。
【0030】入力バッファメモリ11は、符号化データ
を入力部からメモリ2へ仲介する役割を持つものであ
る。符号化データは、例えば8bitのデータ幅で、バ
ッファメモリ11の並列化回路111に入力クロックに
従って入力する。並列化回路111では、データバスと
同じデータ幅の48bitデータに並列化し、FIFO
メモリ112に入力する。FIFOメモリ112は、周
知のファースト・イン・ファースト・アウトのメモリで
あり、FIFOコントローラ114にて制御する。FI
FOコントローラ114の制御は、FIFOメモリ11
2のメモリ空き容量をメモリ空き容量演算回路113に
て演算した結果と、データリクエスト信号に基づく。即
ち、データリクエスト信号がデータ許可状態を示してお
り、かつメモリ空き容量演算回路113の演算結果が所
定数のデータがFIFOメモリ112に貯まった状態を
指示している時、FIFOメモリ112から符号化デー
タをデータバス上に読み出す。読み出しのクロックは、
復号クロックであり、このFIFOメモリにより入力ク
ロックと復号クロックの非同期を解消する。
【0031】また復号バッファメモリ12は、符号化デ
ータをメモリ2からの48bit幅の符号化データを、
FIFOメモリ121を介し、図1に示した復号処理過
程の初段に相当する可変長復号ユニット13に仲介す
る。FIFOメモリ121はFIFOコントローラ12
3にて制御する。すなわち、FIFOメモリ121への
データ供給は、メモリ空き容量演算回路122にてFI
FOメモリ121の空き領域を演算し、FIFOメモリ
121に空き領域が存在する場合に、メモリコントロー
ラ17にデータリクエスト信号を出力し、メモリ2より
読み出す所定数の符号化データをFIFOメモリ121
へ書き込む。さらにFIFOメモリ121からは、可変
長復号ユニット13の要求に応じて符号化データを出力
する。
【0032】なおFIFOメモリ112およびFIFO
メモリ121における空き領域は、メモリ2内のバンク
0とバンク1とに少なくとも一回づつアクセス可能な数
として定義される。例えばバンク0とバンク1のそれぞ
れのアクセス単位を8ワード(=16バイト)とすれ
ば、前記所定数とはバンク0とバンク1とを一回づつア
クセス可能な数であり、16ワードとなる。
【0033】図6は、符号化データ書き込みアドレス発
生ユニット174〜表示画像データ読み出しアドレス発
生ユニット178の各種アドレス発生ユニットの主要構
成を示す図である。ただし、動き補償用参照画像データ
読み出しアドレス発生ユニット176において、動きベ
クトルにより、行ならびに列のアドレスのオフセット値
を与える部分の図示は省略してある。図6にて、71は
行アドレス発生回路、72は列アドレス発生回路、73
はマルチプレクサ、74はバンクセレクタ、75はタイ
ミングコントローラである。
【0034】行アドレス発生回路71は、メモリ2の行
アドレスを発生し、列アドレス発生回路72は、同様に
メモリ2の列アドレスを発生する。該行ならびに列アド
レスはマルチプレクサ73にて多重し、アドレスバスに
出力する。また、バンクセレクタ74は、前記メモリ2
のバンクセレクト信号(bank_sel)を発生し、
タイミングコントローラは、行ならびに列アドレス発生
回路71、72やバンクセレクタ74の動作を制御する
ほか、書き込み可能タイミング信号(WE)などの制御
信号も発生させる。
【0035】図7は、メモリコントローラ17のメモリ
2に対する制御タイミングを示す図である。T0、T
1、T2……のそれぞれ区間は、バンクアクセススロッ
トを示しており、T0、T1、T2……の一区間に於い
ては、メモリ2の同一バンク、同一行アドレスへアクセ
スする。さらに、Tに対する添え字の奇数番号と偶数番
号とでは、異なるバンクへのアクセスを行わせる。本図
で示したメモリ制御方法は、図3に示した符号化データ
書き込みアドレス発生ユニット174〜表示画像データ
読み出しアドレス発生ユニット178のそれぞれに動作
に対応しており、(a)表示画像データの読み出し、
(b)参照画像データの読み出し、(c)符号化データ
の読み出し、(d)符号化データの書き込み、および
(e)復号画像データの書き込みなどのメモリ制御は、
このバンクアクセススロットを単位として、交互にメモ
リ2内のバンク0とバンク1に対し読み出し、もしくは
書き込みのアクセスを行う。また、行アドレス変更は、
データが異なるバンクに対して、アクセスしている一バ
ンクアクセススロット前の期間に行う。これにより、行
アドレス変更に伴う待ち期間が見掛け上不要となり、実
効的なメモリバンド幅が向上する。もちろん、各処理
(a)〜(e)において、バンクアクセススロットの長
さは異なってよい。
【0036】さらに図13に示すように、交互に異なる
バンクヘアクセスさせるメモリ制御動作は、(a)表示
画像データの読み出しから(b)参照画像データの読み
出し、(b)参照画像データの読み出しから(c)符号
化データの読み出し、さらには(d)符号化データの書
き込みから(e)復号画像データの書き込み、(e)復
号画像データの書き込みから(a)表示画像データの読
み出しといった異なるタイプのアクセス間にまたがる箇
所においても守られる。このために各々の処理でのメモ
リ2へのアクセスは、バンク0から始まりバンク1で終
わることと等価になるようにメモリ内への符号化データ
および復号画像データの配置を工夫している。
【0037】さらに図14に示すように、(c)符号化
データの読み出しならびに(d)符号化データの書き込
みについて示せば、メモリ2内のバンク0、バンク1の
一行は、256の列アドレスがあり、前記バンクアクセ
ススロット内に行アドレスの変更を伴わせないようにさ
せるために、バンクアクセススロットの期間の長さを8
ワード(列アドレスの8個分)とする。これにより
(c)符号化データの読み出し、(d)符号化データの
書き込みでは、バンクアクセススロットを固定長とする
ことができる。さらに(c)符号化データ読み出しなら
びに(d)符号化データ書き込みの各タイムスロット
は、バンクアクセススロットが偶数個よりなるようにし
ており、バンク0よりアクセスを始め、必ずバンク1で
アクセスを終えることができる。従って、符号化データ
を入力バッファメモリ11からメモリ2に書き込む場合
には、入力バッファメモリ11内に少なくとも16ワー
ドの符号化データが存在することを確認して行わせ、ま
た符号化データをメモリ2から読み出し復号バッファメ
モリ12に書き込む場合には、復号バッファメモリ12
に少なくとも16ワード以上の空き領域があることを確
認してから行うようにする。
【0038】図8は、前記動き補償ユニット15の構成
を示す図である。図にて、150は動きベクトルデコー
ダ、151は加算器、152は直列化回路、153、1
54は参照画像メモリ、155は参照画像メモリ15
3、154のタイミングコントローラ、156は並列化
回路、157、158は復号画像メモリ、159は復号
画像メモリ157、158のタイミングコントローラで
ある。
【0039】動きベクトルデコーダ150は、前記メモ
リ2から動き補償のための参照画像データを読みだす際
に、前記可変長復号ユニット13より入力する動きベク
トル情報をデコードし、メモリコントローラ17に送出
する。
【0040】動き補償のために読み出す参照画像データ
は、データバスを介し、参照画像メモリ153、154
に入力するが、該2つの参照画像メモリ153、154
は複数のブロックより成るマクロブロック単位でバンク
形式で動作するものであり、一方が参照画像データの書
き込みモードの場合は、もう一方は読み出しモードとな
る。参照画像メモリ153、154の読み出しモードに
あるメモリより読み出した参照画像データは、直列化回
路152により画素単位のデータとして、加算器151
の一方の入力とする。
【0041】加算器151のもう一方の入力は、前記I
DCTユニット14にて逆コサイン変換されたIDCT
データであり、加算器151にて復号画像データを生成
し、並列化回路156を介し、復号画像メモリ157、
158に供給する。該復号化画像メモリ157、158
もまたマクロブロック単位でバンク形式で動作するもの
であり、一方が復号画像データの書き込みモードの場合
は、もう一方は読み出しモードとなる。さらに、復号画
像メモリ157、158のうち読み出しモードにあるメ
モリより読み出した復号画像データは、データバスを介
し、メモリ2に書き込む。
【0042】図12は、表示ユニット16の構成を示す
図である。図にて、161は輝度信号用のラインメモ
リ、162は色差信号のインタポレーション回路、16
3、164は色差信号のラインメモリ、165は画像デ
ータの直列化回路、166は161〜165のブロック
に対するタイミングコントローラである。
【0043】データバスを介し、表示用画像データはま
ず直列化回路165に入力する。直列化回路165で
は、いくつかの画素で並列化した画像データを画素単位
でシリアル化する。シリアル化した画像データは、画像
データが輝度信号であれば、ラインメモリ161に、色
差信号であれば、画像データの位置水平走査期間毎にラ
インメモリ163かラインメモリ164のいずれかに書
き込む。ラインメモリ161より読み出した輝度信号は
そのまま出力するが、色差信号は、ラインメモリ16
3、164の両方から同時に読みだし、該2つの読み出
しデータを用いて、インタポレーション回路162で内
挿して出力する。
【0044】図9は、一フレーム画面内のブロック分割
の様子を示す図である。本例では、米国や日本で用いら
れている525/60方式の現行TVに対応した場合を
示しているが、本発明がこれに限定されるものでなく、
欧州等で用いられている625/50方式のTV方式に
も適用できることは言うまでもない。前述したように1
フレームの画像データは、輝度信号と2種類の色差信号
のデータより成り、輝度信号(図中ではYで表記)は水
平720画素×垂直480ラインで、2種類の色差信号
(図中では、Cb、Crで表記)は、輝度信号に対し解
像度が水平も垂直も1/2倍の360画素×240ライ
ンである。また離散コサイン変換は、8x8画素のブロ
ックに対して適用され、マクロブロックは輝度信号のブ
ロックと色信号のブロックとが領域的にほぼ一致する6
個のブロックの集合として、定義される。このマクロブ
ッロックを用いて、一フレーム画面は、水平方向に45
マクロブロック、垂直方向に30マクロブロックの合計
45x30=1350マクロブロックで構成される。
【0045】また図10は、前記メモリ2の各々のバン
クに対する、上記マクロブロック単位のマッピングを示
す図である。図示したように、ひとつのマクロブロック
の画像データは輝度信号と色差信号を別々にした状態
で、ひとつのバンクのひとつの行アドレスの位置に対応
して格納する。また同一のマクロブロック内の輝度信号
と色信号の関係において、輝度信号と色信号のデータと
では、異なるバンクに格納させる。さらに本例では、画
面上の位置で隣接するマクロブロックに対応した画像デ
ータは、異なるバンクに格納させる。
【0046】この結果、前記図7において、マクロブロ
ック内の輝度信号の画像データに対しひとつのタイムス
ロットを、マクロブロック内の色信号の画像データに対
しひとつのタイムスロットを対応させ、i番目のマクロ
ブロックの輝度信号−>i番目のマクロブロックの色差
信号−>(i+1)番目のマクロブロックの色差信号−
>(i+1)番目のマクロブロックの輝度信号の順に復
号画像データの書き込みを行えば、バンク0とバンク1
とを交互にアクセスすることが容易に実現できる。
【0047】さらに表示用画像データの読み出しにおい
ても、上記復号化画像データの書き込みと同様、輝度信
号と色信号をペアにして考えれば、バンク0とバンク1
とを交互にアクセスすることが可能である。
【0048】図11は、動き補償において参照画像デー
タとして読み出すべき範囲を、前記マクロブロックに対
応させて示した図である。参照画像データの範囲は、図
示したように4つのマクロブロックにまたがる場合が一
般的であるが、それぞれのマクロブロックに対し、輝度
信号の画像データと色差信号の画像データのバンクが異
なること、隣接するマクロブロックに対してもバンクが
異なることを考慮して、バンクを交互にアクセスするこ
とが可能である、即ち、図10に示したマッピング例に
基づけば、図11のiが奇数もしくは偶数を判別すれ
ば、マクロブロックiの輝度信号の画像データがいずれ
のバンクにあるのかが判明する(色差信号の画像データ
は、輝度信号と異なるバンクにある)。例えばiが偶数
であれば、マクロブロックiの輝度信号がバンク0、色
差信号はバンク1に格納されており、リファレンス画像
データとして、マクロブロックiの輝度信号−>マクロ
ブロックiの色差信号−>マクロブロック(i+1)の
色差信号−>マクロブロック(i+1)の輝度信号−>
マクロブロック(i+46)の輝度信号−>マクロブロ
ック(i+46)の色差信号−>マクロブロック(i+
45)の色信号−>マクロブロック(i+45)の輝度
信号の順か、もしくは、マクロブロックiの輝度信号−
>マクロブロック(i+1)の輝度信号−>マクロブロ
ック(i+46)の輝度信号−>マクロブロック(i+
45)の輝度信号−>マクロブロック(i+45)の色
差信号−>マクロブロック(i+46)の色信号−>マ
クロブロック(i+1)の色信号−>マクロブロックi
の色差信号というような順に読みだせば、バンク0とバ
ンク1とを交互にアクセスすることが可能である。
【0049】図15は、画像データのマッピングを示す
別の例である。本図に示した方法では、一つのマクロブ
ロック内のデータをメモリ2のバンク0とバンク1に均
等に分割して格納する。図15は、マクロブロック内の
画像データのバンク0とバンク1への分配の様子を示し
たものである。
【0050】図示したように、マクロブロックは8ワー
ドを一行として、輝度信号で16行、色差信号で8行の
画像データより成る。これらの画像データは、二行毎に
バンク0、バンク1へ振り分けられる。即ち輝度信号
で、第1、2、5、6、9、10、13、14行と、色
差信号で第1、2、5、6行がバンク0に、輝度信号
で、第3、4、7、8、11、12、15、16行と、
色差信号で第3、4、7、8行がバンク1に書き込まれ
る。
【0051】現行のTV方式は、二つのフィールドより
一つのフレームを構成させるインタレース走査を行って
いる。またこれに対応した画像符号化方式のでは、動き
補償方式のタイプとしてフィールドに基づくフィールド
予測と、フレームに基づくフレーム予測とを適応的に切
り替えることが行われる。マクロブロックは、フレーム
内、即ち二つのフィールドの画像データが集合したもの
であり、図15において、輝度信号、色差信号ともに奇
数行が一つのフィールドの、偶数行がもう一つのフィー
ルドの画像データである。
【0052】図15の方式では、フレーム予測に対応し
て画像データをフレームで参照する場合でも、フィール
ド予測に対応して画像データをフィールドで参照する場
合でも、いずれのバンクにも均等に画像データを格納さ
せているため、参照画像データの読み出しにおいて、バ
ンク0とバンク1の交互アクセスを容易に実現できる。
【0053】
【発明の効果】以上説明したように本発明では、メモリ
を複数個のメモリセル(バンク)で構成し、あるメモリ
セルに対する行アドレスの設定を、異なるメモリセルに
対しデータを書き込む、あるいはデータを読み出してい
る期間に行わせる。このため行アドレス設定に関して待
ち時間が不要となり、メモリに対する実効的なデータバ
ンド幅を向上させ、16bitの様な小さなバス幅でメ
モリとデコーダとを接続させる構成を可能とさせる。
【0054】このことは、従来16bitのデータ幅を
持つ4Mbitメモリを4個並列に配置し、64bit
のバス幅にてデコーダとメモリを接続していたのが、デ
ータ幅16bit、16Mbit容量の一個のメモリを
用いて実現可能とする。
【図面の簡単な説明】
【図1】本発明による画像復号化装置の例。
【図2】メモリの構成を示す図。
【図3】メモリコントローラの構成を示す図。
【図4】メモリへの画像データのマッピング例を示す
図。
【図5】バッファメモリの構成を示す図。
【図6】アドレス発生ユニットの構成を示す図。
【図7】メモリ制御方式の基本パターンを示す図。
【図8】動き補償ユニットの構成を示す図。
【図9】一フレーム画面内のブロック分割を示す図。
【図10】フレームメモリへのマクロブロック単位のマ
ッピング例を示す図。
【図11】動き補償のための参照画像データの読み出し
範囲を示す図。
【図12】表示ユニットの構成を示す図。
【図13】メモリ制御方式の動作遷移パターンを示す
図。
【図14】符号化データに対するメモリ制御方式を示す
図。
【図15】マクロブロック内の画像データのマッピング
例を示す図。
【符号の説明】
1…デコーダ、 2…メモリ、 11、12…バッファメモリ、 13…可変長復号ユニット、 14…IDCTユニット、 15…動き補償ユニット、 16…表示ユニット、 17…メモリコントローラ、 271、272…メモリアレイ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H03M 7/40 9382−5K (72)発明者 中本 貴士 東京都小平市上水本町五丁目20番1号株式 会社日立製作所半導体事業部内

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】映像信号を複数の画素から成るブロック単
    位で符号化してデータ圧縮して生成した符号化データを
    復号して、復号画像データを得る復号処理手段と、復号
    画像データを記憶保持するメモリ手段と、メモリ手段に
    記憶保持した復号画像データを映像信号の走査順に変換
    した表示画像データを得る表示処理手段を備え、 復号処理手段は、復号画像データの書き込み手段、復号
    画像データを参照画像データとして読み出す参照画像デ
    ータの読み出し手段からなるメモリ制御手段を含み、 前記表示処理手段は、メモリ制御手段として、表示画像
    データの読み出し手段を含み、 前記メモリ手段は、第1のメモリアレイと第2のメモリ
    アレイと、アドレス信号等のメモリ制御信号のバッファ
    手段を含み、 復号画像データの書き込み手段、参照画像データの読み
    出し手段、表示画像データの読み出し手段は、前記第1
    のメモリアレイからデータを読み出している、もしくは
    第1のメモリアレイにデータを書き込んでいる間に、第
    2のメモリアレイに対するメモリ制御信号を供給し、第
    2のメモリアレイからデータを読み出している、もしく
    は第2のメモリアレイにデータを書き込んでいる間に、
    第1のメモリアレイに対するメモリ制御信号を供給する
    メモリ制御方法に基づくことを特徴とする画像復号化装
    置。
  2. 【請求項2】請求項1に記載の画像復号化装置であっ
    て、 符号化データを復号処理前に一時蓄えるバッファリング
    手段を備え、 バッファリング手段は、メモリ制御手段として、符号化
    データの書き込み手段、および符号化データの読み出し
    手段を含み、 前記メモリ手段が、符号化データを復号前に一時蓄える
    バッファメモリを含み、 符号化データの書き込み手段、および符号化データの読
    み出し手段は、前記第1のメモリアレイからデータを読
    み出している、もしくは第一のメモリアレイにデータを
    書き込んでいる間に、第二のメモリアレイに対するメモ
    リ制御信号を供給し、第二のメモリアレイからデータを
    読み出している、もしくは第二のメモリアレイにデータ
    を書き込んでいる間に、第一のメモリアレイに対するメ
    モリ制御信号を供給し、第一と第二メモリアレイへのア
    クセスを一対として、前記符号化データをメモリ手段に
    書き込む、あるいは読み出すメモリ制御方法に基づくこ
    とを特徴とする画像復号化装置。
  3. 【請求項3】請求項2に記載の画像復号化装置であっ
    て、 前記第一と第二のメモリアレイへの一対のアクセスで書
    き込む、もしくは読み出す符号化データ量は、符号化デ
    ータの書き込み手段、および符号化データの読み出し手
    段にて同量であることを特徴とする画像復号化装置。
  4. 【請求項4】映像信号を複数の画素から成るブロック単
    位で符号化してデータ圧縮して生成した符号化データを
    復号して、復号画像データを得る復号処理手段と、復号
    画像データを記憶保持するメモリ手段と、メモリ手段に
    記憶保持した復号画像データを映像信号の走査順に変換
    した表示画像データを得る表示処理手段を備え、 復号処理手段は、復号画像データの書き込み手段、復号
    画像データを参照画像データとして読み出す参照画像デ
    ータの読み出し手段からなるメモリ制御手段を含み、 表示処理手段は、メモリ制御手段として、表示画像デー
    タの読み出し手段を含み、 メモリ手段は、第1のメモリアレイと第2のメモリアレ
    イと、アドレス信号等のメモリ制御信号のバッファ手段
    を含み、 復号画像データの書き込み手段、参照画像データの読み
    出し手段、表示画像データの読み出し手段は、第一のメ
    モリアレイからデータを読み出す、もしくは第一のメモ
    リアレイにデータを書きこむことを始めるにあたり、先
    行してメモリ手段よりデータを読み出している、あるい
    は書き込んでいる復号画像データの書き込み手段もしく
    は参照画像データ読み出し手段もしくは表示画像データ
    読み出し手段の動作期間に、第一のメモリアレイに対す
    るメモリ制御信号を供給するメモリ制御方法に基づくこ
    とを特徴とする画像復号化装置。
  5. 【請求項5】請求項4に記載の画像復号化装置であっ
    て、 符号化データを復号処理前に一時蓄えるバッファリング
    手段を備え、 バッファリング手段は、メモリ制御手段として、符号化
    データの書き込み手段、および符号化データの読み出し
    手段を含み、 前記メモリ手段が、符号化データを復号前に一時蓄える
    バッファメモリを含み、 前記復号画像データの書き込み手段、参照画像データの
    読み出し手段、表示画像データの読み出し手段、符号化
    データの書き込み手段、および符号化データの読み出し
    手段は、前記第一のメモリアレイからデータを読み出
    す、もしくは第一のメモリアレイにデータを書き込むこ
    とを始めるにあたり、先行してメモリ手段よりデータを
    読み出している、あるいは書き込んでいる復号画像デー
    タの書き込み手段もしくは参照画像データ読み出し手段
    もしくは表示画像データ読み出し手段もしくは符号化デ
    ータの書き込み手段もしくは符号化データの読み出し手
    段の動作期間に、第一のメモリアレイに対するメモリ制
    御信号を供給するメモリ制御方法に基づくことを特徴と
    する画像復号化装置。
  6. 【請求項6】映像信号を複数の画素から成るブロック単
    位で符号化してデータ圧縮して生成した符号化データを
    復号して、復号画像データを得る復号処理手段と、復号
    画像データを記憶保持するメモリ手段と、メモリ手段に
    記憶保持した復号画像データを映像信号の走査順に変換
    した表示画像データを得る表示処理手段を備え、 復号処理手段は、復号画像データの書き込み手段、復号
    画像データを参照画像データとして読み出す参照画像デ
    ータの読み出し手段からなるメモリ制御手段を含み、 表示処理手段は、メモリ制御手段として、表示画像デー
    タの読み出し手段を含み、 メモリ手段は、第1のメモリアレイと第2のメモリアレ
    イと、アドレス信号等のメモリ制御信号のバッファ手段
    を含み、 復号画像データの書き込み手段は、前記ブロックが複数
    個よりなるマクロブロックを単位として、マクロブロッ
    ク内の復号画像データの一部を前記メモリ手段内の二つ
    のメモリアレイの一方メモリアレイに、残りの復号画像
    データをもう一方のメモリアレイに分離して格納させる
    メモリ制御方法に基づくことを特徴とする画像復号化装
    置。
  7. 【請求項7】請求項6に記載の画像復号化装置であっ
    て、 前記復号画像データの書き込み手段は、画面上で隣接す
    るマクロブロック間において、マクロブロック内の同一
    位置にある復号画像データを異なるメモリアレイに格納
    させるメモリ制御方法に基づくことを特徴とする画像復
    号化装置。
  8. 【請求項8】請求項6に記載の画像復号化装置であっ
    て、 前記復号画像データの書き込み手段は、マクロブロック
    の左上隅に位置する輝度信号の復号画像データと、同じ
    マクロブロックの左上隅に位置する色信号の復号画像デ
    ータとを異なるメモリアレイに格納させるメモリ制御方
    法に基づくことを特徴とする画像復号化装置。
  9. 【請求項9】二つのフィールドより一つのフレームを構
    成するインタレース走査された映像信号の符号化データ
    を復号する請求項6に記載の画像復号化装置であって、 前記復号画像データの書き込み手段は、マクロブロック
    内の第一のフィールドに属する復号画像データの一部
    を、前記メモリ手段内の二つのメモリアレイの一方メモ
    リアレイに、残りの復号画像データをもう一方のメモリ
    アレイに分離して格納し、さらにマクロブロック内の第
    二のフィールドに属する復号画像データの一部を、前記
    メモリ手段内の二つのメモリアレイの一方メモリアレイ
    に、残りの復号画像データをもう一方のメモリアレイに
    分離して格納させるメモリ制御方法に基づくことを特徴
    とする画像復号化装置。
JP13491495A 1994-06-15 1995-06-01 画像復号化装置 Pending JPH0865686A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13491495A JPH0865686A (ja) 1994-06-15 1995-06-01 画像復号化装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-133058 1994-06-15
JP13305894 1994-06-15
JP13491495A JPH0865686A (ja) 1994-06-15 1995-06-01 画像復号化装置

Publications (1)

Publication Number Publication Date
JPH0865686A true JPH0865686A (ja) 1996-03-08

Family

ID=26467498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13491495A Pending JPH0865686A (ja) 1994-06-15 1995-06-01 画像復号化装置

Country Status (1)

Country Link
JP (1) JPH0865686A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212231B1 (en) 1996-12-25 2001-04-03 Nec Corporation Assign of pels of a macroblock for compression encoding to a memory sequence in one of banks of DRAM
WO2004075562A1 (ja) * 2003-02-19 2004-09-02 Matsushita Electric Industrial Co., Ltd. 画像復号化装置、画像符号化装置及びその方法
JP2006140741A (ja) * 2004-11-11 2006-06-01 Matsushita Electric Ind Co Ltd 画像圧縮伸長装置
WO2007074555A1 (ja) * 2005-12-26 2007-07-05 Matsushita Electric Industrial Co., Ltd. コマンド処理装置、方法、及び集積回路装置
JP2007189701A (ja) * 2006-01-13 2007-07-26 Samsung Electronics Co Ltd ビデオデータデコーディング方法及び装置
JP2008054183A (ja) * 2006-08-28 2008-03-06 Fujitsu Ltd 動画像処理方法及び動画像処理装置
EP2456208A2 (en) 2010-11-19 2012-05-23 Ricoh Company, Ltd. Image projection apparatus, memory control apparatus, laser projector, and memory access method
JP2013065343A (ja) * 2006-10-26 2013-04-11 Lsi Corp ビデオデータのインターリーブされた記憶用のシステム
CN115132133A (zh) * 2022-08-31 2022-09-30 长春希达电子技术有限公司 像素倍增显示屏的数据传输系统、控制系统、方法和装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212231B1 (en) 1996-12-25 2001-04-03 Nec Corporation Assign of pels of a macroblock for compression encoding to a memory sequence in one of banks of DRAM
WO2004075562A1 (ja) * 2003-02-19 2004-09-02 Matsushita Electric Industrial Co., Ltd. 画像復号化装置、画像符号化装置及びその方法
JP2006140741A (ja) * 2004-11-11 2006-06-01 Matsushita Electric Ind Co Ltd 画像圧縮伸長装置
US7903885B2 (en) 2004-11-11 2011-03-08 Panasonic Corporation Data converting apparatus and method
JP4690016B2 (ja) * 2004-11-11 2011-06-01 パナソニック株式会社 画像圧縮伸長装置
US9201819B2 (en) 2005-12-26 2015-12-01 Socionext Inc. Command processing apparatus, method and integrated circuit apparatus
WO2007074555A1 (ja) * 2005-12-26 2007-07-05 Matsushita Electric Industrial Co., Ltd. コマンド処理装置、方法、及び集積回路装置
US9489139B2 (en) 2005-12-26 2016-11-08 Socionext Inc. Command processing apparatus, method and integrated circuit apparatus
JPWO2007074555A1 (ja) * 2005-12-26 2009-06-04 パナソニック株式会社 コマンド処理装置、方法、及び集積回路装置
JP4690424B2 (ja) * 2005-12-26 2011-06-01 パナソニック株式会社 コマンド処理装置、方法、及び集積回路装置
JP2007189701A (ja) * 2006-01-13 2007-07-26 Samsung Electronics Co Ltd ビデオデータデコーディング方法及び装置
JP4735475B2 (ja) * 2006-08-28 2011-07-27 富士通株式会社 動画像処理方法及び動画像処理装置
JP2008054183A (ja) * 2006-08-28 2008-03-06 Fujitsu Ltd 動画像処理方法及び動画像処理装置
JP2013065343A (ja) * 2006-10-26 2013-04-11 Lsi Corp ビデオデータのインターリーブされた記憶用のシステム
EP2456208A2 (en) 2010-11-19 2012-05-23 Ricoh Company, Ltd. Image projection apparatus, memory control apparatus, laser projector, and memory access method
US8884975B2 (en) 2010-11-19 2014-11-11 Ricoh Company, Ltd. Image projection apparatus, memory control apparatus, laser projector, and memory access method
CN115132133A (zh) * 2022-08-31 2022-09-30 长春希达电子技术有限公司 像素倍增显示屏的数据传输系统、控制系统、方法和装置
CN115132133B (zh) * 2022-08-31 2022-11-18 长春希达电子技术有限公司 像素倍增显示屏的数据传输系统、控制系统、方法和装置

Similar Documents

Publication Publication Date Title
US5880786A (en) Apparatus for picture decoding having frame memories commonly connected to one data bus and one address bus
US5581310A (en) Architecture for a high definition video frame memory and an accompanying data organization for use therewith and efficient access therefrom
KR100201981B1 (ko) 메모리제어장치 및 그것을 사용한 화상디코더
US20040190632A1 (en) Memory word array organization and prediction combination for memory access
JPH0818953A (ja) 動画像復号表示装置
EP1998569A1 (en) Method for mapping image addresses in memory
US5736944A (en) Image decoding apparatus
JP3381077B2 (ja) 動画像復号装置
US6081298A (en) MPEG decoder with reduced memory capacity
EP0602642B1 (en) Moving picture decoding system
JPH0865686A (ja) 画像復号化装置
JP3120010B2 (ja) 画像復号処理方法および画像復号装置
JPH10178644A (ja) 動画像復号装置
KR19980081641A (ko) 동화상 복호 방법 및 동화상 복호 장치
JP3871348B2 (ja) 画像信号復号化装置及び画像信号復号化方法
US6374033B2 (en) Signal processing apparatus and method
JP3119994B2 (ja) 画像データの処理方法およびそれに用いる記憶装置ならびに画像データの処理装置
KR19980018884A (ko) 화상처리장치 (Image Processor)
JP2863096B2 (ja) 並列処理による画像復号装置
JP3569961B2 (ja) ディジタル映像信号復号装置
JPH10145237A (ja) 圧縮データ復号装置
US6359660B1 (en) Semiconductor integrated circuit for converting macro-block data into raster data which is adaptable to various formats
US20030123555A1 (en) Video decoding system and memory interface apparatus
JPH11167518A (ja) 動画復号化装置におけるメモリの使用方法
KR100504507B1 (ko) 비디오 디코딩 시스템

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050104

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060417

A072 Dismissal of procedure

Effective date: 20060815

Free format text: JAPANESE INTERMEDIATE CODE: A072