JP2000032472A - 画像復号化方法および画像処理装置 - Google Patents

画像復号化方法および画像処理装置

Info

Publication number
JP2000032472A
JP2000032472A JP11159170A JP15917099A JP2000032472A JP 2000032472 A JP2000032472 A JP 2000032472A JP 11159170 A JP11159170 A JP 11159170A JP 15917099 A JP15917099 A JP 15917099A JP 2000032472 A JP2000032472 A JP 2000032472A
Authority
JP
Japan
Prior art keywords
image
memory
decoding
macroblock
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11159170A
Other languages
English (en)
Other versions
JP4702967B2 (ja
Inventor
Richard Bramley
リチャード・ブラムレー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ST MICROELECTRONICS
Original Assignee
ST MICROELECTRONICS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ST MICROELECTRONICS filed Critical ST MICROELECTRONICS
Publication of JP2000032472A publication Critical patent/JP2000032472A/ja
Application granted granted Critical
Publication of JP4702967B2 publication Critical patent/JP4702967B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00Image coding
    • G06T9/004Predictors, e.g. intraframe, interframe coding
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00Image coding
    • G06T9/007Transform coding, e.g. discrete cosine transform

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Discrete Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

(57)【要約】 【課題】 圧縮画像を復号化し表示する間のメモリア
クセスの数を低減する。 【解決手段】既に復号化された画像を利用する圧縮画像
の復号化において、既に復号化された画像の複数のマク
ロブロックは、例えば2つのメモリバンクに格納され
る。双方向画像のような現在の画像を復号化するとき、
メモリアクセスによって、既に復号化された画像の2つ
のページを同時に開く。2つのページには、既に復号化
された画像のマクロブロックの連続する2行および同じ
列に位置する2つのマクロブロックが格納されている。
2つのページ内の2つのマクロブロックの画素を列単位
で読み出し、予測子マクロブロックの一部を取得する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、MPEG標準に従っ
て圧縮された画像の復号化に関し、特に、画像を復号化
する回路とダイナミックメモリとの間のデータのやり取
りに関する。
【0002】
【従来の技術】多様な画像圧縮標準、特にMPEG(「Motio
n Pictures Experts Group」)によれば、画像は、概し
て16×16画素の正方形またはマクロブロックで復号化さ
れる。マクロブロックは、多様な形式でありえる。最も
一般的に使用される形式は、4:2:0と呼ばれるものであ
り、それによると、それぞれのマクロブロックは、8ビ
ットの8×8輝度画素の4ブロック、および8ビットの8×8
クロミナンス画素の2ブロックを含む。
【0003】処理される画像は、本質的に3タイプであ
り、すなわちいわゆる「イントラ(intra)」タイプ、い
わゆる「予測(predicted)」タイプ、およびいわゆる
「双方向(bidirectional)」タイプである。当業者であ
れば、「イントラ」画像のマクロブロックは、動き補償
を受けないことが分かる。予測画像では、それぞれのマ
クロブロックは、既に復号化された画像からフェッチさ
れる「予測子(predictor)」と呼ばれる別のマクロブロ
ックと当該マクロブロックを組み合わせることから成る
動き補償を受けることができる。双方向画像のそれぞれ
のマクロブロックは、2つの既に復号化された画像から
それぞれフェッチされる2つの他の予測子マクロブロッ
クと当該マクロブロックを組み合わせることから成る動
き補償を行うことができる。予測子マクロブロックの位
置は、動きベクトルによって判断される。
【0004】MPEG復号化システム(以後、より簡単に「M
PEG復号器」と呼ぶ)は、画像の復号化を実施するためダ
イナミックメモリと通信しなければならず、特にそれら
は、その復号化のため、このメモリに格納された少なく
とも1つの既に復号化された画像の内容を必要とする。
そのようなメモリは、これらの画像の復号化において重
要な役割を果たす。現在の製造技術を用いると、1つの
同じチップ内に、MPEG復号器と、マイクロプロセッサを
含み、アセンブリが例えば衛星(サテライト)復号器に組
み入れられるときにチャンネル探索操作を実施する処理
手段と、画像にはめ込まれ、例えば遠隔制御によって呼
び出される対話式メニューに対応するグラフィック要素
を生成する回路であって、ユーザがテレビまたは受信キ
ットの特定の操作パラメータに関する調整を実施するこ
とを可能にする回路が製造される。
【0005】現在、全てのこれらの要素は、同じダイナ
ミックメモリを共有する。従って、使用されるメモリの
通過帯域(passband)、すなわち処理の特定フェーズを実
施するためにこのメモリが要素のうちの1つによってア
クセスされるクロック・サイクルの数を低減し、そうす
ることで利用可能な時間を残し、第1要素が処理の別の
フェーズを開始する前に、他の要素がこのメモリにアク
セスすることができるようにすることが特に重要であ
る。
【0006】
【発明が解決しようとする課題】この発明の目的は、MP
EG復号器のレベルでこの目標を達成することである。言
い換えると、この発明の目的は、特に画像を復号化する
間に、メモリがMPEG復号器によってアクセスされる時間
を最小限にすることである。
【0007】
【課題を解決するための手段】従って、この発明は、圧
縮データによって符号化された到着画像を復号化するマ
ークブロック単位の方法を提案する。この画像は、メモ
リに格納された少なくとも1つの既に復号化された画像
の内容の復号化を要求するタイプである。この発明の一
般的な特徴によれば、メモリは、ページに構成される2
つのメモリバンクを含むランダムアクセス同期ダイナミ
ックメモリ(SDRAMメモリ)である。メモリに対するペー
ジ・アクセス(メモリ・アクセス)を実施して、復号化さ
れた画像を構成する複数のマクロブロックを格納する。
ページ・アクセスによって2つのメモリバンクに位置す
る2つのページを開き、上記既に復号化された画像のマ
クロブロックの2つの連続する行で同一列に属する2つ
のマクロブロックを格納する。到着画像のそれぞれのマ
クロブロックの復号化は、上記メモリに格納された画像
のマクロブロック以上の大きさの予測子マクロブロック
をメモリから抽出することを含む。この抽出は、2つの
メモリバンクに位置する2つのページを開くように上記
メモリに対しページ・アクセスを実施することを含む。
2つの連続する行で同一列に属する上記格納された画像
の2つのマクロブロックのいくつかの画素の列単位(col
umnwise)の読出しが実施され、予測子マクロブロックの
画素を得る。
【0008】従って、この発明は、メモリに対するペー
ジ・アクセスの数を低減し、それによってこれらのペー
ジを開くために必要とされるクロック・サイクルの数を
低減することを可能にする。従って、この発明は、使用
されるメモリ通過帯域のかなりの低減を可能にする。
【0009】この発明は、例えば予測画像のように、そ
の復号化のため少なくとも1つの既に復号化された画像
を必要とするタイプの任意の画像の復号化に適用される
が、特に、双方向画像が実行中に復号化されるとき、そ
の復号化のため上記メモリに格納された2つの既に復号
化された画像の内容を必要とする双方向タイプの画像の
復号化に適用されることが有利である。これは、これら
双方向画像の実行中の復号化が、実際に、復元された画
像を画像メモリ内に格納することなく、画像の2つの連
続する復号化によって実施されるからである。より詳し
く述べると、それぞれの双方向画像の1回目の復号化
は、画像の第1フレームが直接表示される間に、2回目
の復号化は画像の第2フレームが直接表示される間に実
施され、該2つのフレームは、上記画像のそれぞれのパ
リティのラインに対応する。
【0010】双方向画像の実行中の復号化は、使用され
るSDRAMメモリの大きさを低減することを可能し、SDRAM
メモリに対するページ・アクセスの数の低減は、双方向
画像の2つの連続する復号化によって確かな利益とな
る。
【0011】さらに、この発明の目的は、圧縮データに
よって符号化された到着画像を処理する装置であって、
この装置は、それぞれの現在の到着画像をマクロブロッ
ク単位で復号化することができる復号化手段と、該復号
化手段に接続され、少なくとも1つの復号化された画像
を格納することができるメモリと、該復号化手段および
該メモリに接続される制御手段とを含む。この発明の一
般的な特徴によれば、上記メモリは、ページに構成され
る2つのメモリバンクを含むランダムアクセス同期ダイ
ナミックメモリである。上記制御手段は、上記メモリに
対するページ・アクセスを実施して、上記既に復号化さ
れた画像の複数のマクロブロックを格納する。上記2つ
のメモリバンクに位置する2つのページに、2つの連続
する行で同一列に属する上記既に復号化された画像の2
つのマクロブロックが格納される。到着画像のそれぞれ
のマクロブロックの復号化のため、上記制御手段は、上
記メモリに格納された画像のマクロブロック以上の大き
さの予測子マクロブロックをメモリから抽出することが
でき、この抽出は、2つのメモリバンクに位置する2つ
のページを開くため上記メモリに対しページ・アクセス
を実施することを含む。上記メモリは、2つの連続する
行で同一列に属する上記格納された画像の2つのマクロ
ブロックのいくつかの画素を列単位で送り出し、予測子
マクロブロックの画素とする。
【0012】この発明の他の利点および特徴は、全く制
限的でない実現の形態および実施例の詳細な説明および
添付の図面をみることによって明らかになる。
【0013】
【発明の実施の形態】図1で、参照符号SYは、一般に、
例えば衛星(サテライト)復号器および/またはテレビを
組み入れたデジタル画像を処理するシステムを示す。
【0014】このシステムSYの中で、入力手段IFEは、
例えば衛星アンテナまたはデジタル・ディスク(簡潔に
するため図示せず)から、例えばMPEG標準に従って圧縮
されたデータ・ストリームを受信する。
【0015】この発明に従って画像を処理する装置DCD
またはMPEG復号器は、表示スクリーンAFF上に表示する
ため、これらの圧縮されたデータに基づいて符号化され
た画像を復号化する。
【0016】さらにシステムSYは、例えば多様な衛星チ
ャンネルの復号化を管理することができるマイクロプロ
セッサCPU、および、例えばテレビの遠隔制御を作動さ
せることによって得られる対話式メニューのようなビデ
オ画像上に重ねられ画面上にはめ込まれるグラフィック
情報の生成器OSD-GENを含む。
【0017】最後に、このシステムSYの重要な要素は、
これらの多様な要素間で共有されるダイナミックメモリ
MMPである。それゆえ、使用されるメモリ通過帯域を低
減して、システムSYの多様な要素ができるだけ頻繁にメ
モリにアクセスすることができるようにすることが重要
である。これは、この発明の目的の1つである。
【0018】図1の要素の集まりは、双方向バスBBSを
介して互いに通信する。
【0019】図2で、復号器DCDは、本質的に、MDCと参
照を付されたいわゆる「復号化」手段、およびMAFと参
照を付されたいわゆる「表示管理」手段を含む。
【0020】復号化手段MDCは、本質的に、64ビット・
バスを介して圧縮データを受信し、処理されたマクロブ
ロックの輝度およびクロミナンス・ブロックを、FF1と
参照を付された「先入れ先出し」(FIFO)タイプのメモリ
を経由して加算器に送り出す、いわゆる「パイプライ
ン」回路PPLを含む。さらに、加算器は、メモリMMPから
抽出された予測子マクロブロックに基づいて予測回路FP
Rによって送り出されるフィルタリングされた予測子マ
クロブロックの対応するブロックを受信する。
【0021】パイプライン回路PPLは、従来のように、
可変長復号化(VDL)、ゼロ復号化のラン(RLD)、線形走査
変換に対するジグザグ・スキャン、および逆離散コサイ
ン変換(DCT-1)を実施する。MPEG標準によると、予測回
路FPRは、本質的にいわゆる「半画素」フィルタを含
み、それは、予測子マクロブロックをフェッチすること
を可能にする動きベクトルがインテグラル(integral:整
数、一体化)でない場合に、この予測子マクロブロック
を半画素ずつ垂直および/または水平にシフトするため
のものである。復号化手段MDCは、バスを経由して主記
憶装置MMPと通信し、このメモリと復号器DCDの多様な要
素との間のやり取りは、主制御手段LMCによって管理さ
れる。
【0022】MPEG標準は、メモリMMPが、処理を待つ圧
縮データが書き込まれる少なくとも2.6メガビットの圧
縮データZCDの領域、ならびに画像および音声データ上
に重ねられ表示される情報を格納し、その容量が約1メ
ガビットに及ぶ領域ZXを含むことを支持する。
【0023】これらの領域とは別に、メモリMMPは、2
つの既に復号化された画像と、双方向画像が実行中に復
号化されない場合に復元を受ける画像を格納する領域ZM
を含む。
【0024】一般的な方法で、この発明に従うメモリMM
Pは、ページとして構成される2つのメモリバンクを含
むランダムアクセス同期ダイナミックメモリ(SDRAM)で
ある。例として、メモリMMPは、100MHzでクロックされ
る64メガビットのSDRAMメモリでありうる。
【0025】図3を参照して、復号化された画像IMGは、
マクロブロックMB1-MBk、MBk+1-MB2 kのいくつかの行RMB
1、RMB2…を含むことが分かる。16×16画素のサイズの
マクロブロックは、メモリMMPのメモリ・ページにそれ
ぞれ格納される。こうなので、予測子マクロブロックに
アクセスする間のページ・オープニング(ページを開く
こと)の数を制限する目的で、復号化された画像のマク
ロブロックの格納は、図4に示されるように特に有利な
方法で実施される。
【0026】より詳しく述べると、一般的な方法で、復
号化された画像のマクロブロックの2つの連続する行
は、メモリMMPの2つのメモリバンクBMAおよびBMBにそ
れぞれ格納される。その上、それぞれが復号化された画
像のマクロブロックの2つの連続する行だけでなく、こ
の画像のマクロブロックの同じ列にも属する2つのマク
ロブロックは、2つのメモリバンクにそれぞれ位置し、
ページ・アクセス中に同時に開かれる2つのページに格
納される。従って、図4で、簡潔にするため、メモリ・
ページがただ1つのマクロブロックを含むとすると、第
1行のマクロブロックMB1は、メモリバンクBMAのページ
PA1に格納され、マクロブロックMB1と同じ列に属するマ
クロブロックMBk+1は、第2のメモリバンクBMBのページ
PB1に格納される。
【0027】図5を参照して、例えば予測または双方向
タイプの現在の画像の復号化に必要とされる予測子マク
ロブロックMBPの抽出および読込みを説明する。
【0028】予測子マクロブロック全体は、8ビットの1
7×17画素の輝度マトリクス、および8ビットの9×18画
素のクロミナンス・マトリクスを含む。言い換えると、
予測子マクロブロックの輝度マトリクスおよびクロミナ
ンス・マトリクスはそれぞれ、通常のマクロブロックの
対応するマトリクスよりも画素の1列1行および画素の
1列2行を多く含むが、これは、この予測回路FPR内の
半画素フィルタリングの必要のためである。
【0029】さらに、予測子マクロブロックの第1の画
素は、既に復号化された画像IMGのマクロブロックの画
素と重なることがある。言い換えると、予測子マクロブ
ロックは、ページの境界に沿っておらず、いくつかのメ
モリ・ページに重なる。これはまた、予測子マクロブロ
ックが画像(MPEG標準)のマクロブロックのサイズより大
きいか、または画像(他の圧縮標準)のマクロブロックの
大きさに等しいときに同等に生じる。
【0030】さらに、それぞれの予測子マクロブロック
の画素は、列ごとに、例えば1対の列で読み出される。
【0031】復号化された画像のマクロブロックの特定
の記憶域および画素の列単位の読取りを組み合わせて、
2つのメモリバンクを有する同期メモリを使用すると、
それぞれの予測子マクロブロックの読出しの間のページ
・オープニングの数を制限し、その大きさに関係なくそ
れを行うことができる。
【0032】これは、例えば現在復号化を受けている画
像の第1マクロブロックが、既に復号化された画像の4
つのマクロブロックMB1、MB2、MBk+1およびMBk+2の上に
重なる既に復号化された画像IMG(図5)のマクロブロック
MBPの読込みを必要とすると、これら2つのマクロブロ
ックMB1およびMBk+1をそれぞれ格納する2つのページPA
1およびPB1は、ページ・アクセス中に同時に開かれるの
で、マクロブロックMB1およびMBk+1に位置する予測子マ
クロブロックの列(例えば列CL1およびCL2)の読込みは、
メモリMMPに対し1つのページ・アクセスしか必要とし
ない。マクロブロックMB1およびMBk+1上に広がる予測子
マクロブロックMBPの全ての列が読み出されると、メモ
リに対して2度目のページ・アクセスを実施して、マク
ロブロックMB2およびMBk+2をそれぞれ格納するページPA
2およびPB2を同時に開く。これら2つのマクロブロック
MB2およびMBk+2上に広がる列(例えばCLqおよびCLq+1)の
画素が、列単位で読み出される。
【0033】このように、当業者であれば、この発明
は、予測子マクロブロックの読込みに関してページ・オ
ープニングの数をかなり低減することができることが分
かるであろう。従って、これは、これらのページを開く
ために必要とされるクロック・サイクルのかなりの低減
をもたらす。
【0034】双方向画像が実行中に復号化されずにメモ
リMMP内に同様に格納されるこの発明の変形において、
表示管理手段MAFは、従来のように、表示画面AFFの管理
を提供し、表示されようとする画像の画素をメモリMMP
からライン毎に直接受信するビデオ・コントローラを含
むことができる。
【0035】こうなので、図6および以下の記述に関し
て示される実施例は、双方向画像の実行中の復号化を実
施することによってメモリMMPのサイズを低減すること
を可能にし、さらにメモリMMPに格納された「イント
ラ」および「予測」画像の表示の間のページ・オープニ
ングの数を低減することを可能にする。
【0036】表示管理手段MAFは、ここでマルチプレク
サMUXを含み、その第1入力は、復号化手段MDCの加算器
の出力に接続され、その第2入力は、メモリMMPの出力
に接続される。マルチプレクサの出力は、FF2と参照を
付されたFIFOタイプの第2バッファメモリに接続され
る。このバッファ・メモリFF2の出力は、ブロック/ライ
ン変換器BRCに接続され、その構造および機能は、以下
で更に詳細に述べる。ブロックBRCの出力は、表示画面A
FFの管理を提供するビデオ・コントローラVDCTLに接続
される。
【0037】マルチプレクサMUXの出力は、表示される
画像のタイプすなわちこの例では双方向画像か、イント
ラ画像または予測画像を表す制御信号STYに依存してそ
の2つの入力の一方または他方に接続される。
【0038】メモリMMPのZM領域は、ここで記述され双
方向画像の実行中の復号化に対応する例で、画像ZM1お
よびZM2のための2つの追加の領域を含むだけである。
これらの領域ZM1およびZM2はそれぞれ、720×576画素の
PAL画像(国際標準による最大)を格納することができな
ければならない。マクロブロックの4:2:0形式を使用す
ることによって、画素は、12ビットであり、画像全体の
大きさは、約4.9メガビットである。
【0039】ここで記述される実施例で、復元を受けて
いる双方向画像をメモリMMPのメモリ領域に格納してそ
れを後で表示する代わりに、この双方向画像は、実行中
に表示され、すなわち復号化されている間に表示され
る。これは、メモリMMPの大きさを低減することがで
き、「イントラ」または「予測」タイプの2つの既に復
号化された画像を格納するため2つのメモリ領域ZM1お
よびZM2を用意するだけでよい。
【0040】表示に先行する処理は、概して画像全体に
ついてすなわちライン順に実施されるが、復号化を受け
ている双方向画像を実行中に表示することが望まれる場
合、画像の奇数のラインから成る第1フレームを最初に
表示し、それから画像の偶数のラインから成る第2フレ
ームを表示することが必要とされる。これは、復号化手
段MDCが表示されるレートでラインを復号化する場合、
復号化手段MDCがK番目のラインを復号化しているちょう
どそのときに、(2K-1)番目のラインが表示されなければ
ならないことを示す。言い換えると、第1フレームが表
示されなければならないとき、復号器は、このフレーム
の半分しか復号化を終えていない。
【0041】従って、この画像の表示の持続時間にそれ
ぞれの双方向画像を2度復号化するように対応がなされ
る。このケースで、2K-1番目のラインが表示されようと
するとき、2Kのラインは、すでに復号化され終わってい
る。より詳しく述べると、第1フレームが表示されると
き、画像全体従ってこの画像の両方のフレームの復号化
が終えられている。
【0042】表示は実行中に実施されるので、復号化さ
れたが表示されなかった第2フレームは失われる。画像
が2度目に復号化されている間、この第2フレームが表
示される。
【0043】図7は、一群の画像の復号化および表示の
タイムチャートを示す。連続して表示されようとする画
像が、PO、B1、B2、P3、B4、B5、P6によって示されてお
り、文字Pは、予測画像を示し、文字Bは、双方向画像を
示す。そのような一連の画像は、MPEG標準に従って従来
どおりである。
【0044】それぞれの予測画像Pの復元は、それに先
行する予測画像(または図示しない「イントラ」画像)か
らフェッチされる予測子マクロブロックを必要とする。
それぞれの双方向画像Bの復元は、その両側に位置する
2つの予測画像からフェッチされる予測子マクロブロッ
クを必要とする。従って、画像に対応する圧縮されたデ
ータは、表示のものとは異なる順序で復号器DCDに到達
する。ここで、これら圧縮されたデータは、P0、P3、B
1、B2、P6、B4、B5の順に到達する。
【0045】最初に、画像P0が復号化され、メモリ、例
えば領域ZM1に格納される。画像P3が復号化され、領域Z
M2に格納されている間、画像P0が表示される。次に、画
像B1の1回目の復号化が2倍のスピードで行われ、一方
で画像B1の第1フレームが実行中に表示される。そし
て、画像B1の2度目の復号化が2倍のスピードで行わ
れ、一方で画像B1の第2フレームが表示される。手段MD
Cによる画像B1のそれぞれの復号化は、領域ZM1およびZM
2に格納された画像P0およびP3からフェッチされる予測
子マクロブロックを使用する。同じ演算が、双方向画像
B2について行われる。次に、画像P6が復号化され、画像
P0に代わって領域ZM1に格納され、一方で画像P3が表示
される。画像B4およびB5は、画像B1およびB2と同様に、
2倍のスピードで2回の復号化が行われ、その一方で表
示される。画像B4およびB5の復号化は、予測子マクロブ
ロックを使用し、領域ZM2およびZM1に格納された画像P3
およびP6の中を調べる。
【0046】双方向画像の実行中の復号化を実施するた
め、制御手段LMCは、それぞれの双方向画像に対応する
領域ZCDに格納された圧縮データをパイプライン回路PPL
に転送するタスクを2度実施するよう再びプログラムさ
れる。これに関連して、制御手段は、典型的に25.5MHz
でクロックされ、パイプライン回路は、典型的にそれ自
体34MHzでクロックされる。これらのスピードで動作す
る回路は、通常の技術の範囲内で完全に実現可能であ
る。
【0047】制御手段LMCがパイプライン化された回路P
PLに圧縮データを2回送り出すことを可能にする特に容
易な実施例および実現の形態を、図8および図9を参照し
て説明する。
【0048】従来、メモリ領域ZCDに格納されるMPEG圧
縮データのストリームは、連続する到着画像IM1、IM2等
にそれぞれ関連する圧縮データの連続する複数のグルー
プを含む。
【0049】画像に関連するそれぞれのデータ・グルー
プは、画像開始識別子PSC(すなわち「Picture Start Co
de」)と、その後に続くヘッダETを含む。このヘッダ
は、上記画像に対する特定の識別子を含み、画像シーケ
ンス内の上記画像の1対1の識別を可能にする。この特
定の識別子は、例えば画像の一時参照TR(Temporal Refe
rence)である。さらにヘッダは、例えば「イントラ」、
「予測」または「双方向」の画像のタイプを識別する手
がかり(cue)ITを含む。
【0050】ヘッダの後に、画像の有用なデータCDUが
続く。
【0051】それぞれが連続するアドレス@1、@2等のメ
モリ領域をビットのパケットで読み出すことを可能にす
る第1アドレスポインタPTAおよび第2アドレスポイン
タPTBについて対応がなされる。
【0052】処理手段MPを中核にして構築され、本質的
にマイクロプロセッサから成る手段LMCは、例えばハー
ドワイヤード(hard-wired)形式で具体化される画像開始
識別子検出器SCDを含み、それは、第1アドレスポイン
タPTAによって指し示されるアドレスで抽出されるそれ
ぞれのビット・パケット内の画像開始識別子PSCの有無
を検出することができる。
【0053】さらに、第2ポインタPTBの位置を制御す
ることができるポインタ管理手段が処理手段MPに接続さ
れる。これらのポインタ管理手段は、例えば第1レジス
タRG1を含み、その出力は、画像の2回目の復号化の制
御を表す制御信号RDCによって制御されるマルチプレク
サMUX2を経由して、第2レジスタRG2の入力に接続され
る。さらにレジスタRG2の出力は、アドレス・インクリ
メント手段およびマルチプレクサMUX2を経由して、その
入力にループバックされる。従って、レジスタRG2は、
実際にアドレスポインタPTBの現在のアドレスを含む。
【0054】第3レジスタRG3は、画像の一時参照TRを
記憶することができ、第4レジスタRG4は、復号化され
る画像のタイプを表わす手がかりITを記憶することがで
き、パイプライン回路PPLの多様な手段が現在の画像を
適切に復号化することを可能にする。
【0055】実際に、それぞれのレジスタRG3およびRG4
は、回路PPL内で復号化を受けている現在の画像および
次の画像の手がかりTRおよびITを記憶することができ
る。
【0056】最後に、簡潔にするためブロックPPL内に
表したが、もちろん外に位置付けることができる復号化
禁止(decoding disabling)手段MHDは、一方でメモリか
ら抽出され、ポインタPTBによって指図されるパケット
内に含まれるビットを受け取り、他方でレジスタRG3の
内容を受け取る。ハードワイヤードまたはソフトウェア
形式で具体化することができるこれらの手段MHDの機能
を以下でより詳細に説明する。
【0057】図8に関して述べた手段の動作態様につい
て図9を参照して説明する。
【0058】画像IM1の復号化が、パイプライン回路PPL
内で進行中であり(ステップ700)、2つのアドレスポイ
ンタPTAおよびPTBは、アドレス@1を指すものとする。
【0059】アドレス@1に位置し、メモリ領域ZCDから
抽出されるビット・パケットが検出器SCDによって読み
込まれる(ステップ701)。
【0060】検出器SCDは、画像IM2について画像開始識
別子PSC2の存在を検出する(ステップ702)。この検出を
表わす信号は、マイクロプロセッサMPに送信され、マイ
クロプロセッサMPは、パケットのビット・ストリング、
およびその画像について特定の識別子ET2およびタイプI
T2を受け取る(ステップ703)。画像IM2は、双方向タイプ
であり、従って再度の復号化を必要とするので、マイク
ロプロセッサMPは、画像IM2に対する画像開始識別子PSC
2を含むパケットのアドレス@1をレジスタRG1に記憶する
(ステップ704)。さらに、画像IM2の一時参照TR2がレジ
スタRG3に記憶され(ステップ705)、この画像のタイプIT
2がレジスタRG4に記憶される(ステップ706)。
【0061】第2アドレスポインタPTBもまたアドレス@
1にあるので、画像IM2の最初の復号化は、同じパケット
から生じる有用なデータCDU2を利用してパイプライン回
路PPL内で始まる。
【0062】次にレジスタRG2は、アドレス@2を含むよ
うにインクリメントされ、この結果、アドレスポインタ
PTBは、この新しいアドレス@2を指すようになる(ステッ
プ708)。さらにアドレスポインタPTAもインクリメント
され、アドレス@2を指す。
【0063】双方向画像IM2の最初の復号化が、データC
DU2の残りのものを使って続けられる(ステップ709)。
【0064】この最初の復号化の終わりに、手段PPLに
含まれる回路VLDは、復号化終了信号を送り出し、その
信号は、マイクロプロセッサMPによって発行される制御
信号RDCの動作下で(ステップ710)、マルチプレクサMUX2
をその第1入力に位置付け、レジスタRG2の内容をアド
レス@1にする(ステップ711)影響を及ぼす。
【0065】それに応じて、第2のアドレスポインタPT
Bは、再びアドレス@1を指すようになる。問題は、MPEG
データストリームの中で、多様な画像に関する多様な画
像開始識別子PSCの間の間隔が、一定ではなく画像の内
容に依存することにある。従って、この問題は、メモリ
領域ZCDのパケット単位の読込みによって、画像IM2の開
始がパケット内で位置する場所を正確に確かめることが
できない。
【0066】この発明は、再び復号化されようとする画
像について画像開始識別子PSC2を含むパケットのアドレ
スにポインタPTBが戻ることと協力し、再び復号化され
ようとする画像の一時参照TR2を使用することによって
この問題を解決する。
【0067】より詳しく述べると、復号化禁止手段MHD
は、アドレス@1で読み取られたパケットの多様なビット
を順次に調べ、この情報を、レジスタRG3に記憶された
画像IM2の特定の識別子(一時参照)TR2と比較する。
【0068】この比較が、肯定(positive)でない限り、
すなわち、この一時参照TR2の存在が再び検出されない
限り、パケットによって与えられたデータは、パイプラ
イン回路PPLによって考慮されず、それによって実際に
パイプライン回路を非活動(inactive)にする(ステップ7
13)。
【0069】比較結果が肯定であるときだけ、すなわち
一時参照TR2の存在が再び検出されたときだけ、手段MHD
が、回路PPLが圧縮データを考慮することを許可し、双
方向画像の2回目の復号化を許す(ステップ714)。この
第2の復号化中に、レジスタRG2が再びインクリメント
され、ポインタPTBをアドレス@2にし(ステップ715)、画
像IM2の2回目の復号化が終わりまで続けられる(ステッ
プ716)。
【0070】復号器DCDの演算の一般的な方法に戻っ
て、「イントラ」および「予測」画像は、問合せの従来
のメカニズムによって、加算器の出力でメモリMMPに送
り出され、一方それぞれの復号化された双方向画像B
は、制御手段LMCによって発行される信号STYによって制
御されるマルチプレクサを経由して、バッファ・メモリ
FF2にマクロブロック単位で転送される。メモリMMP内に
格納された「イントラ」または「予測」画像が表示され
ようとするとき、マルチプレクサMUXは、信号STYによっ
て、その第2入力上で、メモリMMPから連続して抽出さ
れた画像のマクロブロックをバッファ・メモリFF2に格
納するよう命令される。
【0071】マルチプレクサMUXによって出力される画
像は、マクロブロック単位に順次にバッファ・メモリFF
2に格納される。他方、ビデオ・コントローラVDCTLは、
画像の画素のライン毎の受信を必要とする。この理由か
ら、ブロック/ライン変換器BRCが、バッファ・メモリFF
2とビデオ・コントローラVDCTLとの間に挿入される。
【0072】図1Oに詳しく示されるように、この変換器
BRCは、バッファ・メモリFF2に格納されたそれぞれのマ
クロブロックの多様な輝度およびクロミナンス・ブロッ
クを受信する入力インターフェースINBを含む。これら
の手段INBは、入力コントローラINCによって問合せRQお
よび承認ACK信号で制御される。データは、補助記憶装
置MMAに連続して書き込まれ、そのアドレスAi,jは、ア
ドレス・シーケンサADSによって連続して判断される。
輝度YおよびクロミナンスUおよびVの多様な値は、メモ
リMMAからライン毎に抽出され、フィルタリング回路FV
に送り出され、フィルタリング回路FVは、それが活動状
態になると、例えばこれらのラインの画素の多様な値の
間の加重平均のような垂直フィルタリングをこれらのラ
イン上に実施して、輝度およびクロミナンスのフィルタ
リングされた値を送り出すことを可能にする。変換器BR
Cは、ビデオ・コントローラVDCTLによって供給されるフ
レーム同期化信号VSYNCを受信する一般的なコントロー
ラMCTLによって一般的な方法で制御される。この信号VS
YNCは、パリティ選択を実施することを可能にする。こ
れは、それぞれの復号化によって、ただ1つのフレー
ム、すなわち偶数のラインのみまたは奇数のラインのみ
を表示するからである。このように、変換器BRCは、バ
ッファ・メモリFF2から受信するブロックのライン間
で、そのパリティが表示されようとするフレームのもの
に対応するラインをソートする。補助記憶装置MMAへの
半マクロブロック単位の格納ついて述べたのはこの理由
による(それぞれの半マクロブロックは8本のラインに対
応する)。従って、マクロブロックは、16本のラインに
対応するが、この変換器BRCの容量は、8本のラインであ
る。言い換えると、メモリMMAは、表示されようとする
フレームの所定のライン数(この場合8本)に対応する半
マクロブロックの少なくとも1行(例えば45個の半マク
ロブロックの1行)を格納することができる。
【0073】メモリMMAがライン単位で読み出され、ブ
ロック単位で(半マクロブロックで)書き込まれるため、
アクセスが連続的でないということを除いて、このメモ
リは、大きいサイズのFIFOと考えることができるダイナ
ミックメモリである。実際に、表示プロシージャによっ
てメモリ内で十分な空間が解放されるとすぐに、半マク
ロブロックのデータの順次の書込みを許すよう制御手段
MCTLおよびアドレス・シーケンサがプログラムされる。
【0074】より詳しく述べると、アドレス・シーケン
サは、以下の規則によって半マクロブロックの現在のデ
ータと置き換えられる前に、表示しようとする現在のデ
ータが読み込まれる補助記憶装置の現在のアドレスAi,j
を計算する。
【0075】Ai+1,j = (Ai,j + xj) modulo (MN-1) xj+1 = N.xj modulo (MN-1) この規則の中で、x1=1であり、Mは、補助記憶装置のラ
イン数を示し、Nは、ライン当たりのデータ数であり、n
は、それぞれのフレームのラインの総数である。さらに
0<1<MN-1および1<j<nである。
【0076】変換器BRCのこの補助記憶装置を使用する
ことによって、主記憶装置MMPに格納された「イント
ラ」または「予測」画像を表示するためのページ・オー
プニングの数を制限することが可能である。これは、ペ
ージ・オープニングの所与の数ndが、表示されようとす
る画像の各フレームの8本のラインを格納することを可
能にするからであり、これに対し画素が、メモリMMPか
らライン毎に直接抽出される場合、ライン当たりのnd回
のページ・オープニングが必要とされる。
【0077】
【発明の効果】本発明によれば、既に復号化された画像
データを利用して圧縮データを復号化し表示しようとす
る間のメモリアクセスの数を低減することができる。
【図面の簡単な説明】
【図1】この発明に従って画像を処理する装置を組み入
れた画像処理システムの概略図。
【図2】この発明に従う処理装置のより詳細な概略図。
【図3】復号化される画像の概略図。
【図4】この発明に従って図3の復号化された画像の多
様なマクロブロックのメモリへの記憶を示す図。
【図5】既に復号化された画像の内容から抽出された予
測子マクロブロックを使用する現在の画像の復号化を示
す図。
【図6】この発明に従う処理装置の変形された実施例の
概略図。
【図7】双方向画像の実行中の復号化および表示を示す
図。
【図8】双方向画像の2回の復号化を詳細に示す図。
【図9】双方向画像の2回の復号化を詳細に示す図。
【図10】双方向画像の実行中の復号化の間に使用する
ことができるこの発明に従うブロック/ライン変換器の
詳細な概略図。
【符号の説明】
MB マクロブロック MBP 予測子マクロブロック IMG 画像

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】その復号化に、メモリに格納された少なく
    とも1つの既に復号化された画像の内容を必要とするタ
    イプの、圧縮符号化された到着画像をマクロブロック単
    位で復号化する方法であって、 上記メモリは、ページに構成される2つのメモリバンク
    を含むランダムアクセス同期ダイナミックメモリであ
    り、 上記メモリは、上記既に復号化された画像を構成する複
    数のマクロブロックを格納し、 到着画像のそれぞれのマクロブロックの復号化は、上記
    メモリに格納された画像のマクロブロック以上の大きさ
    の予測子マクロブロックをメモリから抽出することを含
    み、 この抽出は、上記メモリに対するページ・アクセスを含
    み、それぞれのページ・アクセスによって2つのメモリ
    バンクに位置する2つのページを同時に開き、2つの連
    続する行で同一列に属する上記格納された画像の2つの
    マクロブロックのいくつかの画素を列単位で読み出し、
    予測子マクロブロックの画素とすることを含む、画像復
    号化方法。
  2. 【請求項2】その復号化に、上記メモリに格納された2
    つの既に復号化された画像の内容を必要とする双方向タ
    イプの画像を復号化するため、それぞれの双方向画像の
    1回目の復号化は、該双方向画像の第1フレームが直接
    表示される間に行われ、2回目の復号化は、該双方向画
    像の第2フレームが直接表示される間に行われ、該2つ
    のフレームは、上記画像の異なるパリティのラインに対
    応する、請求項1に記載の画像復号化方法。
  3. 【請求項3】それぞれの現在の到着画像をマクロブロッ
    ク毎に復号化することができる復号化手段、該復号化手
    段に接続され、少なくとも1つの復号化された画像を格
    納することができるメモリ、ならびに該復号化手段およ
    び該メモリに接続される制御手段を備える、圧縮された
    到着画像を処理する装置であって、上記メモリは、ペー
    ジに構成される2つのメモリバンクを含むランダムアク
    セス同期ダイナミックメモリであり、 上記制御手段は、上記メモリに対しページ・アクセスを
    実施して、上記既に復号化された画像の複数のマクロブ
    ロックを格納し、 到着画像のそれぞれのマクロブロックの復号化のため、
    上記制御手段は、上記メモリに格納された画像のマクロ
    ブロック以上の大きさの予測子マクロブロックを該メモ
    リから抽出することができ、この抽出は、上記2つのメ
    モリバンクに位置する2つのページを開くため、上記メ
    モリに対しページ・アクセスを実施することを含み、 上記メモリは、2つの連続する行で同一列に属する上記
    格納された画像の2つのマクロブロックのいくつかの画
    素を列単位で送り出し、予測子マクロブロックの画素と
    する、画像処理装置。
  4. 【請求項4】その復号化のため、上記メモリに格納され
    た2つの既に復号化された画像の内容を必要とする双方
    向タイプの画像を処理するため、上記復号化手段が、該
    双方向画像の1回目の復号化を行う間、該双方向画像の
    第1フレームが直接表示され、該双方向画像の2回目の
    復号化を行う間、該双方向画像の第2フレームが直接表
    示され、該2つのフレームは、上記画像の異なるパリテ
    ィのラインに対応する、請求項3に記載の画像処理装
    置。
JP15917099A 1998-06-23 1999-06-07 画像復号化方法および画像処理装置 Expired - Lifetime JP4702967B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9807932A FR2780184B1 (fr) 1998-06-23 1998-06-23 Procede et dispositif de decodage d'images, permettant un nombre reduit d'ouvertures de pages-memoire dans le traitement de prediction
FR9807932 1998-06-23

Publications (2)

Publication Number Publication Date
JP2000032472A true JP2000032472A (ja) 2000-01-28
JP4702967B2 JP4702967B2 (ja) 2011-06-15

Family

ID=9527748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15917099A Expired - Lifetime JP4702967B2 (ja) 1998-06-23 1999-06-07 画像復号化方法および画像処理装置

Country Status (4)

Country Link
US (1) US6567556B1 (ja)
EP (1) EP0967576A1 (ja)
JP (1) JP4702967B2 (ja)
FR (1) FR2780184B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761834B1 (ko) * 2006-01-13 2007-09-28 삼성전자주식회사 화면의 라인들을 복수개의 메모리에 나누어 저장하는비디오 디코딩 장치, 비디오 디코딩 방법 및 기준화면 저장방법
JP2008543207A (ja) * 2005-06-01 2008-11-27 エヌエックスピー ビー ヴィ マルチパスビデオ復号方法および装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4770023B2 (ja) * 1999-03-08 2011-09-07 ソニー株式会社 デジタル信号処理装置および方法、並びにデジタル信号処理プログラム
US7421545B1 (en) * 2002-12-27 2008-09-02 Unisys Corporation Method and apparatus for multiple sequence access to single entry queue
WO2004079916A2 (en) 2003-03-03 2004-09-16 Mobilygen Corporation Array arrangement for memory words and combination of video prediction data for an effective memory access
US7146054B2 (en) * 2003-06-18 2006-12-05 Primax Electronics Ltd. Method of digital image data compression and decompression
US7386651B2 (en) * 2003-07-03 2008-06-10 Broadcom Corporation System, method, and apparatus for efficiently storing macroblocks
FI116959B (fi) * 2004-03-17 2006-04-13 Nokia Corp Elektroninen laite ja menetelmä elektronisessa laitteessa kuvadatan prosessoimiseksi
US7868898B2 (en) * 2005-08-23 2011-01-11 Seiko Epson Corporation Methods and apparatus for efficiently accessing reduced color-resolution image data
US20090225867A1 (en) * 2008-03-06 2009-09-10 Lee Kun-Bin Methods and apparatus for picture access
US10085016B1 (en) 2013-01-18 2018-09-25 Ovics Video prediction cache indexing systems and methods

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07298264A (ja) * 1994-04-28 1995-11-10 Graphics Commun Lab:Kk 画像データの処理方法およびそれに用いる記憶装置ならびに画像データの処理装置
JPH08130745A (ja) * 1994-10-28 1996-05-21 Matsushita Electric Ind Co Ltd 復号化システム、復号化装置および復号化回路
JPH08186826A (ja) * 1994-12-28 1996-07-16 Graphics Commun Lab:Kk 画像復号処理方法およびそれに用いる記憶装置並びに画像復号装置
JPH08294115A (ja) * 1995-03-14 1996-11-05 Sgs Thomson Microelectron Sa Mpeg復号化器及びその復号化方法
JPH09172601A (ja) * 1995-07-31 1997-06-30 Samsung Electron Co Ltd 動画像復号器におけるフレームメモリ及びsdramに1フレームの画像信号を記録する方法
JPH1013841A (ja) * 1996-06-20 1998-01-16 Oki Electric Ind Co Ltd 画像復号方法および画像復号装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758881A (en) * 1987-06-02 1988-07-19 Eastman Kodak Company Still video frame store memory
US5195182A (en) * 1989-04-03 1993-03-16 Eastman Kodak Company Frame buffer architecture for storing sequential data in alternating memory banks
JP3278756B2 (ja) * 1992-09-10 2002-04-30 日本テキサス・インスツルメンツ株式会社 画像処理方法及び装置
US5448310A (en) * 1993-04-27 1995-09-05 Array Microsystems, Inc. Motion estimation coprocessor
JP3056653B2 (ja) * 1994-11-02 2000-06-26 株式会社グラフィックス・コミュニケーション・ラボラトリーズ ディジタル動画像復号方法と装置
FR2728092A1 (fr) * 1994-12-07 1996-06-14 Philips Electronique Lab Procede pour le decodage d'images comprimees
DE69614675T2 (de) * 1996-06-28 2001-12-06 St Microelectronics Srl MPEG-2 Dekodierung mit reduziertem RAM Bedürfnis durch ADPCM Rekomprimierung vor der Speicherung von dekomprimierten MPEG-2 Daten, wahlweise nach einem Unterabtastungsalgorithmus
GB9704027D0 (en) * 1997-02-26 1997-04-16 Discovision Ass Memory manager for mpeg decoder
US6088047A (en) * 1997-12-30 2000-07-11 Sony Corporation Motion compensated digital video decoding with buffered picture storage memory map
US6215822B1 (en) * 1997-12-30 2001-04-10 Sony Corporation Motion compensated digital video decoding and buffer memory addressing therefor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07298264A (ja) * 1994-04-28 1995-11-10 Graphics Commun Lab:Kk 画像データの処理方法およびそれに用いる記憶装置ならびに画像データの処理装置
JPH08130745A (ja) * 1994-10-28 1996-05-21 Matsushita Electric Ind Co Ltd 復号化システム、復号化装置および復号化回路
JPH08186826A (ja) * 1994-12-28 1996-07-16 Graphics Commun Lab:Kk 画像復号処理方法およびそれに用いる記憶装置並びに画像復号装置
JPH08294115A (ja) * 1995-03-14 1996-11-05 Sgs Thomson Microelectron Sa Mpeg復号化器及びその復号化方法
JPH09172601A (ja) * 1995-07-31 1997-06-30 Samsung Electron Co Ltd 動画像復号器におけるフレームメモリ及びsdramに1フレームの画像信号を記録する方法
JPH1013841A (ja) * 1996-06-20 1998-01-16 Oki Electric Ind Co Ltd 画像復号方法および画像復号装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008543207A (ja) * 2005-06-01 2008-11-27 エヌエックスピー ビー ヴィ マルチパスビデオ復号方法および装置
US8520741B2 (en) 2005-06-01 2013-08-27 Entropic Communications, Inc. Multiple pass video decoding method and device
KR100761834B1 (ko) * 2006-01-13 2007-09-28 삼성전자주식회사 화면의 라인들을 복수개의 메모리에 나누어 저장하는비디오 디코딩 장치, 비디오 디코딩 방법 및 기준화면 저장방법

Also Published As

Publication number Publication date
US6567556B1 (en) 2003-05-20
FR2780184A1 (fr) 1999-12-24
JP4702967B2 (ja) 2011-06-15
EP0967576A1 (fr) 1999-12-29
FR2780184B1 (fr) 2000-08-11

Similar Documents

Publication Publication Date Title
KR100232992B1 (ko) 동화상 디코딩 회로
EP0730385B1 (en) Video signal decompression apparatus
KR100376207B1 (ko) 비디오신장프로세서에있어서디램(dram)의효율적인어드레싱을행하기위한방법및장치
KR100261072B1 (ko) 디지털 신호처리시스템
EP0712249B1 (en) Pixel interpolation filters for video decompression processor
US8428126B2 (en) Image decoding device with parallel processors
US6462744B1 (en) Image decoding apparatus that performs image decoding so that frame areas that occupy a large area in a storage apparatus can be used for other purposes, and a recording medium recording an image decoding program
JP3302939B2 (ja) 独立に圧縮された偶数および奇数フィールド・データ用のビデオ信号圧縮解除装置
US20020040481A1 (en) Digital broadcast receiving apparatus
JPH10509569A (ja) 3:2のプルダウンで映像をデコードしそして表示するメモリ利用法
US20060263069A1 (en) Video processing apparatus and method for allocating addresses to data of macroblocks and storing the same, and medium containing a program for performing such method
EP0729276B1 (en) Memory control system and video decoder using the same
JP4702967B2 (ja) 画像復号化方法および画像処理装置
JP4879381B2 (ja) 画像復号化方法および画像復号化装置
JP3141772B2 (ja) Mpeg復号化器及びその復号化方法
US8443413B2 (en) Low-latency multichannel video port aggregator
JP4526145B2 (ja) Mpegビデオ復号器およびmpegビデオ復号方法
US7421026B2 (en) Multiplexing video decoding apparatus and method
JPH10178644A (ja) 動画像復号装置
US6064803A (en) Image information decoder with a reduced capacity frame memory
KR19980018884A (ko) 화상처리장치 (Image Processor)
JP2863096B2 (ja) 並列処理による画像復号装置
US20030123555A1 (en) Video decoding system and memory interface apparatus
JP2000348168A (ja) 画像処理装置および方法、並びに媒体
JP2000041246A (ja) 入力画像の処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100330

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100402

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100422

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100929

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101224

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110308

R150 Certificate of patent or registration of utility model

Ref document number: 4702967

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term