JP3141772B2 - Ｍｐｅｇ復号化器及びその復号化方法 - Google Patents
Ｍｐｅｇ復号化器及びその復号化方法Info
- Publication number
- JP3141772B2 JP3141772B2 JP08084470A JP8447096A JP3141772B2 JP 3141772 B2 JP3141772 B2 JP 3141772B2 JP 08084470 A JP08084470 A JP 08084470A JP 8447096 A JP8447096 A JP 8447096A JP 3141772 B2 JP3141772 B2 JP 3141772B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- decoded
- macroblocks
- images
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
- H04N19/577—Motion compensation with bidirectional frame interpolation, i.e. using B-pictures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
- H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
- H04N19/427—Display on the fly, e.g. simultaneous writing to and reading from decoding memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は圧縮画像の復号化に
関し、特にＭＰＥＧ標準による圧縮画像の復号化に関す
る。更なる詳細には、画像処理回路とダイナミックメモ
リとの間のデータ交換に関する。
関し、特にＭＰＥＧ標準による圧縮画像の復号化に関す
る。更なる詳細には、画像処理回路とダイナミックメモ
リとの間のデータ交換に関する。
【０００２】
【従来の技術】多種の画像圧縮標準、特にＭＰＥＧ標準
において、画像は四角形によって処理され、その四角形
の大きさは通常１６×１６ピクセルである。各四角形に
対しては、いわゆる「マクロブロック」と呼ばれるもの
が相応する。そのマクロブロックは異なるフォーマット
を有することができる。最も共通に使用されるフォーマ
ットは各マクロブロックが８ビットの８×８輝度ピクセ
ルの４つのブロックと８ビットの８×８色差ピクセルの
２つのブロックを含む４：２：０と呼ばれるフォーマッ
トである。
において、画像は四角形によって処理され、その四角形
の大きさは通常１６×１６ピクセルである。各四角形に
対しては、いわゆる「マクロブロック」と呼ばれるもの
が相応する。そのマクロブロックは異なるフォーマット
を有することができる。最も共通に使用されるフォーマ
ットは各マクロブロックが８ビットの８×８輝度ピクセ
ルの４つのブロックと８ビットの８×８色差ピクセルの
２つのブロックを含む４：２：０と呼ばれるフォーマッ
トである。
【０００３】処理された画像は本質的に３つのタイプが
あり、それは「イントラ」タイプ、予測タイプ、及び双
方向タイプである。「イントラ」画像のマクロブロック
は動き補償に提供されない。予測画像においては、各マ
クロブロックは予測マクロブロックと呼ばれ、予め復号
化された画像から取り出される他のマクロブロックにマ
クロブロックを組み合わせる動き補償に提供される。双
方向画像の各マクロブロックは、２つの予め復号化され
た画像の２つの予測マクロブロックにマクロブロックを
組み合わせる動き補償に提供される。予測マクロブロッ
クの配置は動きベクトルによって決定される。
あり、それは「イントラ」タイプ、予測タイプ、及び双
方向タイプである。「イントラ」画像のマクロブロック
は動き補償に提供されない。予測画像においては、各マ
クロブロックは予測マクロブロックと呼ばれ、予め復号
化された画像から取り出される他のマクロブロックにマ
クロブロックを組み合わせる動き補償に提供される。双
方向画像の各マクロブロックは、２つの予め復号化され
た画像の２つの予測マクロブロックにマクロブロックを
組み合わせる動き補償に提供される。予測マクロブロッ
クの配置は動きベクトルによって決定される。
【０００４】ＭＰＥＧ復号化器は、双方向画像を処理す
るために、少なくとも２つの予め復号化された画像を格
納しなければならない。また、実際に、画像を表示する
前にピクセルを適当に順序変更するために現在復号化さ
れた画像を格納する。つまり、ピクセルはブロックごと
に復号化され、一方ピクセルはライン（まず奇数ライン
のフレーム、そして偶数ラインのフレーム）ごとに表示
される。
るために、少なくとも２つの予め復号化された画像を格
納しなければならない。また、実際に、画像を表示する
前にピクセルを適当に順序変更するために現在復号化さ
れた画像を格納する。つまり、ピクセルはブロックごと
に復号化され、一方ピクセルはライン（まず奇数ライン
のフレーム、そして偶数ラインのフレーム）ごとに表示
される。
【０００５】図１は欧州特許出願第０６２６６５３号に
開示されたＭＰＥＧ復号化器の概要を示す図である。復
号化器は６４ビットバスＢ６４を介してアクセス可能な
ダイナミックメモリ（ＤＲＡＭ）を含む。パイプライン
回路１２はバスＢ６４を介して圧縮されたデータを受信
し、処理されたマクロブロックの輝度及び色差のブロッ
クを加算器１４に供給する。更に、加算器１４はバスＢ
６４を介した予測回路１６に供給される予測マクロブロ
ックから対応するブロックを受信する。パイプライン回
路１２は、通常、可変長復号（ＶＬＤ）、ランレベル復
号（ＲＬＤ）、直線走査の中のジグザグ走査の変換、逆
離散コサイン変換（ＤＣＴ）を実行する。ＭＰＥＧ標準
によれば、もしこの予測マクロブロックを取り出すため
の動きベクトルが完全でないならば、予測回路１６はピ
クセルの半分によって予測マクロブロックの垂直及び／
又は水平をシフトするための、いわゆる「ハーフピクセ
ル」フィルタを本質的に含む。
開示されたＭＰＥＧ復号化器の概要を示す図である。復
号化器は６４ビットバスＢ６４を介してアクセス可能な
ダイナミックメモリ（ＤＲＡＭ）を含む。パイプライン
回路１２はバスＢ６４を介して圧縮されたデータを受信
し、処理されたマクロブロックの輝度及び色差のブロッ
クを加算器１４に供給する。更に、加算器１４はバスＢ
６４を介した予測回路１６に供給される予測マクロブロ
ックから対応するブロックを受信する。パイプライン回
路１２は、通常、可変長復号（ＶＬＤ）、ランレベル復
号（ＲＬＤ）、直線走査の中のジグザグ走査の変換、逆
離散コサイン変換（ＤＣＴ）を実行する。ＭＰＥＧ標準
によれば、もしこの予測マクロブロックを取り出すため
の動きベクトルが完全でないならば、予測回路１６はピ
クセルの半分によって予測マクロブロックの垂直及び／
又は水平をシフトするための、いわゆる「ハーフピクセ
ル」フィルタを本質的に含む。
【０００６】加算器１４によって供給される復号化され
たピクセルは、バスＢ６４を介してメモリ１０の中に移
される前にバッファ（ＦＩＦＯ）１８に格納される。
たピクセルは、バスＢ６４を介してメモリ１０の中に移
される前にバッファ（ＦＩＦＯ）１８に格納される。
【０００７】表示器２０はバッファ２２を介してメモリ
１０から表示されるためのピクセルを受信する。
１０から表示されるためのピクセルを受信する。
【０００８】メモリ１０と多種の復号化器の構成部材と
の間の交換はメモリ制御ユニット（ＭＣＵ）２４によっ
て管理される。
の間の交換はメモリ制御ユニット（ＭＣＵ）２４によっ
て管理される。
【０００９】先に述べたように、メモリ１０は双方向画
像を再格納するために２つの予め復号化された画像を格
納しなければならない。更に、現在格納された双方向画
像を適当な走査順序で表示器２０にそのピクセルを送る
ためにメモリに格納されなければならない。従って、メ
モリ１０は少なくとも３つの画像エリアＩＭ１〜ＩＭ３
を含む。これらのエリアＩＭ１〜ＩＭ３のそれぞれは７
２０×５７６ピクセルのＰＡＬ画像（国際標準における
最大）を格納することができなければならない。４：
２：０マクロブロックフォーマットを使用することにお
いて、ピクセルは１２ビット、全体の画像サイズは４，
９７６，６４０ビットである。
像を再格納するために２つの予め復号化された画像を格
納しなければならない。更に、現在格納された双方向画
像を適当な走査順序で表示器２０にそのピクセルを送る
ためにメモリに格納されなければならない。従って、メ
モリ１０は少なくとも３つの画像エリアＩＭ１〜ＩＭ３
を含む。これらのエリアＩＭ１〜ＩＭ３のそれぞれは７
２０×５７６ピクセルのＰＡＬ画像（国際標準における
最大）を格納することができなければならない。４：
２：０マクロブロックフォーマットを使用することにお
いて、ピクセルは１２ビット、全体の画像サイズは４，
９７６，６４０ビットである。
【００１０】その上、ＭＰＥＧ標準では、圧縮されたデ
ータが処理される前に待つ少なくとも２．６メガビット
の圧縮されたデータエリアＣＤと、オンスクリーンディ
スプレイ（ＯＳＤ）情報及びサウンドデータを格納する
ために利用されるエリアＸとを、メモリ１０が含むこと
を推奨する。このエリアＸの容量は約１メガビットであ
る。従って、メモリ１０の全容量は約１８メガビットで
なければならない。
ータが処理される前に待つ少なくとも２．６メガビット
の圧縮されたデータエリアＣＤと、オンスクリーンディ
スプレイ（ＯＳＤ）情報及びサウンドデータを格納する
ために利用されるエリアＸとを、メモリ１０が含むこと
を推奨する。このエリアＸの容量は約１メガビットであ
る。従って、メモリ１０の全容量は約１８メガビットで
なければならない。
【００１１】
【発明が解決しようとする課題】そのようなメモリは現
在商業上の利用できる構成を用いて実行するには困難で
ある。つまり、安価な大容量の現在のダイナミックメモ
リ構成は１６ビットの２５６キロワード（２５６ｋ×１
６）の容量を有する。これらの構成の４つを用いて、６
４ビットバスを介してアクセス可能な１６メガビットメ
モリが実現される。しかしながら、同じ６４ビットバス
を介してアクセス可能な２メガビットを加えることは有
利ではない。直接な解決方法は２５６ｋ×１６構成の各
々に並列に１６ビットの６４キロワードの構成部材を接
続することによって４メガビットを付加することであ
る。しかしながら、６４ｋ×１６の構成部材はあまり一
般的でなく、かつ容量の割合に対する価格が特に高い。
在商業上の利用できる構成を用いて実行するには困難で
ある。つまり、安価な大容量の現在のダイナミックメモ
リ構成は１６ビットの２５６キロワード（２５６ｋ×１
６）の容量を有する。これらの構成の４つを用いて、６
４ビットバスを介してアクセス可能な１６メガビットメ
モリが実現される。しかしながら、同じ６４ビットバス
を介してアクセス可能な２メガビットを加えることは有
利ではない。直接な解決方法は２５６ｋ×１６構成の各
々に並列に１６ビットの６４キロワードの構成部材を接
続することによって４メガビットを付加することであ
る。しかしながら、６４ｋ×１６の構成部材はあまり一
般的でなく、かつ容量の割合に対する価格が特に高い。
【００１２】本発明の目的は、減少されたメモリ容量を
持ち、異なる国際標準の画像を処理できる画像復号化器
を提供することである。
持ち、異なる国際標準の画像を処理できる画像復号化器
を提供することである。
【００１３】この目的や他の目的を達成するために、本
発明はラン中各双方向画像を表示することを提供し、か
つそれらが復号化されるようにピクセルを表示すること
を提供する。現在のリストアされる画像を格納すること
を必要としないので、本発明はメモリでの画像エリアを
節約する。その結果、メモリ容量は一般的な１６メガビ
ットの制限より小さくなる。
発明はラン中各双方向画像を表示することを提供し、か
つそれらが復号化されるようにピクセルを表示すること
を提供する。現在のリストアされる画像を格納すること
を必要としないので、本発明はメモリでの画像エリアを
節約する。その結果、メモリ容量は一般的な１６メガビ
ットの制限より小さくなる。
【００１４】ラン中の双方向画像を表示するために、表
示時間中に２度復号化することが実際に必要である。本
発明の特徴は高速メモリ素子を使用することなくそのよ
うな二重の復号化を実行することである。
示時間中に２度復号化することが実際に必要である。本
発明の特徴は高速メモリ素子を使用することなくそのよ
うな二重の復号化を実行することである。
【００１５】
【課題を解決するための手段】本発明は、２つの予め復
号化された画像からデータを要求する双方向画像の復号
化を提供し、各画像は異なるパリティをもってラインに
対応する２つの連続するフレームに表示される。各双方
向画像は画像の表示時間中に２度復号化され、１度目は
第１のフィールドが直接に表示され、２度目は第２のフ
ィールドが直接に表示される。
号化された画像からデータを要求する双方向画像の復号
化を提供し、各画像は異なるパリティをもってラインに
対応する２つの連続するフレームに表示される。各双方
向画像は画像の表示時間中に２度復号化され、１度目は
第１のフィールドが直接に表示され、２度目は第２のフ
ィールドが直接に表示される。
【００１６】通常、各画像は画像四角形に対応するマク
ロブロックによって処理され、双方向マクロブロックは
２つの予め復号化された画像の各々に２つのハーフ予測
マクロブロックを要求するインタレースタイプであり得
る。そして、予め復号化された同じ画像の２つのハーフ
予測マクロブロックは異なるパリティのラインに対応す
る。本発明の実施の形態例によれば、インタレース双方
向マクロブロックを処理するために、表示されるフィー
ルドのラインに対応する２つのハーフ予測マクロブロッ
クのみが２つの復号化処理の各々において使用される。
ロブロックによって処理され、双方向マクロブロックは
２つの予め復号化された画像の各々に２つのハーフ予測
マクロブロックを要求するインタレースタイプであり得
る。そして、予め復号化された同じ画像の２つのハーフ
予測マクロブロックは異なるパリティのラインに対応す
る。本発明の実施の形態例によれば、インタレース双方
向マクロブロックを処理するために、表示されるフィー
ルドのラインに対応する２つのハーフ予測マクロブロッ
クのみが２つの復号化処理の各々において使用される。
【００１７】実施の形態例によれば、本発明は、処理さ
れたマクロブロックの数が表示されたマクロブロックの
数より小さいことを検出し、双方向マクロブロックの処
理に２つの予測マクロブロックのうちの１つのみを使用
するようにする。
れたマクロブロックの数が表示されたマクロブロックの
数より小さいことを検出し、双方向マクロブロックの処
理に２つの予測マクロブロックのうちの１つのみを使用
するようにする。
【００１８】
【発明の実施の形態】本発明によれば、メモリエリアに
現在の双方向画像を後で表示するために格納する代わり
に、双方向画像はラン中に表示され、つまり復号化され
る都度表示される。これは表示するまでに双方向画像を
格納するために要求されたメモリ画像エリアの省略を可
能とする。よって、メモリ１０の必要なサイズは画像エ
リアのサイズだけ減少し、ＰＡＬ標準（最大抑制するも
の）に対しては１８メガビットから１４メガビットに変
わる。この値は１６ビットの２５６キロワードの４つの
標準メモリ構成を使用することによって簡単に得られる
１６メガビット限界以下である。更に、残りの２メガビ
ットはオンスクリーンディスプレイ情報を格納するため
に、又は復号化器に関係するマイクロプロセッサの補助
メモリとして効果的に使用され得る。
現在の双方向画像を後で表示するために格納する代わり
に、双方向画像はラン中に表示され、つまり復号化され
る都度表示される。これは表示するまでに双方向画像を
格納するために要求されたメモリ画像エリアの省略を可
能とする。よって、メモリ１０の必要なサイズは画像エ
リアのサイズだけ減少し、ＰＡＬ標準（最大抑制するも
の）に対しては１８メガビットから１４メガビットに変
わる。この値は１６ビットの２５６キロワードの４つの
標準メモリ構成を使用することによって簡単に得られる
１６メガビット限界以下である。更に、残りの２メガビ
ットはオンスクリーンディスプレイ情報を格納するため
に、又は復号化器に関係するマイクロプロセッサの補助
メモリとして効果的に使用され得る。
【００１９】現在の復号化された画像をラン中に表示す
ることで発生する問題点は、画像の奇数のラインによっ
て構成される第１のフィールドが画像の偶数のラインに
よって構成される第２のフィールドを表示する前に表示
され（インタレース走査）、一方、表示に先行する処理
工程は通常ラインの順に（つまり順次走査）グローバル
な画像上で実行されることにある。結果として、もし復
号化器が表示の速度でラインを復号化するならば、（２
ｋ−１）番目のラインは復号化器が（ｋ−１）番目のラ
インを復号化する時に表示されなければならない。言い
換えれば、第１のフィールドが表示されるときに復号化
器はフィールドの半分しか復号化を終わっていないであ
ろう。
ることで発生する問題点は、画像の奇数のラインによっ
て構成される第１のフィールドが画像の偶数のラインに
よって構成される第２のフィールドを表示する前に表示
され（インタレース走査）、一方、表示に先行する処理
工程は通常ラインの順に（つまり順次走査）グローバル
な画像上で実行されることにある。結果として、もし復
号化器が表示の速度でラインを復号化するならば、（２
ｋ−１）番目のラインは復号化器が（ｋ−１）番目のラ
インを復号化する時に表示されなければならない。言い
換えれば、第１のフィールドが表示されるときに復号化
器はフィールドの半分しか復号化を終わっていないであ
ろう。
【００２０】この問題点を解決するために、本発明は画
像の表示時間中に各双方向画像の復号化を２度行う。こ
の場合で、（２ｋ−１）番目のラインが表示されなけれ
ばならない時、２ｋラインは復号化されている。言い換
えれば、第１のフィールドが表示されるとき、全画像つ
まり２つのフィールドは復号化されている。表示がラン
中に実行されるので、表示されないが復号化された第２
のフィールドは失われる。画像が２度目に復号化される
ときこの第２のフィールドが表示される。
像の表示時間中に各双方向画像の復号化を２度行う。こ
の場合で、（２ｋ−１）番目のラインが表示されなけれ
ばならない時、２ｋラインは復号化されている。言い換
えれば、第１のフィールドが表示されるとき、全画像つ
まり２つのフィールドは復号化されている。表示がラン
中に実行されるので、表示されないが復号化された第２
のフィールドは失われる。画像が２度目に復号化される
ときこの第２のフィールドが表示される。
【００２１】本発明の重要な特徴は、双方向画像を２倍
の速度で復号するためにメモリにおけるデータ交換の速
度を２倍にする必要がなく、従って２倍の速さのメモリ
を必要としないことである。このようなメモリは商業的
に不可能であり、とにかく高価である。実際、下記の解
析に示すとおり、双方向画像の復号速度を２倍にするこ
とは、メモリ交換レートを２５％しか増加させない。こ
れは標準的で安いメモリ素子の使用を可能とする。
の速度で復号するためにメモリにおけるデータ交換の速
度を２倍にする必要がなく、従って２倍の速さのメモリ
を必要としないことである。このようなメモリは商業的
に不可能であり、とにかく高価である。実際、下記の解
析に示すとおり、双方向画像の復号速度を２倍にするこ
とは、メモリ交換レートを２５％しか増加させない。こ
れは標準的で安いメモリ素子の使用を可能とする。
【００２２】次の分析は例えば欧州特許出願第０６２６
６５３号（図１）に開示された復号化器に基づかれてい
る。データは６４ビットバスを介してメモリ１０を用い
て交換される。
６５３号（図１）に開示された復号化器に基づかれてい
る。データは６４ビットバスを介してメモリ１０を用い
て交換される。
【００２３】画像の表示時間中に、図１の従来の復号化
器はいくつかの同時の動作を実行しなければならない。
これらの動作は次の表に示されている。
器はいくつかの同時の動作を実行しなければならない。
これらの動作は次の表に示されている。
【表１】 更にこの表は異なる動作のメモリアクセスサイクルに対
応するコストを示す。
応するコストを示す。
【００２４】サイクルでのコストは圧縮形式でＭＰＥＧ
標準によって特定される１．７５メガビットの最大サイ
ズを有する画像の表示時間について計算される。ＮＴＳ
Ｃ画像は他の画像より小さく（７２０×４８０ピクセ
ル）、より短い時間で表示されるので、最悪の場合の状
況とは１．７５メガビットＮＴＳＣ画像の状況である。
この表示時間は３３．３７ミリ秒である。
標準によって特定される１．７５メガビットの最大サイ
ズを有する画像の表示時間について計算される。ＮＴＳ
Ｃ画像は他の画像より小さく（７２０×４８０ピクセ
ル）、より短い時間で表示されるので、最悪の場合の状
況とは１．７５メガビットＮＴＳＣ画像の状況である。
この表示時間は３３．３７ミリ秒である。
【００２５】最も費用のかかる動作とは、最悪な場合で
処理するための画像の各マクロブロックがインタレース
の双方向タイプであるときにおける、予測回路１６への
予測マクロブロックの供給である。この特別な場合にお
いて、４つのハーフ予測マクロブロックが処理されるマ
クロブロックごとに予測回路１６に供給される。予め復
号化された画像で取り出された２つのハーフ予測マクロ
ブロックは、それぞれ奇数及び偶数のラインに対応す
る。
処理するための画像の各マクロブロックがインタレース
の双方向タイプであるときにおける、予測回路１６への
予測マクロブロックの供給である。この特別な場合にお
いて、４つのハーフ予測マクロブロックが処理されるマ
クロブロックごとに予測回路１６に供給される。予め復
号化された画像で取り出された２つのハーフ予測マクロ
ブロックは、それぞれ奇数及び偶数のラインに対応す
る。
【００２６】全部の予測マクロブロックは８ビットの１
７×１７ピクセルの輝度アレイと８ビットの９×１８ピ
クセルの色差アレイを有し、つまり予測マクロブロック
の輝度及び色差アレイの各々はノーマルマクロブロック
の対応アレイよりピクセルの１だけ多い列と１だけ多い
行、及びピクセルの１だけ多い列と２だけ多い行を有す
る。これは予測回路１６でのハーフピクセルフィルタリ
ングに対して必要とされる。
７×１７ピクセルの輝度アレイと８ビットの９×１８ピ
クセルの色差アレイを有し、つまり予測マクロブロック
の輝度及び色差アレイの各々はノーマルマクロブロック
の対応アレイよりピクセルの１だけ多い列と１だけ多い
行、及びピクセルの１だけ多い列と２だけ多い行を有す
る。これは予測回路１６でのハーフピクセルフィルタリ
ングに対して必要とされる。
【００２７】更に、予測マクロブロックの第１のピクセ
ルは予め復号化された画像のマクロブロックの任意のピ
クセルに一致できる。これは、予測マクロブロックの第
１のピクセルがメモリ１０に格納された６４ビットのワ
ードの先端でないことを意味する。実際に、予測マクロ
ブロックの輝度アレイの各行は３つの６４ビットのワー
ドに渡って伸びており、予測マクロブロックの色差アレ
イの各行は２つの６４ビットのワードに渡って伸びてい
る。そして、予測マクロブロックへのアクセスは１７×
１７ピクセル輝度アレイを復元するために１７ピクセル
の高さ及び２４ピクセルの幅のブロック（３つの６４ビ
ットのワードに対応する）にアクセスを必要とし、９×
１８ピクセル色差アレイを再生するために１８ピクセル
の高さ及び１６ピクセルの幅のブロック（２つの６４ビ
ットのワードに対応する）にアクセスを必要とする。要
するに、予測マクロブロックを取り出すことは８７サイ
クルのコストを表す６４ビットの８７ワードへのアクセ
スを要求する。
ルは予め復号化された画像のマクロブロックの任意のピ
クセルに一致できる。これは、予測マクロブロックの第
１のピクセルがメモリ１０に格納された６４ビットのワ
ードの先端でないことを意味する。実際に、予測マクロ
ブロックの輝度アレイの各行は３つの６４ビットのワー
ドに渡って伸びており、予測マクロブロックの色差アレ
イの各行は２つの６４ビットのワードに渡って伸びてい
る。そして、予測マクロブロックへのアクセスは１７×
１７ピクセル輝度アレイを復元するために１７ピクセル
の高さ及び２４ピクセルの幅のブロック（３つの６４ビ
ットのワードに対応する）にアクセスを必要とし、９×
１８ピクセル色差アレイを再生するために１８ピクセル
の高さ及び１６ピクセルの幅のブロック（２つの６４ビ
ットのワードに対応する）にアクセスを必要とする。要
するに、予測マクロブロックを取り出すことは８７サイ
クルのコストを表す６４ビットの８７ワードへのアクセ
スを要求する。
【００２８】２つのハーフ予測マクロブロックが別々に
取り出されなければならない場合、各対応するハーフ輝
度アレイは９ピクセルの高さ（ハーフピクセルをフィル
タリングするために更なる行をプラスした有効な８行ア
レイ）である。更に、各ハーフ色差アレイは１０ピクセ
ルの高さである。つまり、ハーフ色差アレイは、２つの
構成（Ｕ及びＶ）のそれぞれにおいて、ハーフピクセル
をフィルタリングするために１つの行をプラスした４つ
の有効な行を有する。２つのハーフ予測マクロブロック
を取り出すための結果のコストは９４サイクルである。
前述の表に示されたコストは９４に２（双方向工程）を
乗算し、かつ１３５０（画像で処理するためのマクロブ
ロックの数）を乗算したものである（２５３８００）。
取り出されなければならない場合、各対応するハーフ輝
度アレイは９ピクセルの高さ（ハーフピクセルをフィル
タリングするために更なる行をプラスした有効な８行ア
レイ）である。更に、各ハーフ色差アレイは１０ピクセ
ルの高さである。つまり、ハーフ色差アレイは、２つの
構成（Ｕ及びＶ）のそれぞれにおいて、ハーフピクセル
をフィルタリングするために１つの行をプラスした４つ
の有効な行を有する。２つのハーフ予測マクロブロック
を取り出すための結果のコストは９４サイクルである。
前述の表に示されたコストは９４に２（双方向工程）を
乗算し、かつ１３５０（画像で処理するためのマクロブ
ロックの数）を乗算したものである（２５３８００）。
【００２９】他の動作は現在復号化された画像の圧縮さ
れたデータを読出すことである。前述したように、最悪
の場合で、画像に対応する圧縮されたデータの量は２
８，６７２サイクルで読出される１．７５メガビットで
ある。更に、次の画像の圧縮されたデータは、最悪の場
合別の２８，６７２のサイクルに対応する新しいヘッダ
を認識するために読出されなければならない。
れたデータを読出すことである。前述したように、最悪
の場合で、画像に対応する圧縮されたデータの量は２
８，６７２サイクルで読出される１．７５メガビットで
ある。更に、次の画像の圧縮されたデータは、最悪の場
合別の２８，６７２のサイクルに対応する新しいヘッダ
を認識するために読出されなければならない。
【００３０】復号化された画像（１３５０マクロブロッ
ク）の記憶は、６８，４００サイクルを要し、それを表
示するための読出しは８６，４００サイクル（色差デー
タは表示のために２度読出されるので、記憶のときより
表示のときにより多くのサイクルが必要となる）。
ク）の記憶は、６８，４００サイクルを要し、それを表
示するための読出しは８６，４００サイクル（色差デー
タは表示のために２度読出されるので、記憶のときより
表示のときにより多くのサイクルが必要となる）。
【００３１】画像が表示されている間に、表示のために
ＯＳＤ情報がある。このＯＳＤ情報は２ビットピクセル
によって構成される。画像に対応するＯＳＤ情報を表示
するために、１０，８００サイクルが必要とされる。
ＯＳＤ情報がある。このＯＳＤ情報は２ビットピクセル
によって構成される。画像に対応するＯＳＤ情報を表示
するために、１０，８００サイクルが必要とされる。
【００３２】画像が表示されるとき、圧縮されたデータ
の連続する受信が供給されなければならない。この圧縮
されたデータは１５×１０６ｂｉｔｓ／ｓの最大速度で
到達し、かつメモリ１０に書込まれなければならない。
アクセスサイクルの対応する数は７，８２０である。
の連続する受信が供給されなければならない。この圧縮
されたデータは１５×１０６ｂｉｔｓ／ｓの最大速度で
到達し、かつメモリ１０に書込まれなければならない。
アクセスサイクルの対応する数は７，８２０である。
【００３３】次に、メモリ１０は８ミリ秒ごとでリフレ
ッシュされなければならない。メモリはページ毎３サイ
クルでページ毎にリフレッシュされる。２５６ｋ×１６
の構成は５１２ページを含み、又６，４００リフレッシ
ュサイクルは３３．３７ｍｓで要求される。
ッシュされなければならない。メモリはページ毎３サイ
クルでページ毎にリフレッシュされる。２５６ｋ×１６
の構成は５１２ページを含み、又６，４００リフレッシ
ュサイクルは３３．３７ｍｓで要求される。
【００３４】表のサイクルの全体の数は必要なページの
アクセスサイクルを考慮すると約３４％増加される。ハ
ーフ予測マクロブロックの読出し及び表示は、画像がマ
クロブロックによって格納されるときにライン毎に実行
され、ページアクセスの多くの量を特に要求する。その
結果として、図１の周知の復号化器で、１，６５３，０
６８サイクルが、１９．６メガヘルツの動作速度で、又
は５１ナノ秒のアクセル時間に対応する３３．３７ｍｓ
で実行されなければならない。この速度で動作できる標
準メモリは“−８０”タイプのメモリである。
アクセスサイクルを考慮すると約３４％増加される。ハ
ーフ予測マクロブロックの読出し及び表示は、画像がマ
クロブロックによって格納されるときにライン毎に実行
され、ページアクセスの多くの量を特に要求する。その
結果として、図１の周知の復号化器で、１，６５３，０
６８サイクルが、１９．６メガヘルツの動作速度で、又
は５１ナノ秒のアクセル時間に対応する３３．３７ｍｓ
で実行されなければならない。この速度で動作できる標
準メモリは“−８０”タイプのメモリである。
【００３５】本発明によれば、ラン中の双方向画像の表
示において、サイクルでのコストは、画像でなく、マク
ロブロックの行の表示時間に渡って算出されなければな
らない。つまり、各画像において、ＭＰＥＧ標準は、圧
縮されたマクロブロックの行に対応するビットの数は圧
縮されない行のビットの数に等しい最大値プラス１マク
ロブロックである。この状況はリアルタイムで処理され
なければならない。これは１．７５メガビットの最大の
サイズをもつ圧縮された画像の従来の最悪な場合よりも
もっと抑制される。双方向画像は通常遅延をもって表示
され、例えば最悪な場合のマクロブロックの行による局
部の処理遅延の吸収を実現する。
示において、サイクルでのコストは、画像でなく、マク
ロブロックの行の表示時間に渡って算出されなければな
らない。つまり、各画像において、ＭＰＥＧ標準は、圧
縮されたマクロブロックの行に対応するビットの数は圧
縮されない行のビットの数に等しい最大値プラス１マク
ロブロックである。この状況はリアルタイムで処理され
なければならない。これは１．７５メガビットの最大の
サイズをもつ圧縮された画像の従来の最悪な場合よりも
もっと抑制される。双方向画像は通常遅延をもって表示
され、例えば最悪な場合のマクロブロックの行による局
部の処理遅延の吸収を実現する。
【００３６】マクロブロックの行の表示時間の最小値は
ＮＴＳＣ標準において１．０２ミリ秒である。そして、
各ＮＴＳＣ画像を２度処理するために、本発明に係る復
号化器は最悪の場合のマクロブロックの行を０．５１ミ
リ秒で処理できなければならず、それは７２０ピクセル
の画像幅に対応する４５マクロブロックである。次の表
はアクセスサイクルでのコストと、本発明において実施
するための動作を示す。
ＮＴＳＣ標準において１．０２ミリ秒である。そして、
各ＮＴＳＣ画像を２度処理するために、本発明に係る復
号化器は最悪の場合のマクロブロックの行を０．５１ミ
リ秒で処理できなければならず、それは７２０ピクセル
の画像幅に対応する４５マクロブロックである。次の表
はアクセスサイクルでのコストと、本発明において実施
するための動作を示す。
【表２】
【００３７】この表で、現在の復号化された画像の記憶
及び表示サイクルは除去されている。つまり、復号化さ
れたピクセルは直ちに表示され、それらはもはやメモリ
１０を介する必要がない。
及び表示サイクルは除去されている。つまり、復号化さ
れたピクセルは直ちに表示され、それらはもはやメモリ
１０を介する必要がない。
【００３８】最悪な予測の場合はインタレース双方向マ
クロブロックではなく、累進（順次走査）双方向マクロ
ブロック（例えば完全な予測マクロブロック）であり、
本発明ではマクロブロック当たり８７サイクル又は行に
対し７，８３０サイクルのコストを要するにすぎない。
つまり、第１の復号化中に第１のフィールドのみが表示
され、これは奇数ラインに対応し、インタレースマクロ
ブロックの再格納は偶数ラインに対応するハーフマクロ
ブロックの使用を要求しない。同様に、第２の復号化中
に第２のフィールドのみが表示され、これは偶数ライン
に対応し、インタレースマクロブロックの再格納は奇数
ラインに対応するハーフマクロブロックの使用を要求し
ない。従って、２つのハーフマクロブロックの読出しが
インタレース予測において節約される。
クロブロックではなく、累進（順次走査）双方向マクロ
ブロック（例えば完全な予測マクロブロック）であり、
本発明ではマクロブロック当たり８７サイクル又は行に
対し７，８３０サイクルのコストを要するにすぎない。
つまり、第１の復号化中に第１のフィールドのみが表示
され、これは奇数ラインに対応し、インタレースマクロ
ブロックの再格納は偶数ラインに対応するハーフマクロ
ブロックの使用を要求しない。同様に、第２の復号化中
に第２のフィールドのみが表示され、これは偶数ライン
に対応し、インタレースマクロブロックの再格納は奇数
ラインに対応するハーフマクロブロックの使用を要求し
ない。従って、２つのハーフマクロブロックの読出しが
インタレース予測において節約される。
【００３９】読出されるべき圧縮されたデータは、圧縮
されていない４６（４５＋１）個のマクロブロックのビ
ットの数に対応する。このために２，２０８サイクルが
必要とされる。
されていない４６（４５＋１）個のマクロブロックのビ
ットの数に対応する。このために２，２０８サイクルが
必要とされる。
【００４０】これらの動作のコストは時間に比例し、通
常の復号化時間の半分であるので、ＯＳＤ、圧縮された
データの書込み、及びリフレッシュのコストは０．５１
ｍｓで前述の表の値の半分である。
常の復号化時間の半分であるので、ＯＳＤ、圧縮された
データの書込み、及びリフレッシュのコストは０．５１
ｍｓで前述の表の値の半分である。
【００４１】その理由は、それは表示周期の外例えば帰
線中に行われ、最悪の状況でも十分な時間が確保される
ので、画像ヘッダのサーチは表に示されていない。
線中に行われ、最悪の状況でも十分な時間が確保される
ので、画像ヘッダのサーチは表に示されていない。
【００４２】この二重速度の復号化の全体のコストは必
要なページアクセスを考慮して２３％増加される。２３
％のマージンは従来の状況のマージン（３４％）より低
く、実行されるメモリアクセスがページアクセスの量を
減らすために４つのハーフ予測マクロブロックに変わっ
て２つの全部の予測マクロブロックを取り出すからであ
る。その結果のコストは、０．５１ｍｓの間の、２５．
５ＭＨｚの動作周波数に、又は３９ナノ秒のアクセス時
間に対応する１２，９９５サイクルである。そのような
速度で動作できる標準メモリは“−６０”タイプのメモ
リであり、わずかに高価であるが、ときには“−８０”
タイプと同じ程度の価格である。
要なページアクセスを考慮して２３％増加される。２３
％のマージンは従来の状況のマージン（３４％）より低
く、実行されるメモリアクセスがページアクセスの量を
減らすために４つのハーフ予測マクロブロックに変わっ
て２つの全部の予測マクロブロックを取り出すからであ
る。その結果のコストは、０．５１ｍｓの間の、２５．
５ＭＨｚの動作周波数に、又は３９ナノ秒のアクセス時
間に対応する１２，９９５サイクルである。そのような
速度で動作できる標準メモリは“−６０”タイプのメモ
リであり、わずかに高価であるが、ときには“−８０”
タイプと同じ程度の価格である。
【００４３】もちろん、処理回路の動作速度は双方向画
像の二重復号化に適切でなければならない。このため
に、メモリ制御ユニット２４はちようど２５．５ＭＨｚ
の速度でなければならない。サイクル当たり１つのピク
セルを処理するパイプライン回路１２は０．５１ミリ秒
の間に処理されなければならない１７，２８０ピクセル
に対応する３４メガヘルツの速度でなければならない。
これらの速度で動作する回路は通常の技術で簡単に入手
可能である。実際に、本質的に動作速度を限定するもの
はメモリ１０である。
像の二重復号化に適切でなければならない。このため
に、メモリ制御ユニット２４はちようど２５．５ＭＨｚ
の速度でなければならない。サイクル当たり１つのピク
セルを処理するパイプライン回路１２は０．５１ミリ秒
の間に処理されなければならない１７，２８０ピクセル
に対応する３４メガヘルツの速度でなければならない。
これらの速度で動作する回路は通常の技術で簡単に入手
可能である。実際に、本質的に動作速度を限定するもの
はメモリ１０である。
【００４４】図２は本発明による画像の一連の表示及び
復号化を示すタイムチャートである。連続的に表示され
るべき画像はＰ０，Ｂ１，Ｂ２，Ｐ３，Ｂ４，Ｂ５，Ｐ
６で示されている。文字のＰは予測される画像を示し、
文字のＢは双方向画像を示す。そのような画像の連続は
ＭＰＥＧ標準における従来例である。
復号化を示すタイムチャートである。連続的に表示され
るべき画像はＰ０，Ｂ１，Ｂ２，Ｐ３，Ｂ４，Ｂ５，Ｐ
６で示されている。文字のＰは予測される画像を示し、
文字のＢは双方向画像を示す。そのような画像の連続は
ＭＰＥＧ標準における従来例である。
【００４５】各予測された画像Ｐの再格納はそれより前
に来る予測された画像（又はイントラ（図示されていな
い））で取り出される予測マクロブロックを要求する。
各双方向画像Ｂの再格納はその回りの予測された画像で
取り出される予測マクロブロックを要求する。従って、
画像に対応する圧縮されたデータは表示の順と異なる順
で復号化器に到達する。ここで、圧縮されたデータはＰ
０，Ｐ３，Ｂ１，Ｂ２，Ｐ６，Ｂ４，Ｂ５の順で到達す
る。
に来る予測された画像（又はイントラ（図示されていな
い））で取り出される予測マクロブロックを要求する。
各双方向画像Ｂの再格納はその回りの予測された画像で
取り出される予測マクロブロックを要求する。従って、
画像に対応する圧縮されたデータは表示の順と異なる順
で復号化器に到達する。ここで、圧縮されたデータはＰ
０，Ｐ３，Ｂ１，Ｂ２，Ｐ６，Ｂ４，Ｂ５の順で到達す
る。
【００４６】はじめに、画像Ｐ０が復号化され例えばエ
リアＩＭ１で、メモリに格納される。一方、画像Ｐ３が
復号化されエリアＩＭ２で格納されている間に、画像Ｐ
０が表示される。従って、画像Ｂ１が２倍の速度で１度
目に復号化される間に、画像Ｂ１の第１のフィールドが
ラン中に表示され、そして画像Ｂ１が２倍の速度で２度
目に復号化される間に、画像Ｂ１の第２のフィールドが
表示される。画像Ｂ１の各復号化は、エリアＩＭ１及び
ＩＭ２に格納された画像Ｐ０及びＰ３で取り出される予
測マクロブロックを使用する。同じ動作が双方向画像Ｂ
２において行われる。そして、画像Ｐ６は画像Ｐ０の位
置でのエリアＩＭ１に復号化及び格納され、一方画像Ｐ
３は表示される。画像Ｂ４及びＢ５は画像Ｂ１及びＢ２
のように２倍の速度で２度復号化され、一方それらは表
示される。画像Ｂ４及びＢ５の復号化処理は、エリアＩ
Ｍ１及びＩＭ２などに格納される画像Ｐ３及びＰ６に取
り出された予測マクロブロックを使用する。
リアＩＭ１で、メモリに格納される。一方、画像Ｐ３が
復号化されエリアＩＭ２で格納されている間に、画像Ｐ
０が表示される。従って、画像Ｂ１が２倍の速度で１度
目に復号化される間に、画像Ｂ１の第１のフィールドが
ラン中に表示され、そして画像Ｂ１が２倍の速度で２度
目に復号化される間に、画像Ｂ１の第２のフィールドが
表示される。画像Ｂ１の各復号化は、エリアＩＭ１及び
ＩＭ２に格納された画像Ｐ０及びＰ３で取り出される予
測マクロブロックを使用する。同じ動作が双方向画像Ｂ
２において行われる。そして、画像Ｐ６は画像Ｐ０の位
置でのエリアＩＭ１に復号化及び格納され、一方画像Ｐ
３は表示される。画像Ｂ４及びＢ５は画像Ｂ１及びＢ２
のように２倍の速度で２度復号化され、一方それらは表
示される。画像Ｂ４及びＢ５の復号化処理は、エリアＩ
Ｍ１及びＩＭ２などに格納される画像Ｐ３及びＰ６に取
り出された予測マクロブロックを使用する。
【００４７】図３は本発明に係る双方向画像の二重復号
化を実行するための図１の復号化器の変形例を示す。図
１で用いた共通の構成は同じ参照符号によって表されて
いる。メモリ１０はもはや第３の画像エリアＩＭ３を含
まない。バッファメモリ１８に接続される加算器１４の
出力はブロック走査−ライン走査変換器２６に接続され
る。つまり、加算器１４は処理されたマクロブロックの
８×８ピクセルブロックのそれぞれに対応する８×８ピ
クセルブロックを供給し、一方処理回路２０はライン毎
にピクセルを受信しなければならない。マクロブロック
が１６本のラインに対応するとしても、この走査変換器
２６の容量は８本のラインである。つまり、各復号化に
関して、１つのフィールドのみが表示され、奇数ライン
又は偶数ラインのみが表示される。従って、走査変換器
２６は、受信するブロックのラインの中で、表示するた
めのフィールドのラインのパリティを用いて分類する。
このパリティ選択は表示回路２０によって供給されるフ
ィールド同期信号ＶＳＹＮＣによって決定される。走査
変換器２６は、米国特許第５，１５１，９７６号に示さ
れるタイプのものである。
化を実行するための図１の復号化器の変形例を示す。図
１で用いた共通の構成は同じ参照符号によって表されて
いる。メモリ１０はもはや第３の画像エリアＩＭ３を含
まない。バッファメモリ１８に接続される加算器１４の
出力はブロック走査−ライン走査変換器２６に接続され
る。つまり、加算器１４は処理されたマクロブロックの
８×８ピクセルブロックのそれぞれに対応する８×８ピ
クセルブロックを供給し、一方処理回路２０はライン毎
にピクセルを受信しなければならない。マクロブロック
が１６本のラインに対応するとしても、この走査変換器
２６の容量は８本のラインである。つまり、各復号化に
関して、１つのフィールドのみが表示され、奇数ライン
又は偶数ラインのみが表示される。従って、走査変換器
２６は、受信するブロックのラインの中で、表示するた
めのフィールドのラインのパリティを用いて分類する。
このパリティ選択は表示回路２０によって供給されるフ
ィールド同期信号ＶＳＹＮＣによって決定される。走査
変換器２６は、米国特許第５，１５１，９７６号に示さ
れるタイプのものである。
【００４８】変換器２６の出力はバッファ２８に供給さ
れる。マルチプレクサは、バッファ２８の出力と、表示
するために非双方向画像をメモリ１０から受信するバッ
ファ２２の出力とのいずれか１つを表示回路２０に供給
する。選択信号ＢＩＤＩＲはマルチプレクサ３０を切り
替え、加算器１４が双方向画像を供給するか否かによっ
て、バッファ１８又は走査変換器２６のいずれかをイネ
ーブルとする。パイプライン回路１２に双方向画像の圧
縮されたデータの転送を始めるとき、この信号ＢＩＤＩ
Ｒは例えばメモリ制御ユニット２４によって活性化され
る。
れる。マルチプレクサは、バッファ２８の出力と、表示
するために非双方向画像をメモリ１０から受信するバッ
ファ２２の出力とのいずれか１つを表示回路２０に供給
する。選択信号ＢＩＤＩＲはマルチプレクサ３０を切り
替え、加算器１４が双方向画像を供給するか否かによっ
て、バッファ１８又は走査変換器２６のいずれかをイネ
ーブルとする。パイプライン回路１２に双方向画像の圧
縮されたデータの転送を始めるとき、この信号ＢＩＤＩ
Ｒは例えばメモリ制御ユニット２４によって活性化され
る。
【００４９】メモリ制御ユニット２４は各双方向画像に
対応する圧縮データをパイプライン回路１２に２度転送
する機能を実行するために再度プログラム化される。
対応する圧縮データをパイプライン回路１２に２度転送
する機能を実行するために再度プログラム化される。
【００５０】最悪の場合のマクロブロックの行は、発生
する確率が大変低い。従って、２５．５ＭＨｚという早
い速度でアクセスするメモリを達成する必要がなく、
“−６０”メモリを要求する。実施例によれば、メモリ
アクセスの速度は最悪の場合のマクロブロックの行の代
わりに最薦の場合の国像の処理に適合し、前述の実施例
で２２．８ＭＨｚにメモリアクセスの速度を減少する。
そして、“−７０”メモリが使用され得る。
する確率が大変低い。従って、２５．５ＭＨｚという早
い速度でアクセスするメモリを達成する必要がなく、
“−６０”メモリを要求する。実施例によれば、メモリ
アクセスの速度は最悪の場合のマクロブロックの行の代
わりに最薦の場合の国像の処理に適合し、前述の実施例
で２２．８ＭＨｚにメモリアクセスの速度を減少する。
そして、“−７０”メモリが使用され得る。
【００５１】しかしながら、最悪の場合のマクロブロッ
クの行を処理するために、この実施例は２つの予測マク
ロブロックの１つのみを使用するために復号化器を強要
しかつ生じる復号化遅延を検出する。これにより復号化
されたピクセルにわずかな変形が発生するが、マクロブ
ロックの行の表示時間（１．０２ｍｓ）に発生するので
この変形は気づかれないであろう。
クの行を処理するために、この実施例は２つの予測マク
ロブロックの１つのみを使用するために復号化器を強要
しかつ生じる復号化遅延を検出する。これにより復号化
されたピクセルにわずかな変形が発生するが、マクロブ
ロックの行の表示時間（１．０２ｍｓ）に発生するので
この変形は気づかれないであろう。
【００５２】復号化遅延は、復号化されたマクロブロッ
クの数が表示されたマクロブロックの数より低くなるこ
とを検出することによって簡単に検出される。これらの
２つの数は従来より復号化器で利用されている。
クの数が表示されたマクロブロックの数より低くなるこ
とを検出することによって簡単に検出される。これらの
２つの数は従来より復号化器で利用されている。
【００５３】本発明の少なくとも１つの実施の形態例を
示したが多種の置換え、改良や変形は当業者であればそ
の例から簡単に生じる。そのような置換え、改良や変形
は、本明細書の一部であり、本発明の技術思想や見地の
範囲内である。したがって、先の説明は一例によるもの
であり、これに限定されるものではない。本発明は特許
請求の範囲及びそれに等価のものによってのみ定められ
る。
示したが多種の置換え、改良や変形は当業者であればそ
の例から簡単に生じる。そのような置換え、改良や変形
は、本明細書の一部であり、本発明の技術思想や見地の
範囲内である。したがって、先の説明は一例によるもの
であり、これに限定されるものではない。本発明は特許
請求の範囲及びそれに等価のものによってのみ定められ
る。
【図１】従来のＭＰＥＧ復号化器の概要を示すブロック
図である。
図である。
【図２】本発明に係る数個の画像の表示と復号化のシー
ケンスを示す図である。
ケンスを示す図である。
【図３】本発明を実行するための図１の復号化器の変形
例を示す図である。
例を示す図である。
１０ メモリ １２ パイプライン回路 １４ 加算器 １６ 予測器 １８，２２，２８ バッファ ２０ 表示器 ２４ メモリ制御ユニット ２６ ライン走査変換器 ３０ マルチプレクサ
Claims (4)
- 【請求項１】 複数の画像を受信して複数の復号化され
た画像を提供する画像復号化器であって、複数の画像は
前に復号化された少なくとも２つの画像からのデータを
必要とする順次走査双方向型画像をふくみ、 前記画像復号化器は、 前に復号化された少なくとも２つの画像を蓄積するメモ
リと、 複数の画像の各々を処理して複数の復号化画像を提供す
る処理回路と、 第１及び第２のパリティのラインに対応する２つの連続
するフィールドの復号化画像を受信する表示器とを有
し、 前記処理回路は順次走査双方向画像に対応する復号化画
像の表示時間の間に、順次走査双方向画像を２度処理
し、１度目は表示装置に復号化画像の第１フィールドを
直接供給し、２度目は表示装置に復号化画像の第２フィ
ールドを直接供給し、 複数の画像の各々は少なくともひとつのマクロブロック
をふくみ、順次走査画像の双方向マクロブロックはイン
タレース型で２つの予め復号化された各画像に２つのハ
ーフ予測マクロブロックを必要とし、少なくとも２つの
予め復号化された画像の同じ画像の２つのハーフ予測マ
クロブロックは異なるパリティをもつラインに対応し、
順次走査双方向画像のインタレース双方向マクロブロッ
クを処理するために、処理回路は２回の復号化工程の各
々で、復号化された画像が表示器に供給されるときに、
同じパリティのラインに対応する少なくとも２つの予め
復号化された画像の２つのハーフ予測マクロブロックの
みを使用することを特徴とする復号化器。 - 【請求項２】 処理回路が画像四角形に対応するマクロ
ブロックに集められたブロックごとに各画像を処理し、
前記復号化器は同じパリティのラインに対応するハーフ
ブロックごとに双方向画像のフィールドを受信し、かつ
表示器に同じパリティの対応するラインを供給するため
の再編成回路（２６）を含む請求項１記載の復号化器。 - 【請求項３】 ２つの予め復号化された画像からのデー
タを必要とする順次走査双方向型の画像を異なるパリテ
ィのラインに対応して２つの連続するフィールドに表示
するために復号化する復号化方法において、順次走査双
方向画像の表示時間の間に双方向画像を２度復号し、１
度目は画像の第１フィールドを直接表示し、２度目は画
像の第２フィールドを直接表示し、 各画像は画像四角形に対応するマクロブロック毎に復号
され、順次走査画像の双方向マクロブロックはインタレ
ース型で２つの予め復号化された各画像に２つのハーフ
予測マクロブロックを必要とし、少なくとも２つの予め
復号化された画像の同じ画像の２つのハーフ予測マクロ
ブロックは異なるパリティをもつラインに対応し、順次
走査双方向画像のインタレース双方向マクロブロックを
処理するために、処理回路は２回の復号化工程の各々
で、復号化された画像が表示器に供給されるときに、同
じパリティのラインに対応する少なくとも２つの予め復
号化された画像の２つのハーフ予測マクロブロックのみ
を使用する、ことを特徴とする復号化方法。 - 【請求項４】 処理されたマクロブロックの数が表示さ
れたマクロブロックの数より小さいことを検出すると、
２つの予め復号された画像の２つのハーフ予測マクロブ
ロックの一方のみを使用する、請求項３記載の復号化方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9503163 | 1995-03-14 | ||
| FR9503163A FR2731864B1 (fr) | 1995-03-14 | 1995-03-14 | Decodeur mpeg a capacite memoire reduite |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08294115A JPH08294115A (ja) | 1996-11-05 |
| JP3141772B2 true JP3141772B2 (ja) | 2001-03-05 |
Family
ID=9477164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08084470A Expired - Lifetime JP3141772B2 (ja) | 1995-03-14 | 1996-03-14 | Ｍｐｅｇ復号化器及びその復号化方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6081298A (ja) |
| EP (1) | EP0732857A1 (ja) |
| JP (1) | JP3141772B2 (ja) |
| FR (1) | FR2731864B1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5936670A (en) * | 1995-09-20 | 1999-08-10 | U.S. Philips Corporation | Method and device for decoding coded digital video signals |
| US6968003B1 (en) * | 1996-01-29 | 2005-11-22 | International Business Machines Corporation | Speed-memory tradeoff for MPEG decoders |
| KR100215824B1 (ko) * | 1996-04-09 | 1999-08-16 | 구자홍 | 엠펙 디코더의 프레임 메모리 및 영상 데이타 디코딩방법 |
| EP0825781B1 (en) | 1996-08-22 | 2004-10-27 | Matsushita Electric Industrial Co., Ltd. | Image processor |
| DE69734386D1 (de) * | 1997-02-06 | 2006-03-02 | St Microelectronics Srl | Verfahren zur Speicherungsverringerung in einem Videodekodierer |
| CN1272288A (zh) * | 1998-05-20 | 2000-11-01 | 皇家菲利浦电子有限公司 | 编码作为图象序列组织的信息流 |
| JP3099809B2 (ja) | 1998-06-04 | 2000-10-16 | 日本電気株式会社 | 片フィールドデータによるフレーム表示方法および装置 |
| FR2780186B1 (fr) * | 1998-06-23 | 2000-08-11 | St Microelectronics Sa | Procede et dispositif de decodage d'une image, comprimee notamment selon les normes mpeg, en particulier une image bidirectionnelle |
| FR2780185B1 (fr) * | 1998-06-23 | 2000-08-11 | St Microelectronics Sa | Procede et dispositif de traitement d'images, comprimees notamment selon les normes mpeg |
| FR2780184B1 (fr) * | 1998-06-23 | 2000-08-11 | St Microelectronics Sa | Procede et dispositif de decodage d'images, permettant un nombre reduit d'ouvertures de pages-memoire dans le traitement de prediction |
| US7519845B2 (en) | 2005-01-05 | 2009-04-14 | Microsoft Corporation | Software-based audio rendering |
| US20060150071A1 (en) * | 2005-01-05 | 2006-07-06 | Microsoft Corporation | Software-based video rendering |
| US7688896B2 (en) * | 2005-01-31 | 2010-03-30 | Sunplus Technology Co., Ltd | Method and apparatus for decoding compressed video image data |
| CN101189879B (zh) * | 2005-06-01 | 2010-11-24 | 三叉微系统(远东)有限公司 | 多程视频解码方法与装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5227878A (en) * | 1991-11-15 | 1993-07-13 | At&T Bell Laboratories | Adaptive coding and decoding of frames and fields of video |
| US5510840A (en) * | 1991-12-27 | 1996-04-23 | Sony Corporation | Methods and devices for encoding and decoding frame signals and recording medium therefor |
| JP3443867B2 (ja) * | 1992-06-26 | 2003-09-08 | ソニー株式会社 | 画像信号符号化、復号化方法及び画像信号記録媒体 |
| KR100283343B1 (ko) * | 1992-06-25 | 2001-03-02 | 이데이 노부유끼 | 화상신호 부호화방법 및 복호화방법과 화상신호 부호화장치 및 복호화장치 |
| EP0710028A3 (en) * | 1994-10-28 | 2000-01-19 | Kabushiki Kaisha Toshiba | Image decoding apparatus |
| EP0714208B1 (en) * | 1994-11-25 | 2002-02-13 | Koninklijke Philips Electronics N.V. | Method and system for decoding coded video signals |
-
1995
- 1995-03-14 FR FR9503163A patent/FR2731864B1/fr not_active Expired - Fee Related
-
1996
- 1996-03-07 US US08/612,283 patent/US6081298A/en not_active Expired - Lifetime
- 1996-03-12 EP EP96410022A patent/EP0732857A1/fr not_active Withdrawn
- 1996-03-14 JP JP08084470A patent/JP3141772B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FR2731864B1 (fr) | 1997-06-06 |
| EP0732857A1 (fr) | 1996-09-18 |
| JPH08294115A (ja) | 1996-11-05 |
| FR2731864A1 (fr) | 1996-09-20 |
| US6081298A (en) | 2000-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6104416A (en) | Tiling in picture memory mapping to minimize memory bandwidth in compression and decompression of data sequences | |
| US5581310A (en) | Architecture for a high definition video frame memory and an accompanying data organization for use therewith and efficient access therefrom | |
| US5646693A (en) | Memory utilization for video decoding and display with 3:2 pull-down | |
| US5920352A (en) | Image memory storage system and method for a block oriented image processing system | |
| JP3141772B2 (ja) | Ｍｐｅｇ復号化器及びその復号化方法 | |
| US5880786A (en) | Apparatus for picture decoding having frame memories commonly connected to one data bus and one address bus | |
| US6028612A (en) | Picture memory mapping to minimize memory bandwidth in compression and decompression of data sequences | |
| KR100201981B1 (ko) | 메모리제어장치 및 그것을 사용한 화상디코더 | |
| EP1998569A1 (en) | Method for mapping image addresses in memory | |
| US6205181B1 (en) | Interleaved strip data storage system for video processing | |
| JP3381077B2 (ja) | 動画像復号装置 | |
| KR20000053636A (ko) | 디지털 비디오 데이터를 처리하기 위한 방법 및 장치 | |
| JP4879381B2 (ja) | 画像復号化方法および画像復号化装置 | |
| US5796412A (en) | Image data storing method and processing apparatus thereof | |
| US6567556B1 (en) | Method and device for decoding images, allowing a reduced number of openings of memory pages in the prediction processing | |
| US5883679A (en) | Scanning scheme for images stored in dynamic random access memory | |
| KR19980018884A (ko) | 화상처리장치 (Image Processor) | |
| JPH0865686A (ja) | 画像復号化装置 | |
| EP1014716A1 (en) | Addressing process for the storage of image blocks | |
| US20050083337A1 (en) | Method of storing data-elements | |
| JP3297309B2 (ja) | 符号化画像データの復号および表示装置 | |
| JPH10262220A (ja) | 半導体集積回路 | |
| JP3307822B2 (ja) | 画像処理装置 | |
| JP3115013B2 (ja) | 画像表示装置 | |
| JP3405079B2 (ja) | メモリ割り付け方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001121 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |