JP3381077B2 - 動画像復号装置 - Google Patents
動画像復号装置Info
- Publication number
- JP3381077B2 JP3381077B2 JP32575192A JP32575192A JP3381077B2 JP 3381077 B2 JP3381077 B2 JP 3381077B2 JP 32575192 A JP32575192 A JP 32575192A JP 32575192 A JP32575192 A JP 32575192A JP 3381077 B2 JP3381077 B2 JP 3381077B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- image data
- image
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/43—Hardware specially adapted for motion estimation or compensation
- H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/186—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a colour or a chrominance component
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Color Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、動きベクトルに応じて
画像メモリより画像データを読み出す動き補償を伴う動
画像復号を行うと共に表示のために画像メモリから一定
の順序で画像データを読み出すような動画像復号装置に
関する。 【０００２】 【従来の技術】ＴＶ電話／ＴＶ会議信号あるいはテレビ
ジョン放送信号等のような動画像信号を圧縮して符号化
するための方式としては種々のものが知られているが、
近年においては、いわゆるＭＣ（動き補償）フレーム間
予測とＤＣＴ（離散コサイン変換）等の直交変換とを組
み合わせたＭＣ−ＤＣＴ等のハイブリッド符号化方式が
有望視されている。 【０００３】図１４は、上述したようなＭＣ−ＤＣＴハ
イブリッド符号化方式を説明するための具体的構成の一
例を示している。この図１４において、入力端子１１１
にはテレビジョン信号等のような動画像信号が供給され
ている。この入力信号は、フレームメモリ等の画像メモ
リ１１２を介して、動き検出回路１１３及び減算器１１
４に送られる。減算器１１４からの出力は、ＤＣＴ（離
散コサイン変換）回路１１５に送られて離散コサイン変
換処理が施され、量子化器１１６にて量子化されて、局
部デコーダとなる逆量子化器１１７と逆ＤＣＴ（ＩＤＣ
Ｔ）回路１１８との直列回路に送られる。局部デコーダ
のＩＤＣＴ回路１１８からの出力は、加算器１１９を介
して、フレームメモリ等の画像メモリ１２０に送られ
る。この画像メモリ１２０から読み出された出力は、上
記動き検出回路１１３及び動き補償回路１２１に送ら
れ、動き検出回路１１３からの動きベクトル等の動き検
出情報が動き補償回路１２１に送られる。また、動き補
償回路１２１からの出力が上記減算器１１４及び上記加
算器１１９にそれぞれ送られる。 【０００４】ここで、上記入力信号は、画像メモリ１１
２に一時記憶された後、所定サイズのブロック単位で読
み出され、処理が施される。動き検出回路１１３は、画
像メモリ１１２からの信号ブロックの画素値と画像メモ
リ１２０からの局部デコードされた信号の画素値とを比
較することにより、動きベクトルを検出する。動き補償
回路１２１は、この動きベクトルに基づいて参照ブロッ
クを出力し、減算器１１４により入力画像信号ブロック
とこの参照ブロックとの差分が算出される。この差分出
力がＤＣＴ回路１１５で離散コサイン変換された後、量
子化器１１６で量子化され、例えばエントロピ符号化器
等の可変長符号化器１２３に送られて可変長符号化され
る。また、上記動き検出回路１１３からの動きベクトル
等も可変長符号化器１２３に送られて、可変長符号化さ
れる。 【０００５】可変長符号化器１２３からの出力は、送信
用のバッファメモリ１２５に送られる。送信用バッファ
メモリ１２５では、送信する符号が一時蓄積され、例え
ば単位時間当りのデータ量が一定となるように、量子化
器１１６での量子化や可変長符号化器１２３での符号化
を制御する。バッファメモリ１２５からの出力は、出力
端子１２６を介して取り出され、通信回線を介して伝送
されたり、記録媒体に対して記録再生される。 【０００６】入力信号がＹ（輝度）信号とＣ（クロマ）
信号とから成るカラーコンポーネント画像信号の場合に
は、Ｙ信号データとＣ信号データとに対して、それぞれ
ＭＣ処理やＤＣＴ処理等が施される。Ｃ信号は、いわゆ
るＢ−Ｙ信号とＲ−Ｙ信号とに対応する色差信号Ｃb と
Ｃr とから成っている。サンプル数（あるいはサンプリ
ング周波数）としては、Ｙ：Ｃb ：Ｃr の比率を４：
２：２としており、Ｙの２個（２画素分）のデータに対
して、Ｃb とＣr のデータはそれぞれ１個ずつの割合で
対応している。 【０００７】 【発明が解決しようとする課題】ところで、上述したよ
うなＭＣ−ＤＣＴハイブリッド符号化処理が施された信
号を復号する際には、フレームメモリに記憶された１フ
レーム前のデータを動きベクトルに応じて読み出して動
き補償を行うことが必要とされ、またＣＲＴ（陰極線
管）モニタ等の表示器に表示させる際には、フレームメ
モリから表示のための走査（スキャン）動作に従って順
次データを読み出すことが必要とされる。 【０００８】このフレームメモリは、複数（例えば４個
程度）のＤＲＡＭ等のメモリ素子から成っており、各メ
モリ素子からそれぞれ１バイトずつの例えば４バイト程
度を１ワードとして並列読み出しするような構成をとっ
ている。 【０００９】このフレームメモリ上のデータをアクセス
する際に、表示に適したワード構成として、１ワード中
に例えば２バイトのＹのデータと、このＹの画素に対応
するそれぞれ１バイトずつのＣb 、Ｃr のデータとの４
バイトを含む構成とすることが考えられる。このワード
構成によれば、表示用のバッファメモリは不要となる
が、ＭＣ（動き補償）処理された画像データをフレーム
間差分データと加算する際のタイミング調整用のバッフ
ァメモリ容量が大きくなるという問題がある。また、Ｍ
Ｃ処理に適したワード構成として、Ｙのみ４バイトのワ
ードと、Ｃのみ４バイトのワードとを時間に応じて切り
換えるようなワード構成とすると、ＭＣ処理されたデー
タのタイミング調整用のバッファメモリ容量は少なくな
るが、表示用のバッファメモリが必要となり、またＭＣ
時にフレームメモリに対するデータの読み出し回数が増
加するという問題がある。 【００１０】本発明は、このような実情に鑑みてなされ
たものであり、表示用バッファメモリを不要とし、ＭＣ
時のフレームメモリに対するデータの読み出し回数を増
加させることがなく、ＭＣ処理された画像データのタイ
ミング調整用バッファメモリの容量が少なくて済むよう
な動画像復号装置の提供を目的とする。 【００１１】 【課題を解決するための手段】本発明に係る動画像復号
装置は、動きベクトルに応じて画像メモリより画像デー
タを読み出して動き補償を伴う動画像復号を行うと共に
表示のために画像メモリから一定の順序で画像データを
読み出す動画像復号装置において、上記画像メモリは複
数のメモリ素子から成り、各メモリ素子はそれぞれ輝度
信号成分の画像データを記憶する第１の記憶領域とクロ
マ信号成分の画像データを記憶する第２の記憶領域とを
有し、動き補償時には全てのメモリ素子の上記各第１の
記憶領域から上記輝度信号成分の画像データを読み出す
動作と、全てのメモリ素子の上記各第２の記憶領域から
上記クロマ信号成分の画像データを読み出す動作とを時
分割で切り換え、表示時には一部のメモリ素子の上記各
第１の記憶領域から上記輝度信号成分の画像データを読
み出すと同時に他のメモリ素子の上記各第２の記憶領域
から上記クロマ信号成分の画像データを読み出し、上記
画像メモリに対する画像データアクセス単位となるワー
ド構成を動き補償時と表示時とで切り換えることを特徴
とすることにより、上述の課題を解決する。 【００１２】ここで、このような動画像復号装置として
は、例えばいわゆるＭＣ−ＤＣＴハイブリッド符号化方
式により符号化された信号が入力され、逆ＤＣＴされて
得られたフレーム間差分データと、動きベクトルに応じ
て上記画像メモリから読み出された画像データとを加算
して上記画像メモリに書き込むような処理により動画像
復号を行うものを使用できる。 【００１３】また、上記画像メモリは複数のメモリ素子
（ＤＲＡＭ等）から成り、各メモリ素子はそれぞれ輝度
信号成分の画像データ（Ｙデータ）を記憶する第１の記
憶領域とクロマ信号成分の画像データ（Ｃデータ）を記
憶する第２の記憶領域とを有し、上記動き補償時には全
てのメモリ素子の上記各第１の記憶領域から上記Ｙデー
タを読み出す動作と、全てのメモリ素子の上記各第２の
記憶領域から上記Ｃデータを読み出す動作とを時分割で
切り換え、上記表示時には一部のメモリ素子の上記各第
１の記憶領域から上記Ｙデータを読み出すと同時に他の
メモリ素子の上記各第２の記憶領域から上記Ｃデータを
読み出すようにすればよい。 【００１４】この場合、上記動き補償時は、２次元画面
上でｍ行ｎ列（例えば２行２列）のＹデータより成るワ
ードと、ｍ行ｎ／２列（例えば２行１列）の２つの色差
信号成分画像データ（Ｃb データ、Ｃr データ）より成
るワードとを時分割で切り換えればよい。ここで、ｍは
２以上の整数、ｎは偶数とする。 【００１５】さらに、上記動き補償時のワード構成にお
ける上記ｍ行ｎ／２列（例えば２行１列）ずつの２つの
Ｃb 、Ｃr データが書き込まれているメモリ素子と、同
じ行のＹデータが書き込まれているメモリ素子とを、互
いに異ならせるようにすればよい。具体的には、例えば
４つのメモリ素子Ｍ０、Ｍ１、Ｍ２、Ｍ３を用いると
き、上記表示時にＹデータとＣデータとを同時に読み出
す際には、偶数行のＹデータをメモリ素子Ｍ０、Ｍ１か
ら、同じ偶数行のＣb 、Ｃr データをメモリ素子Ｍ２、
Ｍ３からそれぞれ読み出すようにし、奇数行のＹデータ
をメモリ素子Ｍ２、Ｍ３から、同じ奇数行のＣb 、Ｃr
データをメモリ素子Ｍ０、Ｍ１から読み出すようにすれ
ばよい。 【００１６】 【作用】動き補償（ＭＣ）時には、輝度信号成分の画像
データ（Ｙデータ）のみの読み出しとクロマ信号成分の
画像データ（Ｃデータ）のみの読み出しとが時分割で行
われるため、動き補償されたデータのタイミングを合わ
せるためのバッファメモリの容量を低減でき、表示時に
はＹデータとＣデータとが同時に読み出されるため表示
用バッファメモリを不要とすることができる。さらに、
ＭＣ時のＹデータの１ワード（例えば４バイト）をｍ行
ｎ列（例えば２行２列）とすることにより、１ワードを
１行（例えば１行４バイト）で構成する場合に比べて、
１マクロブロック当りのデータ読み出し回数の増大を防
止することができる。 【００１７】 【実施例】図１は、本発明に係る動画像復号装置の一実
施例の概略構成を示すブロック回路図である。この図１
において、入力端子１１には、例えば前述したＭＣ−Ｄ
ＣＴハイブリッド符号化方式により符号化されたデータ
列信号（いわゆるビットストリーム）が供給されてい
る。この入力信号は、ＩＶＬＣ（逆可変長符号化、ある
いは可変長復号化）回路１２に送られて、前記可変長符
号化処理の逆処理が施され、ＩＤＣＴ（逆離散コサイン
変換）用の圧縮データと、動き補償用の動きベクトルデ
ータとが取り出される。 【００１８】ＩＶＬＣ回路１２からの上記ＩＤＣＴ用の
圧縮データは、ＩＤＣＴ（逆離散コサイン変換）回路１
３に送られて前記ＤＣＴ処理の逆処理が施された後、加
算器１４に送られる。ＩＶＬＣ回路１２からの上記動き
補償用の動きベクトルデータは、動き補償回路１５に送
られ、この動き補償回路１５からは動き補償ベクトルに
基づく動き補償ブロックの読み出しアドレスが画像メモ
リであるフレームメモリ２０のメモリ制御部２１に送ら
れ、この読み出しアドレスに従ってフレームメモリ２０
から読み出された動き補償ブロックのデータが動き補償
回路１５に送られている。動き補償回路１５からの動き
補償された画像データは、タイミング調整用のバッファ
メモリ１６を介して、上記加算器１４に送られている。 【００１９】加算器１４からの加算出力データは、画像
メモリであるフレームメモリ２０に送られ、書き込みア
ドレスカウンタ１７からのアドレスによって指定される
位置に書き込まれる。なお、アドレスカウンタ１７は、
上記加算器１４からの加算データの出力タイミング毎に
計数するようなカウンタである。 【００２０】フレームメモリ２０に書き込まれた画像デ
ータを順次読み出して、ＣＲＴモニタ等の表示器に表示
させるために、表示アドレスカウンタ３１からのアドレ
スがメモリ制御部２１に送られ、この表示アドレスに応
じて読み出された画像データが、必要に応じて表示用バ
ッファメモリ３２を介して、出力端子３３より取り出さ
れる。 【００２１】ここで、本発明の実施例においては、上記
動き補償のための画像データ読み出しの単位となるワー
ドと、上記表示のための画像データ読み出しの単位とな
るワードとを、それぞれに適した構成（ワード構成）に
切り換えるようにしている。このため、上記フレームメ
モリ２０及びメモリ制御部２１を、例えば図２に示すよ
うな具体的な構成とし、図３〜図５に示すような各画像
データとメモリとの関係を実現している。 【００２２】先ず図２は、フレームメモリ２０に対する
読み出しアドレス及びフレームメモリ２０からの読み出
しデータに着目したメモリ制御のための具体的な構成の
一例を示しており、入力端子２２にはＭＣ（動き補償）
と表示とを切り換える切換制御信号が供給されている。
このＭＣと表示との切換信号は、セレクタ２３の切換制
御端子、及びセレクタ２４の切換制御端子にそれぞれ送
られている。 【００２３】セレクタ２３の被選択Ａ入力としてＭＣ
（動き補償）用の画像データを読み出すためのアドレス
（ＭＣアドレス）のＬＳＢ（最下位ビット）〜ＭＳＢ
（最上位ビット）が供給され、被選択Ｂ入力として表示
用の画像データを読み出すためのアドレス（表示アドレ
ス）のＬＳＢ〜ＭＳＢが供給されており、これらの一方
が上記切換制御信号に応じて切換選択されてＳ出力とし
て取り出されるようになっている。ただし、上記表示ア
ドレスについては、表示画面の各画素を２次元の行列で
表すときの行アドレスの最下位ビット（例えばアドレス
Ａ9 ）、すなわち偶数行か奇数行かを表すビットが別に
取り出されて、後述するセレクタ２６、２７の切換制御
信号として供給されるようになっている。 【００２４】セレクタ２３の上記Ｓ出力は、フィールド
メモリ２０を構成する例えば４個のＤＲＡＭ等のメモリ
素子Ｍ０、Ｍ１、Ｍ２、Ｍ３に、それぞれのアドレス
（ＤＲＡＭアドレス）として送られている。ただし、メ
モリ素子Ｍ２、Ｍ３の各アドレスのＭＳＢは、セレクタ
２４からのＳ出力が用いられている。 【００２５】セレクタ２４の被選択Ａ入力としてはセレ
クタ２３のＳ出力のＭＳＢが供給され、被選択Ｂ入力と
してはセレクタ２３のＳ出力のＭＳＢがインバータ（否
定論理回路）２５を介して供給されており、上記ＭＣと
表示との切換制御信号に応じて一方が選択されてＳ出力
として取り出され、メモリ素子Ｍ２、Ｍ３の各アドレス
のＭＳＢとして送られている。 【００２６】これらのメモリ素子Ｍ０、Ｍ１、Ｍ２、Ｍ
３から読み出された画像データは、ＭＣ（動き補償）デ
ータとして取り出されると共に、メモリ素子Ｍ０、Ｍ１
から読み出された画像データがセレクタ２６の被選択Ａ
入力及びセレクタ２７の被選択Ｂ入力として供給され、
メモリ素子Ｍ２、Ｍ３から読み出された画像データがセ
レクタ２６の被選択Ｂ入力及びセレクタ２７の被選択Ａ
入力として供給されるようになっている。これらのセレ
クタ２６、２７は、上記表示時にセレクタ２３から出力
された行の最下位ビット、すなわち偶数行か奇数行かを
表すビットに応じて上記Ａ、Ｂ入力を切換選択してＳ出
力とするものであり、セレクタ２６からのＳ出力は表示
時のＹ（輝度信号成分）データとして、またセレクタ２
７からのＳ出力は表示時のＣ（クロマ信号成分）データ
として、それぞれ用いられるようになっている。 【００２７】いま、フィールドメモリ２０を構成する４
個のメモリ素子（ＤＲＡＭ）Ｍ０、Ｍ１、Ｍ２、Ｍ３か
ら読み出される画像データをそれぞれＤ０、Ｄ１、Ｄ
２、Ｄ３とするとき、１フィールドの２次元画面上での
画素位置と各画像データＤ０、Ｄ１、Ｄ２、Ｄ３との関
係は、図３のようになっている。この図３は、上記ＭＣ
時の２ワードを示している。また、各メモリ素子Ｍ０、
Ｍ１、Ｍ２、Ｍ３のメモリマップを図４に示している。
さらに図５は、（Ａ）に上記ＭＣ時のワード構成の２ワ
ード分を、（Ｂ）に上記表示時のワード構成の２ワード
分をそれぞれ示している。 【００２８】ここで、フィールドメモリ２０の４個のメ
モリ素子Ｍ０、Ｍ１、Ｍ２、Ｍ３からはそれぞれ１バイ
トずつ、計４バイトの画像データが同時に読み出され、
この４バイトが画像データ読み出し単位である１ワード
を構成する。すなわち、一般的に、画像データのアクセ
ス単位の１ワードとは、画像メモリを構成する複数のメ
モリ素子に対して同時にアクセスされる画像データの１
群のことであり、この１ワードは上記４バイト以外に
も、８バイトや１６バイト等に設定されることもある。 【００２９】本実施例においては、このワード構成を上
記ＭＣ時と表示時とで図５の（Ａ）、（Ｂ）に示すよう
に互いに異ならせ、それぞれの用途に適したワード構成
となるようにしている。これらの切り換えられる各ワー
ドの主要な構成としては、上記ＭＣ時にはＹ（輝度）信
号成分のみから成るワードとＣ（クロマ）信号成分のみ
から成るワードとを時分割で切り換えるようにし、上記
表示時にはＹ成分とＣ成分とから成るワードとしてい
る。 【００３０】具体的に図３において、Ｙデータ（輝度信
号成分の画像データ）については、１フレームを７２０
×２４０画素とするとき、水平方向の位置２ｉ（ｉ＝０
〜３５９）、垂直方向の位置２ｊ（ｊ＝０〜１１９）の
座標（２ｉ，２ｊ）に対して縦横２×２画素を対応さ
せ、この縦横２×２画素に上記メモリ素子Ｍ０、Ｍ１、
Ｍ２、Ｍ３の各データＤ０、Ｄ１、Ｄ２、Ｄ３を対応さ
せている。また、Ｃb データ（色差信号Ｃb 成分の画像
データ）については、１フレームの３６０×２４０の２
次元領域内で、水平方向の位置ｉ（ｉ＝０〜３５９）、
垂直方向の位置２ｊ（ｊ＝０〜１１９）の座標（ｉ，２
ｊ）に対して縦横２×１個の上記メモリ素子Ｍ２、Ｍ０
の各データＤ２、Ｄ０を対応させ、Ｃr データ（色差信
号Ｃr 成分の画像データ）については、１フレームの３
６０×２４０の２次元領域内で、水平方向の位置ｉ（ｉ
＝０〜３５９）、垂直方向の位置２ｊ（ｊ＝０〜１１
９）の座標（ｉ，２ｊ）に対して縦横２×１個の上記メ
モリ素子Ｍ３、Ｍ１の各データＤ３、Ｄ１を対応させて
いる。 【００３１】この図３から明らかなように、同一の行、
例えば２ｊのＹデータＤ０、Ｄ１が書き込まれているメ
モリ素子Ｍ０、Ｍ１と、Ｃb データＤ２、Ｃr データＤ
３が書き込まれているメモリ素子Ｍ２、Ｍ３とが互いに
異なるものとなるように、１フィールド分のＹ、Ｃb 、
Ｃr の各データについての各メモリ素子へのマッピング
を配慮している。 【００３２】図４は４個のメモリ素子Ｍ０、Ｍ１、Ｍ
２、Ｍ３のメモリマップの一例を示している。この図４
において、各メモリ素子Ｍ０、Ｍ１、Ｍ２、Ｍ３は、そ
れぞれ全記憶容量の１／２ずつのＹデータ記憶領域とＣ
（Ｃb 、Ｃr ）データ記憶領域とを有している。メモリ
素子Ｍ０のＹデータ記憶領域には偶数列、偶数行（上記
座標（２ｉ、２ｊ）に相当）のＹデータが記憶され、メ
モリ素子Ｍ１のＹデータ記憶領域には奇数列、偶数行
（座標（２ｉ＋１、２ｊ）に相当）のＹデータが記憶さ
れ、メモリ素子Ｍ２のＹデータ記憶領域には偶数列、奇
数行（座標（２ｉ、２ｊ＋１）に相当）のＹデータが記
憶され、メモリ素子Ｍ３のＹデータ記憶領域には奇数
列、奇数行（座標（２ｉ＋１、２ｊ＋１）に相当）のＹ
データが記憶される。メモリ素子Ｍ０、Ｍ１、Ｍ２、Ｍ
３の各Ｃデータ記憶領域には、奇数行のＣb データ、奇
数行のＣr データ、偶数行のＣb データ、偶数行のＣr
データがそれぞれ記憶される。 【００３３】ここで図２に戻って、上述のようなメモリ
マッピングのなされたメモリ素子Ｍ０、Ｍ１、Ｍ２、Ｍ
３を用いる場合、先ず上記ＭＣ（動き補償）時の動作と
しては、セレクタ２３は被選択Ａ入力のＭＣアドレスを
選択して出力し、セレクタ２４はＭＳＢをそのまま（反
転せずに）出力するから、Ｙデータについての動き補償
時にはメモリ素子Ｍ０、Ｍ１、Ｍ２、Ｍ３の各Ｙデータ
記憶領域からＹデータＤ０、Ｄ１、Ｄ２、Ｄ３が読み出
され、Ｃ（Ｃb 、Ｃr ）データについての動き補償時に
はメモリ素子Ｍ０、Ｍ１、Ｍ２、Ｍ３の各Ｃデータ記憶
領域からＣb データＤ０、Ｄ２及びＣr データＤ３、Ｄ
１が読み出され、これらがＭＣデータとして取り出され
る。 【００３４】これに対して、上記表示時の動作を説明す
ると、セレクタ２３は被選択Ｂ入力の表示アドレスを選
択してＳ出力を取り出すが、セレクタ２４は出力ＳのＭ
ＳＢをインバータ２５で反転したものを出力する。また
入力表示アドレスの行の最下位ビット、すなわち偶数行
か奇数行かを示すビット（例えばＡ9 ）は、セレクタ２
３から別個に取り出されて、セレクタ２６、２７の各切
換制御端子に送られており、この偶数／奇数行指示ビッ
トが０すなわち偶数行のとき、セレクタ２６はメモリ素
子Ｍ０、Ｍ１からの画像データすなわちＹデータＤ０、
Ｄ１を出力し、セレクタ２７はメモリ素子Ｍ２、Ｍ３か
らの画像データすなわちＣb 、Ｃr データＤ２、Ｄ３を
出力する。上記偶数／奇数行指示ビットが１すなわち奇
数行のときには、セレクタ２６はメモリ素子Ｍ２、Ｍ３
からの画像データすなわちＹデータＤ２、Ｄ３を出力
し、セレクタ２７はメモリ素子Ｍ０、Ｍ１からの画像デ
ータすなわちＣb 、Ｃr データＤ０、Ｄ１を出力する。 【００３５】以上をまとめると、図５の（Ａ）、（Ｂ）
のようになる。すなわち、ＭＣ時にはＹデータＤ０、Ｄ
１、Ｄ２、Ｄ３のみから成る１ワードとＣ（Ｃb 、
Ｃr ）データＤ２、Ｄ３、Ｄ０、Ｄ１のみから成る１ワ
ードとを時分割で読み出しており、表示時には、偶数行
でＹデータＤ０、Ｄ１とＣ（Ｃb 、Ｃr ）データＤ２、
Ｄ３とから成る１ワードを、奇数行でＹデータＤ２、Ｄ
３とＣ（Ｃb 、Ｃr ）データＤ０、Ｄ１とから成る１ワ
ードをそれぞれ読み出すようにしている。 【００３６】ここで、図５の（Ａ）のようなワード構成
をとることにより、上記図１の表示用バッファメモリ３
２を不要とすることができるのみならず、上記図１のタ
イミング調整用バッファメモリ１６の容量を減らすこと
ができ、動き補償時の１マクロブロック当りのデータ読
み出し回数を少なくすることができる。このマクロブロ
ックについて、図６を参照しながら説明する。 【００３７】図６は、上記図１の構成中のＩＤＣＴ回路
１３側の画像データ（フレーム間差分データ）の転送順
序を数字の１〜８で示しており、８×８画素から成るブ
ロックの８ブロックにより構成されるいわゆるマクロブ
ロックを示している。この図６に示されたデータ転送順
序に合わせて、Ｙデータのみのワードの処理を先に行
い、次にＣ（Ｃb 、Ｃr ）データのみのワードの処理を
行うことにより、上記図１のタイミング調整用バッファ
メモリ１６の容量を減らすことができるわけである。ま
た、１マクロブロック当りのデータ読み出し回数も、従
来のワード構成に比べて多くなることを回避できる。 【００３８】以下、本発明実施例の作用効果を明瞭にす
るために、従来におけるフレームメモリのデータアクセ
スについて説明する。図７は、表示に適したワード構成
として、ＹデータをＤ０、Ｄ１の２バイト、Ｃb データ
をＤ２の１バイト、Ｃr データをＤ３の１バイトとした
例を示している。このとき、図８に示すように、ＤＲＡ
Ｍ等のメモリ素子Ｍ０、Ｍ１をＹデータ記憶専用に用
い、メモリ素子Ｍ２をＣb データ記憶専用に、メモリ素
子Ｍ３をＣr データ記憶専用にそれぞれ用いればよい。 【００３９】この図７に示すようなワード構成をとると
き、動き補償時の処理において、図９に示すように、フ
レームメモリ上のデータの読み出し回数が少なくて済
む。すなわち、上記図６に示すマクロブロックのＹデー
タのブロックは１６×１６画素から成っているが、動き
補償のための動きベクトルは０．５画素単位で表されて
おり、端数が０．５のときには２画素間の平均をとる必
要があることから、１７×１７画素の領域を読み出すこ
とが必要とされる。図７のワード構成をとるときにおい
て、動きベクトルの水平方向（ｘ方向）成分Ｖx が０、
０．５のときには図９の実線のデータを用いればよく、
Ｖx が１、１．５のときには破線のデータを用いればよ
く、Ｖx が２のときには上記各メモリ素子Ｍ０〜Ｍ３の
カラムアドレスを２加算してＶx が０のときと同様な処
理を行えばよい。従って、読み出し回数は、Ｄ０、Ｄ
１、Ｄ２、Ｄ３をまとめて１ワードとして読み出すの
で、カラム（列）方向に９回、ロウ（行）方向に１７回
で合計１５３回となる。ＹデータとＣデータとの読み出
しは同時に行われている。そこで、上記図６の１マクロ
ブロック当りの読み出し回数は１５３回となる。 【００４０】しかしながら、図７のワード構成をとる
と、ＹデータとＣデータとが同時に読み出されており、
図６に示すような順序で上記ＩＤＣＴ回路１３側のデー
タが加算器１４に転送されるのにタイミングを合わせる
ために、上記図１のタイミング調整用バッファメモリ１
６が８ブロック分（５１２バイト）必要となる。 【００４１】次に、ＭＣ（動き補償）に適した、あるい
は上記タイミング調整用バッファメモリ１６の容量を低
減できるワード構成として、図１０に示すように、Ｙデ
ータのみ４バイトから成るワードと、Ｃ（Ｃb 、Ｃr ）
データのみ４バイトから成るワードとを用いることが考
えられる。この場合、上記図６で示された上記ＩＤＣＴ
回路１３側のデータ転送順序に合わせて、Ｙデータのみ
のワードの処理を先に行い、次にＣデータのみのワード
の処理を行うことにより、上記タイミング調整用バッフ
ァメモリ１６の容量が４ブロック分（２５６バイト）で
済む。図１１はこの場合の各メモリ素子Ｍ０、Ｍ１、Ｍ
２、Ｍ３のメモリマップの一例を示し、各メモリ素子Ｍ
０、Ｍ１、Ｍ２、Ｍ３はそれぞれＹデータ記憶領域とＣ
データ記憶領域とを有している。 【００４２】しかしながら、この図１０に示すようなワ
ード構成をとる場合には、図１２に示すように、１マク
ロブロック当りのフレームメモリ上のデータ読み出し回
数が多くなることになる。すなわち、動きベクトルの水
平方向（ｘ方向）成分Ｖx が０、０．５のときには図１
２の実線のデータを用い、Ｖx が３、３．５のときには
破線のデータを用い、Ｖx が１〜２．５のときにはこれ
らの間のデータを用いる。さらにＶx が４のときには上
記各メモリ素子Ｍ０〜Ｍ３のカラムアドレスを２加算し
てＶx が０のときと同様な処理を行えばよい。従って読
み出し回数は、Ｄ０、Ｄ１、Ｄ２、Ｄ３をまとめて１ワ
ードとして読み出すので、カラム（列）方向に５回、ロ
ウ（行）方向に１７回で合計８５回となる。さらにＹデ
ータの読み出しとＣデータの読み出しとを両方行わなけ
ればならないため、上記図６の１マクロブロック当りの
読み出し回数は１７０回と多くなる。 【００４３】さらに、図１０に示すワード構成をとる場
合には、表示時にＹデータとＣデータとが同時に読めな
いために、図１の表示用バッファメモリ３２が４バイト
以上必要となる。 【００４４】これに対して、上記図３、すなわち図５の
（Ａ）、（Ｂ）に示すワード構成を採用することによ
り、上述したような図７のワード構成や図１０のワード
構成の欠点を解決することができる。 【００４５】ここで、表示時に図５の（Ｂ）に示すよう
にＹデータとＣデータとを同時に読み出すことにより上
記表示用バッファメモリ３２が不要となること、及びＭ
Ｃ時に図５の（Ａ）に示すようにＹデータのみ、Ｃデー
タのみを時分割で読み出すことにより上記タイミング調
整用バッファメモリ１６の容量を４ブロック分（２５６
バイト）で済ませられることが挙げられるが、さらに、
ＭＣ時の１マクロブロック当りの読み出し回数を、上記
図１０のワード構成の場合よりも少なくできるという効
果がある。 【００４６】すなわち、図１３は上記マクロブロックの
Ｙデータの読み出しを説明するための図であり、動き補
償のために１７×１７画素の領域を確保するためには、
動きベクトルの水平方向（ｘ方向）成分Ｖx が０、０．
５のときには図１３の実線のデータを用いればよく、Ｖ
x が１、１．５のときには破線のデータを用いればよ
く、Ｖx が２のときには上記各メモリ素子Ｍ０〜Ｍ３の
カラムアドレスを１加算してＶx が０のときと同様な処
理を行えばよい。また、動きベクトルの垂直方向（ｙ方
向）成分Ｖy が０、０．５のときには図１３の実線のデ
ータを用いればよく、Ｖy が１、１．５のときには破線
のデータを用いればよく、Ｖy が２のときには上記各メ
モリ素子Ｍ０〜Ｍ３のロウアドレスを１加算してＶy が
０のときと同様な処理を行えばよい。従って、読み出し
回数は、Ｄ０、Ｄ１、Ｄ２、Ｄ３をまとめて１ワードと
して読み出すので、カラム（列）方向に９回、ロウ
（行）方向に９回で合計８１回となる。さらにＹデータ
の読み出しとＣデータの読み出しとを両方行わなければ
ならないため、これを２倍して、上記図６の１マクロブ
ロック当りの読み出し回数は１６２回となる。 【００４７】以上を整理すると、次の表１のようにな
る。 【００４８】 【表１】【００４９】この表１から明らかなように、上記図１の
タイミング調整用のバッファメモリ１６の容量を４ブロ
ック（２５６バイト）と低減でき、上記表示用バッファ
メモリ３２を不要とすることができる。また、ＭＣ時の
１マクロブロック当りのデータ読み出し回数は、図７の
ワード構成の場合の１５３回ほど少なくはないものの、
図１０のワード構成の場合の１７０回よりは充分に少な
くなっている。 【００５０】なお、本発明は上記実施例のみに限定され
るものではなく、例えば、１ワードのバイト数は４バイ
トに限定されず、８バイト、１６バイト等の任意の数値
に設定することができる。また、ＭＣ時の１ワードを２
行２列としているが、一般にｍ行ｎ列（ただしｍは２以
上の整数、ｎは偶数とするのが好ましい）とするように
構成してもよい。この他、本発明の要旨を逸脱しない範
囲で種々の変更が可能である。 【００５１】 【発明の効果】以上の説明からも明らかなように、本発
明に係る動画像復号装置によれば、動きベクトルに応じ
て画像メモリより画像データを読み出して動き補償を伴
う動画像復号を行うと共に表示のために画像メモリから
一定の順序で画像データを読み出す動画像復号装置にお
いて、上記画像メモリは複数のメモリ素子から成り、各
メモリ素子はそれぞれ輝度信号成分の画像データを記憶
する第１の記憶領域とクロマ信号成分の画像データを記
憶する第２の記憶領域とを有し、動き補償時には全ての
メモリ素子の上記各第１の記憶領域から上記輝度信号成
分の画像データを読み出す動作と、全てのメモリ素子の
上記各第２の記憶領域から上記クロマ信号成分の画像デ
ータを読み出す動作とを時分割で切り換え、表示時には
一部のメモリ素子の上記各第１の記憶領域から上記輝度
信号成分の画像データを読み出すと同時に他のメモリ素
子の上記各第２の記憶領域から上記クロマ信号成分の画
像データを読み出し、上記画像メモリに対する画像デー
タアクセス単位となるワード構成を動き補償時と表示時
とで切り換えているため、動き補償データをタイミング
調整するためのバッファメモリの容量を低減でき、表示
用バッファメモリを不要とすることができ、さらに画像
メモリに対する１マクロブロック当たりのアクセス回数
が増えることを防止できる。
画像メモリより画像データを読み出す動き補償を伴う動
画像復号を行うと共に表示のために画像メモリから一定
の順序で画像データを読み出すような動画像復号装置に
関する。 【０００２】 【従来の技術】ＴＶ電話／ＴＶ会議信号あるいはテレビ
ジョン放送信号等のような動画像信号を圧縮して符号化
するための方式としては種々のものが知られているが、
近年においては、いわゆるＭＣ（動き補償）フレーム間
予測とＤＣＴ（離散コサイン変換）等の直交変換とを組
み合わせたＭＣ−ＤＣＴ等のハイブリッド符号化方式が
有望視されている。 【０００３】図１４は、上述したようなＭＣ−ＤＣＴハ
イブリッド符号化方式を説明するための具体的構成の一
例を示している。この図１４において、入力端子１１１
にはテレビジョン信号等のような動画像信号が供給され
ている。この入力信号は、フレームメモリ等の画像メモ
リ１１２を介して、動き検出回路１１３及び減算器１１
４に送られる。減算器１１４からの出力は、ＤＣＴ（離
散コサイン変換）回路１１５に送られて離散コサイン変
換処理が施され、量子化器１１６にて量子化されて、局
部デコーダとなる逆量子化器１１７と逆ＤＣＴ（ＩＤＣ
Ｔ）回路１１８との直列回路に送られる。局部デコーダ
のＩＤＣＴ回路１１８からの出力は、加算器１１９を介
して、フレームメモリ等の画像メモリ１２０に送られ
る。この画像メモリ１２０から読み出された出力は、上
記動き検出回路１１３及び動き補償回路１２１に送ら
れ、動き検出回路１１３からの動きベクトル等の動き検
出情報が動き補償回路１２１に送られる。また、動き補
償回路１２１からの出力が上記減算器１１４及び上記加
算器１１９にそれぞれ送られる。 【０００４】ここで、上記入力信号は、画像メモリ１１
２に一時記憶された後、所定サイズのブロック単位で読
み出され、処理が施される。動き検出回路１１３は、画
像メモリ１１２からの信号ブロックの画素値と画像メモ
リ１２０からの局部デコードされた信号の画素値とを比
較することにより、動きベクトルを検出する。動き補償
回路１２１は、この動きベクトルに基づいて参照ブロッ
クを出力し、減算器１１４により入力画像信号ブロック
とこの参照ブロックとの差分が算出される。この差分出
力がＤＣＴ回路１１５で離散コサイン変換された後、量
子化器１１６で量子化され、例えばエントロピ符号化器
等の可変長符号化器１２３に送られて可変長符号化され
る。また、上記動き検出回路１１３からの動きベクトル
等も可変長符号化器１２３に送られて、可変長符号化さ
れる。 【０００５】可変長符号化器１２３からの出力は、送信
用のバッファメモリ１２５に送られる。送信用バッファ
メモリ１２５では、送信する符号が一時蓄積され、例え
ば単位時間当りのデータ量が一定となるように、量子化
器１１６での量子化や可変長符号化器１２３での符号化
を制御する。バッファメモリ１２５からの出力は、出力
端子１２６を介して取り出され、通信回線を介して伝送
されたり、記録媒体に対して記録再生される。 【０００６】入力信号がＹ（輝度）信号とＣ（クロマ）
信号とから成るカラーコンポーネント画像信号の場合に
は、Ｙ信号データとＣ信号データとに対して、それぞれ
ＭＣ処理やＤＣＴ処理等が施される。Ｃ信号は、いわゆ
るＢ−Ｙ信号とＲ−Ｙ信号とに対応する色差信号Ｃb と
Ｃr とから成っている。サンプル数（あるいはサンプリ
ング周波数）としては、Ｙ：Ｃb ：Ｃr の比率を４：
２：２としており、Ｙの２個（２画素分）のデータに対
して、Ｃb とＣr のデータはそれぞれ１個ずつの割合で
対応している。 【０００７】 【発明が解決しようとする課題】ところで、上述したよ
うなＭＣ−ＤＣＴハイブリッド符号化処理が施された信
号を復号する際には、フレームメモリに記憶された１フ
レーム前のデータを動きベクトルに応じて読み出して動
き補償を行うことが必要とされ、またＣＲＴ（陰極線
管）モニタ等の表示器に表示させる際には、フレームメ
モリから表示のための走査（スキャン）動作に従って順
次データを読み出すことが必要とされる。 【０００８】このフレームメモリは、複数（例えば４個
程度）のＤＲＡＭ等のメモリ素子から成っており、各メ
モリ素子からそれぞれ１バイトずつの例えば４バイト程
度を１ワードとして並列読み出しするような構成をとっ
ている。 【０００９】このフレームメモリ上のデータをアクセス
する際に、表示に適したワード構成として、１ワード中
に例えば２バイトのＹのデータと、このＹの画素に対応
するそれぞれ１バイトずつのＣb 、Ｃr のデータとの４
バイトを含む構成とすることが考えられる。このワード
構成によれば、表示用のバッファメモリは不要となる
が、ＭＣ（動き補償）処理された画像データをフレーム
間差分データと加算する際のタイミング調整用のバッフ
ァメモリ容量が大きくなるという問題がある。また、Ｍ
Ｃ処理に適したワード構成として、Ｙのみ４バイトのワ
ードと、Ｃのみ４バイトのワードとを時間に応じて切り
換えるようなワード構成とすると、ＭＣ処理されたデー
タのタイミング調整用のバッファメモリ容量は少なくな
るが、表示用のバッファメモリが必要となり、またＭＣ
時にフレームメモリに対するデータの読み出し回数が増
加するという問題がある。 【００１０】本発明は、このような実情に鑑みてなされ
たものであり、表示用バッファメモリを不要とし、ＭＣ
時のフレームメモリに対するデータの読み出し回数を増
加させることがなく、ＭＣ処理された画像データのタイ
ミング調整用バッファメモリの容量が少なくて済むよう
な動画像復号装置の提供を目的とする。 【００１１】 【課題を解決するための手段】本発明に係る動画像復号
装置は、動きベクトルに応じて画像メモリより画像デー
タを読み出して動き補償を伴う動画像復号を行うと共に
表示のために画像メモリから一定の順序で画像データを
読み出す動画像復号装置において、上記画像メモリは複
数のメモリ素子から成り、各メモリ素子はそれぞれ輝度
信号成分の画像データを記憶する第１の記憶領域とクロ
マ信号成分の画像データを記憶する第２の記憶領域とを
有し、動き補償時には全てのメモリ素子の上記各第１の
記憶領域から上記輝度信号成分の画像データを読み出す
動作と、全てのメモリ素子の上記各第２の記憶領域から
上記クロマ信号成分の画像データを読み出す動作とを時
分割で切り換え、表示時には一部のメモリ素子の上記各
第１の記憶領域から上記輝度信号成分の画像データを読
み出すと同時に他のメモリ素子の上記各第２の記憶領域
から上記クロマ信号成分の画像データを読み出し、上記
画像メモリに対する画像データアクセス単位となるワー
ド構成を動き補償時と表示時とで切り換えることを特徴
とすることにより、上述の課題を解決する。 【００１２】ここで、このような動画像復号装置として
は、例えばいわゆるＭＣ−ＤＣＴハイブリッド符号化方
式により符号化された信号が入力され、逆ＤＣＴされて
得られたフレーム間差分データと、動きベクトルに応じ
て上記画像メモリから読み出された画像データとを加算
して上記画像メモリに書き込むような処理により動画像
復号を行うものを使用できる。 【００１３】また、上記画像メモリは複数のメモリ素子
（ＤＲＡＭ等）から成り、各メモリ素子はそれぞれ輝度
信号成分の画像データ（Ｙデータ）を記憶する第１の記
憶領域とクロマ信号成分の画像データ（Ｃデータ）を記
憶する第２の記憶領域とを有し、上記動き補償時には全
てのメモリ素子の上記各第１の記憶領域から上記Ｙデー
タを読み出す動作と、全てのメモリ素子の上記各第２の
記憶領域から上記Ｃデータを読み出す動作とを時分割で
切り換え、上記表示時には一部のメモリ素子の上記各第
１の記憶領域から上記Ｙデータを読み出すと同時に他の
メモリ素子の上記各第２の記憶領域から上記Ｃデータを
読み出すようにすればよい。 【００１４】この場合、上記動き補償時は、２次元画面
上でｍ行ｎ列（例えば２行２列）のＹデータより成るワ
ードと、ｍ行ｎ／２列（例えば２行１列）の２つの色差
信号成分画像データ（Ｃb データ、Ｃr データ）より成
るワードとを時分割で切り換えればよい。ここで、ｍは
２以上の整数、ｎは偶数とする。 【００１５】さらに、上記動き補償時のワード構成にお
ける上記ｍ行ｎ／２列（例えば２行１列）ずつの２つの
Ｃb 、Ｃr データが書き込まれているメモリ素子と、同
じ行のＹデータが書き込まれているメモリ素子とを、互
いに異ならせるようにすればよい。具体的には、例えば
４つのメモリ素子Ｍ０、Ｍ１、Ｍ２、Ｍ３を用いると
き、上記表示時にＹデータとＣデータとを同時に読み出
す際には、偶数行のＹデータをメモリ素子Ｍ０、Ｍ１か
ら、同じ偶数行のＣb 、Ｃr データをメモリ素子Ｍ２、
Ｍ３からそれぞれ読み出すようにし、奇数行のＹデータ
をメモリ素子Ｍ２、Ｍ３から、同じ奇数行のＣb 、Ｃr
データをメモリ素子Ｍ０、Ｍ１から読み出すようにすれ
ばよい。 【００１６】 【作用】動き補償（ＭＣ）時には、輝度信号成分の画像
データ（Ｙデータ）のみの読み出しとクロマ信号成分の
画像データ（Ｃデータ）のみの読み出しとが時分割で行
われるため、動き補償されたデータのタイミングを合わ
せるためのバッファメモリの容量を低減でき、表示時に
はＹデータとＣデータとが同時に読み出されるため表示
用バッファメモリを不要とすることができる。さらに、
ＭＣ時のＹデータの１ワード（例えば４バイト）をｍ行
ｎ列（例えば２行２列）とすることにより、１ワードを
１行（例えば１行４バイト）で構成する場合に比べて、
１マクロブロック当りのデータ読み出し回数の増大を防
止することができる。 【００１７】 【実施例】図１は、本発明に係る動画像復号装置の一実
施例の概略構成を示すブロック回路図である。この図１
において、入力端子１１には、例えば前述したＭＣ−Ｄ
ＣＴハイブリッド符号化方式により符号化されたデータ
列信号（いわゆるビットストリーム）が供給されてい
る。この入力信号は、ＩＶＬＣ（逆可変長符号化、ある
いは可変長復号化）回路１２に送られて、前記可変長符
号化処理の逆処理が施され、ＩＤＣＴ（逆離散コサイン
変換）用の圧縮データと、動き補償用の動きベクトルデ
ータとが取り出される。 【００１８】ＩＶＬＣ回路１２からの上記ＩＤＣＴ用の
圧縮データは、ＩＤＣＴ（逆離散コサイン変換）回路１
３に送られて前記ＤＣＴ処理の逆処理が施された後、加
算器１４に送られる。ＩＶＬＣ回路１２からの上記動き
補償用の動きベクトルデータは、動き補償回路１５に送
られ、この動き補償回路１５からは動き補償ベクトルに
基づく動き補償ブロックの読み出しアドレスが画像メモ
リであるフレームメモリ２０のメモリ制御部２１に送ら
れ、この読み出しアドレスに従ってフレームメモリ２０
から読み出された動き補償ブロックのデータが動き補償
回路１５に送られている。動き補償回路１５からの動き
補償された画像データは、タイミング調整用のバッファ
メモリ１６を介して、上記加算器１４に送られている。 【００１９】加算器１４からの加算出力データは、画像
メモリであるフレームメモリ２０に送られ、書き込みア
ドレスカウンタ１７からのアドレスによって指定される
位置に書き込まれる。なお、アドレスカウンタ１７は、
上記加算器１４からの加算データの出力タイミング毎に
計数するようなカウンタである。 【００２０】フレームメモリ２０に書き込まれた画像デ
ータを順次読み出して、ＣＲＴモニタ等の表示器に表示
させるために、表示アドレスカウンタ３１からのアドレ
スがメモリ制御部２１に送られ、この表示アドレスに応
じて読み出された画像データが、必要に応じて表示用バ
ッファメモリ３２を介して、出力端子３３より取り出さ
れる。 【００２１】ここで、本発明の実施例においては、上記
動き補償のための画像データ読み出しの単位となるワー
ドと、上記表示のための画像データ読み出しの単位とな
るワードとを、それぞれに適した構成（ワード構成）に
切り換えるようにしている。このため、上記フレームメ
モリ２０及びメモリ制御部２１を、例えば図２に示すよ
うな具体的な構成とし、図３〜図５に示すような各画像
データとメモリとの関係を実現している。 【００２２】先ず図２は、フレームメモリ２０に対する
読み出しアドレス及びフレームメモリ２０からの読み出
しデータに着目したメモリ制御のための具体的な構成の
一例を示しており、入力端子２２にはＭＣ（動き補償）
と表示とを切り換える切換制御信号が供給されている。
このＭＣと表示との切換信号は、セレクタ２３の切換制
御端子、及びセレクタ２４の切換制御端子にそれぞれ送
られている。 【００２３】セレクタ２３の被選択Ａ入力としてＭＣ
（動き補償）用の画像データを読み出すためのアドレス
（ＭＣアドレス）のＬＳＢ（最下位ビット）〜ＭＳＢ
（最上位ビット）が供給され、被選択Ｂ入力として表示
用の画像データを読み出すためのアドレス（表示アドレ
ス）のＬＳＢ〜ＭＳＢが供給されており、これらの一方
が上記切換制御信号に応じて切換選択されてＳ出力とし
て取り出されるようになっている。ただし、上記表示ア
ドレスについては、表示画面の各画素を２次元の行列で
表すときの行アドレスの最下位ビット（例えばアドレス
Ａ9 ）、すなわち偶数行か奇数行かを表すビットが別に
取り出されて、後述するセレクタ２６、２７の切換制御
信号として供給されるようになっている。 【００２４】セレクタ２３の上記Ｓ出力は、フィールド
メモリ２０を構成する例えば４個のＤＲＡＭ等のメモリ
素子Ｍ０、Ｍ１、Ｍ２、Ｍ３に、それぞれのアドレス
（ＤＲＡＭアドレス）として送られている。ただし、メ
モリ素子Ｍ２、Ｍ３の各アドレスのＭＳＢは、セレクタ
２４からのＳ出力が用いられている。 【００２５】セレクタ２４の被選択Ａ入力としてはセレ
クタ２３のＳ出力のＭＳＢが供給され、被選択Ｂ入力と
してはセレクタ２３のＳ出力のＭＳＢがインバータ（否
定論理回路）２５を介して供給されており、上記ＭＣと
表示との切換制御信号に応じて一方が選択されてＳ出力
として取り出され、メモリ素子Ｍ２、Ｍ３の各アドレス
のＭＳＢとして送られている。 【００２６】これらのメモリ素子Ｍ０、Ｍ１、Ｍ２、Ｍ
３から読み出された画像データは、ＭＣ（動き補償）デ
ータとして取り出されると共に、メモリ素子Ｍ０、Ｍ１
から読み出された画像データがセレクタ２６の被選択Ａ
入力及びセレクタ２７の被選択Ｂ入力として供給され、
メモリ素子Ｍ２、Ｍ３から読み出された画像データがセ
レクタ２６の被選択Ｂ入力及びセレクタ２７の被選択Ａ
入力として供給されるようになっている。これらのセレ
クタ２６、２７は、上記表示時にセレクタ２３から出力
された行の最下位ビット、すなわち偶数行か奇数行かを
表すビットに応じて上記Ａ、Ｂ入力を切換選択してＳ出
力とするものであり、セレクタ２６からのＳ出力は表示
時のＹ（輝度信号成分）データとして、またセレクタ２
７からのＳ出力は表示時のＣ（クロマ信号成分）データ
として、それぞれ用いられるようになっている。 【００２７】いま、フィールドメモリ２０を構成する４
個のメモリ素子（ＤＲＡＭ）Ｍ０、Ｍ１、Ｍ２、Ｍ３か
ら読み出される画像データをそれぞれＤ０、Ｄ１、Ｄ
２、Ｄ３とするとき、１フィールドの２次元画面上での
画素位置と各画像データＤ０、Ｄ１、Ｄ２、Ｄ３との関
係は、図３のようになっている。この図３は、上記ＭＣ
時の２ワードを示している。また、各メモリ素子Ｍ０、
Ｍ１、Ｍ２、Ｍ３のメモリマップを図４に示している。
さらに図５は、（Ａ）に上記ＭＣ時のワード構成の２ワ
ード分を、（Ｂ）に上記表示時のワード構成の２ワード
分をそれぞれ示している。 【００２８】ここで、フィールドメモリ２０の４個のメ
モリ素子Ｍ０、Ｍ１、Ｍ２、Ｍ３からはそれぞれ１バイ
トずつ、計４バイトの画像データが同時に読み出され、
この４バイトが画像データ読み出し単位である１ワード
を構成する。すなわち、一般的に、画像データのアクセ
ス単位の１ワードとは、画像メモリを構成する複数のメ
モリ素子に対して同時にアクセスされる画像データの１
群のことであり、この１ワードは上記４バイト以外に
も、８バイトや１６バイト等に設定されることもある。 【００２９】本実施例においては、このワード構成を上
記ＭＣ時と表示時とで図５の（Ａ）、（Ｂ）に示すよう
に互いに異ならせ、それぞれの用途に適したワード構成
となるようにしている。これらの切り換えられる各ワー
ドの主要な構成としては、上記ＭＣ時にはＹ（輝度）信
号成分のみから成るワードとＣ（クロマ）信号成分のみ
から成るワードとを時分割で切り換えるようにし、上記
表示時にはＹ成分とＣ成分とから成るワードとしてい
る。 【００３０】具体的に図３において、Ｙデータ（輝度信
号成分の画像データ）については、１フレームを７２０
×２４０画素とするとき、水平方向の位置２ｉ（ｉ＝０
〜３５９）、垂直方向の位置２ｊ（ｊ＝０〜１１９）の
座標（２ｉ，２ｊ）に対して縦横２×２画素を対応さ
せ、この縦横２×２画素に上記メモリ素子Ｍ０、Ｍ１、
Ｍ２、Ｍ３の各データＤ０、Ｄ１、Ｄ２、Ｄ３を対応さ
せている。また、Ｃb データ（色差信号Ｃb 成分の画像
データ）については、１フレームの３６０×２４０の２
次元領域内で、水平方向の位置ｉ（ｉ＝０〜３５９）、
垂直方向の位置２ｊ（ｊ＝０〜１１９）の座標（ｉ，２
ｊ）に対して縦横２×１個の上記メモリ素子Ｍ２、Ｍ０
の各データＤ２、Ｄ０を対応させ、Ｃr データ（色差信
号Ｃr 成分の画像データ）については、１フレームの３
６０×２４０の２次元領域内で、水平方向の位置ｉ（ｉ
＝０〜３５９）、垂直方向の位置２ｊ（ｊ＝０〜１１
９）の座標（ｉ，２ｊ）に対して縦横２×１個の上記メ
モリ素子Ｍ３、Ｍ１の各データＤ３、Ｄ１を対応させて
いる。 【００３１】この図３から明らかなように、同一の行、
例えば２ｊのＹデータＤ０、Ｄ１が書き込まれているメ
モリ素子Ｍ０、Ｍ１と、Ｃb データＤ２、Ｃr データＤ
３が書き込まれているメモリ素子Ｍ２、Ｍ３とが互いに
異なるものとなるように、１フィールド分のＹ、Ｃb 、
Ｃr の各データについての各メモリ素子へのマッピング
を配慮している。 【００３２】図４は４個のメモリ素子Ｍ０、Ｍ１、Ｍ
２、Ｍ３のメモリマップの一例を示している。この図４
において、各メモリ素子Ｍ０、Ｍ１、Ｍ２、Ｍ３は、そ
れぞれ全記憶容量の１／２ずつのＹデータ記憶領域とＣ
（Ｃb 、Ｃr ）データ記憶領域とを有している。メモリ
素子Ｍ０のＹデータ記憶領域には偶数列、偶数行（上記
座標（２ｉ、２ｊ）に相当）のＹデータが記憶され、メ
モリ素子Ｍ１のＹデータ記憶領域には奇数列、偶数行
（座標（２ｉ＋１、２ｊ）に相当）のＹデータが記憶さ
れ、メモリ素子Ｍ２のＹデータ記憶領域には偶数列、奇
数行（座標（２ｉ、２ｊ＋１）に相当）のＹデータが記
憶され、メモリ素子Ｍ３のＹデータ記憶領域には奇数
列、奇数行（座標（２ｉ＋１、２ｊ＋１）に相当）のＹ
データが記憶される。メモリ素子Ｍ０、Ｍ１、Ｍ２、Ｍ
３の各Ｃデータ記憶領域には、奇数行のＣb データ、奇
数行のＣr データ、偶数行のＣb データ、偶数行のＣr
データがそれぞれ記憶される。 【００３３】ここで図２に戻って、上述のようなメモリ
マッピングのなされたメモリ素子Ｍ０、Ｍ１、Ｍ２、Ｍ
３を用いる場合、先ず上記ＭＣ（動き補償）時の動作と
しては、セレクタ２３は被選択Ａ入力のＭＣアドレスを
選択して出力し、セレクタ２４はＭＳＢをそのまま（反
転せずに）出力するから、Ｙデータについての動き補償
時にはメモリ素子Ｍ０、Ｍ１、Ｍ２、Ｍ３の各Ｙデータ
記憶領域からＹデータＤ０、Ｄ１、Ｄ２、Ｄ３が読み出
され、Ｃ（Ｃb 、Ｃr ）データについての動き補償時に
はメモリ素子Ｍ０、Ｍ１、Ｍ２、Ｍ３の各Ｃデータ記憶
領域からＣb データＤ０、Ｄ２及びＣr データＤ３、Ｄ
１が読み出され、これらがＭＣデータとして取り出され
る。 【００３４】これに対して、上記表示時の動作を説明す
ると、セレクタ２３は被選択Ｂ入力の表示アドレスを選
択してＳ出力を取り出すが、セレクタ２４は出力ＳのＭ
ＳＢをインバータ２５で反転したものを出力する。また
入力表示アドレスの行の最下位ビット、すなわち偶数行
か奇数行かを示すビット（例えばＡ9 ）は、セレクタ２
３から別個に取り出されて、セレクタ２６、２７の各切
換制御端子に送られており、この偶数／奇数行指示ビッ
トが０すなわち偶数行のとき、セレクタ２６はメモリ素
子Ｍ０、Ｍ１からの画像データすなわちＹデータＤ０、
Ｄ１を出力し、セレクタ２７はメモリ素子Ｍ２、Ｍ３か
らの画像データすなわちＣb 、Ｃr データＤ２、Ｄ３を
出力する。上記偶数／奇数行指示ビットが１すなわち奇
数行のときには、セレクタ２６はメモリ素子Ｍ２、Ｍ３
からの画像データすなわちＹデータＤ２、Ｄ３を出力
し、セレクタ２７はメモリ素子Ｍ０、Ｍ１からの画像デ
ータすなわちＣb 、Ｃr データＤ０、Ｄ１を出力する。 【００３５】以上をまとめると、図５の（Ａ）、（Ｂ）
のようになる。すなわち、ＭＣ時にはＹデータＤ０、Ｄ
１、Ｄ２、Ｄ３のみから成る１ワードとＣ（Ｃb 、
Ｃr ）データＤ２、Ｄ３、Ｄ０、Ｄ１のみから成る１ワ
ードとを時分割で読み出しており、表示時には、偶数行
でＹデータＤ０、Ｄ１とＣ（Ｃb 、Ｃr ）データＤ２、
Ｄ３とから成る１ワードを、奇数行でＹデータＤ２、Ｄ
３とＣ（Ｃb 、Ｃr ）データＤ０、Ｄ１とから成る１ワ
ードをそれぞれ読み出すようにしている。 【００３６】ここで、図５の（Ａ）のようなワード構成
をとることにより、上記図１の表示用バッファメモリ３
２を不要とすることができるのみならず、上記図１のタ
イミング調整用バッファメモリ１６の容量を減らすこと
ができ、動き補償時の１マクロブロック当りのデータ読
み出し回数を少なくすることができる。このマクロブロ
ックについて、図６を参照しながら説明する。 【００３７】図６は、上記図１の構成中のＩＤＣＴ回路
１３側の画像データ（フレーム間差分データ）の転送順
序を数字の１〜８で示しており、８×８画素から成るブ
ロックの８ブロックにより構成されるいわゆるマクロブ
ロックを示している。この図６に示されたデータ転送順
序に合わせて、Ｙデータのみのワードの処理を先に行
い、次にＣ（Ｃb 、Ｃr ）データのみのワードの処理を
行うことにより、上記図１のタイミング調整用バッファ
メモリ１６の容量を減らすことができるわけである。ま
た、１マクロブロック当りのデータ読み出し回数も、従
来のワード構成に比べて多くなることを回避できる。 【００３８】以下、本発明実施例の作用効果を明瞭にす
るために、従来におけるフレームメモリのデータアクセ
スについて説明する。図７は、表示に適したワード構成
として、ＹデータをＤ０、Ｄ１の２バイト、Ｃb データ
をＤ２の１バイト、Ｃr データをＤ３の１バイトとした
例を示している。このとき、図８に示すように、ＤＲＡ
Ｍ等のメモリ素子Ｍ０、Ｍ１をＹデータ記憶専用に用
い、メモリ素子Ｍ２をＣb データ記憶専用に、メモリ素
子Ｍ３をＣr データ記憶専用にそれぞれ用いればよい。 【００３９】この図７に示すようなワード構成をとると
き、動き補償時の処理において、図９に示すように、フ
レームメモリ上のデータの読み出し回数が少なくて済
む。すなわち、上記図６に示すマクロブロックのＹデー
タのブロックは１６×１６画素から成っているが、動き
補償のための動きベクトルは０．５画素単位で表されて
おり、端数が０．５のときには２画素間の平均をとる必
要があることから、１７×１７画素の領域を読み出すこ
とが必要とされる。図７のワード構成をとるときにおい
て、動きベクトルの水平方向（ｘ方向）成分Ｖx が０、
０．５のときには図９の実線のデータを用いればよく、
Ｖx が１、１．５のときには破線のデータを用いればよ
く、Ｖx が２のときには上記各メモリ素子Ｍ０〜Ｍ３の
カラムアドレスを２加算してＶx が０のときと同様な処
理を行えばよい。従って、読み出し回数は、Ｄ０、Ｄ
１、Ｄ２、Ｄ３をまとめて１ワードとして読み出すの
で、カラム（列）方向に９回、ロウ（行）方向に１７回
で合計１５３回となる。ＹデータとＣデータとの読み出
しは同時に行われている。そこで、上記図６の１マクロ
ブロック当りの読み出し回数は１５３回となる。 【００４０】しかしながら、図７のワード構成をとる
と、ＹデータとＣデータとが同時に読み出されており、
図６に示すような順序で上記ＩＤＣＴ回路１３側のデー
タが加算器１４に転送されるのにタイミングを合わせる
ために、上記図１のタイミング調整用バッファメモリ１
６が８ブロック分（５１２バイト）必要となる。 【００４１】次に、ＭＣ（動き補償）に適した、あるい
は上記タイミング調整用バッファメモリ１６の容量を低
減できるワード構成として、図１０に示すように、Ｙデ
ータのみ４バイトから成るワードと、Ｃ（Ｃb 、Ｃr ）
データのみ４バイトから成るワードとを用いることが考
えられる。この場合、上記図６で示された上記ＩＤＣＴ
回路１３側のデータ転送順序に合わせて、Ｙデータのみ
のワードの処理を先に行い、次にＣデータのみのワード
の処理を行うことにより、上記タイミング調整用バッフ
ァメモリ１６の容量が４ブロック分（２５６バイト）で
済む。図１１はこの場合の各メモリ素子Ｍ０、Ｍ１、Ｍ
２、Ｍ３のメモリマップの一例を示し、各メモリ素子Ｍ
０、Ｍ１、Ｍ２、Ｍ３はそれぞれＹデータ記憶領域とＣ
データ記憶領域とを有している。 【００４２】しかしながら、この図１０に示すようなワ
ード構成をとる場合には、図１２に示すように、１マク
ロブロック当りのフレームメモリ上のデータ読み出し回
数が多くなることになる。すなわち、動きベクトルの水
平方向（ｘ方向）成分Ｖx が０、０．５のときには図１
２の実線のデータを用い、Ｖx が３、３．５のときには
破線のデータを用い、Ｖx が１〜２．５のときにはこれ
らの間のデータを用いる。さらにＶx が４のときには上
記各メモリ素子Ｍ０〜Ｍ３のカラムアドレスを２加算し
てＶx が０のときと同様な処理を行えばよい。従って読
み出し回数は、Ｄ０、Ｄ１、Ｄ２、Ｄ３をまとめて１ワ
ードとして読み出すので、カラム（列）方向に５回、ロ
ウ（行）方向に１７回で合計８５回となる。さらにＹデ
ータの読み出しとＣデータの読み出しとを両方行わなけ
ればならないため、上記図６の１マクロブロック当りの
読み出し回数は１７０回と多くなる。 【００４３】さらに、図１０に示すワード構成をとる場
合には、表示時にＹデータとＣデータとが同時に読めな
いために、図１の表示用バッファメモリ３２が４バイト
以上必要となる。 【００４４】これに対して、上記図３、すなわち図５の
（Ａ）、（Ｂ）に示すワード構成を採用することによ
り、上述したような図７のワード構成や図１０のワード
構成の欠点を解決することができる。 【００４５】ここで、表示時に図５の（Ｂ）に示すよう
にＹデータとＣデータとを同時に読み出すことにより上
記表示用バッファメモリ３２が不要となること、及びＭ
Ｃ時に図５の（Ａ）に示すようにＹデータのみ、Ｃデー
タのみを時分割で読み出すことにより上記タイミング調
整用バッファメモリ１６の容量を４ブロック分（２５６
バイト）で済ませられることが挙げられるが、さらに、
ＭＣ時の１マクロブロック当りの読み出し回数を、上記
図１０のワード構成の場合よりも少なくできるという効
果がある。 【００４６】すなわち、図１３は上記マクロブロックの
Ｙデータの読み出しを説明するための図であり、動き補
償のために１７×１７画素の領域を確保するためには、
動きベクトルの水平方向（ｘ方向）成分Ｖx が０、０．
５のときには図１３の実線のデータを用いればよく、Ｖ
x が１、１．５のときには破線のデータを用いればよ
く、Ｖx が２のときには上記各メモリ素子Ｍ０〜Ｍ３の
カラムアドレスを１加算してＶx が０のときと同様な処
理を行えばよい。また、動きベクトルの垂直方向（ｙ方
向）成分Ｖy が０、０．５のときには図１３の実線のデ
ータを用いればよく、Ｖy が１、１．５のときには破線
のデータを用いればよく、Ｖy が２のときには上記各メ
モリ素子Ｍ０〜Ｍ３のロウアドレスを１加算してＶy が
０のときと同様な処理を行えばよい。従って、読み出し
回数は、Ｄ０、Ｄ１、Ｄ２、Ｄ３をまとめて１ワードと
して読み出すので、カラム（列）方向に９回、ロウ
（行）方向に９回で合計８１回となる。さらにＹデータ
の読み出しとＣデータの読み出しとを両方行わなければ
ならないため、これを２倍して、上記図６の１マクロブ
ロック当りの読み出し回数は１６２回となる。 【００４７】以上を整理すると、次の表１のようにな
る。 【００４８】 【表１】【００４９】この表１から明らかなように、上記図１の
タイミング調整用のバッファメモリ１６の容量を４ブロ
ック（２５６バイト）と低減でき、上記表示用バッファ
メモリ３２を不要とすることができる。また、ＭＣ時の
１マクロブロック当りのデータ読み出し回数は、図７の
ワード構成の場合の１５３回ほど少なくはないものの、
図１０のワード構成の場合の１７０回よりは充分に少な
くなっている。 【００５０】なお、本発明は上記実施例のみに限定され
るものではなく、例えば、１ワードのバイト数は４バイ
トに限定されず、８バイト、１６バイト等の任意の数値
に設定することができる。また、ＭＣ時の１ワードを２
行２列としているが、一般にｍ行ｎ列（ただしｍは２以
上の整数、ｎは偶数とするのが好ましい）とするように
構成してもよい。この他、本発明の要旨を逸脱しない範
囲で種々の変更が可能である。 【００５１】 【発明の効果】以上の説明からも明らかなように、本発
明に係る動画像復号装置によれば、動きベクトルに応じ
て画像メモリより画像データを読み出して動き補償を伴
う動画像復号を行うと共に表示のために画像メモリから
一定の順序で画像データを読み出す動画像復号装置にお
いて、上記画像メモリは複数のメモリ素子から成り、各
メモリ素子はそれぞれ輝度信号成分の画像データを記憶
する第１の記憶領域とクロマ信号成分の画像データを記
憶する第２の記憶領域とを有し、動き補償時には全ての
メモリ素子の上記各第１の記憶領域から上記輝度信号成
分の画像データを読み出す動作と、全てのメモリ素子の
上記各第２の記憶領域から上記クロマ信号成分の画像デ
ータを読み出す動作とを時分割で切り換え、表示時には
一部のメモリ素子の上記各第１の記憶領域から上記輝度
信号成分の画像データを読み出すと同時に他のメモリ素
子の上記各第２の記憶領域から上記クロマ信号成分の画
像データを読み出し、上記画像メモリに対する画像デー
タアクセス単位となるワード構成を動き補償時と表示時
とで切り換えているため、動き補償データをタイミング
調整するためのバッファメモリの容量を低減でき、表示
用バッファメモリを不要とすることができ、さらに画像
メモリに対する１マクロブロック当たりのアクセス回数
が増えることを防止できる。
【図面の簡単な説明】
【図１】本発明に係る動画像復号装置の一実施例の概略
構成を示すブロック回路図である。 【図２】該実施例の構成中のフレームメモリ及びメモリ
制御部の具体的な構成の一部を示すブロック回路図であ
る。 【図３】該実施例のワード構成を示す図である。 【図４】該実施例のフレームメモリのメモリマップの一
例を示す図である。 【図５】該実施例のワード構成のＭＣ（動き補償）時と
表示時との切換状態を示す図である。 【図６】該実施例のフレーム間差分データ転送のマクロ
ブロックを示す図である。 【図７】従来の表示に適したワード構成の一例を示す図
である。 【図８】図７のワード構成をとるときのフレームメモリ
の各メモリ素子のメモリマップを示す図である。 【図９】図７のワード構成をとるときのＭＣ処理時のマ
クロブロック当りの読み出し回数を説明するための図で
ある。 【図１０】従来のＭＣに適したワード構成の一例を示す
図である。 【図１１】図１０のワード構成をとるときのフレームメ
モリの各メモリ素子のメモリマップを示す図である。 【図１２】図１０のワード構成をとるときのＭＣ処理時
のマクロブロック当りの読み出し回数を説明するための
図である。 【図１３】図３のワード構成をとるときのＭＣ処理時の
マクロブロック当りの読み出し回数を説明するための図
である。 【図１４】ＭＣ（動き補償）−ＤＣＴ（離散コサイン変
換）ハイブリッド符号化装置の基本構成の一例を示すブ
ロック回路図である。 【符号の説明】 １１・・・・・入力端子 １２・・・・・ＩＶＬＣ（逆可変長符号化）回路 １３・・・・・ＩＤＣＴ（逆離散コサイン変換）回路 １４・・・・・加算器 １５・・・・・動き補償回路 １６・・・・・タイミング調整用バッファメモリ １７・・・・・書込アドレスカウンタ ２０・・・・・フレームメモリ ２１・・・・・メモリ制御部 ３１・・・・・アドレスカウンタ ３２・・・・・表示用バッファメモリ ３３・・・・・出力端子
構成を示すブロック回路図である。 【図２】該実施例の構成中のフレームメモリ及びメモリ
制御部の具体的な構成の一部を示すブロック回路図であ
る。 【図３】該実施例のワード構成を示す図である。 【図４】該実施例のフレームメモリのメモリマップの一
例を示す図である。 【図５】該実施例のワード構成のＭＣ（動き補償）時と
表示時との切換状態を示す図である。 【図６】該実施例のフレーム間差分データ転送のマクロ
ブロックを示す図である。 【図７】従来の表示に適したワード構成の一例を示す図
である。 【図８】図７のワード構成をとるときのフレームメモリ
の各メモリ素子のメモリマップを示す図である。 【図９】図７のワード構成をとるときのＭＣ処理時のマ
クロブロック当りの読み出し回数を説明するための図で
ある。 【図１０】従来のＭＣに適したワード構成の一例を示す
図である。 【図１１】図１０のワード構成をとるときのフレームメ
モリの各メモリ素子のメモリマップを示す図である。 【図１２】図１０のワード構成をとるときのＭＣ処理時
のマクロブロック当りの読み出し回数を説明するための
図である。 【図１３】図３のワード構成をとるときのＭＣ処理時の
マクロブロック当りの読み出し回数を説明するための図
である。 【図１４】ＭＣ（動き補償）−ＤＣＴ（離散コサイン変
換）ハイブリッド符号化装置の基本構成の一例を示すブ
ロック回路図である。 【符号の説明】 １１・・・・・入力端子 １２・・・・・ＩＶＬＣ（逆可変長符号化）回路 １３・・・・・ＩＤＣＴ（逆離散コサイン変換）回路 １４・・・・・加算器 １５・・・・・動き補償回路 １６・・・・・タイミング調整用バッファメモリ １７・・・・・書込アドレスカウンタ ２０・・・・・フレームメモリ ２１・・・・・メモリ制御部 ３１・・・・・アドレスカウンタ ３２・・・・・表示用バッファメモリ ３３・・・・・出力端子
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 動きベクトルに応じて画像メモリより画
像データを読み出して動き補償を伴う動画像復号を行う
と共に表示のために画像メモリから一定の順序で画像デ
ータを読み出す動画像復号装置において、 上記画像メモリは複数のメモリ素子から成り、各メモリ
素子はそれぞれ輝度信号成分の画像データを記憶する第
１の記憶領域とクロマ信号成分の画像データを記憶する
第２の記憶領域とを有し、 動き補償時には全てのメモリ素子の上記各第１の記憶領
域から上記輝度信号成分の画像データを読み出す動作
と、 全てのメモリ素子の上記各第２の記憶領域から上記クロ
マ信号成分の画像データを読み出す動作とを時分割で切
り換え、 表示時には一部のメモリ素子の上記各第１の記憶領域か
ら上記輝度信号成分の画像データを読み出すと同時に他
のメモリ素子の上記各第２の記憶領域から上記クロマ信
号成分の画像データを読み出し、 上記画像メモリに対する画像データアクセス単位となる
ワード構成を動き補償時と表示時とで切り換えることを
特徴とする動画像復号装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32575192A JP3381077B2 (ja) | 1992-12-04 | 1992-12-04 | 動画像復号装置 |
| KR1019930026336A KR940017882A (ko) | 1992-12-04 | 1993-12-03 | 동화상(動畵像)복호 장치 |
| DE1993624549 DE69324549T2 (de) | 1992-12-04 | 1993-12-03 | Bewegtbilddekodierer |
| EP19930119544 EP0600510B1 (en) | 1992-12-04 | 1993-12-03 | Moving picture decoding device |
| CN93121605A CN1092587A (zh) | 1992-12-04 | 1993-12-04 | 移动图象解码器 |
| US08/461,182 US5583572A (en) | 1992-12-04 | 1995-06-05 | Moving picture decoding device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32575192A JP3381077B2 (ja) | 1992-12-04 | 1992-12-04 | 動画像復号装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06178283A JPH06178283A (ja) | 1994-06-24 |
| JP3381077B2 true JP3381077B2 (ja) | 2003-02-24 |
Family
ID=18180239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32575192A Expired - Lifetime JP3381077B2 (ja) | 1992-12-04 | 1992-12-04 | 動画像復号装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5583572A (ja) |
| EP (1) | EP0600510B1 (ja) |
| JP (1) | JP3381077B2 (ja) |
| KR (1) | KR940017882A (ja) |
| CN (1) | CN1092587A (ja) |
| DE (1) | DE69324549T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0134483B1 (ko) * | 1994-06-14 | 1998-05-15 | 배순훈 | 디코더에 있어서 어드레스 보정 회로(address correction circuit of the decoder) |
| US5920352A (en) * | 1994-10-28 | 1999-07-06 | Matsushita Electric Industrial Co., Ltd. | Image memory storage system and method for a block oriented image processing system |
| US6301299B1 (en) * | 1994-10-28 | 2001-10-09 | Matsushita Electric Industrial Co., Ltd. | Memory controller for an ATSC video decoder |
| DE4441295A1 (de) * | 1994-11-21 | 1996-05-23 | Sican Gmbh | Verfahren und Schaltungsanordnung zur Adressierung von Komponenten blockweise organisierter digitaler Bilddaten in einem Speicher mit Page-Adressierung |
| GB9512565D0 (en) * | 1995-06-21 | 1995-08-23 | Sgs Thomson Microelectronics | Video signal processor |
| US5929911A (en) * | 1997-10-27 | 1999-07-27 | International Business Machines Corporation | Multiformat reduced memory MPEG-2 compliant decoder |
| US6205181B1 (en) * | 1998-03-10 | 2001-03-20 | Chips & Technologies, Llc | Interleaved strip data storage system for video processing |
| US6442206B1 (en) | 1999-01-25 | 2002-08-27 | International Business Machines Corporation | Anti-flicker logic for MPEG video decoder with integrated scaling and display functions |
| US6470051B1 (en) * | 1999-01-25 | 2002-10-22 | International Business Machines Corporation | MPEG video decoder with integrated scaling and display functions |
| EP1091590A4 (en) * | 1999-03-23 | 2005-12-07 | Sanyo Electric Co | video encoder |
| KR20020001064A (ko) * | 2000-06-24 | 2002-01-09 | 박종섭 | 고화질 텔레비전의 움직임 보상 및 화면 디스플레이 장치 |
| JP3791922B2 (ja) * | 2002-09-06 | 2006-06-28 | 富士通株式会社 | 動画像復号化装置及び方法 |
| CN101043630B (zh) * | 2002-09-06 | 2013-03-27 | 富士通株式会社 | 运动图像编码设备和运动图像解码设备 |
| US20050036555A1 (en) * | 2003-08-13 | 2005-02-17 | Lakshmanan Ramakrishnan | Automatic direct memory access engine |
| US8045810B2 (en) * | 2008-02-28 | 2011-10-25 | Research In Motion Limited | Method and system for decoding encoded images and reducing the size of said images |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4758881A (en) * | 1987-06-02 | 1988-07-19 | Eastman Kodak Company | Still video frame store memory |
| US4918523A (en) * | 1987-10-05 | 1990-04-17 | Intel Corporation | Digital video formatting and transmission system and method |
| FR2625638B1 (fr) * | 1987-12-30 | 1994-06-17 | Thomson Grand Public | Procede de synchronisation pour la transmission, sur un canal asynchrone, d'une suite d'images codees au moyen d'un code a longueur variable, et dispositif pour la mise en oeuvre de ce procede |
| JPH03141752A (ja) * | 1989-10-27 | 1991-06-17 | Hitachi Ltd | 画像信号伝送方法 |
| JPH0782747B2 (ja) * | 1990-05-07 | 1995-09-06 | インターナショナル・ビジネス・マシーンズ・コーポレイション | ランダムアクセスポートおよびシリアルアクセスポートを有するメモリアレイ |
| JP2828324B2 (ja) * | 1990-06-21 | 1998-11-25 | 富士通株式会社 | 遠隔監視システム |
| JP2650472B2 (ja) * | 1990-07-30 | 1997-09-03 | 松下電器産業株式会社 | ディジタル信号記録装置およびディジタル信号記録方法 |
| US5122875A (en) * | 1991-02-27 | 1992-06-16 | General Electric Company | An HDTV compression system |
| CA2062200A1 (en) * | 1991-03-15 | 1992-09-16 | Stephen C. Purcell | Decompression processor for video applications |
| JP2977104B2 (ja) * | 1991-07-26 | 1999-11-10 | ソニー株式会社 | 動画像データエンコード方法および装置、並びに動画像データデコード方法および装置 |
| US5144424A (en) * | 1991-10-15 | 1992-09-01 | Thomson Consumer Electronics, Inc. | Apparatus for video data quantization control |
| US5315388A (en) * | 1991-11-19 | 1994-05-24 | General Instrument Corporation | Multiple serial access memory for use in feedback systems such as motion compensated television |
| JP3331351B2 (ja) * | 1991-12-27 | 2002-10-07 | ソニー株式会社 | 画像データ符号化方法及び装置 |
| US5289276A (en) * | 1992-06-19 | 1994-02-22 | General Electric Company | Method and apparatus for conveying compressed video data over a noisy communication channel |
| US5287178A (en) * | 1992-07-06 | 1994-02-15 | General Electric Company | Reset control network for a video signal encoder |
-
1992
- 1992-12-04 JP JP32575192A patent/JP3381077B2/ja not_active Expired - Lifetime
-
1993
- 1993-12-03 EP EP19930119544 patent/EP0600510B1/en not_active Expired - Lifetime
- 1993-12-03 KR KR1019930026336A patent/KR940017882A/ko not_active Application Discontinuation
- 1993-12-03 DE DE1993624549 patent/DE69324549T2/de not_active Expired - Fee Related
- 1993-12-04 CN CN93121605A patent/CN1092587A/zh active Pending
-
1995
- 1995-06-05 US US08/461,182 patent/US5583572A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0600510B1 (en) | 1999-04-21 |
| CN1092587A (zh) | 1994-09-21 |
| JPH06178283A (ja) | 1994-06-24 |
| EP0600510A2 (en) | 1994-06-08 |
| DE69324549T2 (de) | 1999-08-12 |
| US5583572A (en) | 1996-12-10 |
| DE69324549D1 (de) | 1999-05-27 |
| KR940017882A (ko) | 1994-07-27 |
| EP0600510A3 (en) | 1994-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3381077B2 (ja) | 動画像復号装置 | |
| JP4545250B2 (ja) | 動きベクトルの格納および読出を用いることによりビデオ信号を符号化および解読するための方法および装置 | |
| US6028612A (en) | Picture memory mapping to minimize memory bandwidth in compression and decompression of data sequences | |
| JPH11331751A (ja) | データシーケンスの圧縮及び脱圧縮におけるメモリ帯域幅を最小とさせるためのピクチャメモリマッピングにおけるタイル化 | |
| KR100201981B1 (ko) | 메모리제어장치 및 그것을 사용한 화상디코더 | |
| US6525783B1 (en) | Video decoding system | |
| US6205181B1 (en) | Interleaved strip data storage system for video processing | |
| JP3141772B2 (ja) | Ｍｐｅｇ復号化器及びその復号化方法 | |
| JP3168922B2 (ja) | デジタル画像情報の記録再生装置 | |
| JP3092382B2 (ja) | 信号処理装置 | |
| US7336302B2 (en) | Frame memory device and method with subsampling and read-out of stored signals at lower resolution than that of received image signals | |
| KR19980081641A (ko) | 동화상 복호 방법 및 동화상 복호 장치 | |
| JP3120010B2 (ja) | 画像復号処理方法および画像復号装置 | |
| KR950006768B1 (ko) | 라스터 포멧 콘버터 회로 | |
| DE69736693T2 (de) | Bildsignalverarbeitungsvorrichtung und -verfahren | |
| US6249617B1 (en) | Video encounter having an integrated scaling mechanism | |
| JP2947389B2 (ja) | 画像処理用メモリ集積回路 | |
| JP3119994B2 (ja) | 画像データの処理方法およびそれに用いる記憶装置ならびに画像データの処理装置 | |
| JPH0865686A (ja) | 画像復号化装置 | |
| JP3569961B2 (ja) | ディジタル映像信号復号装置 | |
| US5767910A (en) | Video signal compressing/encoding system | |
| JP2817409B2 (ja) | カラー画像信号復号化装置 | |
| JPH02272972A (ja) | 画像伝送装置及び画像伝送方法並びに画像復号装置及び画像受信方法 | |
| JP3083721B2 (ja) | 画像データ再生装置 | |
| KR970008413B1 (ko) | 영상복호장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021112 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |