JP3569961B2 - ディジタル映像信号復号装置 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は、高能率符号化によりデータ圧縮されたディジタル映像信号の符号化データを復号し、その結果再生されたディジタル映像信号の画像データを表示処理するディジタル映像信号復号装置に関する。
【０００２】
【従来の技術】
ディジタル映像信号の高能率符号化方式としては、高いデータ圧縮率を実現するためのフレーム間符号化方式が知られている。これは、ディジタル映像信号では通常フレーム間の相関が高いことを利用して、データ圧縮率を高める方式である。例えば、動き補償フレーム間予測符号化方式が知られている。これは、前フレームと現在のフレームとを所定サイズのブロック単位で比較して動きベクトルを求めた後、その動きベクトルによりシフトさせた位置から前フレームのブロックの画像データを読み出し、符号化すべき現在のフレームの画像データからその予測値を減算して、動き補償予測誤差を所定の方式でデータ圧縮する方式である。動き補償予測誤差をデータ圧縮する方式としては、画像データそのものを符号化するフレーム内符号化方式と同等の方式が用いられる。
【０００３】
フレーム内符号化方式は、フレームごとに独立に画像データそのものを符号化する方式であり、例えば、変換符号化方式が知られている。これは、フレームを所定サイズのブロックに分割した後に、ブロック単位で所定の直交変換を行い、周波数成分に相当する変換後の係数データを量子化、および可変長符号化して符号化データを生成する方式である。これは、ディジタル映像信号の各フレームにおいて、通常フレーム内の画像データには高い相関があることを利用してデータ圧縮する方式である。
【０００４】
ディジタル映像信号符号化装置では、ディジタル映像信号をデータ圧縮した符号化データをデータ記録媒体に記録する、または通信回線を介して送信する。それに対して、ディジタル映像信号復号装置では、データ記録媒体から再生した、または通信回線を介して受信した符号化データを復号し、再生されたディジタル映像信号を表示装置に出力する。ディジタル映像信号復号装置において、受け取った符号化データの復号を正常に開始できるのは、基本的にフレーム内符号化されたデータからであるので、ディジタル映像信号符号化装置においては、このようなフレーム内符号化されたフレームを適当な間隔で設けるのが普通である。すなわち、フレーム内符号化フレーム（以下、Ｉフレームと呼ぶ）とフレーム間符号化フレーム（以下、Ｐフレームと呼ぶ）とを織り交ぜながら符号化することになる。
【０００５】
データ記録媒体に符号化データを記録するシステムにおいては、その再生時に多少の遅延時間は許容されるため、データ圧縮率をさらに高めるためにフレーム内挿符号化方式も併用されることがある。このフレーム内挿符号化方式は、前フレームだけでなく後フレームとの相関も利用してデータ圧縮率を高める方式である。例えば、双方向動き補償フレーム間予測符号化方式が知られている。これは、表示順で前のフレームと現在のフレームとを所定サイズのブロック単位で比較して動きベクトルを求めると同時に、表示順で後のフレームに対しても同様にしてブロック単位で動きベクトルを求めた後、それぞれの動きベクトルによりシフトさせた位置から前フレーム、および後フレームのブロックの画像データを読み出して平均値を生成し、符号化すべき現在のフレームの画像データからそのフレーム内挿値を減算して動き補償予測誤差を所定の方式でデータ圧縮する方式である。例えば、第１フレームに対してフレーム内符号化を行った後に、第４フレームに対して第１フレームを参照画面としてフレーム間符号化を行い、その後に第２フレームと第３フレームに対して第１フレームと第４フレームの両方を参照画面としてフレーム内挿符号化することになる。このフレーム内挿符号化されたフレーム（以下、Ｂフレームと呼ぶ）がその後の符号化において参照画面として用いられることはない。
【０００６】
特にデータ記録媒体への符号化データの記録を行うシステムにおいて、ディジタル映像信号符号化装置は、以上説明したＩフレームとＰフレーム、Ｂフレームとを適宜織り交ぜながら符号化を行うことで、高いデータ圧縮率とランダムアクセスや編集等の機能の両立を実現することが可能となる。Ｂフレームを含めて符号化した場合には符号化側でフレーム順の並び換えが行われる。なお、インターレース走査されている映像信号を、ＩフレームとＰフレーム、Ｂフレームとを適宜織り交ぜながら符号化する動画像符号化方式としては、テレビジョン学会誌、第４８巻、第１号（１９９４年）、第４４頁から第４９頁において概説されている方式が知られている。
【０００７】
現行ＴＶの映像信号はインターレース走査された信号であるため、ライン数が半分でライン位置が交互にずれている２枚のフィールドから、１枚のフレームは構成される。１フレームを構成する各フィールドの間には時間のずれもある。したがって、ディジタル映像信号復号装置においては、このインターレース走査された映像信号を表示処理する必要がある。しかしながら、データ圧縮の際には、各フレームが所定サイズのブロックに分割されフレーム単位で符号化処理されることが一般的であるので、ディジタル映像信号復号装置における復号処理において、復号した結果再生された画像データの出力は、フレームの中で左上から右下へ向かうブロック単位での順次走査の順番となる。したがって、ディジタル映像信号復号装置においては、ブロック単位の順次走査と画素単位のインターレース走査との走査変換の処理が必要となる。また、Ｂフレームが含まれる場合には、再生側で正常な順番で各フレームの表示を行うためには、符号化データの復号を行った後にフレーム順の並び換えの処理も必要となる。
【０００８】
従来のディジタル映像信号復号装置としては、入力されたディジタル映像信号の符号化データを所定の処理クロックに従って復号処理して、その結果再生された画像データを所定フレーム数分の容量を備えるフレームメモリに一旦書き込む復号処理回路と、走査変換とフレーム順並び換えの処理を行いながらフレームメモリから画像データを読み出し、所定の表示クロックに従ってディジタル映像信号として表示処理する表示処理回路から成るものが知られている。復号処理回路がＰフレームやＢフレームの復号処理を行う場合には、フレームメモリから参照画面の画像データも読み出される。
【０００９】
復号処理回路における処理クロックは、各フレームの符号化データを復号する場合に要求される処理量のばらつきの大きさを考慮して、各フレームの符号化データの復号処理を１フレーム期間内に必ず終了させることが可能な周波数に設定されている。一般的に、各フレームの符号化データを復号する場合に要求される処理量は、そのフレームがどのような符号化方式で符号化されているか、すなわちＩフレームかＰフレームかＢフレームかに応じて変化する。また、そのフレームの符号化データのデータ量に応じて変化する。
【００１０】
表示処理回路における表示クロックは、ディジタル映像信号のサンプリング周波数と等しい周波数である。現行ＴＶのディジタル映像信号の場合は１３．５ＭＨｚが標準的である。復号処理回路における処理クロックは、この表示処理回路における表示クロックとは無関係に設定される場合もあるし、また表示クロックと所定の比率の関係にある周波数が設定される場合もある。ただし、いずれの場合も復号処理回路と表示処理回路は独立に非同期で動作する。また、復号処理回路を構成する様々な処理回路も基本的には非同期で動作する。
【００１１】
フレームメモリに対して、復号処理回路では復号した結果の再生画像データを書き込み、表示処理回路では表示のために再生画像データを読み出すことになる。したがって、従来のディジタル映像信号復号装置においては、復号処理回路の書き込みと表示処理回路の読み出しに関してメモリアクセスの調停を行う調停処理回路が備えられている。
【００１２】
このような従来のディジタル映像信号復号装置としては、例えば日経エレクトロニクス、第６０３号（１９９４年３月１４日）、第９３頁から第１００頁に記載されているディジタル映像信号復号装置が挙げられる。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記従来技術においては、復号処理回路と表示処理回路、および復号処理回路を構成する様々な処理回路が非同期で動作するので、ディジタル映像信号復号装置の全体を破綻なく動作させるためには、全ての処理回路の動作を監視しながら複雑な制御を行う動作制御回路を設けたり、あるいは全ての処理回路がその関連処理回路との間でハンドシェークにより動作を制御し合う必要があった。また、メモリアクセスの調停処理回路も必須となっていた。したがって、全体の動作を制御するために必要となる付加回路の回路規模が大きいという課題があった。
【００１４】
また、各フレームの符号化データを復号する場合に要求される処理量のばらつきが大きい場合、各フレームの符号化データの復号処理が１フレーム期間内に必ず終了することを保証するためには、処理量のばらつきが大きくなればなる程、復号処理回路における処理クロックの周波数を高く設定しなければならなかった。したがって、その場合には消費電力が増大してしまうという課題があった。
【００１５】
本発明の目的は、回路規模と消費電力が小さいディジタル映像信号復号装置を実現することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明では、表示処理回路における表示クロックと所定の比率の関係にある周波数の処理クロックを設定し、さらに復号処理回路の動作を表示処理回路の動作に同期させて動作させる。表示走査のタイミングに従って、各ブロックの復号処理を行うタイムスロットを固定的に割り当て、そのタイミング制御信号を生成するタイミング回路を設ける。表示の１フレーム期間に対して、１フレームを構成する総ブロック数よりも多い所定個数のタイムスロットを割り当て、表示処理回路と復号処理回路を同期させて動作させる。復号処理回路を構成する様々な処理回路は全て、固定タイムスロットに従いブロック単位で処理を行う。
【００１７】
【作用】
復号処理回路と表示処理回路、および復号処理回路を構成する様々な処理回路が同期して動作するので、ディジタル映像信号復号装置の全体の動作を司る固定タイムスロットのタイミング制御信号を生成するタイミング回路は簡単な回路となり、回路規模は小さく抑えられる。
【００１８】
各フレームの符号化データを復号する場合に要求される処理量のばらつきが大きい場合でも、再生された画像データのデータ量は各フレームで同一である。したがって、１フレームを構成する各ブロックを一個または複数個の固定タイムスロットで処理を行うことにより、１フレームの符号化データの復号処理を１フレームの表示期間以内で必ず終了させられる。
【００１９】
また、各フレームの符号化データを復号する場合に要求される処理量のばらつきが大きい場合でも、復号処理回路における処理クロックの周波数を高める必要はなく、したがって消費電力は小さく抑えられる。
【００２０】
【実施例】
以下、本発明の実施例を図面を用いて詳細に説明する。まず、本発明の第一の実施例について説明する。
【００２１】
図１は、本発明の第一の実施例であるディジタル映像信号復号装置のブロック図である。１は符号化データの復号処理と表示処理を行うデコーダＬＳＩ（大規模集積回路）、２はデコーダＬＳＩと接続されたメモリ、３は符号化データの入力端子、４は出力画像データの出力端子である。デコーダＬＳＩ１において、１１は入力バッファメモリ、１２は復号バッファメモリ、１３は可変長復号ユニット、１４はＩＱ（逆量子化）・ＩＤＣＴ（逆ディスクリートコサイン変換）ユニット、１５は動き補償ユニット、１６は表示ユニット、１７はメモリコントローラ、１８はタイミングユニットである。
【００２２】
本実施例のディジタル映像信号復号装置は、ＩフレームとＰフレームとＢフレームが適宜織り交ぜられて符号化されたディジタル映像信号の符号化データを復号して、再生されたディジタル映像信号の画像データを出力するものである。米国や日本で用いられている５２５／６０方式の現行ＴＶに対応したディジタル映像信号復号装置である。復号される映像信号は輝度信号と２種類の色差信号とから成り、２種類の色差信号の解像度は輝度信号に対して水平も垂直も１／２倍である。これは通常［４：２：０］フォーマットと呼ばれるものである。フレーム周波数は約３０フレーム／秒で、輝度信号のサンプリング周波数は１３．５ＭＨｚである。輝度信号も２種類の色差信号も、画像データのビット数は８ビットである。
【００２３】
１フレームの有効画素数は、輝度信号では水平７２０画素×垂直４８０ライン、２種類の色差信号では水平３６０画素×垂直２４０ラインである。したがって、１フレーム分の画像データのデータ量は（７２０×４８０＋３６０×２４０×２）×８＝４，１４７，２００ビット、すなわち約４Ｍビットである。１秒間に表示処理すべき画素数の合計、すなわち画素レートは、輝度信号に関して７２０×４８０×３０＝１０，３６８，０００画素／秒である。２種類の色差信号に関しては、それぞれこの数値の１／４倍となる。
【００２４】
デコーダＬＳＩ１には、外部から表示出力のタイミングを指定する垂直同期信号と水平同期信号が入力される。また、表示処理のための表示クロックとして使用されるクロック信号も入力される。このクロック信号の周波数は輝度信号のサンプリング周波数と等しく、１３．５ＭＨｚである。
【００２５】
タイミングユニット１８は、入力された垂直同期信号と水平同期信号、およびクロック信号とから、デコーダＬＳＩ１を構成する入力バッファメモリ１１、復号バッファメモリ１２、可変長復号ユニット１３、ＩＱ・ＩＤＣＴユニット１４、動き補償ユニット１５、表示ユニット１６、およびメモリコントローラ１７の各々の動作タイミングを指示する複数のタイミング制御信号を生成する。すなわち、表示タイミングに対して予め定められている固定タイムスロットに従って、これらのタイミング制御信号を生成するものである。
【００２６】
図５にタイミングユニット１８の詳細なブロック図を示す。１８１は水平タイミング生成回路、１８２は垂直タイミング生成回路、１８３は論理ゲート回路である。水平タイミング生成回路１８１は、入力された水平同期信号によってリセットされ、１３．５ＭＨｚのクロック信号に従って一つずつカウント動作を行う水平画素カウンタである。水平帰線期間を含めた１ラインの全画素数分、すなわち８５８画素分のカウント動作を繰り返し行う。垂直タイミング生成回路１８２は、入力された垂直同期信号によってリセットされ、水平タイミング生成回路１８１が１ラインを構成する全画素数分のカウント動作を完了するたびに、一つずつカウント動作を行う垂直ラインカウンタである。垂直帰線期間を含めた１フィールドの全ライン数分、すなわち２６３ライン分または２６２ライン分のカウント動作を行う。１フレームを構成する第１フィールドでは２６２ライン分、第２フィールドでは２６３ライン分といった形でカウント動作を交互に行う。
【００２７】
論理ゲート回路１８３は、入力された１３．５ＭＨｚの入力クロックを表示クロックとして出力するとともに、その２９／６倍の周波数である６５．２５ＭＨｚのメモリクロック、および２９／１８倍の周波数である２１．７５ＭＨｚの処理クロックを生成して出力する。表示クロックは輝度信号のサンプリング周波数と等しく、表示ユニット１６における表示処理のタイミングの基本となるクロック信号である。また、メモリクロックはメモリコントローラ１７におけるメモリ２に対するデータアクセスのタイミングの基本となるクロック信号である。さらに、処理クロックは、入力バッファメモリ１１、復号バッファメモリ１２、可変長復号ユニット１３、ＩＱ・ＩＤＣＴユニット１４、および動き補償ユニット１５における復号処理のタイミングの基本となるクロック信号である。
【００２８】
また、論理ゲート回路１８３は、水平タイミング生成回路１８１で生成された水平画素カウント値と、垂直タイミング生成回路１８２で生成された垂直ラインカウント値とから、所定のタイムスロットに従って各種のタイミング制御信号を生成して出力する。タイムスロットは、１フレーム期間において固定のパターンで定められている。なお、水平同期信号と垂直同期信号の外部入力がない場合には、水平タイミング生成回路１８１と垂直タイミング生成回路１８２がこれらの信号によってリセットされることなく、タイミングユニット１８は内部同期モードで動作することになる。
【００２９】
図８は、固定タイムスロットの割り当てパターンを示す説明図である。１フレームは全５２５ラインから成り、１フレームを構成する第１フィールドは２６２ライン、第２フィールドは２６３ラインとなる。本実施例のディジタル映像信号復号装置では、１フレーム期間においてタイムスロットの割り当てパターンが図８の通り定められている。６５．２５ＭＨｚのメモリクロックを基準とした場合、１ライン期間は８５８×２９／６＝４１４７クロック分の時間となる。１ライン期間は１３８０クロックずつ三個のタイムスロットに分けられ、残りの７クロックはダミースロットとなっている。ダミースロットでは、メモリ２に対するデータアクセスは休止される。
【００３０】
第２９３ラインから第５２４ライン、および第０ラインから第２５３ラインにおいて割り当てられている１４５８個のタイムスロットが、１フレーム分の符号化データの復号処理のために使用される。また、第２８５ラインから第５２４ラインでは既に前で復号済みのフレームの第２フィールドの画像データの表示処理が、第２２ラインから第２６１ラインでは現在復号されているフレームの第１フィールドの画像データの表示処理が行われる。各タイムスロットにおいては、１マクロブロックの復号処理に関係するメモリ２への各種のデータアクセス、および表示すべき再生画像データのメモリ２からの読み出しが時分割で行われる。このタイムスロットに従い、そのマクロブロックの復号処理も実行される。
【００３１】
ここで、マクロブロックとは、１６×１６画素の領域についての画像データの集まりである。ブロックの大きさを８×８画素とすると、輝度信号については１６×１６画素の領域は４ブロックから成る。また、２種類の色差信号については、解像度が水平方向も垂直方向も輝度信号と比べて１／２倍であるので、対応する領域は８×８画素の領域であり各１ブロックから成る。したがって、１マクロブロックは合計６ブロックから構成される。１フレームは７２０画素×４８０ラインであるから、１フレームは（７２０／１６）×（４８０／１６）＝１３５０マクロブロックから構成されることになる。１フレーム分の符号化データの復号処理のためには、１フレーム期間において１４５８個のタイムスロットが割り当てられているので、基本的に各タイムスロットにおいて１マクロブロックの復号処理を実行すれば、１フレーム期間で１フレーム分の復号処理が実現できることになる。
【００３２】
図８に示す通り、各タイムスロットにおいては、（ａ）表示画像データ読み出し、（ｂ）参照画像データ読み出し、および（ｃ）符号化データ読み出しという、メモリ２からの読み出しのための３種類の期間を設けている。次に、（ｄ）メモリリフレッシュのための期間がある。ダイナミックメモリ素子で構成されるメモリ２に対しては周期的なリフレッシュ処理が必要であるため、（ｄ）メモリリフレッシュにおいては、順番にアドレスを増加させながらメモリ２のダミー読み出しが行われる。その後、（ｅ）符号化データ書き込み、および（ｆ）再生画像データ書き込みという、メモリ２への書き込みのための２種類の期間を設けている。以上が終了した後の残り期間はマージン領域であり、メモリアクセスは基本的に休止される。なお、（ａ）表示画像データ読み出し、（ｂ）参照画像データ読み出し、（ｃ）符号化データ読み出し、（ｅ）符号化データ書き込み、および（ｆ）再生画像データ書き込みの各々の処理については詳しく後述する。
【００３３】
メモリ２は、１６Ｍビット（１Ｍビット＝１，０４８，５７６ビット）の容量を持ち、データ幅は１６ビットのダイナミックメモリ素子が一個で構成されている。６５．２５ＭＨｚのメモリクロックに従って動作し、約１５ｎｓごとにメモリアクセスが可能となっている高速なダイナミックメモリ素子である。図２は、４種類の領域に分割されたメモリ２のアドレス空間を示している。メモリ２には、各１フレーム分の画像データを記憶保持可能な容量を持つ３枚のフレームメモリ（フレームメモリ１〜フレームメモリ３）の領域が割り当てられている。各フレームメモリの容量は約４Ｍビットであり、網かけされていない前半部分が輝度信号（Ｙ）の画像データ用の領域であり、後半の網かけされている部分が２種類の色差信号（Ｃｂ，Ｃｒ）の画像データ用の領域である。また、残りの約４Ｍビットの領域は、符号化データを一時格納する符号化データ用バッファメモリ、および後述するＯＳＤ（Ｏｎ Ｓｃｒｅｅｎ Ｄｉｓｐｌａｙ ）データ格納領域として用いられる。
【００３４】
図７は本発明によるディジタル映像信号復号装置の全体動作の概念図である。ＩフレームとＢフレーム、Ｐフレームとから成る符号化データを復号処理、および表示処理する全体動作を示している。各フレームの符号化データの復号処理は、表示の１フレーム期間で実行される。ＩフレームとＰフレームとを復号した結果の再生画像データはフレームメモリ１とフレームメモリ２とに交互に格納される（Ｉ−Ｗ，Ｐ１−Ｗ）。また、Ｂフレームを復号した結果の再生画像データはフレームメモリ３に格納される（Ｂ１−Ｗ，Ｂ２−Ｗ，Ｂ３−Ｗ）。Ｐフレームの復号処理の際には、その前に復号されたＩフレームまたはＰフレームの再生画像データが、フレームメモリ１またはフレームメモリ２からフレーム間予測のための参照画像データとして読み出される（Ｉｒｅｆ−Ｒ）。同様にして、Ｂフレームの復号処理の際には、その前に復号された２枚のＩフレームまたはＰフレームの再生画像データが、フレームメモリ１とフレームメモリ２とからフレーム間内挿のための２種類の参照画像データとして読み出される（Ｉｒｅｆ−Ｒ，Ｐ０ｒｅｆ−Ｒ，Ｐ１ｒｅｆ−Ｒ）。
【００３５】
各フレームの符号化データの表示処理は、復号処理からは１フィールド期間遅延された表示の１フレーム期間で実行される。Ｂフレームについては、復号処理の１フィールド後に、フレームメモリ３からＢフレームの再生画像データが表示画像データとして読み出される（Ｂ０−Ｒ，Ｂ１−Ｒ，Ｂ２−Ｒ，Ｂ３−Ｒ）。また、ＩフレームとＰフレームについては、フレーム順の並び換えが行われながら、フレームメモリ１またはフレームメモリ２から各再生画像データが表示画像データとして読み出される（Ｐ０−Ｒ，Ｉ−Ｒ）。
【００３６】
さて、入力バッファメモリ１１は、デコーダＬＳＩ１の入力端子３から入力された符号化データを、図８の（ｅ）符号化データ書き込みの期間において、メモリ２内に割り当てられた符号化データ用バッファメモリに書き込む。また、復号バッファメモリ１２は、復号しようとする符号化データを、図８の（ｃ）符号化データ読み出しの期間において、メモリ２内に割り当てられた符号化データ用バッファメモリから読み出す。入力バッファメモリ１１と復号バッファメモリ１２は、それぞれＦＩＦＯ（先入れ先出し）メモリを内部に備えるものである。
【００３７】
図３に入力バッファメモリ１１と復号バッファメモリ１２の詳細なブロック図を示す。入力バッファメモリ１１において、１１１は並列化回路、１１２はＦＩＦＯメモリ、１１３はメモリ空き容量演算回路、１１４はＦＩＦＯコントローラである。並列回路１１１は、８ビットのデータ幅で入力される符号化データを順番に六個ずつ並列化し、４８ビットのデータ幅の符号化データに変換して出力するものである。ＦＩＦＯメモリ１１２は、並列化回路１１１の出力である符号化データが書き込まれるともに、メモリ２に対する（ｅ）符号化データ書き込みのために符号化データが読み出される、比較的小さな容量のＦＩＦＯメモリである。４８ビットのデータ幅を持つ。書き込みと読み出しのタイミングがずれていて、かつ必要なデータアクセスの速度も異なる点を解決するためのものである。
【００３８】
ＦＩＦＯコントローラ１１４は、図８に示したメモリ２に対する（ｅ）符号化データ書き込みの期間において、メモリ２内の符号化データ用バッファメモリにまだ符号化データを格納する余裕がある場合にメモリコントローラ１７から与えられるデータリクエスト信号に従って、ＦＩＦＯメモリ１１２から記憶保持されている符号化データを読み出し、データバスを介してメモリコントローラ１７に渡す。また、メモリ空き容量演算回路１１３は、ＦＩＦＯメモリ１１２内に記憶保持されている符号化データのデータ量を監視し、ＦＩＦＯメモリ１１２の空き容量を計算してＦＩＦＯコントローラ１１４に伝える。ＦＩＦＯコントローラ１１４は、ＦＩＦＯメモリ１１２が符号化データでほとんど一杯となり空き容量が非常に少なくなっている場合には、ＦＩＦＯメモリ１１２への符号化データの書き込みを一時停止させるために、符号化データの入力を一時停止してくれるように外部に対して要求を出す。
【００３９】
復号バッファメモリ１２において、１２１はＦＩＦＯメモリ、１２２はメモリ空き容量演算回路、１２３はＦＩＦＯコントローラである。ＦＩＦＯメモリ１２１は、メモリ２に対する（ｃ）符号化データ読み出しの結果として符号化データが書き込まれるとともに、可変長復号ユニット１３へ出力する符号化データが読み出されるＦＩＦＯメモリである。１マクロブロック分の符号化データのデータ量の最大値に相当する容量を備え、４８ビットのデータ幅を持つ。書き込みと読み出しのタイミングがずれていて、かつ必要なデータアクセスの速度も異なる点を解決するためのものである。
【００４０】
メモリ空き容量演算回路１２２は、ＦＩＦＯメモリ１２１内に記憶保持されている符号化データのデータ量を監視し、ＦＩＦＯメモリ１２１の空き容量を計算してＦＩＦＯコントローラ１２３に伝える。これに従って、ＦＩＦＯコントローラ１２３は、図８に示したメモリ２に対する（ｃ）符号化データ読み出しの期間において、ＦＩＦＯメモリ１２１にまだ符号化データを格納する余裕がある場合には、メモリ２の符号化データ用バッファメモリに記憶保持されている符号化データを読み出すようにメモリコントローラ１７に対してデータリクエスト信号を出す。それに応じて、データバスを介してメモリ２から読み出された符号化データをＦＩＦＯメモリ１２１に書き込む。ＦＩＦＯコントローラ１２３４は、可変長復号ユニット１３から与えられるデータリクエスト信号に従って、ＦＩＦＯメモリ１２１から符号化データを読み出し、可変長復号ユニット１３に渡す。
【００４１】
可変長復号ユニット１３、ＩＱ・ＩＤＣＴユニット１４、および動き補償ユニット１５は、符号化データの復号処理をマクロブロック単位で順次実行する処理回路である。タイミングユニット１８から与えられるタイミング制御信号に従って、それぞれの処理回路は動作する。
【００４２】
可変長復号ユニット１３は、復号バッファメモリ１２に対してデータリクエスト信号を出力し、復号バッファメモリ１２からその内部のＦＩＦＯメモリ１２１に記憶保持されていた符号化データを受け取る。そして、１マクロブロックに割り当てられた固定タイムスロットに従って、１マクロブロック分の符号化データについて可変長符号の復号を行い、ヘッダに含まれる付加情報やヘッダに続く量子化係数データを再生する。２１．７５ＭＨｚの処理クロックに従って、一つずつこれらのデータの復号処理を行っていくので、新たな符号化データの入力が必要となる都度、復号バッファメモリ１２に対してデータリクエスト信号を出力する。
【００４３】
なお、可変長復号ユニット１３で復号された付加情報には、逆量子化処理で必要となる量子化パラメータや、動き補償処理で必要となる差分動きベクトル、復号している画像がＩフレーム、Ｐフレーム、Ｂフレームのいずれであるかを示す画像符号化タイプ等がある。例えば、量子化パラメータはＩＱ・ＩＤＣＴユニット１４に、差分動きベクトルは動き補償ユニット１５に、画像符号化タイプはメモリコントローラ１７に与えられる。符号化データの復号処理のために使用されるタイムスロット以外、例えば第２６２ラインから第２８４ラインに割り当てられているタイムスロット等においても、この可変長復号ユニット１３はヘッダ解析処理を適宜実行し、ヘッダに含まれるその他の様々な付加情報を出力する。
【００４４】
ＩＱ・ＩＤＣＴユニット１４は、可変長復号ユニット１３で復号された量子化係数データを受けて、１マクロブロックに割り当てられた固定タイムスロットに従って、１マクロブロック分の量子化係数データについて逆量子化と逆ＤＣＴを行い、予測誤差データを再生する。まず、逆量子化の処理において、可変長復号ユニット１３から与えられた量子化パラメータに応じて、量子化係数データがスケーリングされる。そして、その結果の係数データが逆ＤＣＴ処理され予測誤差データが生成される。
【００４５】
動き補償ユニット１５は、可変長復号ユニット１３から与えられたマクロブロックごとの差分動きベクトルから動きベクトルを再生し、その動きベクトルをメモリコントローラ１７に対して出力する。直前に再生した動きベクトルの値を記憶保持し、その値を差分動きベクトルの値の加算することで動きベクトルを再生する。それに応じて、メモリコントローラ１７は、（ｂ）参照画像データ読み出しの期間において、メモリ２内のフレームメモリから参照画面の再生画像データを読み出して参照画像データとして動き補償ユニット１５に与える。メモリ２内のフレームメモリ（フレームメモリ１とフレームメモリ２）に、参照画面として用いる既に復号済みのＩフレームまたはＰフレームが記憶保持されている。ただし、Ｉフレームの場合には、参照画像データは必要ないので（ｂ）参照画像データ読み出しは停止される。また、Ｂフレームの場合には、必要となる１種類または２種類の参照画像データが読み出される。
【００４６】
動き補償ユニット１５は、ＩＱ・ＩＤＣＴユニット１４で再生された予測誤差データを受けて、１マクロブロックに割り当てられた固定タイムスロットに従って、１マクロブロック分の予測誤差データと読み出された参照画像データとから再生画像データを再生する。ここでは平均や加算の処理が行われる。以上の処理によって再生された再生画像データは、（ｆ）再生画像データ書き込みの期間において、メモリ２内のフレームメモリに書き込まれる。ＩフレームまたはＰフレームの再生画像データは、フレームメモリ１とフレームメモリ２のどちらかに対して書き込まれる。２枚のフレームメモリが順次交互に選択される。また、Ｂフレームの再生画像データは、フレームメモリ３に対して書き込まれる。
【００４７】
表示ユニット１６は、メモリ２内のフレームメモリから読み出された再生画像データを受けて、順次１３．５ＭＨｚの表示クロックに従って、表示画像データとしてデコーダＬＳＩ１の出力端子４から出力する。１マクロブロックに割り当てられた固定タイムスロットにおける（ａ）表示画像データ読み出しの期間で、１ラインの１／３に相当する画素数分の再生画像データがメモリ２から読み出される。すなわち、１ラインに表示する７２０画素の輝度信号、および各３６０画素の２種類の色差信号の再生画像データが、三個のタイムスロットの先頭で１／３ずつ読み出される。４８０バイトの再生画像データがメモリ２から読み出されることになる。図８において、第２２ラインから第２６１ラインでは、第１フィールドの表示のための（ａ）表示画像データ読み出しが行われる。同様にして、第２８５ラインから第５２４ラインでは、第２フィールドの表示のための（ａ）表示画像データ読み出しが行われる。
【００４８】
図６に表示ユニット１６の詳細なブロック図を示す。表示ユニット１６において、１６１は輝度用ラインメモリ、１６２はインタポレーション回路、１６３・１６４は二個の色差用ラインメモリ、１６５は直列化回路、１６６はタイミング制御回路、１６７はＯＳＤ発生回路、１６８はマルチプレクサである。直列化回路１６５は、４８ビットのデータ幅のデータバスを経由して入力される表示画像データを、８ビットのデータ幅に変換して順番に出力するものである。輝度信号の表示画像データは輝度用ラインメモリ１６１に書き込まれ、２種類の色差信号の表示画像データは色差用ラインメモリ１６３・１６４のそれぞれに書き込まれる。輝度用ラインメモリ１６１は２４０バイトの容量を持つＦＩＦＯメモリである。また、色差用ラインメモリ１６３・１６４はそれぞれ１２０バイトの容量を持つＦＩＦＯメモリである。
【００４９】
輝度用ラインメモリ１６１からは、水平帰線期間と垂直帰線期間を除いた表示期間において、１３．５ＭＨｚの表示クロックに従って、輝度信号の表示画像データが順次読み出される。同時に、色差用ラインメモリ１６３・１６４からは、表示クロックの１／２倍の周波数の６．７５ＭＨｚのクロックに従って、２種類の色差信号の表示画像データが順次読み出される。各ラインメモリ１６１・１６３・１６４に対する書き込みと読み出しのタイミングは、タイミングユニット１８から与えられるタイミング制御信号に従ってタイミング制御回路１６６が制御する。
【００５０】
インタポレーション回路１６２は、［４：２：０］フォーマットではなく［４：２：２］フォーマットの形式とするために、２種類の色差信号の表示画像データに関してそれぞれ垂直方向のインタポレーション処理を行い、その後で画素単位で２種類の色差信号の表示画像データを交互に時分割多重する。各フィールドにおいて、復号処理して再生した１２０ラインの色差信号を２倍の２４０ラインに変換することになる。そのためにインタポレーション回路１６２の中には、前ラインの２種類の色差信号の表示画像データを記憶保持するラインメモリが含まれている。
【００５１】
なお、表示ユニット１６は、メモリ２内のＯＳＤデータ格納領域から読み出されたＯＳＤデータを受けて、それから文字やグラフィックのビットマップ画像データを生成し、デコーダＬＳＩ１から出力する表示画像データにスーパーインポーズする機能もある。１マクロブロックに割り当てられた固定タイムスロットにおける（ａ）表示画像データ読み出しの期間で、１ラインの１／３に表示すべきＯＳＤデータが表示画像データとともにメモリ２から読み出される。なお、図１には明示していないが、ＣＰＵ（中央演算処理ユニット）がこのＯＳＤデータをメモリ２内のＯＳＤデータ格納領域へ書き込む。符号化データの復号処理のために使用されるタイムスロット以外、例えば第２６２ラインから第２８４ラインに割り当てられているタイムスロットにおいて、このＣＰＵのＯＳＤデータ書き込みは実行される。
【００５２】
ＯＳＤ発生回路１６７は、メモリ２から読み出したＯＳＤデータを一旦内部に記憶保持した後に、表示画像データの表示出力タイミングに合わせて、文字やグラフィックのビットマップ画像データを生成して出力する。マルチプレクサ１６８は、ラインメモリ１６１から出力された輝度信号の表示画像データに、ＯＳＤ発生回路１６７から出力された輝度信号のビットマップ画像データをスーパーインポーズする。同様に、色差信号の表示画像データには、ビットマップ画像データがスーパーインポーズされる。その結果の輝度信号と色差信号の表示画像データは、デコーダＬＳＩ１の出力端子４から出力画像データとして出力される。
【００５３】
メモリコントローラ１７は、メモリ２に対するデータアクセスを制御する処理回路である。（ｃ）符号化データ読み出し、（ｅ）符号化データ書き込み、（ｂ）参照画像データ読み出し、（ｆ）再生画像データ書き込み、（ａ）表示画像データ読み出しの各メモリアクセスについて、アドレスと制御信号を生成してメモリ２に出力する。また、内部のデータバスから書き込みデータを入力してメモリ２に出力し、逆にメモリ２からデータを読み出して内部のデータバスに読み出しデータを出力する。タイミングユニット１８から与えられるタイミング制御信号により、固定タイムスロットの中で各アクセスを切り換えることになる。
【００５４】
図４にメモリコントローラ１７の詳細なブロック図を示す。メモリコントローラ１７において、１７１は直列化回路、１７２は並列化回路、１７３はメモリ空き容量演算回路、１７４は符号化データ書き込みアドレス発生ユニット、１７５は符号化データ読み出しアドレス発生ユニット、１７６は参照画像データ読み出しアドレス発生ユニット、１７７は再生画像データ書き込みアドレス発生ユニット、１７８は表示画像データ読み出しアドレス発生ユニットである。直列化回路１７１と並列化回路１７２は、データ幅が４８ビットの内部のデータバスと、データ幅が１６ビットのメモリ２と接続されたデータ線との間で、データ幅の変換を行う回路である。
【００５５】
符号化データ書き込みアドレス発生ユニット１７４は、（ｅ）符号化データ書き込みにおけるアドレスと制御信号を順次発生させ、メモリ２への符号化データの書き込みを制御する。符号化データ読み出しアドレス発生ユニット１７５は、（ｃ）符号化データ読み出しにおけるアドレスと制御信号を順次発生させ、メモリ２からの符号化データの読み出しを制御する。ただし、復号バッファメモリ１２からデータリクエスト信号が与えられていない場合には、固定タイムスロット内の（ｃ）符号化データ読み出しの期間であっても、メモリ２からの符号化データの読み出しは一時停止される。なお、メモリ空き容量演算回路１７３は、符号化データ書き込みアドレス発生ユニット１７４で生成された書き込みアドレスと、符号化データ読み出しアドレス発生ユニット１７５で生成された読み出しアドレスから、メモリ２に割り当てられている符号化データ用バッファメモリの空き容量を算出し、符号化データを格納する空きが存在する場合に、データリクエスト信号を入力バッファメモリ１１に出力する。
【００５６】
参照画像データ読み出しアドレス発生ユニット１７６は、（ｂ）参照画像データ読み出しにおけるアドレスと制御信号を順次発生させ、メモリ２からの参照画像データの読み出しを制御する。ここで、（ｂ）参照画像データ読み出しにおけるアドレスには、動き補償ユニット１５から与えられる動きベクトルの値に応じてオフセット値が加えられる。読み出すべき参照画像データの種類は１種類または２種類であり、かつ読み出しの必要のない場合もあるから、その状況に応じて固定タイムスロット内の（ｂ）参照画像データ読み出しの期間であっても、メモリ２からの参照画像データの読み出しは途中で終了することがある。再生画像データ書き込みアドレス発生ユニット１７７は、（ｆ）再生画像データ書き込みにおけるアドレスと制御信号を順次発生させ、メモリ２への再生画像データの書き込みを制御する。表示画像データ読み出しアドレス発生ユニット１７８は、（ａ）表示画像データ読み出し（さらにＯＳＤデータの読み出しを含む場合もある）におけるアドレスと制御信号を順次発生させ、メモリ２からの表示画像データの読み出しを制御する。その際、可変長復号ユニット１３から出力されている画像符号化タイプに応じて、メモリ２内の３枚のフレームメモリのいずれかを選択し、それに対応したアドレスを生成する。
【００５７】
次に、本発明の第二の実施例について説明する。
【００５８】
図９は、本発明の第二の実施例であるディジタル映像信号復号装置における、固定タイムスロットの割り当てパターンを示す説明図である。本実施例のディジタル映像信号復号装置のブロック図は、図１に示した本発明の第一の実施例の場合と同じである。また、デコーダＬＳＩ１を構成する各処理回路の動作は、基本的に本発明の第一の実施例の場合と同じである。
【００５９】
本実施例のディジタル映像信号復号装置は、欧州で主に用いられている６２５／５０方式の現行ＴＶに対応したものであり、ディジタル映像信号の符号化データを復号して、再生されたディジタル映像信号の画像データを出力するものである。復号される映像信号は輝度信号と２種類の色差信号とから成り、［４：２：０］フォーマットである。フレーム周波数は２５フレーム／秒で、輝度信号のサンプリング周波数は１３．５ＭＨｚである。１フレームの有効画素数は、輝度信号では水平７２０画素×垂直５７６ライン、２種類の色差信号では水平３６０画素×垂直２８８ラインである。したがって、１フレーム分の画像データのデータ量は（７２０×５７６＋３６０×２８８×２）×８＝４，９７６，６４０ビット、すなわち約４．７５Ｍビットである。１秒間に表示処理すべき画素数の合計、すなわち画素レートは、輝度信号に関して７２０×５７６×２５＝１０，３６８，０００画素／秒である。２種類の色差信号に関しては、それぞれこの数値の１／４倍となる。以上の画素レートは、本発明の第一の実施例の場合と同じである。
【００６０】
１フレームは全６２５ラインから成り、１フレームを構成する第１フィールドは３１２ライン、第２フィールドは３１３ラインとなる。本実施例のディジタル映像信号復号装置では、１フレーム期間においてタイムスロットの割り当てパターンが図９の通り定められている。６５．２５ＭＨｚのメモリクロックを基準とした場合、１ライン期間は８６４×２９／６＝４１７６クロック分の時間となる。１ライン期間は１３８０クロックずつ三個のタイムスロットに分けられ、残りの３６クロックはダミースロットとなっている。ダミースロットでは、メモリ２に対するデータアクセスは休止される。
【００６１】
第３４５ラインから第６２４ライン、および第０ラインから第３０３ラインにおいて割り当てられている１７５２個のタイムスロットが、１フレーム分の符号化データの復号処理のために使用される。また、第３３７ラインから第６２４ラインでは既に前で復号済みのフレームの第２フィールドの画像データの表示処理が、第２４ラインから第３１１ラインでは現在復号されているフレームの第１フィールドの画像データの表示処理が行われる。各タイムスロットにおいては、１マクロブロックの復号処理に関係するメモリ２への各種のデータアクセス、および表示すべき再生画像データのメモリ２からの読み出しが時分割で行われる。このタイムスロットに従い、そのマクロブロックの復号処理も実行される。
【００６２】
１フレームは７２０画素×５７６ラインであるから、１フレームは（７２０／１６）×（５７６／１６）＝１６２０マクロブロックから構成されることになる。１フレーム分の符号化データの復号処理のためには、１フレーム期間において１７５２個のタイムスロットが割り当てられているので、基本的に各タイムスロットにおいて１マクロブロックの復号処理を実行すれば、１フレーム期間で１フレーム分の復号処理が実現できることになる。
【００６３】
各タイムスロットにおいては、図８に示した本発明の第一の実施例の場合と同じく、（ａ）表示画像データ読み出し、（ｂ）参照画像データ読み出し、（ｃ）符号化データ読み出し、（ｄ）メモリリフレッシュ、（ｅ）符号化データ書き込み、および（ｆ）再生画像データ書き込みという複数種類の期間を設けている。以上が終了した後の残り期間はマージン領域であり、メモリアクセスは基本的に休止される。
【００６４】
図２に示した本発明の第一の実施例の場合と同じく、メモリ２には、各１フレーム分の画像データを記憶保持可能な容量を持つ３枚のフレームメモリ（フレームメモリ１〜フレームメモリ３）の領域が割り当てられている。各フレームメモリの容量は約４．７５Ｍビットであり、網かけされていない前半部分が輝度信号（Ｙ）の画像データ用の領域であり、後半の網かけされている部分が２種類の色差信号（Ｃｂ，Ｃｒ）の画像データ用の領域である。また、残りの約１．７５Ｍビットの領域は、符号化データを一時格納する符号化データ用バッファメモリ、およびＯＳＤデータ格納領域として用いられる。
【００６５】
なお、本実施例における各タイムスロットの時間の長さ、およびタイムスロット内のメモリアクセスの切り換えのタイミング等は、本発明の第一の実施例の場合と同じである。したがって、５２５／６０方式と６２５／５０方式の現行ＴＶに対応した２種類の動作モードを備え、本実施例の動作と本発明の第一の実施例の動作とを切り換えて動作する、ディジタル映像信号復号装置も容易に実現できることは明らかである。
【００６６】
また、本実施例の場合も本発明の第一の実施例の場合も、１マクロブロックに対して復号処理を行うタイムスロットを固定的に割り当てていたが、例えば２ブロック単位のように、より小さな単位でタイムスロット割り当てを行うことも可能である。この場合には、メモリアクセスの種類切り換えの頻度が多くなるので、タイミングユニットやメモリコントローラの処理は多少複雑になるが、復号処理を行う各処理回路で必要となる作業用メモリのサイズを削減することができる。
【００６７】
なお、以上示した実施例は、フレーム内符号化と動き補償を利用したフレーム間符号化やフレーム内挿符号化との組み合わせにより、フレーム単位で符号化された符号化データに対応したものであるが、例えばフレーム内符号化のみで符号化された符号化データの場合でも本発明は同様に適用できる。また、フレーム単位で符号化されるだけでなく、フィールド単位で符号化されることがあり、両者の符号化データが混在している場合にも同様に適用できる。さらに、符号化方式としては、実施例で示したようなＤＣＴを利用した方式でなくても、所定サイズのブロック単位で処理を行う他の方式、例えばベクトル量子化を利用した方式であってもよい。
【００６８】
ディジタル映像信号復号装置に入力される符号化データに関しては、固定ビットレートで連続的に入力される場合だけでなく、可変ビットレートで入力される場合や、バースト的に入力される場合も考えられるが、いずれの場合においても、本発明は同様に適用できる。
【００６９】
現行ＴＶとは解像度が異なるＨＤＴＶに対応したディジタル映像信号復号装置に対しても、本発明が適用できることは明らかである。５２５／６０方式の現行ＴＶ、６２５／５０方式の現行ＴＶ、ＨＤＴＶ等の複数の映像信号に対応して処理を切り換えるディジタル映像信号復号装置であってもよい。さらに、インターレース走査の表示出力だけでなく、順次走査の表示出力も可能なディジタル映像信号復号装置に対しても、本発明は同様に適用できる。
【００７０】
ディジタル映像信号符号化装置に関しても、そのディジタル映像信号符号化装置が符号化処理を行うとともに復号処理も行って再生画像データを表示出力する構成であるのならば、本発明はディジタル映像信号符号化装置に含まれるディジタル映像信号復号回路に対して適用可能である。
【００７１】
以上示した実施例では、フレームメモリとして割り当てていないメモリ２の中の一部分を符号化データ用バッファメモリとして使用していたが、バッファメモリ容量が不足する場合等においては、さらに符号化データの入力端子とデコーダＬＳＩ１の入力の間に別のバッファメモリを付加してもよい。
【００７２】
【発明の効果】
本発明によれば、復号処理回路と表示処理回路、および復号処理回路を構成する様々な処理回路が同期して動作するので、ディジタル映像信号復号装置の全体の動作を司る固定タイムスロットのタイミング制御信号を生成するタイミング回路は簡単な回路となり、回路規模は小さく抑えられる。また、１フレームを構成する各ブロックを一個または複数個の固定タイムスロットで処理を行うことにより、１フレームの符号化データの復号処理を１フレームの表示期間以内で必ず終了させることができる。したがって、復号処理回路における処理クロックの周波数を低くして、消費電力を小さく抑えることができる。
【図面の簡単な説明】
【図１】本発明によるディジタル映像信号復号装置の第一の実施例を示すブロック図である。
【図２】図１に示したディジタル映像信号復号装置におけるメモリ２の領域割り当てを示す説明図である。
【図３】図１に示したディジタル映像信号復号装置における入力バッファメモリ１１と復号バッファメモリ１２の詳細なブロック図である。
【図４】図１に示したディジタル映像信号復号装置におけるメモリコントローラ１７の詳細なブロック図である。
【図５】図１に示したディジタル映像信号復号装置におけるタイミングユニット１８の詳細なブロック図である。
【図６】図１に示したディジタル映像信号復号装置における表示ユニット１６の詳細なブロック図である。
【図７】図１に示したディジタル映像信号復号装置の全体動作を示す説明図である。
【図８】図１に示したディジタル映像信号復号装置における固定タイムスロットの割り当てパターンを示す説明図である。
【図９】本発明によるディジタル映像信号復号装置の第二の実施例における固定タイムスロットの割り当てパターンを示す説明図である。
【符号の説明】
１ デコーダＬＳＩ
２ メモリ
１１ 入力バッファメモリ
１２ 復号バッファメモリ
１３ 可変長復号ユニット
１４ ＩＱ・ＩＤＣＴユニット
１５ 動き補償ユニット
１６ 表示ユニット
１７ メモリコントローラ
１８ タイミングユニット
１１２，１２１ ＦＩＦＯメモリ
１１３，１２２，１７３ メモリ空き容量演算回路
１７４ 符号化データ書き込みアドレス発生ユニット
１７５ 符号化データ読み出しアドレス発生ユニット
１７６ 参照画像データ読み出しアドレス発生ユニット
１７７ 再生画像データ書き込みアドレス発生ユニット
１７８ 表示画像データ読み出しアドレス発生ユニット

Claims (3)

1. データ圧縮されたディジタル映像信号の符号化データを復号して再生画像データを生成し、所定の表示タイミングに従って該再生画像データを表示出力するディジタル映像信号復号装置であって、
   ディジタル映像信号の各フレームの符号化データの復号処理を、該表示タイミングに同期させて行い、
   該表示タイミングに従って所定個数のタイムスロットを１フレーム表示期間に対して割り当て、ディジタル映像信号の複数画素から成る各ブロックの復号処理を、１個または複数個の該タイムスロットにおいて行うこと、
   を特徴とするディジタル映像信号復号装置。
2. データ圧縮されたディジタル映像信号の符号化データを復号して再生画像データを生成し、所定の表示タイミングに従って該再生画像データを表示出力する復号処理回路と、該復号処理回路において生成された再生画像データを一時記憶保持するメモリとを備えるディジタル映像信号復号装置であって、
   ディジタル映像信号の各フレームの符号化データの復号処理に伴う該メモリに対するデータアクセスを、該表示タイミングに同期させて行い、
   該表示タイミングに従って所定個数のタイムスロットを１フレーム表示期間に対して割り当て、ディジタル映像信号の複数画素から成る各ブロックの復号処理に伴う該メモリに対するデータアクセスを、１個または複数個の該タイムスロットにおいて行うこと、
   を特徴とするディジタル映像信号復号装置。
3. データ圧縮されたディジタル映像信号の符号化データを復号して再生画像データを生成し、所定の表示タイミングに従って該再生画像データを表示出力する復号処理回路と、該復号処理回路において生成された再生画像データを一時記憶保持するメモリとを備えるディジタル映像信号復号装置であって、
   ディジタル映像信号の各フレームの符号化データの復号処理に伴う該メモリに対するデータアクセスを、該表示タイミングに同期させて行い、
   該メモリは、該復号処理回路において生成された再生画像データに加え、該復号処理回路において復号処理されるディジタル映像信号の符号化データも一時記憶保持すること、
   を特徴とするディジタル映像信号復号装置。

Images