KR0144440B1 - 화상 처리용 메모리 집적회로 - Google Patents

화상 처리용 메모리 집적회로

Info

Publication number
KR0144440B1
KR0144440B1 KR1019940016943A KR19940016943A KR0144440B1 KR 0144440 B1 KR0144440 B1 KR 0144440B1 KR 1019940016943 A KR1019940016943 A KR 1019940016943A KR 19940016943 A KR19940016943 A KR 19940016943A KR 0144440 B1 KR0144440 B1 KR 0144440B1
Authority
KR
South Korea
Prior art keywords
image
signal
pixel
output
address
Prior art date
Application number
KR1019940016943A
Other languages
English (en)
Other versions
KR950005061A (ko
Inventor
겐지 스기야마
Original Assignee
슈즈이 다께오
니뽕 빅터 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 슈즈이 다께오, 니뽕 빅터 가부시끼 가이샤 filed Critical 슈즈이 다께오
Publication of KR950005061A publication Critical patent/KR950005061A/ko
Application granted granted Critical
Publication of KR0144440B1 publication Critical patent/KR0144440B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/577—Motion compensation with bidirectional frame interpolation, i.e. using B-pictures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Image Processing (AREA)
  • Image Input (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

목적
화상처리용 메모리 집적 회로를 사용한 신호처리회로의 핀수를 적게 하여 소형으로 한다.
구성
2 프레임분 화상의 화소값을 메모리 셀(12)에 기억하고, 이것을 어드레스 제어기(13A,13B)로부터 인가되는 2 차원 불럭의 어드레스에 기초하여 판독하며, 상기 판독한 2 화상의 상기 블록내 화소값을 가산수단(20)에서 적응적으로 적당한 비율로 가산하여, 결과적으로 얻어진 화상간 예측신호를 또는 보간 신호를 데이터 출력단자(11)로부터 외부로 출력한다.

Description

화상처리용 메모리 집적회로
제 1 도는 본 발명에 관한 화상처리용 메모리 집적회로의 제 1 실시예를 도시하는 블럭도.
제 2 도는 본 발명에 관한 화상처리용 메모리 집적 회로의 제 2 실시예를 도시하는 블록도.
제 3 도는 본 발명의 화상처리용 메모리 집적회로를 사용한 복호화 장치의 실시예를 도시하는 블록도.
제 4 도는 본 발명의 화상처리용 메모리 집적 회로를 사용한 화상 레이트 변환장치의 실시예를 도시하는 블록도.
제 5 도는 화상처리용 메모리 집적회로의 종래예를 도시하는 블록도.
제 6 도는 종래 복호화 장치의 일예를 도시하는 블록도.
제 7 도는 쌍방향 예측을 포함하는 화상간 예측의 예를 도시하는 도면.
제 8 도는 화상 레이트의 변환의 상태를 도시하는 도면.
* 도면의 주요 부분에 대한 부호의 설명
4:작업 메모리 5,6,23,24:승산기
7,25:가산기 8:속도변환기
12:메모리 셀 13A:제 1 의 어드레스 제어기
13B:제 2 의 어드레스 제어기 20,20A:가산수단
21,22:지연기 30:출력수단
40:화상처리용 메모리 집적회로(화상 메모리)
[산업상의 이용분야]
화상정보의 전송, 표시, 축적등을 실행하는 장치에 사용하는 화상 메모리, 특히, 복수의 화상을 가산하여 화상간 처리를 실행하기 위한 화상처리용 메모리 집적회로에 관한 것이다.
[종래의 기술]
동화상의 고능율 부호화에 있어서는, 텔레비젼 신호에 있어서의 프레임 사이에서 또는 필드 사이에서 예측 처리가 실행되며, 이에 의해서 얻어지는 예측 신호와 현재 신호와의 차분, 즉 예측잔여차신호가 부호화된다.
ISO(International Organization for Standardization)/IEC(International Electrotechnical Commission)에서 표준화된 MPEG(Moving Pictures Expert Group)방식이라 불리는 동화상부호화 방식에서는 피부호화 프레임 전후의 프레임으로부터 쌍방향 예측이 실행된다. 이러한 쌍방향예측에는, 시간적으로 순방향의 프레임간예측 화상이 가산되어 예측 신호가 생성되는 경우와, 시간적으로 역방향의 프레임간 예측 화상이 가산되어 예측신호가 생성되는 경우가 있다.
이하에, 쌍방향 예측을 사용하는 부호화에서의 프레임 예측관계에 대하여 제 7 도를 기초하여 설명한다.
제 7 도는 쌍방향 예측을 포함하는 화상간 예측의 예를 도시하는 도면이다.
제 7 도에 있어서, P 는 과거의 프레임으로부터 예측되는 편방향 예측 프레임, B는 과거와 미래의 쌍방의 프레임으로부터 예측되는 쌍방향 예측 프레임을 도시하며, 상기 P 프레임은 3프레임마다 배치되어 있다. 예측에 쓰이는 프레임은 P 뿐이며, P 는 직전의 P 로부터 예측되고, B 는 시간적으로 직전 및 직후의 P 로부터 예측된다.
B 의 예측을 위해선 전후의 P 가 필요하므로, 부호화 및 복호화의 프레임 순서가 교체되어, 입력 화상에 있어서 B 프레임 이후의 P 프레임이, B 보다 선행해서 부호화 또는 복호화된다.
한편, 인터레이스 신호에 있어서는, 우수 필드와 기수 필드가 가산되며 이것이 예측 신호로 될 경우가 있다.
이같이 복수 화상의 가산으로 인해 예측신호가 생성되는 경우, 시간적으로 전후하는 화상의 가산에서는 시간축상의 화상 변화에 적합한 예측 신호가 얻어지며, 우수 필드와 기수 필드의 가산에서는 수직 방향의 미세한 움직임이 잘 표현된다. 또한, 가산에 의해 양자화 오차나 잡음 성분이 억제되며 더욱 적절한 화상간 예측이 가능해진다.
이하에서는, 복수 화상을 가산하여 처리하는 장치의 예로서, 쌍방향 프레임간 예측을 사용하여 부호화된 부호의 복호화 장치에 대해서 제 6 도를 기초하여 설명한다.
제 6 도는 종래의 복호화 장치의 한 예를 도시하는 블록도이다.
제 6 도에 있어서, 부호 입력단자(31)에서 입력된 압축되어 있는 화상정보의 부호가 가변 길이 복호기(32)에 인가된다. 이 가변길이복호기(32)에서는 가변길이부호가 고정 길이부호로 복귀되고, 얻어진 고정길이 부호가 역양자화기(33)에 인가된다.
또한, 처리대상의 불럭에 관한 어드레스 정보, 즉 블록 어드레스가 메모리 제어기(61)에 인가되고, 예측 모드 정보가 두 승산기(63,64)에 인가되며, P 또는 B 프레임 형의 정보가 스위치(3637)에 인가된다.
역양자화기(33)에서는 고정길이부호에 대응하는 양자화 대표값이 구해지며, 재생된 DCT 계수는 역 DCT(34)에 인가된다. 여기에 DCT 는 이산 코사인 변환을 나타낸다.
상기 역 DCT(34)에서는, DCT 의 역변환처리가 실행되고, 예측잔여차신호가 재생되어 예측신호가산기(35)에 인가된다.
예측신호가산기(35)에서는 가산기(62)에 의해 인가되는 예측 신호가 상기 예측잔여차신호와 가산되어 재생화상신호가 얻어진다.
이 재생화상신호는, 편방향 예측 프레임(P 프레임)의 경우 스위치(36)를 통하여 화상 메모리(65)에 인가된다. 동시에 화상 메모리(65)로부터 직전의 P 프레임의 재생화상신호가 출력되며, 스위치(37)를 통하여 블록 역변환기(38)에 인가된다. 여기에서 P 프레임의 재생화상신호가 지연되는 것은, B 프레임의 화상간 예측을 위해 재생화상신호가 선행해서 전송되어 오기 때문이다.
한편, 쌍방향 예측 프레임(B프레임)의 경우 스위치(36,37)가 전환되어, 예측신호가산기(35)로부터 출력되는 재생화상신호가 그대로 블록 역변환기(38)에 인가된다.
상술된 처리에 있어서, 신호의 입출력은 공간적인 2 차원의 화소 블록 예컨대 16x16화소의 블록 단위로 실행되고 있으므로, 블록 역변환기(38)에서, 상기 블록단위의 신호가 디스플레이에 사용되는 통상의 래스터 스캔(raster scan)에 이용되는 신호로 복귀되고, 화상출력단자(39)를 통해 출력된다.
화상 메모리(65)에서는 P 프레임의 재생화상신호가 1 프레임분 기억되며, 메모리 제어기(61)로부터 인가되는 논리 어드레스 정보에 따라서, 축적된 재생화상신호가 상기 블록 단위로 판독된다. 이 판독된 재생화상신호는 화상메모리(66)에 인가되는 동시에, 시간적으로 후의 프레임부터 예측하는 역방향 예측 프레임의 신호로서 승산기(63)에 인가된다.
화상메모리(66)에서는, 화상메모리(65)로부터 인가되는 1 프레임분의 신호가 기억되는 동시에, 메모리 제어기(61)로부터 인가되는 논리 어드레스 정보에 따라서 시간적으로 앞의 프레임으로부터 예측하는 순방향 예측 프레임의 신호가 판독되어 승산기(64)에 인가된다.
승산기(63,64)에서는, 예측 모드에 따라서 블록마다 계수(K1,K2)가 각각 곱해지는데, 상기 2 개의 계수 (K1,K2)는 0 이상, 1 이하의 수이며, 상기 K1 과 K2 의 합계는 1 로 된다.
상기 계수는 예컨대, 단지 순방향 예측만의 경우에는, 승산기(63)의 계수 K1 은 0 이 되고, 승산기(64)의 계수는 K2 는 1 이 된다. 또한, 역방향 예측만의 경우에는, 상기 K1 은 1 이 되고 K2 는 0 이 되며, 양쪽의 평균 예측의 경우에는 K1,K2 양쪽 모두 0.5가 된다.
이같이 승산기(63,64)에서 가중된 재생화상신호는 각각 가산기(62)에 인가된다. 가산기(62)에서는 상기 2 신호가 가산되고 완성된 예측신호로 되어 예측신호가산기(35)에 인가된다.
여기에서, 제 6 도에 도시하는 화상 메모리(65,66)는 D-RAM (기억유지동작이 필요한 수시 기록판독메모리)등의 반도체 메모리로 구성된다.
이하, 상기 반도체 메모리 집적 회로에 대해서 제 5 도를 기초로 설명한다. 제 5 도는 화상 처리용 메모리 집적 회로의 종래예를 도시하는 블록도이다. 제 5 도에 있어서, 어드레스 입력단자(51)로부터 입력된 어드레스 신호는, 어드레스 버퍼(52)를 통하여 어드레스 디코더(53)에 인가된다. 상기 어드레스 신호는 통상 2 회로 나누어 직렬로 입력되며, 예컨대 220 의 어드레스를 겆는 메모리의 경우 10 비트씩 각각 행 어드레스와 열 어드레스로서 입력된다.
어드레스 디코더(53)에서는, 전송되어 오는 행 어드레스와 열 어드레스의 논리 어드레스 정보가, 메모리 셀(12)의 실제의 물리 어드레스로 전개되며 이 물리 어드레스에 대응하는 메모리 셀이 액세스된다.
기록의 타이밍에 있어서는, 데이터 입력 단자(1)로부터 입력된 화상 신호는 입력 버퍼(2)를 통하여 상기 메모리 셀(12)의 지정 위치에 기록된다.
판독의 타이밍에 있어서는, 메모리 셀(12)의 지정 위치로부터 출력된 화상 신호는 출력 버퍼(3)를 통하여 데이터 출력단자(11)에서 출력된다.
[발명이 해결하려는 과제]
쌍방향의 화상간 예측처리를 실행하는 고능률 부호화의 경우 또는 단위시간당의 화상수를 변환하는 화상 레이트 변환의 경우에 있어서, 각각의 1 화상의 처리에 2 화상이 동시에 필요하게 된다. 따라서, 화상 메모리로부터 판독되는 신호는 피처리신호의 2 배가 필요하게 된다.
한편, 화상처리장치에 있어서, 화상 메모리는 일반적으로 다른 소자로부터 독립적으로 형성된 소자로서 구성되는데, 동화상의 신호속도에 비하여 D-RAM의 입출력전송속도는 충분하지 않으므로, 피처리신호의 2 배가 되는 신호를 메모리로부터 판독하기 위하여 전송선의 수를 증가해야할 필요가 있게 되고, 장치의 구성이 복잡하게 되는 문제가 발생하게 된다.
또한, 1 화소보다 세밀한 정밀도, 예컨대 1/2화소의 정밀도로 움직임 보상이 실행되는 경우에는, 피처리신호의 화소수보다 많은 화소수가 필요하게 되므로, 화상메모리로부터 판독되는 신호의 전송량을 증가해야할 필요가 있었다.
또한, 종래의 화상 메모리에 있어서, 행과 열로 이루어지는 2 차원의 화소 블록의 상태, 예컨대 16x16 화소로 신호가 판독되는 경우에도, 적어도 각각의 행에 대하여 각 어드레스가 지정되야 하므로, 다량의 어드레스 정보가 요구되며, 결과적으로 전송선의 수가 증가하게 되는 문제가 있었다.
본 발명은 이상의 점을 착안하여 이루어진 것이며, 그 목적은 화상처리용 메모리 직접회로를 사용한 신호처리회로의 핀수를 적게 하여 상기 회로의 크기를 소형으로 하는 것이다.
[과제를 해결하기위한 수단]
청구범의의 제 1 항과 관련한 본 발명의 화상처리용 메모리 직접회로에 있어서는, 디지털 화상정보를 시간적으로 상이한 화상 사이에서 처리하는 화상처리용 메모리 집적회로에 있어서, 화상의 화소값을 기억하고 공간적인 2 차원의 화소블럭 단위로 화소값을 출력하는 주기억수단과, 상기 주기억수단의 출력화소값을 기억하고 공간적인 2 차원의 화소블럭단위로 화소값을 출력하는 부기억수단과, 상기 주기억수단의 출력과 상기 부기억수단의 출력을 가중하여 가산하는 가산수단을 구비하고, 상기가산수단에 의해 가산처리되는 처리 대상은 시간적으로 다른 2 화상의 공간적으로 상호 인접한 화소 블록인 것을 특징으로 한다.
청구범위 제 2 항과 관련하는 본 발명의 화상처리용 메모리 집적 회로에 있어서는, 청구범위 제 1 항에 기재한 화상처리용 메모리 집적 회로에 있어서, 상기 주기억수단에 제공된 2 차원 블록의 1 행 또는 1 열내의 물리 어드레스를 1 화소분씩 이동하는 동작을 반복실행하는 제 1 의 어드레스 제어기와, 상기 제 1 의 어드레스 제어기가 1 행 또는 1 열내의 시점에서 종점까지의 이동이 종료될 때마다 상기 제 1 의 어드레스 제어기와는 다른 방향으로 1 화소분씩 물리 어드레스를 이동시키는 제 2 의 어드레스 제어기를 구비한다.
청구범위 제 3 항과 관련한 본 발명의 화상처리용 메모리 집적 회로에 있어서는, 디지털 화상정보를 시간적으로 상이한 화상 사이에서 처리하는 화상처리용 메모리 집적 회로에 있어서, 화상의 화소값을 기억하고 공간적인 2 차원의 화소 블록 단위로 화소값을 출력하는 주기억수단과, 상기 주기억수단의 출력을 지연하여 출력하는 지연수단과, 상기 주기억 수단의 출력과 상기 지연수단의 출력을 가중하여 가산하는 가산수단과, 상기 공간적인 2 차원 화소 블록의 일부의 해 및/또는 열 화소를 버린후 상기 가산수단의 가산된 결과 값을 출력하는 출력수단을 구비한다.
청구범위 제 4 항과 관련한 본 발명의 화상처리용 메모리 집적회로에 있어서는, 청구범위의 제 3 항에 기재한 화상처리용 메모리 집적 회로에 있어서, 상기 주기억수단에 제공된 2 차원 블록의 1 행 또는 1 열내의 물리 어드레스를 1 화소분씩 이동하는 동작을 반복실행하는 제 1 의 어드레스 제어기와, 상기 제 1 의 어드레스 제어기가 1 행 또는 1 열내의 시점에서 종점까지의 이동이 종료될 때마다 상기 제 1 의 어드레스 제어기와는 다른 방향으로 1화소분씩 물리 어드레스를 이동시키는 제 2 의 어드레스 제어기를 구비한다.
[작용]
주기억수단에 기억된 화상으로부터 제 1, 제 2 의 어드레스 제어기의 지시에 따라 처리대상 블록의 화상이 판독된다. 여기에서 판독되는 화상은 예컨대 다른 2 프레임의 공간적으로 대응하는 화상 블록의 화상이거나 또는 처리대상 블록보다 확장된 1 프레임내의 2차원 화상 블록이 된다.
상기 판독된 2 화상은 적당한 가중을 통해 가산되어 완성된 화상간 예측 신호가 출력된다. 상기 가산처리는 메모리 집적 회로내에서 실행되므로, 피처리신호보다 많은 신호가 전송되는 것은 메모리 집적 회로내부로 되며, 메모리 집적 회로로부터 출력되는 것은 전송 속도가 낮아도 되는, 이미 완성된 신호만으로 된다.
또한, 메모리 집적회로내부에서의 전송은 근거리이기 때문에 지연이 적고 노이즈의 영향도 받기 어렵다. 따라서 메모리 집적 회로내부에선 고속 전송이 비교적 용이하다.
[실시예]
이하, 본 발명의 화상처리용 메모리 집적회로에 대해서 제 1 도, 제 2 도를 기초로 설명한다.
제 1 도는, 본 발명에 관한 화상처리용 메모리 집적회로의 제 1 실시예를 도시하는 블록도이며, 쌍방향예측을 실행하는 화상간 예측처리에 사용되는 화상처리용 메모리 집적회로의 실시예의 구성을 도시한다.
제 1 도에 있어서, 제 5 도에 도시하는 종래예와 동일 기능으로 동일 작용을 하는 것에는 동일 부호를 붙이고, 그 설명은 생략된다.
제 1 도에 있어서는, 제 5 도에 도시하는 종래예에 비해서 제 1 의 어드레스 제어기(13A), 제 2 의 어드레스 제어기(13B), 작업메모리(4), 승산기(5,6), 가산기(7), 속도변환기(8)가 설치되어 있는 점이 구성상의 주된 차이점이며, 가중 가산처리가 실행되도록 구성되어 있다.
메모리 셀(12)은 주기억수단, 작업 메모리(4)는 부기억 수단이며, 승산기(5,6)와 가산기(7)는 가산수단(20)으로 구성되며, 속도변환기(8)와 출력 버퍼(9)는 출력수단(30)으로 구성되어 있다.
블록 어드레스 입력단자(15)로부터 입력되는 어드레스 신호는 논리 어드레스 이며, 어드레스 버퍼(14)를 통하여 제 1 의 어드레스 제어기(13A) 에 인가된다. 제 1 의 어드레스 제어기(13A)의 출력은 제 2 의 어드레스 제어기(134B)와 메모리 셀(12)에 인가되고, 제 2 의 어드레스 제어기(13B)의 출력은 메모리 셀(12)에 인가된다.
입력된 처리대상불럭의 개시 위치의 정보에 기초하여, 상기 제 1 의 어드레스 제어기(13A)와 상기 제 2 의 어드레스 제어기(13B)에 의해서 메모리 셀(12)내의 16x16화소분의 메모리 셀이 연속해서 액세스된다.
구체적으로, 제 1 의 어드레스 제어기(13A)는 상기 2 차원의 블록의 행 방향의 시점에서 종점까지 1 화소분씩 물리 어드레스를 이동하는 동작을 반복한다.
제 2 의 어드레스 제어기(13B)는, 제 1 의 어드레스 제어기(13A)가 1 행의 시점에서 종점까지의 이동이 종료될 때마다 1 열을 증가시키다. 이같이 해서 제 2 의 어드레스 제어기(13B)는 상기 2 차원의 블록의 열 방향의 시점에서 종점까지 1 화소분씩 물리 어드레스를 이동시킨다.
기록 타이밍에서, 데이터 입력단자(1)로부터 입력된 화상 신호는 입력버퍼(2)를 통하여 메모리 셀(주기억수단)(12)의 지정 위치에 기록된다.
상기 화상신호는 가산처리를 실행하기 위하여, 반드시 1 샘플분, 즉 1 화소분이 입력된다. 구체적으로, 각 화소에 대해 예컨대 8 비트가 입력된다. 본원 발명과 다르게, 종래의 경우에 있어서는 2 개의 메모리 집적회로에 4비트씩 기억될 수 있었다.
메모리 셀(12)에는 순방향 예측 프레임의 재생화상과 역방향예측 프레임의 재생화상으로 구성된 2 프레임분의 화상이 기억된다. 그리고 판독 타이밍에서, 상기 2 개의 화상신호가 판독되기 때문에, 신호는 피처리신호의 2 배의 속도로 판독된다. 여기에서도 신호는 1 샘플분, 즉 1 화소분의 8비트 단위로 다루어진다.
메모리 셀(12)의 지정 위치로부터 판독된 순방향 예측 프레임의 재생화상신호는 출력버퍼(3)를 통하여 우선 작업 메모리(4)(부기억수단)에 인가되며, 직업 메모리(4)는 예컨대 소용량의 SRAM 이나 2048 개의 플립플롭 회로 등으로 구성되는 작업 메모리로서, 1 블록분의 신호가 기억된다.
다음에 역방향 예측 프레임의 재생화상신호가 메모리 셀(12)로부터 판독되며, 출력버퍼(3)를 통하여 승산기(6)에 인가된다. 그와 동시에 작업 메모리(4)의 출력이 승산기(5)에 인가된다.
가산수단(20)에는 출력버퍼(3)의 출력과 작업 메모리(4)의 출력이 예측 모드(단지 순방향, 단지 역방향, 양쪽 방향의 평균)에 따라서 가중되어 가산된다. 즉, 승산기(5,6)에서는, 모드 입력 단자(10)로부터 인가되는 예측 모드에 따라서, 각각의 계수(K3,K4)가 각각의 입력화상신호에 대해 승산된다. 이 경우, 상기 계수(K3,K4)는 3 종류의 예측 모드에 대응하여 블록마다 0,0.5,1 로부터 각각 선택된다.
승산기(5,6)에서 가중된 각각의 재생화상신호는 가산기(7)에 인가된다. 가산기(7)에서는 양쪽의 신호가 가산되어 완성된 예측신호를 형성하며, 상기 신호는 속도 변환기(8)에 인가된다.
출력수단(30)은 기록 속도와 판독속도가 다른 FIFO형의 버퍼로 구성되는 속도변환기(8)와 출력버퍼(9)로 구성된다. 상기 속도 변환기(8)에서는, 피처리신호의 2 배의 속도로 기록된 예측신호가 피처리신호와 동일한 속도로 판독된다. 또한, 속도변환기의 구성에 따라 임의의 속도로 속도변환기(8)로부터의 예측 신호를 판독할 수 있다. 이같이 해서 완성된 예측신호는 출력 버퍼(9)를 통하여 데이터 출력단자(11)로부터 출력된다.
제 2 도는 본 발명에 관한 화상처리용 메모리 집적회로의 제 2 실시예를 도시하는 블록도이며, 1 화소보다 세밀한 정밀도로 움직임 보상처리가 실행되는 화상처리용 메모리 집적회로의 실시예의 구성을 도시한다.
제 2 도에 있어서, 제 1 도에 도시하는 제 1 실시예와 동일 기능으로 동일 작용을 나타내는 것엔 동일 부호를 붙이고 그 설명을 생략한다.
제 2 도에 있어서는, 제 1 도에 도시되는 제 1 실시예에 비하여 지연기(21,22)가 설치되어 있는 점이 구성상의 주된 차이점이다.
블록 어드레스 입력단자(15)로부터 입력된 어드레스 신호는 어드레스 버퍼(14)를 통하여 어드레스 제어기(13)에 인가된다. 어드레스 제어기(13), 메모리 셀(12)의 동작은, 1 프레임분의 화상이 메모리 셀(12)에 기억되는것(편방향예측)을 제외하고는, 기본적으로 제 1 도의 경우와 동일하다.
기록 타이밍에서는, 데이터 입력단자(1)로부터 입력된 화상신호는 입력 버퍼(2)를 통하여 메모리 셀(12)의 지정 위치에 기록된다.
판독 타이밍에서는, 1/2화소의 정밀도로 움직임 보상을 실행하기 때문에 16x16의 처리대상 블록보다 확장된 17x17의 2 차원 블록의 화소값이 메모리 셀(12)로부터 판독되며, 가산수단(20)에서 1 화소분 어긋나게 된 2 개의 화상이 가산된다.
메모리 셀(12)의 지정 위치로부터 판독된 재생화상신호는 출력 버퍼(3)를 통하여 지연기(21)와 승산기(6)에 인가된다.
재생화상신호는 처리 블록보다 1 화소씩 많은 17x17 화소 단위이며, 1 화소당 8 비트가 동시에 판독된다. 또한, 판독은 제 1 도의 경우와 다르며 단지 한번만 실행되므로, 판독 속도는 제 1 도의 경우같이 피처리화상의 2 배가 아니고, (17x17)/(16x16) = 1.13 배가 된다.
지연기(21)에서는 신호가 1 화소 지연되고 그 출력은 승산기(5)에 인가된다. 승산기(5,6)에서는 1 화소보다 세밀한 움직임에 따라 가중이 실행되며, 즉 승산기(5,6)에서는 계수(K5,K6)가 각각의 화상신호에 각각 승산되고, 그 결과가 가산기(7)에 인가된다.
상기 가중은 다음같이 실행된다. 즉, 움직임 보상이 1/2화소정밀도인 경우 계수(K5,K6)는 0, 0.5 및 1에서 선택되고, 움직임 백터의 값이 1.5, 1.5, 2.5 등과 같이 1화소미만의 단수를 포함하는 경우에는 계수(K5,K6) 모두가 0.5, 5 로 된다.
상기 1 화소분 어긋난 2 개의 신호가 각각 가중되어 가산기(7)에 가산되어서, 수평 방향으로 움직임 보상된 신호가 되고, 지연기(22)와 승산기(24)에 인가된다.
지연기(22)에서는 17 화소분, 즉 공간적으로는 수직 방향으로 1 화소분 지연 되어, 승산기(23)에 인가된다. 승산기(23,24)에서는 0 이상 1 이하의 계수(K7,K8)가 각각 승산된다. 승산기(23,24) 및 가산기(25)의 동작은 상기 승산기(5,6) 및 가산기(7)와 동일하며, 수직 방향으로 움직임 보상된 신호가 가산기(25)에서 얻어지고 속도 변환기(8)에 인가된다. 속도 변환기(8)에서는 입력되는 17x17 화소중, 유효한 16x16화소 만큼이 균일한 속도로 출력되며, 출력 버퍼(9)를 통하여 데이터 출력단자(11)에서 출력된다. 한편, 메모리 셀(12)로부터 확장되어 출력된 1 행 및/또는 1 열의 화소는 버려진다.
이하, 제 1 도에 도시하는 제 1 실시예의 화상처리용 메모리 집적회로를 사용한 화상 복호화 장치의 실시예를 도시한다.
제 3 도는 본 발명의 화상처리용 메모리 집적회로를 사용한 복호화 장치의 실시예를 도시하는 블록도이다.
제 3 도에 있어서, 제 6 도에 도시하는 종래예와 동일 기능으로 동일 작용을 나타내는 것에는 동일 부호를 붙이고, 그 설명을 생략한다.
제 3 도에 도시하는 복호화장치에서는 제 6 도에 도시하는 종래예와 비교하여 가산기(62), 승산기(63), (64), 메모리 제어기(61)가 삭제되어 있다.
제 3 도에 있어서, 압축되어 있는 화상정보의 부호 입력단자(31)로부터 가변길이복호기(32)에 입력된다. 가변길이복호기(32)에서는 가변길이부호가 고정길이로 복귀되며, 어어진 고정길이부호가 역양자화기(33)에 주어진다. 또한, 처리 블록의 어드레스와 예측 모드정보가 본 발명에 관한 화상 메모리(40)에 주어져, P 프레임 또는 B 프레임의 프레임 형의 정보가 스위치(36,37)에 주어진다.
가변길이복호화기(32), 역양자화기(33), 역 DCT(34), 예측신호가산기(35), 스위치(36,37), 블록 역변환기(38)의 동작은 종래예와 동일하며, 재생화상이 화상출력단자(39)에서 출력된다.
상기 화상 메모리(40)는 제 1 도에 도시하는 본 발명의 제 1 실시예의 화상 처리용 메모리 집적회로이며, 블록의 어드레스 정보와 예측 모드의 정보가 인가되어, 쌍방향 프레임 가산을 포함하는 예측 신호가 만들어진다.
다음에 복수 화상을 가산하여 처리하는 장치로서, 화상 레이트를 변환하는 장치의 실시예에 대해서 설명한다.
텔레비젼 신호에 있어서 동화상의 신호는 예컨대 NTSC 방식같이 매초 60 필드의 신호나, PAL 방식같이 매초 50 필드의 신호 등이 있다. 또, 영화 등에서 사용하는 필름은 매초 24 프레임이다.
이같이 단위 시간당의 화상수 즉 화상 레이트가 다른 신호가 합성되는 경우에는 화상 레이트의 변환이 필요하게 된다.
제 8 도는 화상 레이트 변환의 상태를 도시하는 도면이며, 매초 50 필드에서 60 필드로 변환하는 경우의 예를 도시한다.
제 8 도에 도시한 바와 같이, 출력 화상은, 화상이 입력 화상과 동기하는 필드 이외의 필드에서는 시간적으로 전후하는 2 입력화상이 시간관계에 알맞은 비율로 결합됨으로써, 형성될 수 있다.
제 4 도는 본 발명의 쌍방향 예측을 실행하는 화상간 예측처리에 사용하는 화상 처리용 메모리 집적회로를 사용하는 화상 레이트 변환 장치의 실시예를 도시하는 블록도이다.
제 4 도에 있어서, 화상 메모리(40)는 제 1 도에 도시하는 본 발명의 제 1 실시예의 화상처리용 메모리 집적 회로이며, 화상입력단자(41)로부터 입력되는 매초 50 필드의 화상신호는 화상메모리(40)와 필드 카운터(42)에 인가된다. 필드 카운터(42)에서는 5 필드마다 필드에 1부터 5 의 번호가 부가되며 그에 의해서 결정되는 변환 화상의 보간비율이 구해져 화상 메모리(40)에 인가된다.
어드레스 발생기(43)에서는 매초 50 필드의 화상의 어드레스, 즉 제 1 화상 어드레스와, 매초 60 필드의 화상의 어드레스, 즉 제 2 화상 어드레스가 발생되어, 상기 화상 메모리(40)에 인가된다.
화상 메모리(40)에서는, 상기 제 1 화상 어드레스에 기초하여 입력화상신호가 매초 50 필드 기록되며, 상기 제 2 화상 어드레스에 기초하여 매초 60 필드로 판독되면서, 필드 번호에 따른 보간비율로 2 개의 신호가 가산되고 변환 화상이 만들어진다. 이같이 해서, 화상 레이트가 변환된 화상신호는 화상출력단자(39)에서 출력된다.
이상 상술한 바와같이, 본 발명의 화상처리용 메모리 집적 회로에서는 복수의 화상이 기억되고, 복수 화상의 가산처리가 메모리내에서 실행되며, 완성된 신호가 얻어진후 출력됨으로써, 단지 집적회로내에서만 피처리신호에 대해서 신호의 전송속도가 높게 되며, 메모리로부터 출력되는 완성된 신호는 전송 속도가 낮아도 된다. 한편, 집적회로내부에서 신호가 전송되므로, 노이즈 문제없이 근거리에서 고속전송이 비교적 용이하게 실현될 수 있다.
본 발명에 따른 화상처리용 메모리 집적 회로를 사용하므로써, 화상 데이터의 전송선(버스)의 수를 감소할 수 있으며, 그에 따라 화상처리를 실행하는 집적회로에 화상처리용 메모리 집적 회로를 접속하는 입출력핀의 수를 감소할 수 있다. 결과적으로, 화상처리를 실행하는 장치가 보다 경제적으로 실현될 수 있다.
[발명의 효과]
본 발명의 화상처리용 메모리 집적회로에 의하면, 화상 처리용 메모리 집적회로와 다른 회로간의 신호전송속도가 비교적 느려도 되므로, 상기 화상처리용 메모리 집적회로를 사용하는 신호처리회로는 핀수가 적고 소형으로 된다.

Claims (3)

  1. 디지털 화상정보를 시간적으로 다른 화상 사이에서 처리하는 화상 처리용 메모리 집적회로에 있어서: 화상의 화소값을 기억하고, 공간적적으로 2 차원의 화소블럭 단위로 화소값을 출력하는 주기억수단; 상기 주기억수단에 의해 출력된 화소값을 기억하고, 공간적으로 2 차원의 화소 블록 단위로 화소값을 출력하는 부기억수단; 상기 주기억수단의 출력과 상기 부기억수단의 출력을 가중하여 가산하는 가산 수단으로서, 상기 가산 수단에 의해 가산처리되는 처리 대상은 시간적으로 다른 2 화상의 공간적으로 상호 인접한 화소 블록이 되는, 상기 가산 수단; 상기 주기억수단에 제공된 2 차원 블록의 1 행 또는 1 열내의 물리 어드레스를 1 화소분씩 이동하는 동작을 반복실행하는 제 1 의 어드레스 제어기; 및 상기 제 1 의 어드레스 제어기가 1 행 또는 1 열내의 시점에서 종점까자의 이동이 종료될 때마다 상기 제 1 의 어드레스 제어기와는 다른 방향으로 1 화소분씩 물리 어드레스를 이동시키는 제 2 의 어드레스 제어기를 구비하는 것을 특징으로 하는 화상처리용 메모리 집적회로.
  2. 제 1 항에 있어서, 화상의 화소값을 기억하고, 공간적으로 2 차원의 화소 블록 단위로 화소값을 출력하는 주기억수단; 상기 주기억수단의 출력을 지연하여 출력하는 지연수단; 상기 주기억 수단의 출력과 상기 지연수단의 출력을 가중하여 가산하는 가산 수단; 및 상기 공간적으로 2 차원 화소 블록의 일부의 행 및/또는 열 화소를 버린후 상기 가산수단에 가산된 결과 값을 출력하는 출력수단을 구비하는 것을 특징으로 하는 화상처리용 메모리 집적회로.
  3. 제 2 항에 있어서, 상기 주기억수단에 제공된 2 차원 블록의 1 행 또는 1 열내의 물리 어드레스를 1 화소분씩 이동하는 동작을 반복실행하는 제 1 의 어드레스 제어기; 및 상기 제 1 의 어드레스 제어기가 1 행 또는 1 열내의 시점에서 종점까지 이동이 종료될 때마다 상기 제 1 의 어드레스 제어기와는 다른 방향으로 1 화소분씩 물리 어드레스를 이동시키는 제 2의 어드레스 제어기를 구비하는 것을 특징으로 하는 화상처리용 메모리 집적회로.
KR1019940016943A 1993-07-12 1994-07-12 화상 처리용 메모리 집적회로 KR0144440B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-195170 1993-07-12
JP19517093A JP2947389B2 (ja) 1993-07-12 1993-07-12 画像処理用メモリ集積回路

Publications (2)

Publication Number Publication Date
KR950005061A KR950005061A (ko) 1995-02-18
KR0144440B1 true KR0144440B1 (ko) 1998-07-15

Family

ID=16336609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940016943A KR0144440B1 (ko) 1993-07-12 1994-07-12 화상 처리용 메모리 집적회로

Country Status (3)

Country Link
US (1) US5528315A (ko)
JP (1) JP2947389B2 (ko)
KR (1) KR0144440B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220000402U (ko) 2020-08-07 2022-02-15 주식회사 한국가스기술공사 타격식 방식전위 측정용 테스트 박스 오프너

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650823A (en) * 1995-03-27 1997-07-22 International Business Machines Corporation Half pel motion estimation method for B pictures
US5973734A (en) 1997-07-09 1999-10-26 Flashpoint Technology, Inc. Method and apparatus for correcting aspect ratio in a camera graphical user interface
US6657667B1 (en) * 1997-11-25 2003-12-02 Flashpoint Technology, Inc. Method and apparatus for capturing a multidimensional array of overlapping images for composite image generation
US6317141B1 (en) 1998-12-31 2001-11-13 Flashpoint Technology, Inc. Method and apparatus for editing heterogeneous media objects in a digital imaging device
DE50306763D1 (de) * 2003-10-28 2007-04-19 Alcan Tech & Man Ltd Fälschungssicheres Verpackungsmaterial mit einem Sicherheitsmerkmal
TWI266539B (en) * 2005-01-13 2006-11-11 Via Tech Inc Decoding device with multi-buffers
US9224145B1 (en) 2006-08-30 2015-12-29 Qurio Holdings, Inc. Venue based digital rights using capture device with digital watermarking capability

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2695802B2 (ja) * 1987-11-16 1998-01-14 株式会社日立製作所 電子ファイル装置
US4985768A (en) * 1989-01-20 1991-01-15 Victor Company Of Japan, Ltd. Inter-frame predictive encoding system with encoded and transmitted prediction error
JPH07109990B2 (ja) * 1989-04-27 1995-11-22 日本ビクター株式会社 適応型フレーム間予測符号化方法及び復号方法
JP2808860B2 (ja) * 1990-08-24 1998-10-08 日本ビクター株式会社 予測符号化装置及び復号化装置
JPH04189093A (ja) * 1990-11-22 1992-07-07 Victor Co Of Japan Ltd 動き補償装置
US5317397A (en) * 1991-05-31 1994-05-31 Kabushiki Kaisha Toshiba Predictive coding using spatial-temporal filtering and plural motion vectors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220000402U (ko) 2020-08-07 2022-02-15 주식회사 한국가스기술공사 타격식 방식전위 측정용 테스트 박스 오프너

Also Published As

Publication number Publication date
JPH0730903A (ja) 1995-01-31
JP2947389B2 (ja) 1999-09-13
US5528315A (en) 1996-06-18
KR950005061A (ko) 1995-02-18

Similar Documents

Publication Publication Date Title
US5841475A (en) Image decoding with dedicated bidirectional picture storage and reduced memory requirements
JP2570384B2 (ja) 動画像信号の符号化・復号化方式
EP0792557B1 (en) Method and device for decoding coded digital video signals
US5457481A (en) Memory system for use in a moving image decoding processor employing motion compensation technique
KR0157071B1 (ko) 동화상 디코딩 시스템
US7929777B2 (en) Variable length decoding device, variable length decoding method and image capturing system
KR0144440B1 (ko) 화상 처리용 메모리 집적회로
US6081298A (en) MPEG decoder with reduced memory capacity
KR19980081641A (ko) 동화상 복호 방법 및 동화상 복호 장치
KR100204475B1 (ko) 개선된 프레임 재배열 장치
JP3676525B2 (ja) 動画像符号化復号化装置及びその方法
US5903672A (en) Method and apparatus for conversion of access of prediction macroblock data for motion picture
US6249617B1 (en) Video encounter having an integrated scaling mechanism
EP0779745B1 (en) Method of converting data outputting sequence in inverse DCT and circuit thereof
JP3569961B2 (ja) ディジタル映像信号復号装置
US6668087B1 (en) Filter arithmetic device
JP3262464B2 (ja) 画像復号化装置
JPH08307868A (ja) 動画像復号装置
JP2002152756A (ja) 動画像符号化装置
KR970002479B1 (ko) 이차원 역이산 코사인 변환 장치
KR100232490B1 (ko) 이산 코사인 변환 계수의 지그재그 스캔을 위한 판독 어드레스 발생장치
KR100255794B1 (ko) 움직임 보상 장치의 선입선출 버퍼
JPH11308620A (ja) 画像復号装置
KR0123082B1 (ko) 움직임 보정회로
JPH07112283B2 (ja) 動きベクトル検出装置及び検出方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020410

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee