KR19980081641A - 동화상 복호 방법 및 동화상 복호 장치 - Google Patents

Abstract

본 발명은 복호화 처리를 고속화하기 위한 것이다.

가산기(5)로부터의 복원 화상 데이타는 화상 메모리(20)에 공급된다. 기록 어드레스 생성 회로(23)는 복원 화상 데이타의 기록에 있어서, 화면 어드레스의 MB내 수직 위치(V)와 MB 수평 위치(DH)와의 배열을 역으로 하여 메모리 어드레스를 생성한다. 또한, MB 수평 위치(DH)의 최하위 비트(DH1)를 뱅크 절환 어드레스(BS)로 한다. 이것에 의해, 1 매크로 블록의 화상 데이타는 화상 메모리(20)의 1 뱅크에 기록됨과 동시에, 공화면상의 수평 방향으로 인접하는 마크로 블록끼리는 다른 뱅크에 기록된다. 이것에 의해, 기록시의 뱅크 절환은 1회가 되고, 독출시의 뱅크 절환은 최대 4회가 되어 액세스를 고속화할 수 있다.

Description

동화상 복호 방법 및 동화상 복호 장치

본 발명은 예측 부호화 데이타를 복호화하는 데에 적합한 동화상 복호 방법 및 동화상 복호 장치에 관한 것이다.

최근, MPEG 2 등의 동화상 부호화 방식이 디지탈 방송이나 패키지 미디아 등에 있어서 활용되고 있다. MPEG 2의 화상 부호화 방식 및 복호화 방식에 대해서는, 간행본인 「최신 MPEG 교과서」(아스키 출판국)에 상세히 설명되어 있다.

MPEG 2 규격에 있어서는, 직교 변환 처리, 양자화 처리 및 가변 길이 부호화 처리에 의해 화상 데이타를 압축한다. 직교 변환은 입력되는 표본치를 공간 주파수 성분 등의 직교 성분으로 변환하는 것으로, m×n 화소의 블록 단위로 DCT(이산 코사인 변환) 처리 등을 행한다. 이것에 의해 공간적인 상관 성분이 삭감 가능하게 된다. 직교 변환된 성분은 양자화함으로써, 블록의 신호의 용장도를 삭감하고 있다.

또한, 양자화 출력에 하프만 부호화 등의 가변 길이 부호화를 실시함으로써, 데이타량을 더욱 삭감한다. 하프만 부호화는 양자화 출력의 통계적 부호량으로부터 산출한 결과에 기초하여 부호화를 행하는 것으로, 출현 확률이 높은 데이타에는 짧은 비트를 할당하고, 출현 확률이 낮은 데이타에는 긴 비트를 할당하는 가변 길이 부호화에 의해 전체의 데이타량을 삭감한다.

더욱이, MPEG 2에 있어서, 프레임내의 화상을 DCT 처리하는 프레임내 압축 외에, 프레임간의 상관을 이용하여 시간축 방향의 용장도를 삭감하는 프레임간 압축도 채용한다. 프레임간 압축은 일반 동화상이 전후의 프레임에서 너무 비슷하다고 하는 성질을 이용하여, 전후의 프레임의 차분을 구하고 차분값(예측 오차)을 부호화함으로써, 비트 비율을 한층 더 저감시키는 것이다. 특히, 화상의 움직임을 예측하여 프레임간 차를 구함으로써 예측 오차를 저감하는 움직임 보상 프레임간 예측 부호화가 유효하다. 또한, 움직임 보상 예측에 이용한 움직임 벡터의 데이타는 가변 길이 부호화하여 다중 출력하도록 되어 있다.

이와 같이, MPEG 2에서는 소정 프레임의 화상 데이타를 그대로 DCT 처리하여 부호화하는 프레임내 부호화 외에, 소정 프레임의 화상 데이타와 이 프레임 전후의 프레임의 참조 화상 데이타의 차분 데이타만을 DCT 처리하여 부호화하는 예측 부호화를 채용한다. 예측 부호화 방법으로서는, 시간적으로 전방향의 참조 화상 데이타를 움직임 보상하여 예측 오차를 구하는 전방 예측 부호화와, 시간적으로 후방향의 참조 화상 데이타를 움직임 보상하여 예측 오차를 구하는 후방 예측 부호화와, 부호화 효율을 고려하여, 전방 또는 후방 중 어느 한쪽 또는 양방향의 평균을 이용한 양방향 예측 부호화가 있다.

또, MPEG 인코더에 있어서 처리하는 휘도 신호와 색차 신호는 샘플링 클록이 상이하다. 예컨대, 색차 신호의 샘플링 클록이 휘도 신호의 샘플링 클록의 1/4의 주파수인 것으로 하면, 휘도 블록과 색차 블록의 크기의 비는 1:4가 된다. 이 경우에는, 휘도 4 블록과 색차 각 1 블록씩의 6 DCT 블록에 의해 매크로 블록을 구성하여 부호화의 단위로 한다. 움직임 벡터의 검출도 매크로 블록 단위로 행해진다. DCT 블록이 8×8 화소의 크기인 것으로 하면, 휘도 신호와 색신호는 따로따로 처리하기 때문에, 1 매크로 블록의 크기는 16×16 화소가 된다.

움직임 벡터의 검출에 있어서는, 현 프레임의 부호화를 행해야 되는 주목 블록(매크로 블록)에 대하여 상대적인 위치 관계가 동일한 참조 프레임의 블록을 중심으로 한 소정의 탐색 범위를 설정한다. 그리고, 매칭 계산에 의해, 현 프레임의 주목 블록의 패턴과 가장 유사한 패턴의 블록을 탐색 범위내에서 탐색한다. 즉, 탐색 범위내에서 블록을 0.5 화소 단위로 이동시키면서 순차 설정하고, 주목 블록과 탐색 범위로 설정한 블록 사이에서 대응하는 각 화소끼리의 차분의 절대치를 누적하는 매칭 계산을 행하여, 가장 누적치가 작은 블록을 참조 화상 블록으로 한다. 참조 화상 블록과 주목 블록의 위치 관계를 나타내는 벡터를 움직임 벡터로서 구하도록 되어 있다.

도 16은 이와 같은 MPEG 2 규격에 대응하는 종래의 동화상 복호 장치를 나타내는 블록도이다.

입력 단자(1)를 통해 입력된 부호화 데이타는 가변 길이 복호화 회로(이하, VLD라 한다)(2)에 공급된다. 입력된 부호화 데이타는 화상 데이타 또는 예측 오차를 DCT 처리하여 양자화한 후, 가변 길이 부호화한 것이다. VLD(2)는 입력된 부호화 데이타를 가변 길이 복호화하여 부호화측의 가변 길이 부호화 처리전의 데이타로 되돌린다. VLD(2)의 출력에 포함되는 움직임 벡터는 움직임 보상 회로(이하, MC라 한다)(8)에 공급되고, 양자화 출력은 역양자화 회로(이하, IQ라 한다)(3)에 공급된다.

IQ(3)는 VLD(2)의 출력을 역양자화하여 진폭 방향으로 신장시킨 후, 역 DCT 회로(이하, IDCT라 한다)(4)에 출력한다. IDCT(4)는 역양자화 출력을 역 DCT 처리하여 부호화측의 DCT 처리전의 데이타로 되돌린다. IDCT(4)의 출력은 가산기(5)를 통해 화상 메모리(7)에 전송된다.

이제, 프레임내 부호화된 부호화 데이타를 복호하기로 한다. 이 경우에는, IDCT(4)의 출력은 프레임의 복원 화상이고, IDCT(4)의 출력은 가산기(5)를 통해 그대로 화상 메모리(7)에 공급된다. IDCT(4)의 출력은 블록 단위의 화소 데이타이고, 화상 메모리(7)는 1 프레임분의 화소 데이타를 라인 단위로 기억한다.

화상 메모리(7)의 기록은 기록 어드레스 생성 회로(11)로 제어된다. 기록 어드레스 생성 회로(11)는 복호된 매크로 블록의 화면상의 위치에 따르는 화상 메모리(7)상의 위치를 나타내는 기록 어드레스를 발생한다. 기록 어드레스는 메모리 제어 회로(6)에 부여되고, 메모리 제어 회로(6)에 의해 화상 메모리(7)로의 기록이 행해진다.

한편, 화상 메모리(7)의 독출은 독출 어드레스 생성 회로(9)에 의해 제어된다. 독출 어드레스 생성 회로(9)는 참조 화상의 독출 어드레스를 MC(8)의 출력에 기초하여 생성한다. MC(8)는 VLD(2)로부터의 움직임 벡터 데이타에 기초하여, 복호하는 블록이 참조한 참조 화상 블록의 화면상의 위치(이하, 화면 어드레스라 한다)를 산출한다. 독출 어드레스 생성 회로(9)는 화면 어드레스를 참조 화상 블록의 화상 메모리(7)상의 위치(이하, 메모리 어드레스라 한다)로 변환하여 메모리 제어 회로(6)에 독출 어드레스로서 공급하도록 되어 있다.

여기에서, 프레임간 부호화된 부호화 데이타를 복호화하기로 한다. 이 경우에는, IDCT(4)의 출력은 예측 오차이다. 한편, MC(8)는 이 예측 오차를 얻기 위해서 참조된 참조 화상 블록의 화면 어드레스를 움직임 벡터에 기초하여 산출한다. 이 화면 어드레스는 독출 어드레스 생성 회로(9)에 부여되어 화상 메모리(7)의 독출 어드레스가 생성된다.

메모리 제어 회로(6)는 독출 어드레스에 기초하여 화상 메모리(7)로부터 독출을 행한다. 이렇게 하여, 화상 메모리(7)로부터는 움직임 보상된 참조 화상 블록이 독출되어 MC(8)에 공급된다. MC(8)는 움직임 보상된 참조 매크로 블록을 가산기(5)에 부여하고, 가산기(5)는 MC(8)로부터의 참조 화상 데이타와 예측 오차를 가산함으로써 원래의 화상을 복원한다. 복원 화상은 기록 어드레스 생성 회로(11)로부터의 기록 어드레스에 기초하여 화상 메모리(7)에 격납된다.

이후 동일하게 하여 복호화가 행해진다. 표시 타이밍이 되면 표시 어드레스 생성 회로(10)는 표시 어드레스를 메모리 제어 회로(6)에 부여한다. 이것에 의해, 화상 메모리(7)로부터 복원 화상 데이타가 독출되어 표시 버퍼(12)에 공급된다. 표시 버퍼(12)에 격납된 복원 화상 데이타는 표시순으로 독출되어 출력 단자(13)로부터 출력된다. 출력 단자(13)로부터의 복원 화상 데이타를 도시하지 않은 표시 장치에 부여함으로써 복원 화상을 표시시킬 수 있다.

그런데, 화상 메모리(7)로서는 고속이고 저가격의 상품을 입수할 수 있는 DRAM(Dynamic Random Access Memory)을 사용하는 것을 생각할 수 있다. DRAM의 기본적인 기능에 대해서는, 「트랜지스터 기술」(1990년 3월, p411∼p426) 등에 상세히 설명되어 있다.

DRAM은 행 어드레스(R)와 열 어드레스(C)에 의해 임의의 어드레스를 액세스할 수 있다. DRAM의 메모리 어드레스와 화면 어드레스의 대응을 용이하게 하기 위해, 화상 메모리(7)에는 화면 이미지에 대응하는 기록이 행해진다. 도 17은 이와 같은 DRAM으로의 화상 데이타의 격납 방법을 설명하기 위한 설명도이다.

DRAM은 각 행이 복수의 열 어드레스로 이루어지는 페이지 구조를 갖는다. 이제, NTSC를 예로서, 수평 방향 유효 화소수가 720 화소이고, 수직 방향 유효 라인수가 480 라인인 화소분의 화상 데이타를 격납하는 것을 생각한다. 1 필드의 유효 라인은 240 라인이다. 또한, DRAM은 1 어드레스에 1 화소분의 데이타를 격납할 수 있는 것으로 하고, 1 페이지(1행분)는 1024(=2¹⁰) 화소분의 데이타를 격납할 수 있는 용량을 갖고 있는 것으로 한다.

이 경우에는, 도 17에 나타내는 바와 같이, DRAM 1행(페이지)에 1 라인의 720 화소분의 화상 데이타를 격납하고, 라인마다 기억하는 행을 절환한다. 이것에 의해, 화면상의 위치와 메모리상의 위치가 대응하고, 화면상의 수평 및 수직 위치에 의해 행 어드레스(R) 및 열 어드레스(C)를 지정함으로써, 화상 메모리(7)로부터의 독출이 가능하게 된다.

또, 행 어드레스와 열 어드레스는 동일 버스를 통해 전송하기 때문에, 이들 어드레스를 구별하기 위해서 제어선에 의해 RAS(Row Address Strobe), CAS(Column Address Strobe)를 전송하고, 행 어드레스 전송시에는 RAS를, 열 어드레스 전송시에는 CAS를 액티브로 하도록 되어 있다.

DRAM에 있어서는, 페이지 모드라고 하는 고속 액세스 모드가 채용되고 있다. 페이지 모드에서는 동일 페이지내의 어드레스를 연속하여 액세스하는 경우에 있어서, RAS를 액티브로 한 후, 열 어드레스를 CAS와 함께 공급한다. 이것에 의해, 동일 페이지내의 데이타를 임의로 고속 액세스할 수 있다.

도 18의 (a)는 DRAM에서의 액세스를 나타내고 있다. DRAM에 있어서는, 소정의 기간마다 프리차지를 행하도록 되어 있고, 통상 프리차지는 기록 및 독출의 페이지가 절환될 때마다 행해진다. DRAM의 액세스에서는 우선 프리차지 사이클이 행해진다. 프리차지에 요하는 시간 tRP 후에 RAS에 의해 행 어드레스 사이클이 행해진다. 행 어드레스 사이클에 요하는 시간 tRC 후에 열 어드레스 사이클이 행해진다.

이와 같이, DRAM에서는 페이지 절환인 행 어드레스의 변경을 행하는 경우에는, 1개의 RAS에 대한 액세스가 종료후, 다음 RAS 공급까지의 규정 시간 tRAS가 필요하다. 더욱이, RAS가 입력되고 나서 데이타를 접수하기까지의 시간 tRCD 및 액세스를 위한 전(前) 준비인 프리차지 시간 tPR 등도 필요하다. 즉, 실제로 데이타의 기록 및 독출을 행하기 위한 클록 사이클 외에, 실제의 데이타 액세스와 무관한 클록 사이클인 오버 헤드가 필요하다. 이 오버 헤드에 의해 데이터 사이에 불필요한 인터벌이 생겨 고속 액세스가 방해받고 있다.

그래서, 최근에 이와 같은 불필요한 인터벌을 경감할 수 있는 SDRAM(Synchronous(동기형) DRAM)이 사용되도록 되어 왔다. 도 18의 (b)는 SDRAM에 대한 액세스를 나타내고 있다. SDRAM에 있어서는, 메모리 영역이 복수의 뱅크로 분할되어 있고, 각 뱅크는 도 17과 동일한 페이지 구조를 갖는다. 각 뱅크는 독자적으로 관리되고, 도 18의 (b)의 tRAS 기간에 나타내는 바와 같이, 예컨대, 뱅크 0의 액세스중에 다른 뱅크 1에 대한 액세스의 준비가 가능하다. 이것에 의해, 도 18의 (b)의 인터벌로 나타내는 바와 같이, SDRAM에서는 뱅크 절환을 이용함으로써, 데이터 사이의 불필요한 인터벌을 단축할 수 있다.

또한, SDRAM은 버스트 전송 기능을 갖는다. DRAM에 있어서는, 연속하는 열 어드레스를 액세스하는 경우에도, 열 어드레스마다 CAS를 공급할 필요가 있었다. 이것에 대하여, SDRAM에서는 연속하는 열 어드레스의 최초의 어드레스만을 공급함으로써, 이후의 소정수의 어드레스를 클록에 동기하여 연속적으로 액세스한다고 하는 버스터 전송 기능을 갖는다(도 18의 (b) 참조). 이와 같이, SDRAM에서는 클록에 동기한 고속 액세스가 가능하다.

또, 도 18에 있어서, Pre는 프리차지의 개시를 나타내는 신호이다. 실제의 DRAM에 있어서는 Pre 신호를 공급하는 핀은 존재하지 않고, RAS, CAS의 조합에 의해 표시되지만, 도 18에서는 이해를 돕기 위하여 표기하고 있다. Bs는 뱅크 절환을 나타내는 신호이다. 또한, 실제로는 독출 사이클과 기록 사이클에서는 다소 규정치가 다르고, RAS 공급후 데이타의 접수까지는 시간차를 갖는다.

도 19는 이와 같은 SDRAM을 화상 메모리(7)로서 이용한 경우의 SDRAM으로의 화상 데이타의 격납 방법을 설명하기 위한 설명도이다.

이제, SDRAM이 뱅크 0 및 뱅크 1의 2개의 뱅크를 가지고 있는 것으로 한다. 도 19에서는 이들 2개의 뱅크 중 뱅크 0을 홀수 라인의 화상 데이타의 유지용으로서 이용하고, 뱅크 1을 짝수 라인의 화상 데이타의 유지용으로서 이용한다. 그리고, 화면 수평 방향의 어드레스(X)는 열 어드레스(C)에 대응시키고, 화면 수직 방향의 어드레스(Y)는 행 어드레스(R)에 대응시킨다.

도 20은 화면 어드레스와 메모리 어드레스의 대응을 나타내고 있다. 도 20의 (a)는 화면 어드레스를 나타내고, 도 20의 (b)는 메모리 어드레스를 나타내고 있다.

도 20의 (a)에 나타내는 바와 같이, MSB(Most Significant Bit)측에 필드 번호(F) 및 수직 어드레스(Y)를 배열하고, LSB(Least Significant Bit)측에 수평 어드레스(X)를 배열하여 화면 어드레스를 구성한다. 또한, 도 20의 (b)에 나타내는 바와 같이, 메모리 어드레스는 MSB측에 수직 어드레스(Y)에 대응하는 행 어드레스(R) 및 뱅크 절환 어드레스(BS)가 배열되고, LSB측에 수평 어드레스(X)에 대응하는 열 어드레스(C)가 배열된다.

여기에서, 도 19의 굵은 테두리로 둘러싼 영역이 참조 매크로 블록인 것으로 하고, 도면의 화살표로 나타내는 액세스 순서로 참조 화상 데이타를 독출하는 것으로 한다. 이 경우에는, 우선, 뱅크 0이 지정되어 참조 매크로 블록내의 선두 라인의 화상 데이타가 독출된다. 이 라인의 독출 도중에 있어서, 다음 라인의 화상 데이타가 격납되어 있는 뱅크 1의 액세스 준비가 행해져서, 선두 라인의 화상 데이타의 독출 종료로부터 비교적 단기간에 다음 라인의 화상 데이타가 독출된다. 이후 동일하게 하여, 라인마다 액세스하는 뱅크를 절환하여 독출을 행한다.

이와 같이, 도 19의 격납 방법에 있어서는, 라인마다 페이지 절환이 발생한 경우에도, 이 절환시에 뱅크 절환이 수반되기 때문에, DRAM을 사용하였을 때보다도 데이터 사이의 불필요한 인터벌을 경감할 수 있어 고속 액세스가 가능하다. 특히, m 화소×n 라인 단위로 행해지는 움직임 보상시의 참조 화상의 독출 처리 및 복호 화상의 기록시에 있어서 라인을 걸치는 액세스가 행해질 때에 유효하다.

그렇지만, 페이지 절환시에 뱅크 절환이 수반됨으로써, 인터벌을 짧게 하는 것은 가능하지만, 도 19의 기억 방법에서는, 참조 화상의 독출 및 복호 화상의 기록에 있어서 각각 n회의 뱅크 절환이 발생하기 때문에 인터벌의 합계 시간은 길고, 결국, 복호 처리의 고속화를 방해하여 버린다고 하는 문제가 있었다.

또한, 이러한 화상 메모리(7)에 대한 기록 및 독출에 의해, 화상 메모리(7)의 메모리 버스 점유율은 지극히 높다. 이 때문에, 회로에 필요한 메모리 용량을 저감하기 위해, 화상 메모리(7)를 다른 기능, 예컨대, OSD(On Screen Display) 등에 이용되는 메모리로서 이용하려고 하여도 버스 점유율이 높기 때문에 겸용할 수 없다고 하는 문제도 있었다.

이와 같이, 상술한 종래의 동화상 복호 장치에 있어서는, 화상 메모리에 대한 액세스시의 오버 헤드에 의해 복호 처리에 장시간을 요함과 동시에, 화상 메모리의 버스 점유율이 지극히 높아, 화상 메모리를 다른 기능용으로서 겸용하는 것이 곤란하다고 하는 문제점이 있었다.

본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 복호 처리를 고속화할 수 있음과 동시에, 화상 메모리의 버스 점유율을 저감함으로써, 화상 메모리를 다른 기능용으로서 겸용하는 것을 가능하게 하여 회로 규모를 저감할 수 있는 동화상 복호 방법 및 동화상 복호 장치를 제공하는 것을 목적으로 한다.

도 1은 본 발명에 관한 동화상 복호 장치의 일실시 형태를 나타내는 블록도.

도 2는 도 1의 실시 형태에 있어서의 어드레스 지정을 설명하기 위한 설명도.

도 3은 도 1의 실시 형태에 있어서의 어드레스 지정을 설명하기 위한 설명도.

도 4는 도 1의 실시 형태의 동작을 설명하기 위한 설명도.

도 5는 본 발명의 다른 실시 형태에 관한 동화상 복호 방법을 나타내는 설명도.

도 6은 도 5의 실시 형태의 작용을 설명하기 위한 설명도.

도 7은 본 발명의 다른 실시 형태에 관한 동화상 복호 방법을 나타내는 설명도.

도 8은 도 7의 실시 형태의 작용을 설명하기 위한 설명도.

도 9는 본 발명의 다른 실시 형태에 관한 동화상 복호 방법을 나타내는 설명도.

도 10은 도 9의 실시 형태의 작용을 설명하기 위한 설명도.

도 11은 본 발명의 다른 실시 형태에 관한 동화상 복호 방법을 나타내는 설명도.

도 12는 도 11의 실시 형태의 작용을 설명하기 위한 설명도.

도 13은 본 발명의 다른 실시 형태에 관한 동화상 복호 방법을 설명하기 위한 설명도.

도 14는 실시 형태를 설명하기 위한 설명도.

도 15는 실시 형태를 설명하기 위한 설명도.

도 16은 종래의 동화상 복호 장치를 나타내는 블록도.

도 17은 종래예에 있어서의 메모리의 격납 방법을 설명하기 위한 설명도.

도 18은 DRAM 및 SDRAM의 액세스를 나타내는 타이밍차트.

도 19는 SDRAM을 종래예에 있어서의 화상 메모리로서 이용한 경우의 화상 데이타의 격납 방법을 설명하기 위한 설명도.

도 20은 종래예에 있어서의 화면 어드레스와 메모리 어드레스와의 대응을 나타내는 설명도.

〈도면의 주요 부분에 대한 부호의 설명〉

5 : 가산기

8 : MC

19 : 메모리 제어 회로

20 : 화상 메모리

21 : 독출 어드레스 생성 회로

22 : 표시 어드레스 생성 회로

23 : 기록 어드레스 생성 회로

본 발명의 청구항 1에 관한 동화상 복호 방법은 부호화 데이타를 복호화하여 복원 화상 데이타를 얻는 복호화 단계와, 화면을 N개(N은 자연수)의 화소로 이루어지는 영역으로 분할하고, 수평 및 수직 방향의 적어도 한쪽에 인접하는 상기 영역의 상기 복원 화상 데이타의 액세스 장소로서 기억 수단의 다른 뱅크를 지정하는 지정 단계를 구비한 것이고,

본 발명의 청구항 6에 관한 동화상 복호 장치는 현 화상과 참조 화상과의 예측 오차를 이용한 움직임 보상 예측 부호화에 의해 소정의 블록 단위로 부호화된 부호화 데이타가 입력되고, 상기 부호화 데이타를 복호화하여 복원 화상 데이타를 얻는 복호화 수단과, 상기 복원 화상 데이타를 상기 참조 화상의 화상 데이타로서 기억하는 기억 수단과, 상기 소정의 블록 단위의 1개 이상의 그룹인 영역으로서 화면상에서 수평 및 수직 방향의 적어도 한쪽에 인접하는 영역의 상기 복원 화상 데이타를 상기 기억 수단의 다른 뱅크에 격납하는 기록 제어 수단과, 상기 기억 수단에 기억되어 있는 복원 화상 데이타를 화상의 움직임에 기초하는 블록화 위치에서 블록화하여 독출하고 상기 복호화 수단에 참조 화상의 화상 데이타로서 부여하는 독출 제어 수단을 구비한 것이다.

본 발명의 청구항 1에 있어서는, 복호화 단계에 의해 부호화 데이타는 복호화되어 복원 화상 데이타가 얻어진다. 복원 화상 데이타의 기억 수단으로의 기록 또는 기억 수단으로부터의 독출 등을 위하여 기억 수단에 액세스할 경우에는, 지정 단계에 의해 기억 수단의 어드레스가 지정된다. 지정 단계는 수평 및 수직 방향의 적어도 한쪽에 인접하는 영역의 상기 복원 화상 데이타의 액세스 장소로서 영역마다 기억 수단의 다른 뱅크를 지정한다. 이것에 의해, 상기 기억 수단에 대한 액세스시에 뱅크 절환 회수가 적어지는 것과 동시에, 복수 영역의 복원 화상 데이타의 독출 시에 발생하는 페이지 절환과 동시에 뱅크 절환을 발생시키는 것이 가능하게 되어, 액세스가 고속으로 된다.

본 발명의 청구항 6에 있어서는, 복호화 수단에 의해 부호화 데이타는 복호화되어 복원 화상 데이타가 얻어진다. 이 복원 화상 데이타는 기록 제어 수단에 의해 기억 수단에 기억된다. 기록 제어 수단은 화면상의 수평 및 수직 방향의 적어도 한쪽에 인접하는 영역마다 복원 화상 데이타를 기억 수단의 다른 뱅크에 격납한다. 독출 제어 수단은 기억 수단에 기억되어 있는 복원 화상 데이타를 화상의 움직임에 기초하는 블록화 위치에서 블록화하여 독출한다. 복원 화상 데이타가 인접하는 영역에 대해서는 다른 뱅크에 기록되어 있기 때문에, 참조 화상의 독출에 있어서 복수 영역의 복원 화상 데이타를 독출하는 경우에도, 영역의 절환에 따른 페이지 절환시에 뱅크 절환이 발생하기 때문에, 참조 화상의 독출은 고속으로 된다.

이하, 도면을 참조하여 본 발명의 실시 형태에 대하여 상세히 설명한다. 도 1은 본 발명에 관한 동화상 복호 장치의 일실시 형태를 나타내는 블록도이다. 도 1에 있어서 도 16과 동일한 구성 요소에는 동일 부호를 붙인다.

본 실시 형태에 있어서는, 화상 메모리로서 복수의 뱅크를 가지고, 이들 복수의 각 뱅크에 대한 액세스가 공통의 열 어드레스 및 행 어드레스에 의해 행해지며, 각 뱅크의 절환이 뱅크 절환 어드레스를 지정함으로써 행해지는 화상 메모리, 예컨대, 동기형 DRAM을 사용한다. 본 실시 형태는 각 뱅크에 매크로 블록의 화상 데이타를 격납함과 동시에, 화상 메모리의 액세스에 있어서 페이지 절환이 발생하는 경우에는 반드시 뱅크 절환을 수반하는 액세스를 가능하게 함으로써, 화상 메모리에 대한 액세스시의 오버 헤드를 저감하여 고속 액세스를 가능하게 한 것이다. 본 실시 형태는 2개의 뱅크를 갖는 화상 메모리를 이용한 예에 대하여 설명한다.

도 1에 있어서 입력 단자(1)에는 부호화 데이타가 입력된다. 이 부호화 데이타는 예컨대, DCT 처리, 양자화 처리 및 가변 길이 부호화 처리에 의해 작성된 것으로, 프레임내 부호화 처리 뿐만 아니라, 전방 또는 후방 프레임의 참조 화상을 이용한 한쪽 방향 예측 부호화 처리 및 양방향 프레임의 참조 화상을 이용한 양방향 예측 부호화 처리가 행해지고 있다. 또한, 부호화 데이타에는 예측 부호화시에 이용한 움직임 벡터의 정보가 가변 길이 부호화되어 다중되고 있다.

입력 단자(1)를 통해 입력된 부호화 데이타는 VLD(2)에 공급된다. VLD(2)는 입력된 부호화 데이타를 가변 길이 복호화하여 부호화측의 가변 길이 부호화 처리전의 데이타로 되돌린다. 이것에 의해, VLD(2)로부터는 양자화 출력 및 움직임 벡터의 데이타가 얻어진다. VLD(2)는 양자화 출력을 IQ(3)에 공급하고, 움직임 벡터를 MC(8)에 공급한다.

IQ(3)는 VLD(2)의 출력을 역양자화하여 진폭 방향으로 신장시킨 후 IDCT(4)에 출력한다. IDCT(4)는 역양자화 출력을 역 DCT 처리하여 부호화측의 DCT 처리전의 데이타로 되돌린다. IDCT(4)의 출력은 가산기(5)에 부여된다. 또, VLD(2), IQ(3) 및 IDCT(4)의 처리는 매크로 블록 단위로 행해지고, IDCT(4)의 출력은 매크로 블록 단위로 가산기(5)에 부여되도록 되어 있다.

가산기(5)는 IDCT(4)의 출력이 프레임내 부호화 데이타에 기초하는 것인 경우에는 IDCT(4)의 출력을 그대로 화상 메모리(20)에 출력하도록 되어 있다. IDCT(4)의 출력이 프레임간 부호화 데이타에 기초하는 예측 오차인 경우에는, 가산기(5)는 입력된 예측 오차에 후술하는 MC(8)의 출력을 가산하여 화상 메모리(20)에 출력한다.

화상 메모리(20)는 예컨대, SDRAM이고, 가산기(5)로부터 복원 화상 데이타가 부여되어, 이 복원 화상 데이타를 참조 화상 데이타로서 기억할 수 있도록 되어 있다. 화상 메모리(20)는 메모리 제어 회로(19)에 의해 기록 및 독출이 제어된다. 메모리 제어 회로(19)에는 독출 어드레스 생성 회로(21)로부터 화상 메모리(20)의 독출 어드레스가 공급되고, 기록 어드레스 생성 회로(23)로부터 화상 메모리(20)의 기록 어드레스가 공급되고, 표시 어드레스 생성 회로(22)로부터 화상 메모리(20)의 표시 어드레스가 공급되도록 되어 있다.

MC(8)는 VLD(2)로부터 움직임 벡터의 정보가 부여되어 있고, 움직임 벡터의 정보에 기초하여 복호하는 매크로 블록이 참조한 참조 매크로 블록의 화면상의 위치를 산출한다. MC(8)는 구한 화면 어드레스를 독출 어드레스 생성 회로(21)에 출력하도록 되어 있다.

독출 어드레스 생성 회로(21)는 MC(8)로부터의 화면 어드레스를 메모리 어드레스로 변환하여 메모리 제어 회로(19)에 공급하도록 되어 있다. 또한, 기록 어드레스 생성 회로(23)는 IDCT(4)의 출력에 기초하여 화상 메모리(20)의 기록 어드레스를 발생하여 메모리 제어 회로(19)에 출력하도록 되어 있다. 표시 어드레스 생성 회로(22)는 표시 어드레스를 생성하여 메모리 제어 회로(19)에 출력하도록 되어 있다.

화상 메모리(20)로부터 독출된 참조 화상 데이타는 MC(8) 또는 표시 버퍼(12)에 공급된다. MC(8)는 화상 메모리(20)로부터 독출된 참조 화상 데이타를 가산기(5)에 출력한다. 표시 버퍼(12)는 화상 메모리(20)로부터 독출된 복원 화상 데이타를 표시 타이밍까지 유지하여 표시순으로 출력 단자(13)를 통해 출력하도록 되어 있다.

도 2 및 도 3은 독출 어드레스 생성 회로(21), 기록 어드레스 생성 회로(23) 및 표시 어드레스 생성 회로(22)에 의한 화상 메모리(20)의 어드레스 지정을 설명하기 위한 설명도이다. 도 2의 (a), (b)는 화면 어드레스를 나타내고, 도 2의 (c), (d)는 메모리 어드레스를 나타내고 있다. 또한, 도 3은 도 2의 어드레스 지정을 설명하기 위한 설명도이다. 도 3은 파선에 의해 화면상의 매크로 블록을 나타내고 있다.

기록 어드레스 생성 회로(23)는 화상 메모리(20)의 각 뱅크에 매크로 블록의 화상 데이타를 기록하기 위한 기록 어드레스를 발생한다. 이제, 예컨대, 도 3에 도시하는 굵은 테두리로 나타내는 매크로 블록의 ●으로 나타내는 화소가 액세스의 대상 화소인 것으로 한다. 이 매크로 블록은 도 3에 나타내는 바와 같이, 수평 방향으로는 DH번째이고 수직 방향으로는 DV번째의 매크로 블록이다. 또한, 이 매크로 블록내의 액세스 대상 화소는 이 매크로 블록의 좌측 상단 화소로부터 수평 방향으로 H번째이고 수직 방향으로 V번째의 화소이다.

MC(8)는 도 3의 액세스 대상 화소를 나타내는 화면 어드레스로서, 화면상의 액세스 대상 화소의 수직 방향 위치와 수평 방향 위치를 각각 나타내는 수직 어드레스(Y)와 수평 어드레스(X)에 의해 지정한다. 이 경우에는, 도 2의 (a)에 나타내는 바와 같이, MC(8)는 화면 어드레스의 MSB측에 필드 번호(또는 프레임 번호)(F) 및 수직 어드레스(Y)를 배열하고, LSB측에 수평 어드레스(X)를 배열한다.

도 2의 (a)의 화면 어드레스는 화면의 수직 및 수평 화소수에 따른 비트수의 수직 어드레스(Y) 및 수평 어드레스(X)를 가지고 있지만, 그 MSB측의 소정 비트는 화면상의 매크로 블록의 수직 및 수평 위치(DV, DH)에 대응하고, LSB측은 매크로 블록내의 수직 및 수평 위치(V, H)에 대응하는다.

예컨대, 매크로 블록이 16 화소×16 화소로 구성되어 있는 것으로 하면, 각 매크로 블록내의 화소 위치는 수직 및 수평 방향 중 어디에도 16진 표기의 0∼F에 의해 나타낼 수 있다. 따라서, 수평 방향으로는 화면 좌단의 매크로 블록내의 화소는 00∼0F에 의해 표시되고, 수평 방향 2번째의 매크로 블록내의 화소는 10∼1F에 의해 표시된다. 즉, 화소 위치를 나타내는 상위 비트는 매크로 블록의 화면내의 위치를 나타내고, 하위 비트는 매크로 블록내의 위치를 나타내고 있다. 또, 화소 위치를 나타내는 어드레스의 비트수는 매크로 블록수 및 매크로 블록내의 화소수에 따른 것으로 된다.

이와 같이, 수직 어드레스(Y)는 매크로 블록(이하, MB라고도 한다)의 수직 위치(DV)와 MB내의 수직 위치(V)에 의해 표시되고, 수평 어드레스(X)는 MB의 수평 위치(DH)와 MB내의 수평 위치(H)에 의해 표시된다(도 2의 (b)).

본 실시 형태에 있어서는, 기록 어드레스 생성 회로(23)는 도 2의 (b), (c)에 나타내는 바와 같이, 화면 어드레스의 MB내 수직 위치(V)와 MB 수평 위치(DH)의 배열을 역으로 함으로써 메모리 어드레스를 생성하도록 되어 있다. 열 어드레스(C)로서는 상위 비트측에 MB내 수직 위치(V)를 배열하고, 하위측에 MB내 수평 위치(H)를 배열한다. 또한, 행 어드레스(R)로서는, 상위측에 MB 수직 위치(DV)를 배열하고, 하위측에 MB 수평 위치(DH)를 배열한다. 즉, MSB측에서부터 MB 수직 위치(DV), MB 수평 위치(DH), MB내 수직 위치(V) 및 MB내 수평 위치(H)를 배열한다.

그리고, MB 수평 위치(DH)의 최하위 비트(DH1)를 뱅크 절환 어드레스(BS)에 할당하고, MB 수평 위치(DH)의 최하위 비트 이외의 비트(DH2)와 MB 수직 위치(DV)에 의해 행 어드레스(R)를 지정하도록 되어 있다. MB 수평 위치(DH)의 최하위 비트(DH1)는 매크로 블록이 수평 방향의 홀수번째인지 짝수번째인지에 따라 1 또는 0의 값이 된다. 따라서, BS를 뱅크 절환 어드레스로 함으로써, 액세스하는 화상 메모리(20)의 뱅크는 수평 방향으로는 매크로 블록마다 절환된다. 따라서, 수평 방향의 인접하는 매크로 블록끼리는 서로 다른 뱅크에 기억되게 된다.

또, 필드 번호 또는 프레임 번호(F)를 행 어드레스(R)의 최상위 비트에 할당함으로써, 필드 또는 프레임 구조를 갖는 블록마다 뱅크를 절환하는 것이 가능하게 된다.

또한, 독출 어드레스 생성 회로(21) 및 표시 어드레스 생성 회로(22)의 어드레스 지정도 기록 어드레스 생성 회로(23)와 동일하다.

이어서, 이와 같이 구성된 실시 형태의 동작에 대하여 도 4의 설명도를 참조하여 설명한다. 도 4는 화면상의 위치와 화상 메모리(20)상의 기억 위치와의 대응을 나타내고 있다. 도 4의 각 테두리는 화면상의 매크로 블록 및 화상 메모리(20)상의 뱅크를 나타내고, 굵은 테두리는 페이지 경계를 나타내고 있다. 또한, 도 4의 무지의 테두리는 뱅크 0을 나타내고, 사선 테두리는 뱅크 1을 나타내고 있다.

본 실시 형태는 화상 메모리(20)에 대한 액세스 방법이 종래예와 다르다. 도 1에 있어서 입력 단자(1)에는 부호화 데이타가 입력된다. 이 부호화 데이타는 DCT 처리, 양자화 처리 및 가변 길이 부호화 처리에 의해 작성된 것으로, 프레임내 부호화 처리 뿐만 아니라, 전방 또는 후방 프레임의 참조 화상을 이용한 한쪽 방향 예측 부호화 처리 및 양방향 프레임의 참조 화상을 이용한 양방향 예측 부호화 처리가 행해지고 있다. 또한, 부호화 데이타에는 예측 부호화시에 이용한 움직임 벡터의 정보가 가변 길이 부호화되어 다중되고 있다.

입력 단자(1)를 통해 입력된 부호화 데이타는 VLD(2)에 공급된다. VLD(2)는 입력된 부호화 데이타를 가변 길이 복호화하여 부호화측의 가변 길이 부호화 처리전의 데이타로 되돌린다. 이것에 의해, VLD(2)로부터는 양자화 출력 및 움직임 벡터의 데이타가 얻어진다. VLD(2)는 양자화 출력을 IQ(3)에 공급하고, 움직임 벡터를 MC(8)에 공급한다.

IQ(3)는 VLD(2)의 출력을 역양자화하여 진폭 방향으로 신장시킨 후 IDCT(4)에 출력한다. IDCT(4)는 역양자화 출력을 역 DCT 처리하여 부호화측의 DCT 처리전의 데이타로 되돌린다.

프레임내 부호화 데이타에 대한 IDCT(4)의 출력은 복원 화상 데이타이고, 이 경우에는, IDCT(4)의 출력은 가산기(5)를 통해 그대로 화상 메모리(20)에 공급된다.

화상 메모리(20)는 가산기(5)로부터 복원 화상 데이타가 부여되고, 이 복원 화상 데이타를 참조 화상 데이타로서 기억할 수 있다. 화상 메모리(20)로의 기록은 기록 어드레스 생성 회로(23)에 의해 제어된다.

우선, 이 기록 방법에 대하여 설명한다.

기록 어드레스 생성 회로(23)는 도 2에 나타내는 어드레스 변환을 행해, 도 2의 (d)에 나타내는 메모리 어드레스를 기록 어드레스로서 메모리 제어 회로(19)에 출력한다. 메모리 제어 회로(19)는 기록 어드레스에 기초하여 가산기(5)로부터의 복원 화상 데이타를 화상 메모리(20)에 기록한다.

기록 어드레스는 도 2의 (d)에 나타내는 바와 같이, 행 어드레스(R)가 MB 수직 위치(DV) 및 MB 수평 위치(DH)에 의해 생성되고, 또한, 행 어드레스(R)의 최하위 비트가 뱅크 절환 어드레스(BS)이기 때문에, 도 4에 나타내는 바와 같이, 수평 방향의 홀수번째 및 짝수번째의 2개의 매크로 블록의 화상 데이타는 동일 페이지(행)에서 다른 뱅크 0, 1에 기록된다. 또한, 열 어드레스(C)가 MB내 수직 위치(V) 및 MB내 수평 위치(H)에 의해 생성되어 있기 때문에, 각 매크로 블록내의 화상 데이타는 뱅크내의 화소 위치에 대응하는 어드레스에 기록된다.

기록 어드레스 생성 회로(23)에 의해, 1 매크로 블록의 화상 데이타가 화상 메모리(20)의 동일 페이지의 1 뱅크에 격납된다. 따라서, 화상 메모리(20)로의 기록시에 있어서는, 액세스 개시시의 페이지 지정(뱅크 지정)을 포함하여 1 매크로 블록당 페이지 절환은 뱅크 절환과 동시에 1회만 행해진다.

즉, 화상 메모리(20)로의 1 매크로 블록의 기록에 있어서, 1회의 뱅크 절환으로 억제함으로써 오버 헤드를 저감하고 있다.

이어서, 독출 방법에 대하여 설명한다.

독출 어드레스 생성 회로(21)는 도 2의 어드레스 변환에 의해, 화면 어드레스를 메모리 어드레스로 변환하고, 이것을 독출 어드레스로서 메모리 제어 회로(19)에 출력한다. 메모리 제어 회로(19)는 독출 어드레스에 기초하여 화상 메모리(20)로부터 참조 화상 데이타를 독출한다.

참조 화상의 독출에 있어서 가장 오버 헤드가 크게 되는 것은 도 4의 참조 매크로 블록(25, 26)에 나타내는 바와 같이, 참조 매크로 블록이 원래의 4개의 매크로 블록의 영역을 포함하는(이하, 매크로 블록에 걸친다고 한다) 위치에 지정되는 경우이다. 즉, 메모리 제어 회로(19)는 최대 4개 페이지의 4개 뱅크에 액세스할 필요가 있다.

이 경우에는, 참조 매크로 블록의 독출을 참조 매크로 블록(25, 26)내의 화살표로 각각 나타내는 바와 같이, 화면 수직 방향 또는 화면 수평 방향으로 행하는 것을 생각할 수 있다. 참조 매크로 블록(25)이 원래의 4개의 매크로 블록의 좌상측, 좌하측, 우상측 및 우하측의 4개의 영역에 대응하는 영역(25a, 25b, 25c, 25d)을 가지고 있는 것으로 하면, 참조 매크로 블록(25)내의 화살표로 나타내는 액세스는 우선, 영역(25a)의 참조 화상 데이타를 독출하고, 이어서, 영역(25c), 영역(25d) 및 영역(25b)의 참조 화상 데이타를 순차 독출하는 것을 나타내고 있다. 또한, 참조 매크로 블록이 원래의 4개의 매크로 블록의 우하측, 좌하측, 우상측 및 좌상측의 4개의 영역에 대응하는 영역(26a, 26b, 26c, 26d)을 가지고 있는 것으로 하면, 참조 매크로 블록(26)내의 화살표로 나타내는 액세스는 우선, 영역(26a)의 참조 화상 데이타를 독출하고, 이어서, 영역(26b), 영역(26c) 및 영역(26d)의 참조 화상 데이타를 순차 독출하는 것을 나타내고 있다.

참조 매크로 블록(25)내의 화살표로 나타내는 화면 수직 방향의 독출을 행하면, 화상 메모리(20)로의 액세스에 있어서, 예컨대, 영역(25a)에서 영역(25c)으로의 절환시와 같이 뱅크 절환을 수반하지 않는 페이지 절환이 발생하여 버린다. 이러한 이유에서, 본 실시 형태에 있어서는, 메모리 제어 회로(19)는 화면 수평 방향의 독출을 행한다.

예컨대, 도 4의 참조 매크로 블록(26)에 대해서는, 메모리 제어 회로(19)는 액세스 개시시의 페이지 지정 후에, 뱅크 0의 영역(26a)에 기억된 화상 데이타를 독출하고, 이어서, 뱅크를 뱅크 1로 절환한 후, 영역(26a)과 동일 페이지내의 영역(26b)에 기억된 화상 데이타를 독출한다. 이어서, 메모리 제어 회로(19)는 페이지 절환 및 뱅크 절환을 행해 영역(26c)에 기억된 화상 데이타를 독출하고, 마지막으로, 뱅크 절환을 행해 영역(26d)에 기억된 화상 데이타의 독출을 행한다.

즉, 화상 메모리(20)로부터의 1 참조 매크로 블록의 독출에 있어서, 4회의 뱅크 절환으로 억제함으로써 오버 헤드를 저감하고 있다. 또한, 페이지 절환이 발생하는 경우에는, 반드시 뱅크 절환도 발생하기 때문에, 페이지 절환에 따른 불필요한 인터벌을 저감할 수 있다.

화상 메모리(20)로부터 독출된 참조 매크로 블록은 MC(8)를 통해 가산기(5)에 공급된다. 가산기(5)는 IDCT(4)로부터의 예측 오차에 MC(8)로부터의 움직임 보상된 참조 매크로 블록을 가산하여 원래의 화상 데이타를 복원한다. 가산기(5)로부터의 복원 화상 데이타는 화상 메모리(20)에 공급되어 기억된다.

표시 어드레스 회로(22)도 독출 어드레스 회로(21)와 마찬가지로, 도 2의 어드레스 변환에 의해 화면 어드레스를 메모리 어드레스로 변환하고, 이것을 표시 어드레스로서 메모리 제어 회로(19)에 출력한다. 메모리 제어 회로(19)는 표시 어드레스에 기초하여 화상 메모리(20)로부터 참조 화상 데이타를 독출한다.

이 때, 매크로 블록 단위로 격납하고 있는 결과, 라인 단위로 독출하면, 종래예에서는, 1 뱅크에 1 라인이 기록되어 있기 때문에, 1회의 뱅크 절환으로 끝난다. 그러나, 본 실시 형태에서는, 1 뱅크에 1 매크로 블록이 기록되어 있기 때문에, 화면 수평 방향에 있는 매크로 블록수만큼 뱅크 절환이 발생한다.

예컨대, NTSC를 예로 들면, 수평 방향 화소수가 720이기 때문에, 45개의 16 화소×16 라인의 매크로 블록이 화면 수평 방향에 있다. 따라서, 1 라인 독출하는 데 45회의 뱅크 절환이 필요하게 된다.

그러나, 이제 이 45개의 매크로 블록을 복호하는 것을 생각한다.

종래예에 있어서는, 1 매크로 블록당 참조 화상 독출에 16회, 복호 화상 기록에 16회 각각 뱅크 절환이 필요하기 때문에, 45개의 매크로 블록을 복호하고, 표시할 때까지 필요한 뱅크 절환수(Bj)는 Bj=(16+16)×45+1×16=1456회이다.

본 실시 형태에 있어서는, 1 매크로 블록당 참조 화상 독출에 4회, 복호 화상 기록에 1회 각각 뱅크 절환이 필요하기 때문에, 45개의 매크로 블록을 복호하고, 표시할 때까지 필요한 뱅크 절환수(Bh)는 Bh=(1+4)×45+45×16=945회이다.

즉, 복호 처리 전체에서의 뱅크 절환 회수의 합계는 종래예를 밑돌아, 복호 처리를 고속화할 수 있음을 알 수 있다.

또한, 상기 뱅크 절환의 비교 계산은 표시 버퍼(12)가 1라인분밖에 유지할 수 없는 경우의 예이고, 2 라인분 이상 가짐으로써 종래예와의 격차를 더욱 벌일 수 있게 된다.

예컨대, 16 라인분 유지할 수 있는 경우, Bj=(16+16)×45+1×16=1456회로 변하지 않지만, 본 실시 형태에서는, 뱅크 단위로 정리하여 독출하기 때문에, 1 매크로 블록분=16 화소×16 라인분 독출할 때마다 뱅크를 절환하면 좋고, 결과 45회의 뱅크 절환만으로 16 라인분의 데이타를 독출하는 것이 가능하다. 따라서, Bh=(1+4)×45+45=270회가 되고, 종래예의 약 5분의 1의 회수로 끝난다.

이와 같이, 본 실시 형태에 있어서는, 기록 어드레스 생성 회로(23) 및 독출 어드레스 생성 회로(21)의 어드레스 변환에 의해, 수평 방향으로 인접하는 2개의 매크로 블록의 화상 데이타를 동일 페이지의 다른 뱅크에 격납함과 동시에, 참조 매크로 블록의 독출에 있어서, 페이지 절환시에 뱅크 절환을 수반하는 액세스순을 설정하고 있기 때문에, 화상 메모리에 대한 액세스시의 페이지 절환에 따른 불필요한 인터벌을 짧게 함과 동시에 뱅크 절환수를 적게 하여 오버 헤드를 저감할 수 있다. 이것에 의해, 복호 처리를 고속화할 수 있고, 또한, 화상 메모리의 버스 점유율을 저감할 수도 있다. 따라서, 화상 메모리를 다른 기능용으로서 겸용하는 것을 가능하게 하여 회로 규모를 저감할 수도 있다.

도 5는 본 발명의 다른 실시 형태에 관한 동화상 복호 방법을 설명하기 위한 설명도이다. 도 5의 (a) 내지 (d)는 각각 도 2의 (a) 내지 (d)에 대응하고 있다.

본 실시 형태는 화상 메모리에 대한 어드레스 지정 방법이 도 1의 실시 형태에 있어서의 동화상 복호 방법과 다를 뿐이다. 따라서, 본 실시 형태는 도 1의 장치에 있어서 어드레스 지정 방법이 도 5에 대응하는 기록 어드레스 생성 회로(23), 독출 어드레스 생성 회로(21) 및 표시 어드레스 생성 회로(22)를 채용함으로써 실현 가능하다.

본 실시 형태는 화상 메모리가 동일 뱅크의 동일 페이지에 복수개의 매크로 블록의 화상 데이타를 격납할 수 있는 경우에 적용한 것이다. 본 실시 형태에 있어서도, 기록 어드레스 생성 회로, 독출 어드레스 생성 회로 및 표시 어드레스 생성 회로는 MSB측에 배열된 수직 어드레스(Y) 및 LSB측에 배열된 수평 어드레스(X)로 이루어지는 화면 어드레스(도 5의 (a))의 배열을 변경함으로써 행 어드레스(R) 및 열 어드레스(C)를 생성한다. 즉, MSB측에서부터 LSB측으로 순차 배열된 MB 수직 위치(DV), MB내 수직 위치(V), MB 수평 위치(DH) 및 MB내 수평 위치(H) 중 MB내 수직 위치(V)와 MB 수평 위치(DH)와의 배열을 역으로 한다.

또한, 본 실시 형태에 있어서는, 도 5의 (c), (d)에 나타내는 바와 같이, MB 수직 위치(DV)의 다음에 배열한 MB 수평 위치(DH)의 LSB측의 소정 비트(DH1)를 열 어드레스의 상위측 비트(C2)로 함과 동시에, 소정 비트(DH1)의 1비트 상위측의 비트(DH2)를 뱅크 절환 어드레스(BS)로 한다. 또, 비트(DH1, DH2)를 제외한 MB 수평 위치(DH)의 비트(DH3)를 하위측에 배열하고 MB 수직 위치(DV)를 상위측에 배열하여 행 어드레스(R)를 얻는다. 또한, MB내 수직 위치(V) 및 MB내 수평 위치(H)를 열 어드레스의 하위측 비트(C1)로 하고, 비트(DH1)를 상위측 비트(C2)로 하여 열 어드레스(C)를 얻는다.

열 어드레스의 상위측 비트(C2)는 동일 뱅크의 동일 페이지에 격납 가능한 매크로 블록의 개수-1을 나타내고 있고, 그 값을 표현할 수 있는 비트수로 설정된다. 예컨대, 동일 뱅크의 동일 페이지에 1 매크로 블록밖에 격납할 수 없는 경우에는 비트(C2)는 불필요하게 되고, 4 매크로 블록분을 격납할 수 있는 경우에는, 4-1=3을 2 비트로 표현할 수 있기 때문에, 상위측 비트(C2)는 2 비트가 필요하게 된다.

이와 같이 구성된 실시 형태의 작용에 대하여 도 6을 참조하여 설명한다. 도 6은 도 4에 대응하고 있다. 도 6에 있어서도, 각 테두리는 화면상의 매크로 블록을 나타내고, 굵은 테두리는 페이지 경계를 나타내고 있다. 또한, 도 6의 무지의 테두리는 뱅크 0을 나타내고, 사선 테두리는 뱅크 1을 나타내고 있다. 즉, 도 6은 1 뱅크에 2 매크로 블록의 화상 데이타를 격납할 수 있는 예를 나타내고 있다.

본 실시 형태에 있어서는, 화상 메모리에 대한 어드레스 지정만이 도 1의 실시 형태의 작용과 다르다. 화상 메모리에 대한 액세스시에는, 기록 어드레스 생성 회로(23), 독출 어드레스 생성 회로(21) 및 표시 어드레스 생성 회로(22)에 의해, 도 5의 (a)에 나타내는 화면 어드레스는 도 5의 (d)에 나타내는 메모리 어드레스로 변환된다.

동일 뱅크의 동일 페이지에 2 매크로 블록의 화상 데이타를 격납할 수 있는 것으로 하면, 도 5의 열 어드레스 상위측 비트(C2)로서는 1 비트 필요하다. 행 어드레스(R)는 도 2의 경우보다도 1 비트만큼 적어지지만, 1 페이지에 4 매크로 블록의 화상 데이타를 격납할 수 있기 때문에, 도 5의 (d)의 행 어드레스(R)에 의해 각 페이지의 어드레스 지정이 가능하다.

열 어드레스 상위측 비트(C2)는 MB 수평 위치(DH)의 최하위 비트이고, 비트(C2)에 의해 동일 뱅크의 동일 페이지를 수평 방향으로 2개의 영역으로 나누어 지정할 수 있다. 1 매크로 블록의 화상 데이타는 비트(C2)에 기초하는 한쪽의 영역에 격납된다. 또한, 비트(DH1)의 상위측의 비트(DH2)에 의해, 도 6의 무지의 테두리 및 사선 테두리로 나타내는 바와 같이, 뱅크 0과 뱅크 1을 지정할 수 있다.

이렇게 해서, 기록 어드레스 생성 회로는 도 5의 (d)에 나타내는 기록 어드레스를 발생함으로써, 도 6에 나타내는 바와 같이, 1 페이지에 수평 방향으로 연속한 4 매크로 블록의 화상 데이타를 격납하고, 동일 페이지의 다른 뱅크 0, 1에 각각 수평 방향으로 연속한 2 매크로 블록씩의 화상 데이타를 격납한다.

본 실시 형태에 있어서도, 도 1의 실시 형태와 마찬가지로, 매크로 블록의 기록에 있어서, 뱅크 절환은 최초의 페이지 지정시의 1회만 발생한다.

한편, 독출시에 있어서는, 독출 어드레스 생성 회로는 도 1의 실시 형태와 마찬가지로, 참조 매크로 블록이 걸쳐지는 영역을 화면 수평 방향으로 절환하도록 독출 어드레스를 발생한다. 예컨대, 도 6의 사각으로 둘러싼 참조 매크로 블록(31)을 독출하는 것으로 한다. 이 경우에는, 매크로 블록(31)이 걸쳐지는 영역(32 내지 35)은 모두 동일 뱅크로 되어 버려, 페이지 절환시에 뱅크 절환을 수반할 수 없지만, 본 실시 형태에 있어서도, 뱅크 절환 회수를 도 19의 종래예에 비하여 충분히 저감할 수 있고, 종래예보다도 오버 헤드를 저감하여 처리를 고속으로 할 수 있다.

도 7은 본 발명의 다른 실시 형태를 나타내는 설명도이다. 도 7의 (a) 내지 (d)는 각각 도 5의 (a) 내지 (d)에 대응하고 있다.

도 5의 실시 형태에 있어서는, 뱅크 절환을 수반하지 않는 페이지 절환이 발생하여 버리기 때문에, 도 1의 실시 형태에 비하여 불필요한 인터벌이 증가하여 버린다. 본 실시 형태는 동일 뱅크의 동일 페이지에 복수개의 매크로 블록의 화상 데이타를 격납하는 경우에 있어서 불필요한 인터벌이 증가하는 것을 방지하도록 한 것이다.

본 실시 형태는 화상 메모리에 대한 어드레스 지정 방법만이 도 5의 실시 형태와 다르다. 따라서, 본 실시 형태에 있어서도, 도 1의 장치에 있어서 어드레스 지정 방법이 도 7에 대응하는 기록 어드레스 생성 회로(23), 독출 어드레스 생성 회로(21) 및 표시 어드레스 생성 회로(22)를 채용함으로써 실현 가능하다.

본 실시 형태에 있어서도, 기록 어드레스 생성 회로, 독출 어드레스 생성 회로 및 표시 어드레스 생성 회로는 MSB측에 배열된 수직 어드레스(Y) 및 LSB측에 배열된 수평 어드레스(X)로 이루어지는 화면 어드레스(도 7의 (a))의 배열을 변경함으로써 행 어드레스(R) 및 열 어드레스(C)를 생성한다. 즉, MSB측에서부터 LSB측으로 순차 배열된 MB 수직 위치(DV), MB내 수직 위치(V), MB 수평 위치(DH) 및 MB내 수평 위치(H) 중 MB내 수직 위치(V)와 MB 수평 위치(DH)와의 배열을 역으로 한다.

또한, 본 실시 형태에 있어서는, 도 7의 (c), (d)에 나타내는 바와 같이, MB 수직 위치(DV)의 다음에 배열한 MB 수평 위치(DH)의 LSB측의 소정 비트(DH1)를 열 어드레스의 상위측 비트(C2)로 하고, 소정 비트(DH1)의 1비트 상위측의 비트(DH2)를 비트(DV)의 하위측의 1비트(DV1)로 반전 제어를 실시한 비트를 뱅크 절환 어드레스(BS)로 하도록 되어 있다.

비트(DH3)를 하위측에 배열하고, MB 수직 위치(DV)를 상위측에 배열하여 행 어드레스(R)를 얻는다. 또, MB내 수직 위치(V) 및 MB내 수평 위치(H)를 열 어드레스의 하위측 비트(C1)로 하고, DH1을 상위측 비트(C2)로 하여 열 어드레스(C)를 얻는 것은 도 5의 실시 형태와 동일하다. 즉, 행 어드레스(R) 및 열 어드레스(C)는 도 5의 실시 형태와 동일하게 지정된다.

DH1은 도 5의 실시 형태와 마찬가지로, 동일 뱅크의 동일 페이지에 격납가능한 매크로 블록의 개수-1을 나타내고 있고, 그 값을 표현할 수 있는 비트수로 설정된다.

본 실시 형태에 있어서는, 반전 제어 비트(DV1)에 의해 뱅크 절환 어드레스(BS)로 이용되는 DH2를 반전 제어하도록 되어 있다. 즉, 반전 제어 비트(DH1)가 0인 경우에는 뱅크 절환 어드레스(BS)로 DH2를 그대로 이용하고, 반전 제어 비트(DV1)가 1인 경우에는 뱅크 절환 어드레스(BS)로 DH2를 반전시켜 이용하도록 되어 있다.

또, 반전 제어 비트(DV1)가 1인 경우에 뱅크 절환 어드레스(BS)로 DH2를 그대로 이용하고, 반전 제어 비트(DV1)가 0인 경우에 뱅크 절환 어드레스(BS)로 DH2를 반전시켜 이용하도록 하여도 좋다.

이와 같이 구성된 실시 형태의 작용에 대하여 도 8을 참조하여 설명한다. 도 8은 도 6에 대응하고 있다. 도 8에 있어서도, 각 테두리는 화면상의 매크로 블록을 나타내고, 굵은 테두리는 페이지 경계를 나타내고 있다. 또한, 도 8의 무지의 테두리는 뱅크 0을 나타내고, 사선 테두리는 뱅크 1을 나타내고 있고, 도 8은 1 뱅크에 2 매크로 블록의 화상 데이타를 격납할 수 있는 예를 나타내고 있다.

본 실시 형태에 있어서도, 도 5의 실시 형태와 마찬가지로, 도 7의 (a)에 나타내는 화면 어드레스는 도 7의 (d)에 나타내는 메모리 어드레스로 변환된다. 행 어드레스(R) 및 열 어드레스(C)의 지정도 도 5와 동일하다.

본 실시 형태에 있어서는, DV1을 반전 제어 비트로서 뱅크 절환 어드레스로 이용하는 DH2를 제어하고 있다. 비트(DV1)가 0인 경우에는 뱅크 절환 어드레스로 DH2를 그대로 이용하고, 비트(DV1)가 1인 경우에는 뱅크 절환 어드레스(BS)로 DH2를 반전시켜 이용한다. 비트(DV1)는 MB 수직 위치(DV)의 최하위 비트이기 때문에, 도 8에 나타내는 바와 같이, 뱅크 1과 뱅크 0에 격납되는 매크로 블록의 화면 수평 방향의 배치가 홀수번째의 매크로 블록 라인과 짝수번째의 매크로 블록 라인에서 역으로 된다. 즉, 수직 방향으로 인접하는 매크로 블록끼리는 다른 페이지의 다른 뱅크에 기억되게 된다. 또, 매크로 블록 라인은 수평 방향으로 연속해 있는 매크로 블록의 띠를 나타내는 것이다.

본 실시 형태에 있어서도, 도 5의 실시 형태와 마찬가지로, 매크로 블록의 기록에 있어서, 뱅크 절환은 최초의 페이지 지정시의 1회만 발생한다.

한편, 독출시에 있어서는, 도 5의 실시 형태와 마찬가지로, 참조 매크로 블록이 걸쳐지는 영역을 화면 수평 방향으로 절환하도록 독출 어드레스를 발생한다. 예컨대, 도 8의 사각으로 둘러싼 참조 매크로 블록(36)을 독출하는 것으로 한다. 이 경우에는, 예컨대, 도 8의 화살표로 나타내는 바와 같이, 영역 37, 38, 40, 39 순으로 독출 어드레스를 발생한다.

이 경우에는, 영역(37)에 대한 액세스 개시시에 페이지 절환(뱅크 절환)이 발생하고, 영역(38)에서부터 영역(40)으로의 절환시에 뱅크 절환을 수반하는 페이지 절환이 발생한다. 또, 영역(37)에서부터 영역(38), 영역(40)에서부터 영역(39)은 각각 동일한 페이지 또는 뱅크내의 액세스이기 때문에, 오버 헤드를 수반하지 않는다.

이와 같이, 본 실시 형태에 있어서는, 도 1의 실시 형태와 마찬가지로, 페이지 절환시에는 반드시 뱅크 절환을 수반하고, 독출시의 뱅크 절환을 4회로 저감할 수 있기 때문에 고속화가 가능하다.

도 9는 본 발명의 다른 실시 형태를 나타내는 설명도이다. 도 9의 (a) 내지 (d)는 각각 도 7의 (a) 내지 (d)에 대응하고 있다.

도 7의 실시 형태는 수평 방향으로 연속한 매크로 블록을 동일 뱅크에 격납하는 예이지만, 본 실시 형태는 수직 방향으로 연속한 매크로 블록을 동일 뱅크에 격납하는 예이다.

본 실시 형태는 화상 메모리에 대한 어드레스 지정 방법만이 도 7의 실시 형태와 다르다. 따라서, 본 실시 형태에 있어서도, 도 1의 장치에 있어서 어드레스 지정 방법이 도 9에 대응하는 기록 어드레스 생성 회로(23), 독출 어드레스 생성 회로(21), 표시 어드레스 생성 회로(22)를 채용함으로써 실현가능하다.

본 실시 형태에 있어서도, 기록 어드레스 생성 회로, 독출 어드레스 생성 회로 및 표시 어드레스 생성 회로는 MSB측에 배열된 수직 어드레스(Y) 및 LSB측에 배열된 수평 어드레스(X)로 이루어지는 화면 어드레스(도 9의 (a))의 배열순을 변경한다. 또한, 본 실시 형태에 있어서는, MB 수직 위치(DV)의 하위측의 소정 비트(DV1)를 열 어드레스의 상위측 비트(C2)로 하고, MB 수평 위치(DH)의 최하위 비트(DH1)를 비트(DV1)의 1비트 상위측의 비트(DV2)로 판정 제어한 것을 뱅크 절환 어드레스(BS)로 한다.

비트(DH1)를 제외한 MB 수평 위치(DH)의 비트(DH2)를 하위측에 배열하고, 비트(DV1, DV2)를 제외한 MB 수직 위치(DV)의 비트(DV3)와 비트(DV2)를 상위측에 배열하여 행 어드레스(R)를 얻는다. 또한, MB내 수직 위치(V) 및 MB내 수평 위치(H)를 열 어드레스의 하위측 비트(C1)로 하여, 상위측 비트(C2)와 동시에 열 어드레스(C)를 얻는다.

열 어드레스의 상위측 비트(C2)는 동일 뱅크의 동일 페이지에 격납 가능한 매크로 블록의 개수-1을 나타내고 있고, 그 값을 표현할 수 있는 비트수로 설정된다.

본 실시 형태에 있어서는, 반전 제어 비트(DV2)에 의해 뱅크 절환 어드레스(BS)로 이용되는 DH1을 반전 제어하도록 되어 있다. 즉, 반전 제어 비트(DV2)가 0인 경우에는 뱅크 절환 어드레스(BS)로 DH1을 그대로 이용하고, 반전 제어 비트(DV2)가 1인 경우에는 뱅크 절환 어드레스(BS)로 DH1을 반전시켜 이용하도록 되어 있다.

또, 반전 제어 비트(DV2)가 1인 경우에 뱅크 절환 어드레스(BS)로 DH1을 그대로 이용하고, 반전 제어 비트(DV2)가 0인 경우에 뱅크 절환 어드레스(BS)로 DH1을 반전시켜 이용하도록 하여도 좋다.

이와 같이 구성된 실시 형태의 작용에 대하여 도 10을 참조하여 설명한다. 도 10은 도 8에 대응하고 있다. 도 10에 있어서도, 각 테두리는 화면상의 매크로 블록을 나타내고, 굵은 테두리는 페이지 경계를 나타내고 있다. 또한, 도 10의 무지의 테두리는 뱅크 0을 나타내고, 사선 테두리는 뱅크 1을 나타내고 있고, 도 10은 1 뱅크에 2 매크로 블록의 화상 데이타를 격납할 수 있는 예를 나타내고 있다.

본 실시 형태에 있어서도, 1 페이지에 4 매크로 블록의 화상 데이타가 기억된다. MB 수직 위치(DV)의 최하위 비트(DV1)가 열 어드레스의 최상위 비트(C2)로서 이용된다. 비트(DV1)는 홀수번째와 짝수번째의 각각의 매크로 블록 라인을 나타내고 있고, 열 어드레스(C2)에 의해 동일 뱅크의 동일 페이지를 수직 방향으로 2개의 영역으로 나누어 지정할 수 있다. 1 매크로 블록의 화상 데이타는 비트(C2)에 기초하는 한쪽의 영역에 격납된다. 또한, 비트(C2)의 상위측에 배열되는 비트(DH1)에 의해, 도 10의 무지의 테두리 및 사선 테두리로 나타내는 바와 같이, 뱅크 0과 뱅크 1을 지정할 수 있다.

MB 수직 위치(DV)의 하위측에서부터 2번째 비트의 비트(DV2)는 2 매크로 블록 라인마다 반전한다. 따라서, 이 비트(DV2)에 의해 뱅크 절환 어드레스(BS)로 이용되는 DH1을 반전시킴으로써, 도 10에 나타내는 바와 같이, 뱅크 1과 뱅크 0에 격납되는 매크로 블록의 화면상에서의 배치는 홀수번째 2 매크로 블록 라인과 짝수번째 2 매크로 블록 라인에서 역으로 된다. 즉, 수평 방향으로 인접하는 매크로 블록끼리는 다른 뱅크에 기억되게 된다. 이렇게 해서, 도 10에 나타내는 기록이 행해진다.

본 실시 형태에 있어서도, 도 7의 실시 형태와 마찬가지로, 매크로 블록의 기록에 있어서, 뱅크 절환은 최초의 페이지 지정시의 1회만 발생한다.

한편, 독출시에 있어서는, 도 7의 실시 형태와 마찬가지로, 참조 매크로 블록이 걸쳐지는 영역을 화면 수평 방향으로 절환하도록 독출 어드레스를 발생한다. 예컨대, 도 10의 사각으로 둘러싼 참조 매크로 블록(41)을 독출하는 것으로 한다. 이 경우에는, 예컨대, 도 10의 화살표로 나타내는 바와 같이, 영역 42, 43, 45, 44의 순으로 독출 어드레스를 발생한다.

이 경우에는, 영역(42)에 대한 액세스 개시시에 페이지 절환(뱅크 절환)이 발생하고, 영역(42)에서부터 영역(43)으로의 절환시에 뱅크 절환이 발생하고, 영역(43)에서부터 영역(45)으로의 절환시에 뱅크 절환을 수반하는 페이지 절환이 발생하고, 영역(45)에서부터 영역(44)으로의 절환시에 뱅크 절환이 발생한다.

이와 같이, 본 실시 형태에 있어서도, 페이지 절환시에는 반드시 뱅크 절환이 발생하고, 또한, 도 1의 실시 형태와 마찬가지로, 독출시의 뱅크 절환을 4회로 저감할 수 있기 때문에 고속화가 가능하다.

도 11은 본 발명의 다른 실시 형태를 나타내는 설명도이다. 도 11의 (a) 내지 (d)는 각각 도 7의 (a) 내지 (d)에 대응하고 있다.

상기 각 실시 형태에 있어서는, 복수의 매크로 블록을 포함하고 화면상의 형상이 직사각형 또는 정사각형이 되는 영역마다 화상 데이타를 1 페이지에 격납하는 예에 대하여 설명하였지만, 동일 페이지에 격납하는 매크로 블록은 화면상에서 사각형이 되는 영역에 존재하고 있을 필요는 없다. 본 실시 형태는 이 경우의 예를 나타내고 있다.

본 실시 형태는 화상 메모리에 대한 어드레스 지정 방법만이 도 7의 실시 형태와 다르다. 따라서, 본 실시 형태에 있어서도, 도 1의 장치에 있어서 어드레스 지정 방법이 도 11에 대응하는 기록 어드레스 생성 회로(23), 독출 어드레스 생성 회로(21) 및 표시 어드레스 생성 회로(22)를 채용함으로써 실현가능하다.

본 실시 형태는 동일 뱅크의 동일 페이지에 2 매크로 블록의 화상 데이타를 격납할 수 있는 예를 나타내고 있다. 본 실시 형태에 있어서는, MSB측에서부터 LSB측으로 순차 배열된 MB 수직 위치(DV), MB내 수직 위치(V), MB 수평 위치(DH) 및 MB내 수평 위치(H) 중 MB내 수직 위치(V)와 MB 수평 위치(DH)의 배열을 역으로한다. 또한, 도 11의 (c), (d)에 나타내는 바와 같이, MB 수직 위치(DV)의 다음에 배열한 MB 수평 위치(DH)의 LSB측의 소정 비트(DH1)를 열 어드레스의 상위측 비트(C2)로 하고, 비트(DH1)보다 상위측의 소정 비트를 비트(DH2)로 한다. 또한, MB 수직 위치(DV)의 최하위 비트(DV1)를 뱅크 절환 어드레스(BS)로 이용하는 DH1의 반전 제어를 행하기 위한 반전 제어 비트로 한다.

DH2에 DV1을 가산한 비트를 DH3로 하고, 이것을 하위측에 배열하고 MB 수직 위치(DV)를 상위측에 배열하여 행 어드레스(R)를 얻는다. 또, MB내 수직 위치(V) 및 MB내 수평 위치(H)를 열 어드레스의 하위측 비트(C1)로 하고, DH1을 상위측 비트(C2)로 하여 열 어드레스(C)를 얻는다.

또한, DH1은 도 5의 실시 형태와 마찬가지로, 동일 뱅크의 동일 페이지에 격납 가능한 매크로 블록의 개수-1을 나타내고 있고, 그 값을 표현할 수 있는 비트수로 설정된다.

따라서, 본 실시 형태에 있어서는, DH1의 비트수는 1이 된다.

이와 같이 구성된 실시 형태의 작용에 대하여 도 12를 참조하여 설명한다. 도 12는 도 8에 대응하고 있다. 도 12에 있어서도, 각 테두리는 화면상의 매크로 블록을 나타내고, 굵은 테두리는 페이지 경계를 나타내고 있다. 또한, 도 12의 무지의 테두리는 뱅크 0을 나타내고, 사선 테두리는 뱅크 1을 나타내고 있고, 도 12는 1 뱅크에 2 매크로 블록의 화상 데이타를 격납할 수 있는 예를 나타내고 있다.

이것에 의해, 수평 방향으로 인접하는 2조(組)의 매크로 블록을 한조로 하여, 화면상의 좌측으로 비스듬히 아래에 인접하는 매크로 블록을 동일 페이지에 기록할 수 있고, 수평 방향으로 인접하는 각 조의 매크로 블록을 동일 페이지의 다른 뱅크에 기록할 수 있다. 즉, 본 실시 형태에 있어서도, 수평 및 수직 방향으로 인접하는 매크로 블록끼리를 다른 뱅크에 기억시킬 수 있다.

또한, 도 5의 실시 형태와 마찬가지로, 매크로 블록의 기록에 있어서, 뱅크 절환은 최초의 페이지 지정시의 1회만 발생한다. 또한, 독출시에 있어서도, 페이지 절환시에는 반드시 뱅크 절환을 발생시킬 수 있고, 도 7의 실시 형태와 마찬가지로, 최대 4회의 뱅크 절환으로 1 참조 매크로 블록의 독출이 가능하다.

이와 같이, 본 실시 형태에 있어서도 도 7의 실시 형태와 동일한 효과를 얻을 수 있다.

도 13은 본 발명의 다른 실시 형태를 설명하기 위한 설명도이다. 도 13은 도 12에 대응하는 것이다.

본 실시 형태는 동일 뱅크의 동일 페이지에 4 매크로 블록의 화상 데이타를 격납할 수 있는 경우의 예를 나타내고 있다. 다른 구성은 도 11의 실시 형태와 동일하다.

이와 같이 구성된 실시 형태에 있어서는, 도 13에 나타내는 바와 같이, 수평 방향으로 인접한 2개의 매크로 블록을 한조로 하여, 화면상의 오른쪽으로 비스듬히 아래에 인접하는 2조의 매크로 블록을 동일 페이지에 기록할 수 있고, 수평 방향으로 인접하는 각 조의 매크로 블록을 동일 페이지의 다른 뱅크에 기록할 수 있다. 이것에 의해, 인접하는 매크로 블록의 데이타를 연속으로 화상 메모리에 기록 또는 독출할 때, 페이지 절환이 발생하는 경우에는 반드시 뱅크 절환을 수반할 수 있어 도 11의 실시 형태와 동일한 효과를 얻을 수 있다.

또, 각 실시 형태에 있어서, 화상 메모리의 어드레스 1개에 대하여, 1 화소분의 데이타만 격납할 수 있는 경우로 설명하였지만, 본 발명은 이것으로 한정되는 것은 아니다.

예컨대, 도 2에 있어서, 화상 메모리 1어드레스에 대하여, 화소가 2^N개까지 격납할 수 있는 경우를 생각한다.

도 16과 같이 MB내 수평 위치(H)의 하위측 비트(H1)(비트수가 N)를 무시하고, H의 상위측 비트를 열 어드레스(C)의 하위측 비트로 함으로써, 화면 수직 방향의 연속하는 2^N개의 화소를 동 어드레스에 기록할 수 있다.

또한, 도 17과 같이 MB내 수직 위치(V)의 하위측 비트(V1)(비트수가 N)를 무시하고, V의 상위측 비트(V2)를 열 어드레스(C)의 상위측 비트로 함으로써, 화면 수직 방향의 연속하는 2^N개의 화소를 동 어드레스에 기록할 수 있다.

즉, 화상 메모리의 1 어드레스에 대하여, 2 화소 이상 격납할 수 있는 경우에 대해서도 적용할 수 있는 것은 명백하고, 본 발명은 이것을 포함한다.

또한, 본 발명은 상기 각 실시 형태에 한정되는 것은 아니다. 화상 메모리에 대한 어드레스 지정 방법은 동일 뱅크의 동일 페이지에 몇개의 매크로 블록의 화상 데이타를 격납할 수 있는가에 따라서 여러가지 방법이 생각되고, 1 참조 매크로 블록당 뱅크 절환수를 독출시에 최대 4회, 기록시에 최대 1회로 하는 어드레스 지정은 여러가지로 존재한다.

이상 설명한 바와 같이 본 발명에 의하면, 복호 처리를 고속화 할 수 있음과 동시에, 화상 메모리의 버스 점유율을 저감함으로써, 화상 메모리를 다른 기능용으로서 겸용하는 것을 가능하게 하여 회로 규모를 저감할 수 있다고 하는 효과를 갖는다.

Claims (9)

1. 부호화 데이타를 복호화하여 복원 화상 데이타를 얻는 복호화 단계와,

   화면을 N개(N은 자연수)의 화소로 이루어지는 영역으로 분할하고, 수평 및 수직 방향의 적어도 한쪽에 인접하는 상기 영역의 상기 복원 화상 데이타의 액세스 장소로서 기억 수단의 다른 뱅크를 지정하는 지정 단계를 구비한 것을 특징으로 하는 동화상 복호 방법.
2. 제1항에 있어서, 상기 영역은 상기 부호화 데이타의 부호화 단위의 1개 이상의 그룹인 것을 특징으로 하는 동화상 복호 방법.
3. 제2항에 있어서, 상기 지정 단계는 상기 부호화 단위의 상기 복원 화상 데이타 전부를 상기 기억 수단의 동일 뱅크의 동일 페이지에 기록하는 지정을 행하는 단계를 포함하는 것을 특징으로 하는 동화상 복호 방법.
4. 제1항에 있어서, 상기 지정 단계는 상기 기억 수단으로의 독출에 있어서 페이지 절환이 발생하는 경우에는, 이 페이지 절환과 동시에 뱅크 절환이 발생하도록 독출 순서를 제어하는 단계를 포함하는 것을 특징으로 하는 동화상 복호 방법.
5. 제1항에 있어서, 상기 지정 단계는 상기 화면의 수직 방향 어드레스 및 수평 방향 어드레스의 배열에 의해 구성되는 화면 어드레스를 상기 수직 방향 어드레스의 하위측 비트와 상기 수평 방향 어드레스의 상위측 비트와의 배열을 변경함으로써 상기 기억 수단의 메모리 어드레스를 지정하는 단계와,

   상기 수평 방향 어드레스의 상위측 비트 중의 소정의 하위측 비트에 의해 상기 기억 수단의 뱅크 절환을 지정하는 단계를 구비한 것을 특징으로 하는 동화상 복호 방법.
6. 현 화상과 참조 화상의 예측 오차를 이용한 움직임 보상 예측 부호화에 의해 소정의 블록 단위로 부호화된 부호화 데이타가 입력되고, 상기 부호화 데이타를 복호화하여 복원 화상 데이타를 얻는 복호화 수단과,

   상기 복원 화상 데이타를 상기 참조 화상의 화상 데이타로서 기억하는 기억 수단과,

   상기 소정의 블록 단위의 1개 이상의 그룹인 영역으로서 화면상에서 수평 및 수직 방향의 적어도 한쪽에 인접하는 영역의 상기 복원 화상 데이타를 상기 기억 수단의 다른 뱅크에 격납하는 기록 제어 수단과,

   상기 기억 수단에 기억되어 있는 복원 화상 데이타를 화상의 움직임에 기초하는 블록화 위치에서 블록화하여 독출하고 상기 복호화 수단에 참조 화상의 화상 데이타로서 부여하는 독출 제어 수단을 구비한 것을 특징으로 하는 동화상 복호 장치.
7. 제6항에 있어서, 상기 기록 제어 수단은 상기 영역의 상기 복원 화상 데이타 전부를 상기 기억 수단의 동일 뱅크의 동일 페이지에 기록하는 것을 특징으로 하는 동화상 복호 장치.
8. 제6항에 있어서, 상기 독출 제어 수단은 상기 기억 수단의 뱅크 단위로 독출을 행하는 것을 특징으로 하는 동화상 복호 장치.
9. 제6항에 있어서, 상기 독출 제어 수단은 상기 기억 수단으로부터의 독출에 있어서 페이지 절환이 발생하는 경우에는, 이 페이지 절환과 동시에 뱅크 절환이 발생하도록 독출 순서를 제어하는 것을 특징으로 하는 동화상 복호 장치.