KR100817057B1 - 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을메모리의 동일한 뱅크 어드레스로 매핑하는 매핑 방법 및비디오 시스템 - Google Patents

동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을메모리의 동일한 뱅크 어드레스로 매핑하는 매핑 방법 및비디오 시스템 Download PDF

Info

Publication number
KR100817057B1
KR100817057B1 KR1020060082916A KR20060082916A KR100817057B1 KR 100817057 B1 KR100817057 B1 KR 100817057B1 KR 1020060082916 A KR1020060082916 A KR 1020060082916A KR 20060082916 A KR20060082916 A KR 20060082916A KR 100817057 B1 KR100817057 B1 KR 100817057B1
Authority
KR
South Korea
Prior art keywords
pixel data
memory
address
mapping
screen
Prior art date
Application number
KR1020060082916A
Other languages
English (en)
Other versions
KR20080020066A (ko
Inventor
신종철
조기원
양상준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060082916A priority Critical patent/KR100817057B1/ko
Priority to US11/843,206 priority patent/US8890881B2/en
Priority to CNA2007101471933A priority patent/CN101137061A/zh
Publication of KR20080020066A publication Critical patent/KR20080020066A/ko
Application granted granted Critical
Publication of KR100817057B1 publication Critical patent/KR100817057B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/182—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a pixel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을 메모리의 동일한 뱅크 어드레스로 매핑하는 매핑 방법 및 비디오 시스템이 개시된다. 본 발명에 따른 화면의 픽셀 데이터의 위치와 메모리의 어드레스 사이의 매핑 방법은 픽셀 데이터 그룹 구분 단계 및 어드레스 매핑 단계를 구비한다. 픽셀 데이터 그룹 구분 단계는 상기 화면의 픽셀 데이터들을 적어도 하나의 픽셀 데이터 그룹으로 구분한다. 어드레스 매핑 단계는 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을 상기 메모리의 동일한 뱅크 어드레스로 매핑한다.

Description

동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을 메모리의 동일한 뱅크 어드레스로 매핑하는 매핑 방법 및 비디오 시스템{Mapping method and video system for mapping pixel data included same pixel data group to same bank address of memory}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 일반적인 비디오 시스템의 매핑 방법을 설명하는 도면이다.
도 2는 본 발명에 따른 화면의 픽셀 데이터의 위치와 메모리의 어드레스 사이의 매핑 방법을 설명하는 도면이다.
도 3은 본 발명에 따른 매핑 방법에서 픽셀 데이터 그룹들과 매크로 블록들의 관계를 나타내는 도면이다.
도 4(a) 내지 도 4(c)는 인접하는 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을 메모리의 서로 다른 뱅크 어드레스로 매핑되는 예를 나타내는 도면이다.
도 5는 본 발명의 제1실시예에 따른 비디오 시스템을 나타내는 도면이다.
도 6은 본 발명의 제2실시예에 따른 비디오 시스템을 나타내는 도면이다.
도 7은 본 발명의 제3실시예에 따른 비디오 시스템을 나타내는 도면이다.
본 발명은 매핑 방법 및 비디오 시스템에 관한 것으로써, 특히 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을 메모리의 동일한 뱅크 어드레스로 매핑하는 매핑 방법 및 비디오 시스템에 관한 것이다.
도 1은 일반적인 비디오 시스템의 매핑 방법을 설명하는 도면이다.
도 1을 참조하면, 일반적인 비디오 시스템은 화면의 하나의 행의 픽셀 데이터들을 메모리(MEM)의 연속된 주소들로 매핑한다. 그 다음, 다른 행의 픽셀 데이터들은 상기 하나의 행의 픽셀 데이터들을 매핑한 주소들의 다음 주소로 매핑한다. 만약, 메모리(MEM)가 복수개의 뱅크들(BANK1~BANK4)을 포함한다면, 메모리(MEM)의 여러 라인들(R1~R4)의 픽셀 데이터는 복수개의 뱅크들(BANK1~BANK4)에 순차적으로 매핑된다. 예를 들어, 화면(PIC)의 제1행(R1)의 픽셀 데이터는 메모리(MEM)의 제1뱅크(BANK1)의 행(R1_M)에 매핑되고, 제2행(R2)의 픽셀 데이터는 메모리(MEM)의 제2뱅크(BANK2)의 행(R2_M)에 매핑된다. 또한, 제3행(R3) 및 제4행(R4)의 픽셀 데이터는 메모리(MEM)의 제3뱅크(BANK3) 및 제4뱅크(BANK4)의 행들(R3_M, R4_M)에 각각 매핑된다. 그 다음, 제5행(R5)의 픽셀 데이터는 메모리(MEM)의 제1뱅크(BANK1)의 다음 행(R5_M)에 매핑된다.
한편, 일반적인 비디오 시스템의 MPEG 디코더는 메모리(MEM)에 저장된 화면을 소정의 크기를 가지는 블록(매크로 블록)의 단위로 독출하여 디코딩한다. 그런데, 일반적인 비디오 시스템에서 하나의 매크로 블록(MB)의 픽셀 데이터는 메모 리(MEM)의 불연속적인 주소에 매핑되어 있다. 만약, 메모리(MEM)가 복수개의 뱅크들(BANK1~BANK4)을 포함한다면, 하나의 매크로 블록(MB)의 픽셀 데이터는 메모리(MEM)의 복수개의 뱅크들(BANK1~BANK4)에 나누어 매핑되어 있다. 예를 들어, 도 1의 매크로 블록(MB)이 4개의 행들(MR1~MR4)을 포함한다고 가정하면, 4개의 4개의 행들(MR1~MR4)의 픽셀 데이터는 메모리(MEM)의 4개의 뱅크들(BANK1~BANK4)의 행들(R1~R4)의 일부 영역들(MR1_M ~ MR4_M)에 나누어 매핑된다.
그러므로, 일반적인 비디오 시스템의 MPEG 디코더가 하나의 매크로 블록의 픽셀 데이터를 독출하기 위하여 메모리(MEM)의 복수개의 뱅크들(BANK1~BANK4)에 접근해야 하는 문제가 있다. 또한, 하나의 뱅크에 접근한 다음에 다른 뱅크에 접근할 때마다 프리 차지, 액티브 동작이 필요하므로, 메모리(MEM) 사용 효율(utilization)이 떨어지는 문제가 생긴다.
본 발명이 이루고자 하는 기술적 과제는 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을 메모리의 동일한 뱅크 어드레스로 매핑하는 매핑 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을 메모리의 동일한 뱅크 어드레스로 매핑하는 비디오 시스템을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 화면의 픽셀 데이터의 위 치와 메모리의 어드레스 사이의 매핑 방법은 픽셀 데이터 그룹 구분 단계 및 어드레스 매핑 단계를 구비한다. 픽셀 데이터 그룹 구분 단계는 상기 화면의 픽셀 데이터들을 적어도 하나의 픽셀 데이터 그룹으로 구분한다. 어드레스 매핑 단계는 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을 상기 메모리의 동일한 뱅크 어드레스로 매핑한다.
어드레스 매핑 단계는 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을 상기 메모리의 동일한 뱅크 어드레스와 동일한 로우 어드레스로 매핑할 수 있다. 어드레스 매핑 단계는 인접하는 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을 상기 메모리의 서로 다른 뱅크 어드레스로 매핑할 수 있다.
픽셀 데이터 그룹의 크기는 상기 화면의 매크로 블록의 크기보다 클 수 있다. 픽셀 데이터 그룹의 가로 길이 또는 세로 길이는 상기 화면의 매크로 블록의 가로 길이 또는 세로 길이의 2N배일 수 있다. 픽셀 데이터 그룹의 크기는 상기 메모리의 페이지의 크기보다 작거나 같을 수 있다. 픽셀 데이터 그룹의 크기는 상기 메모리의 페이지 크기와 실질적으로 동일할 수 있다.
본 발명에 따른 매핑 방법은 MPEG 시스템 또는 H.264 시스템에서 이용될 수 있다.
본 발명에 따른 매핑 방법은 상기 화면을 MPEG 디코딩 또는 H.264 디코딩하는 디코딩 단계를 더 구비할 수 있다. 어드레스 매핑 단계는 상기 디코딩된 화면의 픽셀 데이터를 메모리의 어드레스로 매핑한다.
본 발명에 따른 매핑 방법은 상기 픽셀 데이터들을 메모리의 매핑된 어드레스에 저장하는 중재/제어 단계를 더 구비할 수 있다.
본 발명에 따른 비디오 시스템은 메모리 및 어드레스 매핑 수단을 구비한다. 메모리는 화면의 픽셀 데이터들을 저장한다. 어드레스 매핑 수단은 상기 화면의 픽셀 데이터의 위치와 상기 메모리의 어드레스를 매핑한다. 어드레스 매핑 수단은 상기 화면의 픽셀 데이터들을 적어도 하나의 픽셀 데이터 그룹으로 구분하고, 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을 상기 메모리의 동일한 뱅크 어드레스로 매핑한다.
본 발명에 따른 비디오 시스템은 룩-업 테이블(Look-Up Table)을 더 구비할 수 있다. 룩-업 테이블은 상기 화면의 영역 중에서 매핑되는 영역을 지시하는 정보를 저장한다. 룩-업 테이블이 저장하는 정보는 상기 픽셀 데이터들이 매핑되는 영역의 시작 어드레스와 마지막 어드레스를 포함하거나 또는 상기 픽셀 데이터들이 매핑되는 영역의 시작 어드레스와 크기를 포함할 수 있다. 룩-업 테이블은 상기 매핑되는 화면의 크기, 화면의 종류, 매크로 블록의 크기 또는 메모리의 페이지 크기를 저장할 수 있다. 룩-업 테이블은 상기 어드레스 매핑 수단이 매핑 동작을 수행하기 이전에, 상기 정보들을 저장할 수 있다. 룩-업 테이블은 레지스터 세팅 방식으로 상기 정보들을 저장할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명에 따른 화면(PIC)의 픽셀 데이터의 위치와 메모리(MEM)의 어드레스 사이의 매핑 방법을 설명하는 도면이다. 이하에서, 메모리(MEM)는 4개의 뱅크들(BANK1~BANK4)을 포함하는 것으로 설명하였으나, 메모리(MEM)가 포함하는 뱅크들의 개수는 그에 한정되지 않는다. 또한, 도 2의 예에서 픽셀 데이터 그룹들(11~36)은 도면 부호의 앞자리에 대응되는 뱅크 어드레스로 매핑되는 것으로 가정하였다. 예를 들어, 픽셀 데이터 그룹들(11~16)은 제1뱅크(BANK1)로 매핑되고, 픽셀 데이터 그룹들(21~26)은 제2뱅크(BANK2)로 매핑되는 것으로 가정하였다.
도 2를 참조하면, 본 발명에 따른 매핑 방법은 픽셀 데이터 그룹 구분 단계 및 어드레스 매핑 단계를 구비한다. 픽셀 데이터 그룹 구분 단계는 화면(PIC)의 픽셀 데이터들을 적어도 하나의 픽셀 데이터 그룹(11~36)으로 구분한다. 어드레스 매핑 단계는 동일한 픽셀 데이터 그룹(예를 들어, 11)에 포함되는 픽셀 데이터들을 메모리(MEM)의 동일한 뱅크 어드레스(예를 들어, BANK1)로 매핑한다.
어드레스 매핑 단계는 동일한 픽셀 데이터 그룹(예를 들어, 11)에 포함되는 픽셀 데이터들을 메모리(MEM)의 동일한 뱅크 어드레스(예를 들어, BANK1)와 동일한 로우 어드레스(예를 들어, R11)로 매핑할 수 있다.
어드레스 매핑 단계는 인접하는 픽셀 데이터 그룹(예를 들어, 11, 21)에 포함되는 픽셀 데이터들을 메모리(MEM)의 서로 다른 뱅크 어드레스(BANK1, BANK2)로 매핑할 수 있다. 예를 들어, 픽셀 데이터 그룹(23)은 뱅크 어드레스(BANK2)로 매핑되고, 픽셀 데이터 그룹(23)에 인접하는 픽셀 데이터 그룹들(31, 32, 13, 34)은 뱅크 어드레스(BANK3, BANK1)로 매핑된다. 도 4(a) 내지 도 4(c)에는 인접하는 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을 메모리의 서로 다른 뱅크 어드레스로 매핑되는 예들이 도시되어 있다. 여기에서, 픽셀 데이터 그룹들에 표시된 숫자는 매핑되는 뱅크를 의미한다. 한편, 당업자라면 도 4(a) 내지 도 4(c)에 도시된 예를 참조하여, 인접하는 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을 메모리의 서로 다른 뱅크 어드레스로 매핑되는 다양한 예를 구현할 수 있을 것이다. 그러므로, 당업자라면 본 발명에 따른 매핑 방법이 도 4(a) 내지 도 4(c)의 예에 한정되지 않는 다는 것을 알 수 있을 것이다.
다시 도 2를 참조하면, 픽셀 데이터 그룹들(11~36) 각각의 크기(PS_PDG)는 화면(PIC)의 매크로 블록의 크기보다 큰 것이 바람직하다. 픽셀 데이터 그룹(11~36)의 가로 길이 또는 세로 길이는 화면(PIC)의 매크로 블록의 가로 길이 또는 세로 길이의 2N배일 수 있다.
픽셀 데이터 그룹들(11~36) 각각의 크기(PS_PDG)는 메모리의 페이지 크기(PS_MEM)보다 작거나 같을 수 있다. 픽셀 데이터 그룹들(11~36) 각각의 크기(PS_PDG)는 메모리의 페이지 크기(PS_MEM)와 실질적으로 동일할 수 있다.
본 발명에 따른 매핑 방법은 MPEG 시스템 또는 H.264 시스템에서 이용될 수 있다. 본 발명에 따른 매핑 방법은 디코딩 단계를 더 구비할 수 있다. 디코딩 단 계는 화면(PIC)을 MPEG 디코딩 또는 H.264 디코딩한다. 이 경우, 어드레스 매핑 단계는 디코딩된 화면의 픽셀 데이터를 메모리(MEM)의 어드레스로 매핑할 수 있다.
본 발명에 따른 매핑 방법은 중재/제어 단계를 더 구비할 수 있다. 중재/제어 단계는 픽셀 데이터들을 메모리(MEM)의 매핑된 어드레스에 저장한다.
도 3은 본 발명에 따른 매핑 방법에서 픽셀 데이터 그룹들(PDG1~PDG4)과 매크로 블록들(MB1, MB2)의 관계를 나타내는 도면이다.
도 3을 참조하면, 매크로 블록(MB2)은 하나의 픽셀 데이터 그룹(PDG4)에 포함된다. 그러나, 매크로 블록(MB1)은 2개의 픽셀 데이터 그룹들(PDG1, PDG2)에 포함된다. 그러므로, 본 발명에 따른 매핑 방법은 매크로 블록들(MB1, MB2)을 메모리의 뱅크에 매핑하는 것이 아니라, 픽셀 데이터 그룹들(PDG1~PDG4)을 메모리의 뱅크에 매핑하는 것이다.
도 5는 본 발명의 제1실시예에 따른 비디오 시스템(500)을 나타내는 도면이다.
도 5에는 설명의 편의를 위하여, CPU(590) 및 비디오 스케일러(550)를 함께 도시하였다. 비디오 스케일러(550)는 외부 출력 수단의 크기에 맞도록 디코딩된 화면의 크기를 조절한다.
본 발명의 제1실시예에 따른 비디오 시스템(500)은 메모리(510) 및 제1어드레스 매핑 수단(540)을 구비한다. 메모리(510)는 화면의 픽셀 데이터들을 저장한다. 제1어드레스 매핑 수단(540)은 화면의 픽셀 데이터의 위치와 메모리(510)의 어드레스를 매핑한다. 제1어드레스 매핑 수단(540)은 화면의 픽셀 데이터들을 적어도 하나의 픽셀 데이터 그룹으로 구분하고, 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을 메모리(510)의 동일한 뱅크 어드레스로 매핑한다. 제1어드레스 매핑 수단(540)은 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을 메모리(510)의 동일한 뱅크 어드레스와 동일한 로우 어드레스로 매핑할 수 있다.
제1어드레스 매핑 수단(540)은 인접하는 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을 메모리(510)의 서로 다른 뱅크 어드레스로 매핑할 수 있다. 픽셀 데이터 그룹의 크기는 화면의 매크로 블록의 크기보다 클 수 있다. 픽셀 데이터 그룹의 가로 길이 또는 세로 길이는 화면의 매크로 블록의 가로 길이 또는 세로 길이의 2N배일 수 있다. 픽셀 데이터 그룹의 크기는 메모리(510)의 페이지의 크기보다 작거나 같을 수 있다. 픽셀 데이터 그룹의 크기는 메모리(510)의 페이지 크기와 실질적으로 동일할 수 있다.
본 발명에 따른 비디오 시스템의 제1어드레스 매핑 수단(540)이 수행하는 어드레스 매핑 동작은 앞서 설명된 본 발명에 따른 매핑 방법의 어드레스 매핑 단계와 기술적 사상이 동일하며, 본 발명에 따른 어드레스 매핑 단계의 동작에 대응된다. 그러므로 당업자라면 앞서의 설명으로부터 본 발명에 따른 비디오 시스템의 제1어드레스 매핑 수단(540)이 수행하는 어드레스 매핑 동작에 대해서 이해할 수 있을 것이므로, 그에 대한 자세한 설명은 생략된다.
한편, 본 발명의 제1실시예에 따른 비디오 시스템(500)은 제2어드레스 매핑수단(560)을 더 구비할 수 있다. 제2어드레스 매핑 수단(560)은 메모리(510)에 저 장된 픽셀 데이터들을 재 매핑(re-mapping)하여 비디오 스케일러(550)로 전달한다. 제2어드레스 매핑 수단(560)이 수행하는 재 매핑 동작은, 제1어드레스 매핑 수단(550)이 수행하는 매핑 동작과 반대이므로, 그에 대한 자세한 설명은 생략된다.
본 발명의 제1실시예에 따른 비디오 시스템(500)은 룩-업 테이블(Look-Up Table ; 580)을 더 구비할 수 있다. 룩-업 테이블(580)은 화면의 영역 중에서 매핑되는 영역을 지시하는 정보를 저장한다. 룩-업 테이블(580)이 저장하는 정보는 픽셀 데이터들이 매핑되는 영역의 시작 어드레스와 마지막 어드레스를 포함할 수 있다. 또한, 룩-업 테이블(580)이 저장하는 정보는 픽셀 데이터들이 매핑되는 영역의 시작 어드레스와 크기를 포함할 수 있다. 그에 따라, 어드레스 매핑 수단(560)은 어드레스 매핑이 필요한 화면의 영역만을 매핑할 수 있다.
룩-업 테이블(580)은 매핑되는 화면의 크기, 화면의 종류, 매크로 블록의 크기 또는 메모리의 페이지 크기를 저장할 수 있다. 어드레스 매핑 수단(560)은 룩-업 테이블(580)에 저장된 정보를 이용하여 어드레스 매핑을 수행할 수 있다. 룩-업 테이블(580)은 어드레스 매핑 수단(560)이 매핑 동작을 수행하기 이전에, 상기 정보들을 저장할 수 있다. 그에 따라, 어드레스 매핑 수단(560)은 동적으로 어드레스 매핑을 수행할 수 있다. 룩-업 테이블(580)은 레지스터 세팅 방식으로 상기 정보들을 저장할 수 있다.
본 발명의 제1실시예에 따른 비디오 시스템(500)은 메모리(510)에 저장된 픽셀 데이터를 디코딩하는 디코더(530)를 더 구비할 수 있다.
본 발명의 제1실시예에 따른 비디오 시스템(500)은 MPEG 시스템 또는 H.264 시스템일 수 있다. 본 발명의 제1실시예에 따른 비디오 시스템(500)은 화면을 디코딩하여 어드레스 매핑 수단(560)으로 전달하는 MPEG 디코더(530) 또는 H.264 디코더(미도시)를 더 구비할 수 있다. 본 발명의 제1실시예에 따른 비디오 시스템(500)은 중재/제어기(520)를 더 구비할 수 있다. 중재/제어기(520)는 어드레스 매핑 수단(560)이 출력하는 픽셀 데이터들을 메모리(510)의 매핑된 어드레스에 저장한다.
메모리(510)는 DRAM(Dynamic Random Access Memory)일 수 있다.
도 6은 본 발명의 제2실시예에 따른 비디오 시스템(600)을 나타내는 도면이다.
도 7은 본 발명의 제3실시예에 따른 비디오 시스템(700)을 나타내는 도면이다.
본 발명의 제2실시예에 따른 비디오 시스템(600)과 본 발명의 제3실시예에 따른 비디오 시스템(700)에 대해서는, 앞서 설명된 본 발명의 제1실시예에 따른 비디오 시스템(500)과 유사한 부분을 제외하고 설명한다.
도 6을 참조하면, 본 발명의 제2실시예에 따른 비디오 시스템(600)에서는, 중재/제어기(620) 내부에 어드레스 매핑 수단(640)이 포함된다. 어드레스 매핑 수단(640)은 디코더(630), 비디오 스케일러(650) 또는 CPU(590)에 의하여 공유될 수 있다.
도 7을 참조하면, 본 발명의 제3실시예에 따른 비디오 시스템(700)은 비디오 DMA(755)를 더 구비할 수 있다. 비디오 DMA(755)는 어드레스 매핑 수단(760)과 비디오 스케일러(750) 사이의 속도 차이를 해결하는 역할을 한다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 매핑 방법 및 비디오 시스템은 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을 메모리의 동일한 뱅크 어드레스로 매핑함으로써, 매크로 블록의 데이터에 연속적으로 접근할 수 있는 장점이 있다.

Claims (27)

  1. 화면의 픽셀 데이터의 위치와 메모리의 어드레스 사이의 매핑 방법에 있어서,
    상기 화면의 픽셀 데이터들을 적어도 하나의 픽셀 데이터 그룹으로 구분하는 단계; 및
    동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을 상기 메모리의 동일한 뱅크 어드레스로 매핑하는, 어드레스 매핑 단계를 구비하고,
    상기 픽셀 데이터 그룹의 가로 길이 또는 세로 길이는, 상기 화면의 매크로 블록의 가로 길이 또는 세로 길이의 2N배인 것을 특징으로 하는 매핑 방법.
  2. 제1항에 있어서, 상기 어드레스 매핑 단계는,
    동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을 상기 메모리의 동일한 뱅크 어드레스와 동일한 로우 어드레스로 매핑하는 것을 특징으로 하는 매핑 방법.
  3. 제1항에 있어서, 상기 어드레스 매핑 단계는,
    인접하는 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을 상기 메모리의 서로 다른 뱅크 어드레스로 매핑하는 것을 특징으로 하는 매핑 방법.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서, 상기 픽셀 데이터 그룹의 크기는,
    상기 메모리의 페이지의 크기보다 작거나 같은 것을 특징으로 하는 매핑 방법.
  7. 제6항에 있어서, 상기 픽셀 데이터 그룹의 크기는,
    상기 메모리의 페이지 크기와 동일한 것을 특징으로 하는 매핑 방법.
  8. 제1항에 있어서, 상기 매핑 방법은,
    MPEG 시스템 또는 H.264 시스템에서 이용되는 것을 특징으로 하는 매핑 방법.
  9. 제8항에 있어서,
    상기 화면을 MPEG 디코딩 또는 H.264 디코딩하는 디코딩 단계를 더 구비하 고,
    상기 어드레스 매핑 단계는, 상기 디코딩된 화면의 픽셀 데이터를 상기 메모리의 어드레스로 매핑하는 것을 특징으로 하는 매핑 방법.
  10. 제1항에 있어서,
    상기 픽셀 데이터들을 상기 메모리의 매핑된 어드레스에 저장하는 중재/제어 단계를 더 구비하는 것을 특징으로 하는 매핑 방법.
  11. 화면의 픽셀 데이터들을 저장하는 메모리; 및
    상기 화면의 픽셀 데이터의 위치와 상기 메모리의 어드레스를 매핑하는 어드레스 매핑 수단을 구비하고,
    상기 어드레스 매핑 수단은, 상기 화면의 픽셀 데이터들을 적어도 하나의 픽셀 데이터 그룹으로 구분하고, 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을 상기 메모리의 동일한 뱅크 어드레스로 매핑하고,
    상기 픽셀 데이터 그룹의 가로 길이 또는 세로 길이는, 상기 화면의 매크로 블록의 가로 길이 또는 세로 길이의 2N배인 것을 특징으로 하는 비디오 시스템.
  12. 제11항에 있어서,
    상기 화면의 영역 중에서, 매핑되는 영역을 지시하는 정보를 저장하는 룩-업 테이블(Look-Up Table)을 더 구비하는 것을 특징으로 하는 비디오 시스템.
  13. 제12항에 있어서, 상기 룩-업 테이블이 저장하는 정보는,
    상기 픽셀 데이터들이 매핑되는 영역의 시작 어드레스와 마지막 어드레스를 포함하거나 또는 상기 픽셀 데이터들이 매핑되는 영역의 시작 어드레스와 크기를 포함하는 것을 특징으로 하는 비디오 시스템.
  14. 제11항에 있어서,
    상기 매핑되는 화면의 크기, 화면의 종류, 매크로 블록의 크기 또는 메모리의 페이지 크기를 저장하는 룩-업 테이블(Look-Up Table)을 더 구비하는 것을 특징으로 하는 비디오 시스템.
  15. 제12항 또는 제13항에 있어서, 상기 룩-업 테이블은,
    상기 어드레스 매핑 수단이 매핑 동작을 수행하기 이전에, 상기 정보들을 저장하는 것을 특징으로 하는 비디오 시스템.
  16. 제15항에 있어서, 상기 룩-업 테이블은,
    레지스터 세팅 방식으로 상기 정보들을 저장하는 것을 특징으로 하는 비디오 시스템.
  17. 제11항에 있어서, 상기 어드레스 매핑 수단은,
    동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을 상기 메모리의 동일한 뱅크 어드레스와 동일한 로우 어드레스로 매핑하는 것을 특징으로 하는 비디오 시스템.
  18. 제11항에 있어서, 상기 어드레스 매핑 수단은,
    인접하는 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을 상기 메모리의 서로 다른 뱅크 어드레스로 매핑하는 것을 특징으로 하는 비디오 시스템.
  19. 삭제
  20. 삭제
  21. 제11항에 있어서, 상기 픽셀 데이터 그룹의 크기는,
    상기 메모리의 페이지의 크기보다 작거나 같은 것을 특징으로 하는 비디오 시스템.
  22. 제21항에 있어서, 상기 픽셀 데이터 그룹의 크기는,
    상기 메모리의 페이지 크기와 동일한 것을 특징으로 하는 비디오 시스템.
  23. 제11항에 있어서,
    상기 메모리에 저장된 픽셀 데이터를 디코딩하는 디코더를 더 구비하는 것을 특징으로 하는 비디오 시스템.
  24. 제11항에 있어서, 상기 비디오 시스템은,
    MPEG 시스템 또는 H.264 시스템인 것을 특징으로 하는 비디오 시스템.
  25. 제24항에 있어서,
    상기 화면을 디코딩하여 상기 어드레스 매핑 수단으로 전달하는 MPEG 디코더 또는 H.264 디코더를 더 구비하는 것을 특징으로 하는 비디오 시스템.
  26. 제11항에 있어서,
    상기 어드레스 매핑 수단이 출력하는 상기 픽셀 데이터들을 상기 메모리의 매핑된 어드레스에 저장하는 중재/제어기를 더 구비하는 것을 특징으로 하는 비디오 시스템.
  27. 제11항에 있어서, 상기 메모리는,DRAM(Dynamic Random Access Memory)인 것 을 특징으로 하는 비디오 시스템.
KR1020060082916A 2006-08-30 2006-08-30 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을메모리의 동일한 뱅크 어드레스로 매핑하는 매핑 방법 및비디오 시스템 KR100817057B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060082916A KR100817057B1 (ko) 2006-08-30 2006-08-30 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을메모리의 동일한 뱅크 어드레스로 매핑하는 매핑 방법 및비디오 시스템
US11/843,206 US8890881B2 (en) 2006-08-30 2007-08-22 Mapping method and video system for mapping pixel data included in the same pixel group to the same bank of memory
CNA2007101471933A CN101137061A (zh) 2006-08-30 2007-08-30 映射方法和视频系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060082916A KR100817057B1 (ko) 2006-08-30 2006-08-30 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을메모리의 동일한 뱅크 어드레스로 매핑하는 매핑 방법 및비디오 시스템

Publications (2)

Publication Number Publication Date
KR20080020066A KR20080020066A (ko) 2008-03-05
KR100817057B1 true KR100817057B1 (ko) 2008-03-26

Family

ID=39150848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060082916A KR100817057B1 (ko) 2006-08-30 2006-08-30 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을메모리의 동일한 뱅크 어드레스로 매핑하는 매핑 방법 및비디오 시스템

Country Status (3)

Country Link
US (1) US8890881B2 (ko)
KR (1) KR100817057B1 (ko)
CN (1) CN101137061A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7944452B1 (en) * 2006-10-23 2011-05-17 Nvidia Corporation Methods and systems for reusing memory addresses in a graphics system
US20100053181A1 (en) * 2008-08-31 2010-03-04 Raza Microelectronics, Inc. Method and device of processing video
KR101168157B1 (ko) 2008-12-11 2012-07-24 한국전자통신연구원 Ｈ．２６４ 코덱의 무손실 영상 압축 방법
WO2010067942A2 (en) * 2008-12-11 2010-06-17 Electronics And Telecommunications Research Institute Lossless video compression method for h.264 codec
KR101048723B1 (ko) * 2010-06-29 2011-07-14 한국생산기술연구원 웨이퍼 표면 측정 데이터 처리방법
KR101664112B1 (ko) 2010-11-16 2016-10-14 삼성전자주식회사 메모리 접근 주소 변환 장치 및 방법
CN104011655B (zh) * 2011-12-30 2017-12-12 英特尔公司 管芯上/管芯外存储器管理
CN105047116A (zh) * 2015-08-21 2015-11-11 昆山龙腾光电有限公司 一种图片信息的处理方法及装置
GB2543736B (en) * 2015-09-10 2019-03-27 Advanced Risc Mach Ltd An interface apparatus and method of operating an interface apparatus
CN109992234B (zh) * 2017-12-29 2020-11-17 浙江宇视科技有限公司 图像数据读取方法、装置、电子设备及可读存储介质
CN110087088B (zh) * 2019-05-09 2020-10-16 集美大学 一种基于运动估计的数据存储方法、终端设备及存储介质
CN115113424B (zh) * 2022-06-24 2024-06-04 利亚德光电股份有限公司 数据存取方法、装置、非易失性存储介质及图像处理设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040086339A (ko) * 2002-02-14 2004-10-08 노키아 코포레이션 광대역 디지털 방송을 위한 타임 슬라이스 시그널링

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69518578T2 (de) * 1994-05-18 2001-04-26 Sharp K.K., Osaka Kartenartige Kamera mit Bildverarbeitungsfunktion
JPH08123953A (ja) * 1994-10-21 1996-05-17 Mitsubishi Electric Corp 画像処理装置
JP3855286B2 (ja) * 1995-10-26 2006-12-06 ソニー株式会社 画像符号化装置および画像符号化方法、画像復号化装置および画像復号化方法、並びに記録媒体
US5794016A (en) * 1995-12-11 1998-08-11 Dynamic Pictures, Inc. Parallel-processor graphics architecture
US5872577A (en) 1996-02-28 1999-02-16 U.S. Philips Corporation Device for decoding signals of the MPEG-type
JPH10304354A (ja) 1997-04-28 1998-11-13 Toshiba Corp 動画像復号方法及び動画像復号装置
JPH114443A (ja) 1997-06-11 1999-01-06 Matsushita Electric Ind Co Ltd 情報処理装置
JP2000250528A (ja) * 1998-12-28 2000-09-14 Namco Ltd 画像メモリ装置
DE19917092A1 (de) * 1999-04-15 2000-10-26 Sp3D Chip Design Gmbh Verfahren zur Rasterisierung eines Graphikgrundelements
JP2001209573A (ja) 2000-01-28 2001-08-03 Toshiba Corp メモリアドレス変換装置
JP2003186740A (ja) 2001-12-19 2003-07-04 Matsushita Electric Ind Co Ltd メモリ制御装置、及びメモリ制御方法
SG105533A1 (en) * 2002-01-31 2004-08-27 St Microelectronics Asia Memory transfer controller and method of transfer control of video line data and macroblock data

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040086339A (ko) * 2002-02-14 2004-10-08 노키아 코포레이션 광대역 디지털 방송을 위한 타임 슬라이스 시그널링

Also Published As

Publication number Publication date
KR20080020066A (ko) 2008-03-05
CN101137061A (zh) 2008-03-05
US8890881B2 (en) 2014-11-18
US20080055328A1 (en) 2008-03-06

Similar Documents

Publication Publication Date Title
KR100817057B1 (ko) 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을메모리의 동일한 뱅크 어드레스로 매핑하는 매핑 방법 및비디오 시스템
KR100804898B1 (ko) 이미지 회전을 위한 방법 및 장치
JP5126360B2 (ja) メモリ装置及びそれを制御するメモリコントローラ
JP5623494B2 (ja) ビデオデータのインターリーブされた記憶用のシステム
KR100688875B1 (ko) 메모리 제어 장치 및 방법
KR100283413B1 (ko) 텍스처 매핑시스템
JP2008048258A (ja) 画像データ記憶装置、および記憶方法
JP2004326745A (ja) 映像データ処理システム及び映像データ読み出し／書き込み方法
US20050232027A1 (en) Data storage device, data storage control apparatus, data storage control method, and data storage control program
JP5884037B2 (ja) データ処理装置、データ処理方法及びデータ共有システム
KR100761833B1 (ko) 화면의 라인들을 픽셀 단위로 교대로 저장하는 비디오디코딩 장치, 비디오 디코딩 방법 및 기준화면 저장 방법
US20070030535A1 (en) Data scan system and data scan method using ddr
KR100761834B1 (ko) 화면의 라인들을 복수개의 메모리에 나누어 저장하는비디오 디코딩 장치, 비디오 디코딩 방법 및 기준화면 저장방법
KR100297716B1 (ko) 높은멀티비트자유도의반도체메모리장치
KR940017887A (ko) 동화상 복호 장치
US20100060654A1 (en) Video processor and memory management method thereof
KR950033862A (ko) Ram과의 인터페이스 방법 및 장치
JP2633251B2 (ja) 画像メモリ素子
JP2007299211A (ja) メモリ制御装置
KR100510674B1 (ko) 영상 피벗을 위한 메모리 억세스 방법
JP4735008B2 (ja) データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム
JPH10162131A (ja) 画像処理装置
JP5605225B2 (ja) メモリ制御装置、メモリマッピング方法、及び、プログラム
JP4997418B2 (ja) Ｄｒａｍアクセス方法
JPH05234370A (ja) 画像メモリのデータ転送方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee