KR100248085B1 - 영상 관련 데이터를 저장하기 위한 메모리 맵 구조를 가지는 에스디램 - Google Patents

영상 관련 데이터를 저장하기 위한 메모리 맵 구조를 가지는 에스디램 Download PDF

Info

Publication number
KR100248085B1
KR100248085B1 KR1019980006283A KR19980006283A KR100248085B1 KR 100248085 B1 KR100248085 B1 KR 100248085B1 KR 1019980006283 A KR1019980006283 A KR 1019980006283A KR 19980006283 A KR19980006283 A KR 19980006283A KR 100248085 B1 KR100248085 B1 KR 100248085B1
Authority
KR
South Korea
Prior art keywords
data
sdram
storing
memory map
image
Prior art date
Application number
KR1019980006283A
Other languages
English (en)
Other versions
KR19990071064A (ko
Inventor
김견수
장순화
이지훈
Original Assignee
이계철
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사 filed Critical 이계철
Priority to KR1019980006283A priority Critical patent/KR100248085B1/ko
Publication of KR19990071064A publication Critical patent/KR19990071064A/ko
Application granted granted Critical
Publication of KR100248085B1 publication Critical patent/KR100248085B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 영상 관련 데이터를 저장하기 위한 메모리 맵 구조를 가지는 에스디램에 관한 것임.
2. 발명이 해결하고자하는 기술적 과제
본 발명은, 영상 관련 프레임 데이터를 저장하는 메모리 맵을 효율적으로 구성하여 점유 면적을 감소시키므로써, 메모리 맵을 저장하는 내부 버퍼량을 줄일 수 있는 에스디램을 제공함에 그 목적이 있다.
3. 발명의 해결 방법의 요지
본 발명은, 영상관련 데이터를 저장하기 위한 에스디램에 있어서, 영상관련 데이터를 저장하는 메모리 맵을 저장하는 제 1 및 제 2 뱅크는 횡방향으로 이격되어 서로 대칭적으로 배치되며, 상기 메모리 맵은 상기 데이터들을 상기 제 1 및 제 2 뱅크에 번갈아 가면서 대칭적으로 저장하는 것을 특징으로 한다.
4. 발명의 중요한 용도
본 발명은 영상 관련 프레임 데이터를 저장하는 비디오 인코더에 이용되는 에스디램의 메모리 맵을 효율적으로 구성하는데 이용됨.

Description

영상 관련 데이터를 저장하기 위한 메모리 맵 구조를 가지는 에스디램
본 발명은 영상 신호처리 분야에서 MPEG-2 비디오 인코더 등에 이용되는 SDRAM(Synchronous Dynamic Random Access Memory)에 관한 것으로서, 특히 영상 관련 프레임 데이터를 저장하는 메모리 맵을 효율적으로 구성하여 점유 면적을 감소시킬 수 있는 에스디램(SDRAM)에 관한 것이다.
최근들어 반도체 기술의 급격한 발달에 힘입어 신호처리 분야의 각 핵심 프로세서들이 기존의 대형 시스팀이나 보드 수준에서 단일 ASIC칩으로 구현되는 추세 이다. 이에 따라 고속 대용량의 하드웨어를 VLSI구조에 적합하게 설계하는 것이 필요하다.
MPEG-2비디오 인코더에서는 프레임 데이터량이 방대하여 보통 프레임 데이터를 저장하기위해서, 외부에 DRAM(Dynamic Random Access Memory)을 두고 여기에 프레임 데이터를 저장한 후 필요할 때마다 읽어 사용하였다.
그러나, 상기한 바와 같은 종래의 DRAM은, 액세스 속도가 느려서 데이터 인터페이스를 위해 ASIC 칩의 복잡도를 증가시켜 칩의 가격이 상승하는 문제점이 존재하였다.
따라서, 본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로서, 영상 관련 프레임 데이터를 저장하는 메모리 맵을 효율적으로 구성하여 점유 면적을 감소시키고 액세스 시간을 줄일 수 있는 에스디램(SDRAM)을 제공하는데 그 목적이 있다.
도 1은 본 발명이 적용되는 MPEG-2 비디오 인코더의 블록도.
도 2는 본 발명에 따른 SDRAM의 프레임 데이터 저장을 위한 메모리 맵의 일실시예 구성도.
도 3은 본 발명에 따른 SDRAM의 원영상 저장을 위한 메모리 맵의 일실시예 구성도.
도 4는 본 발명에 따른 SDRAM의 부호화된 휘도 영상 저장을 위한 메모리 맵의 일실시예 구성도.
도 5는 본 발명에 따른 SDRAM의 부호화된 색도 영상 저장을 위한 메모리 맵의 일실시예 구성도.
* 도면의 주요 부분에 대한 부호의 설명 *
110: 입력 처리부 120: 움직임 추정 및 보상부
130: 양자화부 140: 가변길이 부호화부
150: 프레임 메모리 인터페이스 160: 제어부
170: SDRAM
이와 같은 목적을 달성하기 위한 본 발명은, 영상 관련 데이터를 저장하기 위한 에스디램(SDRAM : Synchronous Dynamic Random Access Memory)에 있어서, 상기 에스디램은, 비디오 인코더의 프레임 메모리 인터페이스를 통해 입력되는 부호화된 색도 데이터, 원영상 휘도 데이터, 원영상 색도 데이터, 채널 비트스트림 및 부호화된 휘도 데이터를 저장하기 위한 제 1 및 제 2 뱅크로 구성되는 메모리 맵을 구비하고, 상기 제 1 및 제 2 뱅크는 횡방향으로 이격되어 서로 대칭적으로 배치되며, 상기 메모리 맵은 상기 데이터들을 상기 제 1 및 제 2 뱅크에 번갈아 가면서 대칭적으로 저장하는 것을 특징으로 한다.
이하, 도 1 내지 도 5를 참조하여 본 발명의 바람직한 일실시예를 설명한다.
도 1은 본 발명이 적용되는 MPEG-2 비디오 인코더의 블록도이다.
도 1에 도시한 바와 같이, 본 발명이 적용되는 MPEG-2 비디오 인코더는, 외부로부터 영상 관련 데이터을 입력받아 전달하는 입력 처리부(110)와, 입력 처리부(110)로부터 영상 관련 데이터를 입력받아 움직임 추정과 보상을 위한 움직임 추정 및 보상부(120)와, 이산 여현 변환(DCT : Discrete Cosine Transform) 및 양자화(Quantization)를 위한 양자화부(130)와, 양자화부의 출력 데이터를 입력받아 가변길이를 부호화하는 가변길이 부호화부(140)와, 입력 처리부(110), 움직임 추정 및 보상부(120), 양자화부(130) 및 가변길이 부호화부(140)로부터 전달된 데이터들을 저장한 다음, 다수의 기능부(110, 120, 130, 140)로 전달하는 프레임 메모리 인터페이스(150)와, 입력 처리부(110)로부터 데이터를 입력받으며, 움직임 추정 및 보상부(120), 양자화부(130) 및 프레임 메모리 인터페이스(150)를 포함한 인코더 전체를 제어하는 제어부(160)와, 프레임 메모리 인터페이스(150)로부터 전달된 데이터를 저장하는 에스디램(SDRAM)(170)를 구비한다.
상기한 바와 같은 구조를 갖는 본 발명이 적용되는 MPEG-2 비디오 인코더의 동작을 상세하게 설명하면 다음과 같다.
입력 처리부(110)는 4:2:2 형식의 영상 중에서 휘도 신호(Y)와 색도신호(CbCr) 데이터를 각각 8비트의 크기를 갖는 버스를 통하여 프레임 메모리 인터페이스(150)에 전달한다. 여기서, C데이터는 색도신호로 CbCrCbCr---CbCr과 같이 서로 번갈아 가면서 입력된다. 한 메크로블럭 동안에 전달될 수 있는 최대 데이터는 휘도 신호(Y)와 색도신호(CbCr) 각각에 대해서 모두 330바이트가 된다. 이는 입력 데이터가 13.5MHz 의 속도로 들어오고 한 메크로블럭의 기간은 27MHz의 클럭이 660회 반복되도록 시스팀이 구성되어 있기 때문이다.
프레임 메모리 인터페이스(150)는 픽쳐 클럭 이후의 메크로블럭 클럭마다 하나의 메크로블럭에 해당하는 16x16 크기의 휘도 신호(Y)와 16x18크기의 색도신호(CbCr) 데이터를 입력 처리부(110)로 전달한다.
제어부(160)는 움직임 추정 및 보상을 통하여 생성된 하나의 메크로블럭 데이터에 대하여 이산 여현 변환 및 양자화 과정을 적용시켜 부호화된 휘도 신호(Y)와 색도신호(CbCr) 데이터들을 양자화부(130)로부터 전달받아 메모리에 저장하였다가 필요할때마다 움직임 추정 및 보상부(120)로 전달하여 움직임 추정 및 보상을 수행할 수 있도록 한다. 이 데이터를 "부호화된 매크로블록(MACROBLOCK)"이라 하는데, 이는 16x16 크기의 휘도 신호(Y) 데이터와 8x8 크기의 색도신호(CbCr) 데이터이다. 이는 탐색영역 데이터(sdata)로 이용된다.
움직임 추정 및 보상부(120)는 프레임 메모리 인터페이스(150)가 SDRAM(170)에 저장되어 있는 "부호화된 매크로 블록(MACROBLOCK)" 데이터 중에서 휘도 신호(Y)에 해당하는 것만 읽어서 탐색영역 데이터(sdata)가 이동되는 버스를 통해 출력하면 이를 탐색영역 데이터로 활용한다. 그리고, 움직임 추정 및 보상부(120)는 입력 처리부(110)로부터 입력받은 입력 데이터(idata)를 탐색영역 데이터상에서 상/하, 좌/우로 32픽셀의 범위내에서 반픽셀 움직여 가면서 가장 근접한 매크로 블록 데이터를 추출하여 그 매크로 블록의 좌표값을 움직입 벡터로 정하여 프레임 메모리 인터페이스(150)로 전달한다. 움직임 백터를 이용하여 탐색 영역 중에서 움직임 백터가 지정하는 위치로가서 휘도 데이터(ypdata)를 취하여 제어부(160)로 전달한다. 그리고, 움직임 백터가 지정하는 위치의 색도 데이터(cpdata)를 찾기 위해서 움직임 백터는 프레임 메모리로 전달되며, 프레임 메모리 인퍼테이스(150)는 움직임 백터가 지정하는 SDRAM(170)의 해당 위치로 가서 색도신호(CbCr) 데이터를 읽어내어 제어부(160)로 전달한다. 그리고, 움직임 추정 및 보상부(120)는 입력 처리부(110)로부터 입력 받은 입력 데이터(idata)를 움직임 추정을 끝낸 후에 제어부(160)로 전달하여 인트라 픽쳐에 대한 부호화 데이터(odata)로 활용할 수 있도록 한다.
가변길이 부호화부(140)는 양자화부(130)와 움직임 추정 및 보상부(120)를 거쳐 압축된 영상을 가변길이로 부호화하여 비트스트림(vstrm)을 생성한다. 이렇게, 생성된 비트스트림(vstrm)은 프레임 메모리 인퍼테이스(150)를 거쳐 SDRAM(150)에 저장한다. 이때, 프레임 메모리 인터페이스(150)는 다시 이를 고정된 비트율이나 가변율로 외부로 출력한다.
여기서, 프레임 메모리 인터페이스(150)는 입력 처리부(110)로부터 전달된 입력 데이터를 저장하기 위해서 한 프레임 크기의 영상을 저장할 수 있는 메모리가 필요하고, 제어부(160)가 생성한 데이터를 움직임 추정 및 보상부(120)로 전달하여 움직임 추정 및 보상을 수행하기 위해서는 부호화되기 전의 2필드와 부호화된 1필드를 저장할 3필드분의 메모리가 필요하다. 그리고, 프레임 메모리 인터페이스(150)는 가변길이 부호화한 데이터를 저장하기 위해서 채널 버퍼를 4.2Mbits두었다. 따라서, 프레임 메모리 인터페이스(150)의 총 메모리량은 1프레임+3필드+4.2Mbits=15.95Mbits가 되므로, 256Kbits x 32bits x 2bank 용량(16메가비트)의 메모리를 사용한다. 이때, 32bits는 8비트짜리 4개를 사용하여 병렬로 배열한 다음에 사용하면된다.
도 2는 본 발명에 따른 SDRAM의 프레임 데이터 저장을 위한 메모리 맵의 일실시예 구성도이다.
도 2를 보다 구체적으로 설명하면, 도 2는, 입력 처리부(110)를 통해서 입력되는 한 프레임의 원영상 데이터, 제어부(160)을 통해서 입력되는 3필드의 데이터, 그리고 부호화된 비트 스트림을 저장하기 위한 채널 비트스트림을, 2개의 뱅크를 갖는 256x1024 메모리에 저장하기 위한 메모리 맵의 구성을 보인 것이다.
도 2에 나타낸 바와 같이, 본 발명에 따른 SDRAM의 프레임 데이터 저장을 위한 메모리 맵은, 0번지부터 1023번지를 갖는 로우 어드레스(ROW ADDRESS)와 0번지부터 244번지를 갖는 칼럼 어드레스(COLUM ADDRESS)를 갖는 뱅크A와, 뱅크A와 횡방향으로 이격되어 대칭적으로 배치되고 뱅크A와 동일한 구성을 갖는 뱅크B로 구성된다.
상기 뱅크A 및 뱅크B는 각각, 부호화된 색도 데이터는 상기 로우 어드레스의 0번지 내지 180번지에 저장하고, 원영상 휘도 데이터는 상기 로우 어드레스의 181번지 내지 420번지에 저장하며, 원영상 색도 데이터는 상기 로우 어드레스의 421번지 내지 660번지에 저장하고, 채널 비트스트림은 상기 로우 어드레스의 661번지 내지 1023번지에 저장하고, 상기 부호화된 색도 데이터, 원영상 휘도 데이터, 원영상 색도 데이터 및 채널 비트스트림은 상기 칼럼 어드레스의 0번지 내지 180번지에 저장하고, 부호화된 휘도 데이터는 상기 칼럼 어드레스의 181번지 내지 244번지에 저장한다.
여기서, 메모리의 한 어드레스 상에는 4바이트 크기의 데이터가 저장된다. 프레임과 필드는 휘도 데이터와 색도 데이터를 포함하므로 휘도 신호와 색 신호를 위한 메모리가 별도로 존재한다.
도 3은 본 발명에 따른 SDRAM의 원영상 저장을 위한 메모리 맵의 일실시예 구성도이다.
도 3에 보인 바와 같이, 입력 처리부(110)에서 전달되는 원영상은 720화소로 구성된 480개의 라인이 라인 단위로 연속해서 입력되므로, 한 라인을 저장하기 위해서 한 열당 4바이트를 저장할 수 있는 180열이 필요하다.
256열을 갖는 한 bank당 180열을 저장하도록 하면 한 뱅크의 한행에 한 화면의 한 라인을 저장하는 형태가 된다. SDRAM(170)에 저장해야할 원영상의 데이터는 프레임, 필드 영상의 종류에 상관하지 않고 영상의 라인 단위로 순서대로 저장한다. 한 원영상은 총 480개의 라인으로 이루어지고 SDRAM(170)의 2뱅크를 한 행으로 보면 SDRAM(170)의 한 행에 2라인을 저장할 수 있다.
따라서, 모든 라인을 저장하기 위해서 240행이 필요하게 되므로, 결국 SDRAM(170)에서 차지하는 원영상의 저장영역은 180열 x 240행이된다. 이는 휘도 신호와 색 신호에 대해서 동일하게 적용된다.
여기서, 부호화된 휘도 신호를 저장하기 위해 현재 부호화 하고 있는 필드와 과거에 부호화한 하나의 프레임(2필드)을 저장할 수 있는 메모리 영역을 설정하여야 한다. 4:2:0 필드 영상의 한 필드는 720 x 240의 크기를 갖므로, 한 필드 영상은 675개의 매크로블럭으로 구성된다.
도 4는 본 발명에 따른 SDRAM의 메모리 영역을 확대해서 도시한 것으로 필드 영상의 크기를 메모리에 저장하는 상태를 도시한 것이다.
도 4에 도시한 바와 같이, 매크로블럭에서 휘도 신호는 16x16 픽셀이므로 이를 저장하기 위해서 256바이트의 메모리가 필요하다. 이는 메모리의 한 줄에 연속하여 데이터를 저장하는 경우에 64컬럼을 차지한다. 따라서, 1뱅크의 1줄에 1개의 매크로블럭을 저장해서 모두 338줄에 걸쳐서 두 뱅크에 번갈아 가면서 저장한다. 그 이유는, 부호화된 휘도 신호를 읽어들일 때 5개 또는 6개의 매크로블럭을 한번에 읽어야 하므로, 이때 1필드가 같은 뱅크에 저장되어 있으면 여러번의 랜덤 액세스(random access) 시간이 소요되기 때문이다. 두 뱅크에 번갈아 넣으면 듀얼 뱅크(dual bank) 동작을 통해서 랜덤 액세스 시간을 감출수 있다.
그리고, 도 4에서, 첫 번째 필드 영상의 시작점의 위치는 (0, 180)이며, 두 번째 필드 영상의 시작점은 (338, 180), 세 번째 필드 영상의 시작점은 (676, 180)이다. 이때, 0, 338, 676은 부호화된 휘도 신호를 움직임 추정 및 보상부(120)로 전달할 때 참조되는 영상의 시작점을 나타내므로 어드레스를 계산할 때 사용된다. 여기서, 4:2:0형식의 색도신호(CbCr)의 해상도는 각각 360x120이다.
도 5는 본 발명에 따른 SDRAM의 부호화된 컬러 영상 저장을 위한 메모리 맵의 일실시예 구성도이다.
도 5에 나타낸 바와 같이, 180컬럼의 메모리에 색신호가 2줄 저장된다. 설정된 메모리 맵에서 색신호를 매크로블럭 단위로 찾기 위해서는 각 뱅크의 4줄에서 데이터를 찾아야 한다.
가변길이 부호화부(140)와 프레임 메모리 인터페이스(150)를 위해서 SDRAM(170)내의 일부분을 채널 버퍼로 할당해 놓아야 한다.
채널 버퍼로 사용될 메모리의 크기는 다른 기능을 담당한 영역을 고려하여 적절히 설정되어야 하는데, 버퍼 공간이 많이 확보될수록 좋다. 이때, 채널 버퍼의 용량은 32bits x 180 x 2 = 4.2Mbits의 크기를 가진다. 이는 2뱅크이므로 로우 어드레스 변경시에 나타나는 지연을 숨길 수 있고, 버스트(burst) 모드를 사용하면 데이터를 읽어낼 때 일일이 칼럼 어드레스를 주지 않아도 되는 장점이 있다. 그리고, 입력 데이터의 폭과 같은 32bits데이터 버스를 사용하므로 하드웨어 복잡도를 줄일 수 있다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환 , 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다
이상에서 설명한 바와 같이 본 발명은, 영상 관련 프레임 데이터를 저장하는 위치를, 데이터의 저장 및 액세스에 효율적이도록 구성하여 SDRAM의 메모리 저장 영역을 효율적으로 사용하고, 아울러 MPEG-2 비디오 인코더 칩의 내부 버퍼량을 줄여 칩의 면적을 줄이므로써, 디지탈 및 고선명 TV와 같이 MPEG 표준을 이용하는 응용분야 및 이와 유사한 분야에서 ASIC 칩을 구현하여 SDRAM에 프레임 데이터를 효과적으로 저장하거나 액세스하기 위한 인터페이스를 구성할 때, 유익하게 이용될 수 있다.

Claims (6)

  1. 영상 관련 데이터를 저장하기 위한 에스디램(SDRAM : Synchronous Dynamic Random Access Memory)에 있어서,
    상기 에스디램은, 비디오 인코더의 프레임 메모리 인터페이스를 통해 입력되는 부호화된 색도 데이터, 원영상 휘도 데이터, 원영상 색도 데이터, 채널 비트스트림 및 부호화된 휘도 데이터를 저장하기 위한 제 1 및 제 2 뱅크로 구성되는 메모리 맵을 구비하고,
    상기 제 1 및 제 2 뱅크는 횡방향으로 이격되어 서로 대칭적으로 배치되며,
    상기 메모리 맵은 상기 데이터들을 상기 제 1 및 제 2 뱅크에 번갈아 가면서 대칭적으로 저장하는 것을 특징으로 하는 영상 관련 데이터를 저장하기 위한 메모리 맵 구조를 가지는 에스디램.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 뱅크는 각각,
    0번지부터 1023번지를 갖는 로우 어드레스(ROW ADDRESS)와 0번지부터 244번지를 갖는 칼럼 어드레스(COLUM ADDRESS)로 이루어지는 것을 특징으로 하는 영상 관련 데이터를 저장하기 위한 메모리 맵 구조를 가지는 에스디램.
  3. 제 2 항에 있어서,
    한 어드레스 상에는 4바이트 크기의 데이터가 저장되는 것을 특징으로 하는 영상 관련 데이터를 저장하기 위한 메모리 맵 구조를 가지는 에스디램.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 제 1 및 제 2 뱅크는 각각,
    상기 부호화된 색도 데이터는 상기 로우 어드레스의 0번지 내지 180번지와 상기 칼럼 어드레스의 0번지 내지 180번지에 저장하고, 상기 원영상 휘도 데이터는 상기 로우 어드레스의 181번지 내지 420번지와 상기 칼럼 어드레스의 0번지 내지 180번지에 저장하며, 상기 원영상 색도 데이터는 상기 로우 어드레스의 421번지 내지 660번지와 상기 칼럼 어드레스의 0번지 내지 180번지에 저장하고, 상기 채널 비트스트림은 상기 로우 어드레스의 661번지 내지 1023번지와 상기 칼럼 어드레스의 0번지 내지 180번지에 저장하며, 상기 부호화된 휘도 데이터는 상기 로우 어드레스의 338번지 내지 676번지와 상기 칼럼 어드레스의 181번지 내지 244번지에 저장하는 것을 특징으로 하는 영상 관련 데이터를 저장하기 위한 메모리 맵 구조를 가지는 에스디램.
  5. 제 1 항에 있어서,
    상기 원영상 휘도 데이터는 프레임 및 필드 영상의 종류에 관계없이 영상의 라인 단위 순서대로 저장하는 것을 특징으로 하는 영상 관련 데이터를 저장하기 위한 메모리 맵 구조를 가지는 에스디램.
  6. 제 1 항에 있어서,
    상기 색도 데이터는 상기 컬럼의 메모리에 2줄 저장되는 것을 특징으로 하는 영상 관련 데이터를 저장하기 위한 메모리 맵 구조를 가지는 에스디램.
KR1019980006283A 1998-02-26 1998-02-26 영상 관련 데이터를 저장하기 위한 메모리 맵 구조를 가지는 에스디램 KR100248085B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980006283A KR100248085B1 (ko) 1998-02-26 1998-02-26 영상 관련 데이터를 저장하기 위한 메모리 맵 구조를 가지는 에스디램

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980006283A KR100248085B1 (ko) 1998-02-26 1998-02-26 영상 관련 데이터를 저장하기 위한 메모리 맵 구조를 가지는 에스디램

Publications (2)

Publication Number Publication Date
KR19990071064A KR19990071064A (ko) 1999-09-15
KR100248085B1 true KR100248085B1 (ko) 2000-03-15

Family

ID=19533876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980006283A KR100248085B1 (ko) 1998-02-26 1998-02-26 영상 관련 데이터를 저장하기 위한 메모리 맵 구조를 가지는 에스디램

Country Status (1)

Country Link
KR (1) KR100248085B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494980B1 (ko) * 2002-12-02 2005-06-13 주식회사 넥서스칩스 범위선택 가능한 어드레스 디코더와 이를 이용한 고속그래픽 처리용 프레임 메모리 장치
KR100695141B1 (ko) 2005-02-15 2007-03-14 삼성전자주식회사 영상처리시스템에 있어서 메모리 억세스장치 및 방법, 데이터 기록장치 및 방법과 데이터 독출장치 및 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6301299B1 (en) * 1994-10-28 2001-10-09 Matsushita Electric Industrial Co., Ltd. Memory controller for an ATSC video decoder

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494980B1 (ko) * 2002-12-02 2005-06-13 주식회사 넥서스칩스 범위선택 가능한 어드레스 디코더와 이를 이용한 고속그래픽 처리용 프레임 메모리 장치
KR100695141B1 (ko) 2005-02-15 2007-03-14 삼성전자주식회사 영상처리시스템에 있어서 메모리 억세스장치 및 방법, 데이터 기록장치 및 방법과 데이터 독출장치 및 방법

Also Published As

Publication number Publication date
KR19990071064A (ko) 1999-09-15

Similar Documents

Publication Publication Date Title
US5880786A (en) Apparatus for picture decoding having frame memories commonly connected to one data bus and one address bus
US5920352A (en) Image memory storage system and method for a block oriented image processing system
US8442107B2 (en) Memory mapping apparatus and method for video decoder/encoder
US5638128A (en) Pixel interpolation filters for video decompression processor
KR101127962B1 (ko) 영상 처리 장치 및 영상 처리를 위한 프레임 메모리 관리 방법
US8175157B2 (en) Apparatus and method for controlling data write/read in image processing system
US8165219B2 (en) Memory word array organization and prediction combination for memory access
JPH11331751A (ja) データシーケンスの圧縮及び脱圧縮におけるメモリ帯域幅を最小とさせるためのピクチャメモリマッピングにおけるタイル化
EP0729276B1 (en) Memory control system and video decoder using the same
JPH08123953A (ja) 画像処理装置
KR100298397B1 (ko) 비디오디코딩시스템
EP2425622B1 (en) Efficient internal cache for hardware motion estimation
JPH06178283A (ja) 動画像復号装置
JPH10178644A (ja) 動画像復号装置
KR19980081641A (ko) 동화상 복호 방법 및 동화상 복호 장치
JP3120010B2 (ja) 画像復号処理方法および画像復号装置
KR100472564B1 (ko) 화상처리장치
KR100248085B1 (ko) 영상 관련 데이터를 저장하기 위한 메모리 맵 구조를 가지는 에스디램
JPH0865686A (ja) 画像復号化装置
JPH07298264A (ja) 画像データの処理方法およびそれに用いる記憶装置ならびに画像データの処理装置
KR100237869B1 (ko) 비디오 인코더의 프레임 메모리 모듈
KR20030057690A (ko) 비디오 디코딩 시스템
US7386651B2 (en) System, method, and apparatus for efficiently storing macroblocks
US7526024B2 (en) Storing macroblocks for concatenated frames
KR100269426B1 (ko) 개선된프레임메모리를갖는움직임보상장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121205

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131205

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee