KR100237869B1 - 비디오 인코더의 프레임 메모리 모듈 - Google Patents

비디오 인코더의 프레임 메모리 모듈 Download PDF

Info

Publication number
KR100237869B1
KR100237869B1 KR1019960080017A KR19960080017A KR100237869B1 KR 100237869 B1 KR100237869 B1 KR 100237869B1 KR 1019960080017 A KR1019960080017 A KR 1019960080017A KR 19960080017 A KR19960080017 A KR 19960080017A KR 100237869 B1 KR100237869 B1 KR 100237869B1
Authority
KR
South Korea
Prior art keywords
data
module
image
input
dram
Prior art date
Application number
KR1019960080017A
Other languages
English (en)
Other versions
KR19980060654A (ko
Inventor
장순화
윤종성
이상훈
Original Assignee
이계철
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사 filed Critical 이계철
Priority to KR1019960080017A priority Critical patent/KR100237869B1/ko
Publication of KR19980060654A publication Critical patent/KR19980060654A/ko
Application granted granted Critical
Publication of KR100237869B1 publication Critical patent/KR100237869B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/186—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a colour or a chrominance component
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Color Television Systems (AREA)

Abstract

본 발명은 중간 부호화된 영상, 입력영상 모듈로부터 입력된 영상, VLC 모듈(가변길이부호기)로부터의 부호화 비트열 데이터를 임시 저장하기 위한 MPEG-2 기반의 비디오 인코더용 프레임 메모리 모듈에 관한 것이다. 본 발명은 입력영상 모듈로부터 입력되는 휘도신호와 색신호를 프레임 단위로 입력하고 이때 입력영상 모듈로부터 1줄의 영상데이터는 DRAM의 동일한 로우 어드레스에 저장되도록 하며, 부호화된 휘도신호와 색신호를 매크로블럭 단위로 입출력하고 이 때 하나의 매크로블럭 데이터는 동일한 로우 어드레스에 저장되도록 함으로써 DRAM 메모리의 접근에 있어서 로우 어드레스의 변화를 줄여 DRAM 메모리의 접근속도를 향상시킬 수 있다.

Description

비디오 인코더의 프레임 메모리 모듈
본 발명은 MPEG-2 TV급 비디오 인코더에서 입력 영상 데이터, 부호화 영상데이터 및 부호화 비트열 데이터를 저장하기 위한 프레임 메모리 모듈의 구성에 관한 것이다.
종래 비디오 인코더에 있어서는 입력 영상 데이터, 부호화 영상 데이터 및 부호화 비트열 데이터를 프레임 메모리에 단순히 순차적으로 매핑(mapping)시켜 구현하였다.
그러나, 비디오 인코더에 사용되는 프레임 메모리를 단순히 순차적으로 매핑시켜 구현하는 경우 DRAM(Dynamic Random Access Memory) 어드레스 계산, DRAM 접근 빈도, 단위 시간당 처리 능력등에서 많은 어려움을 겪게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로써, 상용 DRAM으로 구성되는 프레임 메모리의 효과적인 접근을 위한 메모리 어드레스 맵을 설정하는 데 그 목적이 있다.
제1도는 본 발명이 적용되는 비디오 인코더에서 프레임 메모리 모듈과 주변 모듈과의 관계를 나타내는 도면.
제2도는 본 발명의 상용 DRAM메모리의 어드레스 맵의 실시예를 나타내는 도면.
제3도는 부호화된 휘도데이터를 저장하기 위한 메모리 맵.
제3(a)도는 4:2:0 필드영상의 부호화된 휘도신호(Y)를 나타내는 도면.
제3(b)도 및 제3(c)도는 제2도의 Coded Y부분을 확대한 도면.
제4도는 부호화된 색도데이터를 저장하기 위한 메모리 맵.
제4(a)도는 4:2:0의 부호화된 색신호(CbCr)를 나타내는 도면.
제4(b)도 및 제4(c)도는 제2도의 Coded CbCr부분을 확대한 도면.
제5도는 입력영상모듈이 발생시킨 데이터를 저장하기 위한 메모리 맵.
제6도는 부호화 비트열 데이터를 저장하기 위한 메모리 맵이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 프레임 메모리 모듈 12 : 제어 모듈
13 : DRAM 14 : ME/MC 모듈
15 : 영상입력 모듈 16 : VLC모듈
MPEG-2 기반의 TV급 비디오 부호화기를 디지틀 회로로 설계하려면 입력된 영상과 중간 부호화된 영상, 그리고 부호화 비트열 데이터를 임시 저장하기 위한 프레임 메모리 모듈(Frame Memory Module : FMM)이 필요하다.
이러한 TV급 비디오 인코더의 실시예를 보여주고 있는 것이 제1도이다. 제1도에 도시한 바와 같이 FMM은 부호화기의 중앙에 위치하여 각 모듈들이 발생시키는 데이터를 저장하고 다른 모듈들이 다음 프레임의 부호화에 사용할 수 있도록 데이터를 제공한다.
TV급 비디오 인코더 내부에 모듈들이 발생시킨 데이터를 저장하기 위해 FMM은 외부에 DRAM을 연결해 주메모리로 사용하는 것이 경제적이다. 이 경우 DRAM을 사용할 때 로우(row)어드레스가 자주 바뀌게 되면 DRAM사용시간이 증가하기 때문에 메모리를 효율적으로 사용하기 위해서는 랜덤 억세스 모드가 작게 발생하도록 하여야 한다. 또한 각 모듈들의 정확한 동작을 보장하기 위해서는 인터페이스를 위해 설계된 하드웨어에 버퍼를 설계하여 각 모듈들이 데이터를 원하는 시간에 억세스할 수 있도록 해야 한다.
본 발명의 프레임메모리 모듈에 따르면, 입력영상 모듈로부터 필드 단위로 입력되는 4:2:2 원영상 데이터를 매크로블럭 단위로 출력하고, 제어모듈로부터 매크로블럭 단위로 입력되는 4:2:0 복원영상 데이터를 1프레임 이상 저장하였다가 휘도는 매크로블럭 단위로 색도는 움직임 벡터에 따른 프레임 내 임의 위치의 블록 단위로 ME/MC모듈에 출력하고, VLC모듈로부터 가변율로 입력되는 부호화비트열 데이터를 1.8Mbits 이상 저장하였다가 고정 비트율로 출력해 준다.
또한 MPEG-2 비디오 인코더의 프레임메모리 모듈에 있어서, 세 종류(원영상, 복원영상, 부호화비트열)의 데이터를 단일 어드레스 상의 비동기 DRAM메모리를 사용하여 구현한다.(제1도)
제2도에서와 같이, DRAM은 8바이트(64비트) 폭과 512 로우 어드레스와 512컬럼 어드레스로 구성되는 16메가비트 크기를 가지며, 원영상의 휘도데이터와 색도 데이터에 각각 120로우X360컬럼을 할당하고, 복원영상의 휘도데이터에 129로우X512컬럼, 색도데이터에 90로우X360컬럼을 할당하고, 부호화비트열 데이터를 위해 330로우X152컬럼을 할당한다.
프레임메모리 모듈은 필드 구조로 입력되는 원영상 데이터의 휘도 성분 및 색도 성분을 DRAM에 영상 구조로 저장(영상의 720 데이터 1라인을 DRAM의 동일 로우 어드레스의 연속적인 컬럼 어드레스에 저장, 따라서 DRAM 한 로우 어드레스에 영상 4라인 저장), 이때 Cb 성분과 Cr 성분으로 구성된 색도 데이터는 CbCrCbCr·로 배열하여 저장하고(제5도), 매크로블럭 구조로 입력되는 복원영상 데이터를 휘도는 DRAM에 매크로블럭 구조로 저장(매크로블럭 데이터를 DRAM의 동일 어드레스의 연속적인 컬럼 어드레스에 저장, 따라서 512컬럼을 포함하는 DRAM의 한 로우에는 16개의 MB 데이가 저장)하고(제3도), 색도 데이터는 CbCrCb·로 배열하여 영상 구조로 저장(원영상의 색도데이터와 동일하게 위치되도록 저장, 8라인의 매크로블럭 색도 데이터는 DRAM의 2로우에 저장됨)하며(제4도), 부호화비트열 데이터는 입력되는 순서대로 DRAM의 연속적인 어드레스에 저장(제6도)한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 프레임메모리 모듈에 있어서 프레임 메모리 모듈(11)은 입력단에서 발생된 입력 데이터를 저장하기 위해 한 프레임 크기의 영상을 저장할 수 있는 메모리 공간을 할당하고, 제어 모듈(12)이 발생시킨 중간 부호화 데이터를 ME/MC(Motion Estimation/Motion Compensation)모듈(13)로 전달하기 위해 과거의 두 필드와 현재 부호화 되고 있는 필드를 저장할 수 있는 세 필드의 메모리 공간을 확보한다. 그리고, VLC 모듈(16)이 발생시킨 부호화 비트열을 저장하기 위한 채널버퍼 영역을 마련하여 데이터를 저장할 수 있도록 하였다.
제2도는 본 발명의 상용 DRAM 메모리의 어드레스 맵의 일예를 도시한 것이다. 제2도에서 Coded Y와 Coded CbCr은 제어 모듈(12)이 발생시킨 부호화된 휘도신호와 색신호를 저장하기 위한 버퍼 공간을 나타낸다. 이 위치에 저장된 데이터를 본 발명은 ME/MC 모듈(14)로 전달하여 ME/MC 모듈(14)이 움직임 추정과 움직임 보상을 할 수 있도록 데이터를 제공한다. 제2도에 있어서 Original Y와 Original CbCr로 표시된 부분은 영상입력 모듈(15)이 발생시킨 휘도신호와 색신호 데이터를 저장하는 곳이다. 또한 채널 버퍼는 가변길이부호화를 수행하는 VLC(Variable Length Coded)모듈(16)이 발생시킨 데이터를 저장하는 곳이다.
제2도에 도시한 바와 같이 본원 발명의 실시예에서 메모리 맵은 8바이트의 폭, 512컬럼, 512로우의 16메가비트의 DRAM(13)으로 구성하였다. 이중 Coded Y 신호는 129로우×512컬럼으로 저장되며, 또한, Coded CbCr은 90로우×360컬럼으로 저장되고, Original Y 및 Original CbCr은 각각 120로우×360컬럼으로 저장된다.
본 발명에 있어서, 메모리의 맵은 후술하는 바와 같이 DRAM의 페이지 모드를 최대한 활용할 수 있도록 하고, 각 모듈에서 발생시킨 데이터를 DRAM의 한 줄에 되도록 많이 저장할 수 있도록 하였다. 특히 제어 모듈(12)로부터 받아들인 부호화된 휘도신호인 Coded Y 데이터는 매크로블럭 단위로 DRAM(13)의 한 줄에 연속적으로 저장하여 페이지 모드를 최대한 활용할 수 있도록 하였다.
다음에 제3도 내지 제6도를 참조하여 제어 모듈(12)이 발생시킨 부호화된 휘도 신호인 Coded Y와 색신호인 Coded CbCr을 저장하는 방법과 입력 모듈(15)이 발생시킨 입력 데이터인 Original Y와 Original CbCr, 그리고 VLC 모듈(16)이 발생시킨 가변율의 데이터가 저장되는 방법에 대하여 설명한다.
제3도는 부호화된 휘도 데이터를 저장하기 위한 메모리 맵을 도시하고 있다.
본 발명에 있어서는 부호화된 Y신호(Coded Y)를 저장하기 위해 현재 부호화 되고 있는 필드와 과거에 부호화된 하나의 프레임을 저장할 수 있는 3개의 필드를 설정한다. 제3(a)도에 나타내는 바와 같이 Coded Y신호는 4:2:0 필드 영상의 한 필드가 720×240인 해상도를 가지며, 하나의 매크로블럭의 크기가 16×16이므로 하나의 필드 영상은 675개의 매크로블럭으로 구성된다. 제3(c)도는 메모리 맵을 보여주는 제2도의 Coded Y를 확대한 부분이다. 제3(b)도 및 제3(c)도는 부호화된 휘도신호가 필드 영상의 크기일 때 어떻게 메모리에 저장되는지를 보여주고 있다.
제3(b)도에 도시한 바와 같이 Coded Y 매크로블럭의 크기는 256(16×16)바이트이고 메모리의 깊이가 8바이트이므로, 메모리의 한 줄에 연속하여 데이터를 저장한다면 하나의 매크로블럭은 메모리의 32컬럼에 저장되며, 512컬럼에 저장할 수 있는 최대 매크로블럭의 개수는 16이다. 따라서 본 발명에 있어서 하나의 매크로블럭은 메모리의 동일 어드레스에 저장된다. 또한, 한 필드의 매크로블럭은 675개이므로 한 필드 크기의 Coded Y는 메모리의 43줄에 걸쳐 저장된다. 제3(c)도에서 첫 번째 필드 영상의 시작점의 가로, 세로의 위치는 (0,0)이며 두 번째 필드 영상의 시작점은 (43,0), 세 번째 필드 영상의 시작점은 (86,0)이다. 여기서 0, 43, 86은 부호화된 휘도신호를 ME/MC 모듈(14)로 전달할 때 참조되는 영상의 시작점을 나타내므로 어드레스를 계산할 때 사용된다.
제4도는 부호화된 색데이터(Coded CbCr)를 저장하기 위한 메모리 맵을 도시한 것이다.
4:2:0 형식의 색신호인 Cb와 Cr의 해상도는 각각 360×120이다. 이 두 색신호인 Cb,Cr 신호들을 하나의 신호로 묶어 해상도가 720×120인 하나의 영상 (CbCr)으로 메모리에 저장하였다. 제4(b)도 및 제4(c)도는 제2도의 Coded CbCr부분을 확대한 것으로 부호기 모듈로부터 전달받은 색신호를 저장하기 위해 설정된 메모리 맵을 도시한 것이다. 제4(b)도에 도시한 바와 같이 Coded CbCr영상의 한 줄인 720바이트는 메모리의 폭이 8바이트이므로 메모리의 90컬럼에 저장된다.
본 발명의 실시예에 있어서는 제2도 및 제4(c)도에 도시한 바와 같이 부호화된 색신호의 컬럼 어드레스에 대한 경계를 360으로 하여 메모리의 한 줄에 저장될 수 있는 양을 영상의 4줄로 설정하였으며, 설정된 맵에서 색신호를 매크로블럭 단위로 찾기 위해서는 메모리의 2줄에서 데이터를 찾도록 하였다.
제5도는 입력영상모듈(15)이 발생시킨 데이터를 저장하기 위한 메모리 맵을 도시한 것이다. 제5도에 도시한 바와 같이 입력영상 모듈(15)로부터 전달받은 4:2:2 형식의 휘도신호 Y(Original Y)와 색신호인 CbCr(Original CbCr)을 저장하기 위한 메모리 맵은 들어오는 데이터를 영상의 네 줄씩 메모리의 한 줄에 저장한다. 따라서 프레임 단위로 입력되는 입력영상은 1줄의 영상데이터가 DRAM의 동일 어드레스에 저장되게 된다. 영상을 저장할 때에는 영상의 종류(프레임/필드)에 상관없이 영상의 짝수 라인과 홀수 라인을 교대로 저장한다. 그러나 데이터를 읽어 내는 때에는 영상이 부호화되는 방법에 따라 다르다. 예를 들어 영상이 필드 영상으로 부호화가 되면 영상의 부호화를 위해 본 장치는 필드 영상의 매크로블럭을 입력 모듈에 전달해야 하며, 프레임 영상으로 부호화를 수행하면 프레임 영상에서 매크로블럭을 찾아 전달해야 한다.
제5도에 도시한 바와 같이 입력 모듈(15)이 발생시킨 데이터를 저장하기 위한 메모리의 로우 어드레스와 칼럼 어드레스의 시작은 휘도신호에 대해서는 (219,0)이며, 색신호에 대한 시작 어드레스는 (339,0)이다. 또한, 칼럼 어드레스의 경계는 360이다.
제6도는 가변율의 부호화 비트열 데이터를 저장하기 위한 메모리 맵을 나타내고 있다. 메모리 맵에서 채널 버퍼는 VLC모듈(16)에서 발생시킨 가변율의 데이터를 저장하기 위한 것이다. 본 발명에 있어서는 가변율의 데이터를 저장한 후 저장된 순서대로 출력할 수 있는 FIFO(first-in first-out)의 구조로 메모리 맵을 설정하였다. 제6도는 이러한 채널 버퍼의 기능을 갖도록 설계된 맵을 보인 것으로 채널 버퍼의 크기는 대략 3.2메가비트이며, 메모리의 어드레스는 (129,360)에서 (459,511)까지 사용한다.
본 발명은 전술한 바와 같이 프레임 단위로 입력되는 원영상을 1줄의 영상데이터가 DRAM의 동일 로우 어드레스에 저장되며, 매크로블럭 단위로 입출력되는 부호화 영상의 매크로블럭 데이터가 동일한 로우 어드레스에 저장되는 영상구조이기 때문에 DRAM의 페이지 모드를 최대한 활용할 수 있어 MPEG-2 TV급 비디오 인코더에서 프레임 메모리의 효과적인 접근을 꾀할 수가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (3)

  1. MPEG-2 기반의 비디오 인코더용 프레임 메모리 모듈에 있어서, 필드 단위로 입력되는 4:2:2 원영상 데이터를 매크로블럭 단위로 출력하는 입력영상 모듈(15)과; 상기 매크로 블록을 제어하는 제어 모듈(12)과; 상기 제어모듈(12)로부터 매크로블럭 단위로 입력되는 4:2:0 복원영상 데이터를 1프레임 이상 저장하고, 휘도는 매크로블럭 단위로 출력하고 색도는 움직임 벡터에 따른 프레임 내 임의 위치의 블록 단위로 출력하는 ME/MC모듈(14)과; 가변율로 입력되는 부호화비트열 데이터를 1.8Mbits 이상 저장하였다가 고정비트율로 출력해 주는 VLC모듈(16)과; 원영상, 복원영상, 부호화비트열을 구비한 3종류의 데이터를 사용하여 구현하는 단일 어드레스 상의 비동기 DRAM메모리(13)을 구비하는 것을 특징으로 하는 비디오 인코더의 프레임 메모리 모듈.
  2. 제1항에 있어서, 상기 DRAM은 8바이트의 폭과 512로우어드레스와 512컬럼어드레스로 구성되는 16메가비트를 가지며, 상기 원영상의 휘도데이터와 색도데이터에 각각 12로우X360컬럼을 할당하고, 복원영상의 휘도데이터에 129로우X512컬럼, 색도데이터에 90로우X360컬럼을 할당하고, 상기 부호화비트열 데이터를 위해 330로우X152컬럼을 할당하는 것을 특징으로 하는 비디오 인코더의 프레임 메모리 모듈.
  3. 제2항에 있어서, 상기 DRAM(13)에는 필드 구조로 입력되는 원영상 데이터의 휘도 성분 및 색도 성분을 영상 구조로 저장하되, Cb 성분과 Cr성분으로 구성된 색도 데이터는 CbCrCbCr·로 배열하여 저장하고, 상기 매크로블럭 구조로 입력되는 복원영상 데이터에 대하여, 상기 휘도는 매크로블럭 구조로 저장하고, 상기 색도 데이터는 CbCrCb로 배열하여 영상 구조로 저장하여, 상기 부호화비트열 데이터는 입력되는 순서대로 상기 DRAM(13)의 연속적인 어드레스에 저장하는 것을 특징으로 하는 비디오 인코더의 프레임 메모리 모듈.
KR1019960080017A 1996-12-31 1996-12-31 비디오 인코더의 프레임 메모리 모듈 KR100237869B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960080017A KR100237869B1 (ko) 1996-12-31 1996-12-31 비디오 인코더의 프레임 메모리 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960080017A KR100237869B1 (ko) 1996-12-31 1996-12-31 비디오 인코더의 프레임 메모리 모듈

Publications (2)

Publication Number Publication Date
KR19980060654A KR19980060654A (ko) 1998-10-07
KR100237869B1 true KR100237869B1 (ko) 2000-01-15

Family

ID=19493370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960080017A KR100237869B1 (ko) 1996-12-31 1996-12-31 비디오 인코더의 프레임 메모리 모듈

Country Status (1)

Country Link
KR (1) KR100237869B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101244309B1 (ko) 2005-07-15 2013-03-18 삼성전자주식회사 영상 데이터 부호화/복호화 방법 및 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6301299B1 (en) * 1994-10-28 2001-10-09 Matsushita Electric Industrial Co., Ltd. Memory controller for an ATSC video decoder

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101244309B1 (ko) 2005-07-15 2013-03-18 삼성전자주식회사 영상 데이터 부호화/복호화 방법 및 장치

Also Published As

Publication number Publication date
KR19980060654A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
EP0862333B1 (en) Method for storing video data and corresponding television system
US5581310A (en) Architecture for a high definition video frame memory and an accompanying data organization for use therewith and efficient access therefrom
US5874995A (en) MPEG video decoder having a high bandwidth memory for use in decoding interlaced and progressive signals
JP4545250B2 (ja) 動きベクトルの格納および読出を用いることによりビデオ信号を符号化および解読するための方法および装置
KR101127962B1 (ko) 영상 처리 장치 및 영상 처리를 위한 프레임 메모리 관리 방법
US5729303A (en) Memory control system and picture decoder using the same
US5541658A (en) Image coding-decoding apparatus with efficient memory access
US6081298A (en) MPEG decoder with reduced memory capacity
KR100244622B1 (ko) 동화상차 검출장치
KR100236532B1 (ko) 이미지 데이터의 저장방법 및 그 처리장치
KR100237869B1 (ko) 비디오 인코더의 프레임 메모리 모듈
KR19980081641A (ko) 동화상 복호 방법 및 동화상 복호 장치
KR100204475B1 (ko) 개선된 프레임 재배열 장치
KR20030051957A (ko) 웨이블릿 변환과 움직임 추정을 이용한 동영상 부호화 및복호화 장치
KR100248085B1 (ko) 영상 관련 데이터를 저장하기 위한 메모리 맵 구조를 가지는 에스디램
US6052149A (en) Method and apparatus for interleaving chrominance signals in a video signal processor
JP3569961B2 (ja) ディジタル映像信号復号装置
JP2002152756A (ja) 動画像符号化装置
KR100565713B1 (ko) 영상 움직임 보상용 어드레스 발생 방법
KR100243477B1 (ko) 프레임 메모리에 있어서 디스플레이 어드레스 발생장치
KR100228554B1 (ko) 비디오 인코더에서의 메모리 제어 방법
KR0148178B1 (ko) 영상 움직임 보상용 메모리장치
KR19990004516A (ko) 영상 프레임 재배치 방법
KR200309400Y1 (ko) 래스터-블록 변환기
KR0129802B1 (ko) 영상압축장치에 있어서 반화소(half pel) 단위의 움직임보상회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131004

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee