KR100243477B1 - 프레임 메모리에 있어서 디스플레이 어드레스 발생장치 - Google Patents

프레임 메모리에 있어서 디스플레이 어드레스 발생장치 Download PDF

Info

Publication number
KR100243477B1
KR100243477B1 KR1019970053957A KR19970053957A KR100243477B1 KR 100243477 B1 KR100243477 B1 KR 100243477B1 KR 1019970053957 A KR1019970053957 A KR 1019970053957A KR 19970053957 A KR19970053957 A KR 19970053957A KR 100243477 B1 KR100243477 B1 KR 100243477B1
Authority
KR
South Korea
Prior art keywords
field
counter
flag
horizontal
frame memory
Prior art date
Application number
KR1019970053957A
Other languages
English (en)
Other versions
KR19990032805A (ko
Inventor
이수정
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019970053957A priority Critical patent/KR100243477B1/ko
Publication of KR19990032805A publication Critical patent/KR19990032805A/ko
Application granted granted Critical
Publication of KR100243477B1 publication Critical patent/KR100243477B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access

Abstract

본 발명은 프레임 메모리에 있어서 디스플레이 어드레스 발생장치에 관한 것이다.
이러한 본 발명의 장치는, 움직임 보상시 참조를 위한 화소 데이터를 매크로블록 단위로 저장하는 필드 구조의 프레임 메모리(100)에 있어서, 상위 필드 혹은 하위 필드를 가리키는 필드 선택부(60)와 필드 선택부(60)의 출력에 따라 디스플레이를 위한 화소 어드레스를 출력하는 어드레스 발생부(70)로 구성되며, 이 어드레스 발생부(70)는 매크로블록에서의 수평 블록위치를 출력하는 블록 카운터(71), 1 프레임에서의 수평 매크로블록 위치(i[6:0])를 출력하는 수평 MB 카운터(72), 1 프레임의 상위 또는 하위 필드에서의 수직 필드 위치(j[9:0])를 출력하는 수직 필드 카운터(73), 수평 MB 카운터(72)로부터 출력되는 i[6:0]과 수직 필드 카운터(73)로부터 출력되는 j[9:4]를 입력받아 프레임 메모리의 상위 또는 하위 필드에서의 매크로블록 위치를 출력하는 어드레스 변환부(74), 및 필드 선택부(60)의 출력값이 변할 때마다 인에이블되어 수평 MB 카운터(72) 및 수직 필드 카운터(73)를 동작시키는 래치(75,76)를 포함하여 구성되어, 복호화된 1 프레임을 디스플레이하기 위하여 프레임 메모리로부터 읽어야 할 화소 데이터의 어드레스를 박스단위로 발생시킬 수 있다.

Description

프레임 메모리에 있어서 디스플레이 어드레스 발생장치(Apparatus of generating display address in a frame memory)
본 발명은 움직임 보상장치용 프레임 메모리에 관한 것으로서, 특히 복호화된 프레임을 디스플레이할 경우, 움직임 보상된 픽쳐를 저장하고 있는 프레임 메모리로부터 화소 데이터를 읽기 위한 어드레스를 발생시키는 디스플레이 어드레스 발생장치에 관한 것이다.
MPEG(Moving Picture Experts Group)-2 표준안에 사용되는 움직임 보상기술은 매크로블록 단위로 시간적으로 인접한 두 화면간의 움직임을 추정하여 보상함으로써 시간적 중복성(temporal redundancy)을 줄이기 위한 것이다. 즉, 움직임 추정 및 보상과정에서는 인접한 영상과 현재 영상을 비교하여 물체의 움직임에 관한 정보인 움직임 벡터를 검출해 내고, 이 움직임 벡터를 이용하여 현재 영상을 예측해 낸다.
이러한 움직임 보상기술을 이용하는 MPEG-2 영상 복호화기(video encoder)에 있어서, P 픽쳐는 현재 영상에 대해서 이전 영상의 I 픽쳐 또는 P 픽쳐를 기준으로 하여 순방향 움직임 보상을 수행하고, B 픽쳐는 현재 영상에 대해서 이전 영상의 I 픽쳐 혹은 P 픽쳐, 및 다음 영상의 I 픽쳐 혹은 P 픽쳐를 기준으로 하여 순방향 움직임 보상, 역방향 움직임 보상 및 보간형 움직임 보상을 수행하여 얻은 움직임 보상 블록 중 최선의 것을 선택한다.
프레임 메모리는 이와 같이 움직임 보상을 위한 참조영상인 이전 영상의 I 픽쳐 혹은 P 픽쳐, 및 다음 영상의 I 픽쳐 혹은 P 픽쳐를 저장하기 위하여 사용된다. 또한, 프레임 메모리는 MPEG-2 영상 복호화기에 있어서 복호화 순서와 디스플레이 순서가 서로 다른 관계로, 복호화가 완료된 픽쳐를 일시적으로 저장한 다음 디스플레이 순서에 맞게 독출하기 위하여 사용된다.
그러나, 상기한 바와 같은 프레임 메모리는 I 픽쳐와 P 픽쳐 혹은 P 픽쳐와 P 픽쳐간의 거리(M)에 따라 적어도 3 프레임 분의 영상 데이타를 저장할 수 있는 용량을 가져야 하므로 그 가격이 비싸고, 따라서 전체 영상 복호화기의 가격을 상승시키는 요인이 될 뿐 아니라, 복호화 완료 이후 디스플레이까지의 지연시간이 증가하는 문제점이 있었다.
이에 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 움직임 보상시 참조 영상 데이터를 저장하는 영역, 디스플레이를 위해 복호화가 완료된 영상 데이터를 저장하는 영역 및 영상 복호화기로 입력되는 부호화된 비트스트림을 저장하는 영역이 하나의 메모리 모듈 상에 구현된 프레임 메모리에 있어서, 프레임 메모리로부터 디스플레이를 위해 읽어야 할 어드레스를 박스단위로 발생시키기 위한 디스플레이 어드레스 발생장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 제공하기 위한 본 발명의 장치는, 움직임 보상시 참조를 위한 화소 데이터를 매크로블록 단위로 저장하는 필드 구조의 프레임 메모리에 있어서, 화소 데이터를 읽는 순서(progressive _sequence )에 따라 '0' 또는 '1'의 필드 플래그(field_flag)를 출력하는 필드선택부, 및 상기 필드 플래그가 가리키는 상위 필드 혹은 하위 필드에 대하여, 프레임 메모리로부터 디스플레이를 위해 읽어야 할 화소 데이터의 어드레스(display_add[19:0])를 출력하는 어드레스 발생부(70)를 포함하여 이루어지는 것을 특징으로 한다.
도 1은 본 발명에서 채택한 프레임 메모리의 구조를 나타낸 도면,
도 2는 도 1에 도시된 프레임 메모리의 스케쥴링 순서를 나타낸 도면,
도 3은 도 1에 도시된 프레임 메모리에 있어서 1 프레임에 대한 RAS 박스 설정방법 의 예를 나타낸 도면,
도 4는 도 3에 도시된 RAS 박스에 있어서 매크로블록 구조의 예를 나타낸 도면,
도 5는 도 3에 도시된 1 프레임에 대하여 상위 필드 및 하위 필드를 나타낸 도면,
도 6은 본 발명에 따른 디스플레이 어드레스 발생장치를 나타낸 블록도,
도 7은 도 6에 도시된 어드레스 발생부의 세부 블록도이다.
＊도면의 주요부분에 대한 부호의 설명
60 : 필드 선택부 70 : 어드레스 발생부
71 : 블록 카운터 72 : 수평 MB 카운터
73 : 수직 필드 카운터 74 : 어드레스 변환부
75,76 : 래치
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예에 대하여 자세히 살펴보기로 한다.
도 1은 본 발명에서 채택한 프레임 메모리의 구조를 나타낸 것으로서, 프레임 메모리(100)는 복원된 영상 데이터 쓰기 동작, 움직임 보상을 위한 데이터 읽기 동작, 디스플레이를 위한 데이터 읽기 동작이 메모리 제어부(미도시)에 의해 제어된다. 프레임 메모리(100)는 뱅크 1과 뱅크 2의 두 개의 메모리 뱅크를 가지며, 뱅크 1에는 제1 및 제2프레임 저장영역(100-1,100-2)이 있고, 뱅크 2에는 제3 및 제4프레임 저장영역(100-3,100-4)이 있다. 여기서, 제1 내지 제4프레임 저장영역(100-1,100-2,100-3,100-4)은 각각 1 프레임 분량의 화소 데이터를 저장할 수 있는 용량을 가지며, 제1 내지 제4프레임 저장영역(100-1,100-2,100-3,100-4)은 각각 1,024 개의 행 어드레스(row address)를 가지고, 256워드(여기서, 1워드는 8비트)의 열 어드레스(column address)를 가진다. 그리고, 하나의 어드레스에는 8개의 Y 화소, 2개의 Cr 화소 및 2 개의 Cb 화소, 총 12 화소 데이터가 저장된다. 여기서, 1,024 개의 행 어드레스는 RAS 박스의 번호를 의미한다. 그리고, 256워드의 열 어드레스는 하나의 RAS 박스당 8개의 매크로블록*한개의 매크로블록당 32개의 박스(=256 박스)에 의해 나온 것이다.
한편, 프레임 메모리(100)의 실제 물리적인 행 어드레스(physical row address)는 제1 내지 제4프레임 저장영역(100-1~100-4)에 대하여 각각 000H~ 3FFH, 400H~ 7FFH, 800H~ BFFH, C00H~ FFFH로 할당된다. 그러나, 제1 내지 제4프레임 저장영역(100-1~100-4)은 각각 독립적으로 존재하며, 제1프레임 저장영역(100-1)의 소정 행 어드레스에 위치한 매크로블록에 대응하는 제2 및 제3프레임 저장영역(100-2,100-3)의 매크로블록은 동일한 행 어드레스를 가진다. 이와 같이, 제1 내지 제3프레임 저장영역(100-1~100-3) 내에서의 행 어드레스를 가상적인 행 어드레스(virtual row address)라 한다. 그리고, 움직임 보상시 도 2에 도시된 바와 같은 프레임 메모리(100)의 스케쥴링 순서에 의거하여, 참조 영상이 위치한 해당 저장영역에서의 가상적인 행 어드레스를 물리적인 행 어드레스로 변환시키는데 사용되는 어드레스를 프레임 옵셋 어드레스(frame offset address)라 하며, OA[1:0]라 둔다. 즉, OA[1:0]이 '00'이면 제1프레임 저장영역(100-1), '01'이면 제2프레임 저장영역(100-2), '10'이면 제3프레임 저장영역(100-3), '11'이면 제4프레임 저장영역(100-4)을 각각 나타낸다.
여기서, 제1 및 제2프레임 저장영역(100-1,100-2)은 복원된 I 픽쳐 혹은 움직임 보상된 P 픽쳐 영상 데이터를 움직임 보상을 위한 기준 영상으로 사용하는 것과 동시에 디스플레이하기 위하여 저장하는데 사용되고, 제3프레임 저장영역(100-3)은 움직임 보상된 B 픽쳐 영상 데이터를 디스플레이하기 위하여 저장하는데 사용되고, 제4프레임 저장영역(100-4)은 영상 복호화기로 입력되는 부호화된 비트스트림을 소정의 비트 단위로 저장하는데 사용된다.
도 2는 도 1에 도시된 프레임 메모리(100)의 스케쥴링 순서를 나타낸 것으로서, 복호화 순서가 I,P,B,B,P,B,B,P,B,B,P,B,B,I,P,B,B,... 이고, 디스플레이 순서가 I,B,B,P,B,B,P,B,B,P,B,B,P,I,B,B,... 이고, 디스플레이 잠복기(display latency)가 2 픽쳐인 경우를 예로 든 것이다. 여기서, 밑줄이 그어져 있는 부분이 현재 복호화되고 있는 픽쳐를 나타내고, 화살표는 움직임 보상을 위해 참조되는 픽쳐를 나타내고, 'D'가 부가되어 있는 저장영역은 디스플레이를 위해 영상 데이터가 독출되고 있음을 나타낸다.
도 3은 도 1에 도시된 프레임 메모리(100)에 있어서 1 프레임에 대한 RAS 박스 설정방법의 예를 나타낸 것으로서, 예를 들어 1 프레임이 1,920 화소*1,088 화소로 이루어지는 경우, 15 개 RAS 박스*68 개 RAS 박스, 총 1,020 개의 RAS(Row Address Strobe) 박스로 분할된다. 즉, RAS 박스의 번호가 프레임 메모리(100)의 행 어드레스(row address:RA)가 된다. 여기서, 하나의 RAS 박스는 8 개 매크로블록* 1 개 매크로블록, 총 8 개의 매크로블록(MB0~MB7)으로 이루어진다. 그리고, 각 매크로블록은 휘도(Y) 블록을 예로 들 경우, 4개의 블록(b0~b3)로 나누어진다.
도 4는 도 3에 도시된 RAS 박스에 있어서 매크로블록 구조의 예를 나타낸 것으로서, 4개의 휘도(Y) 블록(b0~b3), 1개의 색차(Cr) 블록 및 1개의 색차(Cb) 블록으로 구성되고, 4개의 휘도(Y) 블록은 각각 8개의 박스(b0-0~b0-7, b1-0~b1-7, b2-0~b2-7, b3-0~b3-7)로 구성되고, 2개의 색차(Cr,Cb) 블록은 각각 8개의 서브 박스(sb0-0~sb0-7, sb1-0~sb1-7, sb2-0~sb2-7, sb3-0~sb3-7)로 구성된다. 그리고, Y 블록을 구성하는 각 박스에는 8*1 포맷의 8개의 화소 데이터, Cr 블록을 구성하는 각 서브 박스에는 2*1 포맷의 2개의 화소 데이터, Cb 블록을 구성하는 각 서브 박스에는 2*1 포맷의 2개의 화소 데이터가 존재한다. 이와 같은 매크로블록 구조에 있어서 1개 매크로블록을 읽기 위해서 휘도(Y) 블록은 256화소, 색차(Cb) 블록은 64화소, 색차(Cr) 블록은 64화소, 총 384개의 화소를 읽어야 하며, 이와 같이 1개 매크로블록을 읽는 단위를 매크로블록 시간(MB time)이라 한다.
본 발명에 적용되는 프레임 메모리는 필드 구조로 맵핑되어 있는 바, 도 5는 필드 픽쳐의 구조를 나타낸 것이다. 상위 필드와 하위 필드는 각각 도 5와 동일한 필드구조를 가지고 있으며, 각각 수평으로 120개의 매크로블록과 수직으로 544개의 필드로 나누어진다. 여기서 인덱스 i는 수평으로 위치하는 매크로블록 수를 가리키고, 인덱스 j는 수직으로 위치한 544개의 필드 수를 가리키고, 각 매크로블록은 수평 및 수직으로 블록0(b0)과 블록1(b1)로 구분되고, 각 블록은 박스0부터 박스7로 구분된다.
이때, 도 5에 도시된 필드 픽쳐에서 디스플레이를 위해 첫 번째 필드의 화소데이터들을 읽는 경우를 살펴보면, 박스 어드레스는 '000'이 되고 블록 어드레스는 '0','1'을 반복한다. 상기 블록 어드레스가 '0','1'의 반복을 16번 계속 하면, 휘도 신호만을 고려했을 때 매크로블록 시간(MB time)당 읽어야 하는 화소 데이터, 즉 256 화소와 동일한 화소 데이터를 읽게 된다.
도 6은 본 발명에 따른 디스플레이 어드레스 발생장치를 나타낸 블록도로서, 크게 필드선택부(60)와 어드레스 발생부(70)로 이루어진다.
움직임 보상된 영상 데이타를 디스플레이하기 위해 1 프레임내에서 화소의 위치를 찾으려면, 먼저 상위 필드와 하위 필드를 구분한 뒤 상위 필드 혹은 하위 필드에서 매크로블록 및 필드 위치를 찾아야 한다. 도 6의 필드선택부(60)는 상기 상위 필드와 하위 필드를 구분하기 위한 필드 플래그(field_flag)를 어드레스 발생부(70)로 공급하는데, 읽어야 할 화소 데이터의 위치가 상위 필드이면 '0', 하위 필드이면 '1'의 필드 플래그(field_flag)를 출력한다. 이때 필드 플래그(field_flag)는 화소 데이터를 읽는 순서(progressive _sequence )에 따라 그 값이 달라지는데, 필드선택부(60)는 progressive _sequence 가 '1'로서 상위 필드와 하위 필드를 교대로 읽어서 디스플레이 하는 경우에는 필드 플래그(field_flag)를 필드 한 줄마다 '0'과 '1'로 번갈아 출력하고, progressive _sequence 가 '0'으로서 상위 필드를 모두 읽은 후 하위 필드를 나중에 읽는 경우에는 상위 필드단위 혹은 하위 필드단위로 필드 플래그(field_flag)를 바꾸어 출력한다.
그리고, 도 2에 도시된 바와 같은 프레임 메모리(100)의 스케쥴링 순서에 의거하여 결정된 프레임 옵셋 어드레스(frame offset address), 즉 OA[1:0]은 어드레스 발생부(70)로 공급되어 display_add[19:18]로 출력된다.
도 7은 도 6에 도시된 어드레스 발생부(70)의 세부 블록도로서, 블록 카운터(71), 수평 MB 카운터(72), 수직 필드 카운터(73), 어드레스 변환부(74), 제1 래치(75), 제2 래치(76)로 이루어진다. 본 발명에 따른 어드레스 발생부(70)는 0으로 초기화되어 있는 수평 매크로블록 위치(i[6:0])와 수직 필드위치(j[9:0]), 및 필드 플래그(field_flag)를 입력받아 1 프레임을 디스플레이하기 위해 읽어야 하는 디스플레이 어드레스(disp_add[19:0])를 출력한다.
블록 카운터(71)는 클럭(2clk)에 따라 매크로블록내에서 수평방향으로 블록을 카운트하기 위한 것으로 블록(b0)인 경우 '0', 블록(b1)인 경우 '1'을 출력한다. 상기에서 2clk은 움직임 추정의 메인클럭 clk의 두배 주기를 갖는다는 의미로서, 2clk를 사용하는 이유는 휘도 신호에 대하여 색차 신호(Cb,Cr)와 동기를 유지하기 위해서이다. 수평 MB 카운터(72)는 '0'으로 초기화되어 있는 수평 매크로블록 위치 i[6:0]을 입력받아 블록 카운터(71)의 출력에 따라 i[6:0]에 대하여 카운팅을 수행한다. 즉, 매크로블록 1개가 읽혀져 블록 카운터(71)가 '1'을 출력할 때마다, i[6:0]을 1씩 증가시켜 프레임 내에서 수평방향의 매크로블록 수를 카운트한다. 수직 필드 카운터(73)는 수평 MB 카운터(72)가 '119'를 출력할 때마다, 즉 필드 한 줄을 읽을 때마다 '0'으로 초기화되어 있는 수직 필드 위치 j[9:0]을 1씩 증가시켜 상위 필드 또는 하위 필드에서 수직 방향의 필드 수를 카운트한다.
제1 래치(75) 및 제2 래치(76)는 필드선택부(60, 도 6에 도시됨)가 출력하는 필드 플래그(field_flag)의 값이 0에서 1 또는 1에서 0으로의 변화가 있을 때마다 인에이블된다. 예컨대, progressive _sequence 가 1로서 상위 필드와 하위 필드를 교대로 읽어서 디스플레이 하는 경우, 필드 플래그(field_flag)는 필드 한 줄마다 '0(top field)'과 '1(bottom field)'을 반복하므로 상위 필드(top field)의 첫 번째 필드 한 줄이 읽혀지면 제1 및 제2 래치(75,76)로 입력되는 필드 플래그(field_flag)가 1로 바뀐다. 이에 따라, 제1 래치(75)는 필드 플래그가 바뀌기 직전에 수평 MB 카운터(72)가 출력한 상위 필드에 대한 i[6:0]을 저장하고, 이어서 수평 MB 카운터(72)는 하위 필드(bottom field)의 매크로블록 위치에 대하여 카운트를 수행한다. 그리고 제2 래치(76)는 필드 플래그가 바뀌기 직전에 수직 필드 카운터(73)가 출력한 상위 필드에 대한 j[9:0]을 저장하고, 이어서 수직 필드 카운터(73)는 하위 필드에 대하여 수직 필드 위치를 카운트한다.
필드 플래그(field_flag)가 1로 바뀜에 따라 하위 필드의 첫 번째 필드 한 줄이 읽혀지면, 제1 및 제2 래치(75,76)로 입력되는 필드 플래그(field_flag)가 다시 0으로 바뀐다. 이에 따라, 제1 래치(75)는 필드 플래그가 바뀌기 직전에 수평 MB 카운터(72)가 출력한 하위 필드에 대한 i[6:0]을 저장하고, 이전에 저장하고 있던 상위 필드에 대한 매크로블록 위치 i[6:0]을 수평 MB 카운터(72)에 전달한다. 이 수평 MB 카운터(72)는 제1 래치(75)로부터 입력받은 상위 필드의 매크로블록 위치부터 다시 카운트를 수행한다. 그리고 제2 래치(76)는 필드 플래그가 바뀌기 직전에 수직 필드 카운터(73)가 출력한 하위 필드에 대한 j[9:0]을 저장하고, 이전에 저장하고 있던 상위 필드에 대한 수직 필드 위치 j[9:0]를 수직 필드 카운터(73)에 전달한다. 이 수직 필드 카운터(73)는 제2 래치(76)로부터 입력받은 상위 필드의 수직 필드 위치부터 다시 카운트를 수행한다.
한편, 수직 필드 카운터(73)가 출력하는 수직 필드 위치 j[9:0]은 박스단위의 디스플레이를 위해 여러 주소들로 구분된다. 즉, j[2:0]는 블록내 박스 위치(dispaly_add[2:0])를 나타내고, j[3]은 블록 카운터(71)가 출력하는 0 또는 1의 블록 위치와 함께 매크로블록내 블록위치(dispaly_add[4:3])를 나타내고, j[9:4]는 수평 MB 카운터(72)가 출력하는 i[6:0]과 함께 어드레스 변환부(74)에 입력되어 프레임 메모리내에서의 MB 위치(display_add[16:5])와 상위 필드 혹은 하위 필드(display_add[17])를 나타낸다.
상기 어드레스 변환부(74)는 수평 MB 카운터(72)가 출력하는 i[6:0]과 수직 필드 카운터(73)가 출력하는 j[9:4]를 입력받아 다음과 같은 수학식을 수행한다.
LA[12:0] = j[9:4] * 120 + i[6:0]
여기서, 1 프레임(1920 화소 * 1088 화소)에 있어서 수평방향으로 120 개의 매크로블록이 존재하므로 'j[9:4]'에 120 을 곱해 준다. 'j[9:4]'가 6 비트이고, '120'이 7 비트이고, 'i[6:0]'가 7 비트이므로 수학식 1의 연산 결과는 13 비트가 된다. 즉, 어드레스 변환부(74)는 상기 수학식 1을 수행하여 display_add[17:5]를 출력하며, 이 가운데 display_add[16:8]은 프레임 옵셋 어드레스 OA[1:0]이 가리키는 저장영역에서의 RAS 박스의 위치를 나타내고, display_add[7:5]는 해당 RAS 박스에서의 매크로블록의 위치를 나타내고, display_add[17]은 프레임 메모리에서 상위 필드 혹은 하위 필드를 나타낸다.
한편, 도 7의 블록 카운터(71), 수평 MB 카운터(72), 수직 필드 카운터(73)는 1 프레임에 대하여 디스플레이가 끝나면 리셋되어 다시 카운팅을 수행한다.
이상에서 살펴본 바와 같이, 본 발명에 의한 디스플레이 어드레스 발생장치는 제1 내지 제4프레임 저장영역이 하나의 메모리 모듈 상에 구현된 프레임 메모리에 있어서, 복호화가 완료된 픽쳐를 프레임 메모리에 일시적으로 저장한 다음 디스플레이 순서에 맞게 독출할 경우, progressive_sequence 신호에 따라 해당 필드에 있어서 수평 매크로블록 위치와 수직 필드 위치를 카운트함으로써 프레임 메모리로부터 디스플레이를 위해 읽어야 할 1 프레임분의 어드레스를 박스단위로 발생시킬 수 있다.

Claims (3)

  1. 움직임 보상시 참조를 위한 화소 데이터를 매크로블록 단위로 저장하는 필드 구조의 프레임 메모리(100)에 있어서,
    화소 데이터를 읽는 순서(progressive _sequence )에 따라 '0' 또는 '1'의 필드 플래그(field_flag)를 출력하는 필드선택부(60); 및
    상기 필드 플래그가 가리키는 상위 필드 혹은 하위 필드에 대하여, 프레임 메모리(100)로부터 디스플레이를 위해 읽어야 할 화소 데이터의 어드레스(display_add[19:0])를 출력하는 어드레스 발생부(70)를 포함하여 이루어지는 것을 특징으로 하는 프레임 메모리에 있어서 디스플레이 어드레스 발생장치.
  2. 제 1 항에 있어서, 상기 필드 선택부(60)는 progressive _sequence 가 '1'로서 상위 필드와 하위 필드를 교대로 읽어서 디스플레이 하는 경우에는 필드 플래그(field_flag)를 필드 한 줄마다 '0'과 '1'로 번갈아 출력하고, progressive _sequence 가 '0'으로서 상위 필드를 모두 읽은 후 하위 필드를 나중에 읽는 경우에는 상위 필드단위 혹은 하위 필드단위로 필드 플래그(field_flag)를 바꾸어 출력출력하는 것을 특징으로 하는 프레임 메모리에 있어서 디스플레이 어드레스 발생장치.
  3. 제 1 항에 있어서, 상기 어드레스 발생부(70)는
    매크로블록에서 수평방향의 블록(b0,b1)을 카운트하는 블록 카운터(71);
    상기 블록 카운터(71)의 출력에 따라 카운팅을 수행하여 수평 매크로블록 위치(i[6:0])를 출력하는 수평 MB 카운터(72);
    상기 수평 MB 카운터(72)의 출력에 따라 카운팅을 수행하여 수직 필드 위치(j[9:0])를 출력하는 수직 필드 카운터(73);
    상기 필드 플래그의 값이 바뀌기 이전의 상기 수평 MB 카운터(72)의 출력을 저장하며, 상기 필드 플래그의 값이 바뀔 때마다 저장하고 있던 값을 상기 수평 MB 카운터(72)의 카운트 개시값으로 공급하는 제1 래치(75);
    상기 필드 플래그의 값이 바뀌기 이전의 상기 수직 필드 카운터(73)의 출력을 저장하며, 상기 필드 플래그의 값이 바뀔 때마다 저장하고 있던 값을 상기 수직 필드 카운터(73)의 카운트 개시값으로 공급하는 제2 래치(76); 및
    상기 수평 MB 카운터(72)로부터 출력되는 수평 매크로블록 위치(i[6:0])와 상기 수직 필드 카운터(73)로부터 출력되는 수직 필드 위치(j[9:4])를 입력받아 선형 어드레스로 변환시켜 프레임 메모리(100)내에서의 MB 위치(display_add[16:5])와 필드위치(display_add[17])를 발생시키는 어드레스 변환부(74)로 이루어지는 것을 특징으로 하는 프레임 메모리에 있어서 디스플레이 어드레스 발생장치.
KR1019970053957A 1997-10-21 1997-10-21 프레임 메모리에 있어서 디스플레이 어드레스 발생장치 KR100243477B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970053957A KR100243477B1 (ko) 1997-10-21 1997-10-21 프레임 메모리에 있어서 디스플레이 어드레스 발생장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970053957A KR100243477B1 (ko) 1997-10-21 1997-10-21 프레임 메모리에 있어서 디스플레이 어드레스 발생장치

Publications (2)

Publication Number Publication Date
KR19990032805A KR19990032805A (ko) 1999-05-15
KR100243477B1 true KR100243477B1 (ko) 2000-02-01

Family

ID=19523115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970053957A KR100243477B1 (ko) 1997-10-21 1997-10-21 프레임 메모리에 있어서 디스플레이 어드레스 발생장치

Country Status (1)

Country Link
KR (1) KR100243477B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153197B2 (en) 2012-01-26 2015-10-06 Samsung Display Co., Ltd. Storage apparatus and method for effectively addressing display memory

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441552B1 (ko) * 2002-01-22 2004-07-23 삼성전자주식회사 영상변환장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153197B2 (en) 2012-01-26 2015-10-06 Samsung Display Co., Ltd. Storage apparatus and method for effectively addressing display memory

Also Published As

Publication number Publication date
KR19990032805A (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
KR100243477B1 (ko) 프레임 메모리에 있어서 디스플레이 어드레스 발생장치
KR100243471B1 (ko) 프레임 메모리에 있어서 어드레스 발생장치
KR100237486B1 (ko) 프레임 메모리의 출력 데이터 재배열장치
KR100269427B1 (ko) 프레임메모리에있어서어드레스발생방법
KR100255221B1 (ko) 프레임 메모리에 있어서 반화소 보상시 화소 어드레스 보상방법및 박스 보상을 위한 어드레스 카운터
KR100226703B1 (ko) 프레임 메모리에 있어서 어드레스 거리 산출방법
KR100243479B1 (ko) 프레임 메모리의 출력 데이터 재배열장치
KR100226705B1 (ko) 어드레스 발생시 프레임 메모리 상태 천이방법 및 장치
KR100243475B1 (ko) 프레임 메모리에 있어서 점프어드레스 발생장치
KR19990032813A (ko) 프레임 메모리에 있어서 어드레스 거리 산출방법
KR100243470B1 (ko) 프레임 메모리에 있어서 어드레스 발생장치
KR19990032812A (ko) 프레임 메모리에 있어서 어드레스 발생장치
KR100226704B1 (ko) 프레임 메모리에 있어서 어드레스 거리 산출방법
KR100243472B1 (ko) 프레임 메모리에 있어서 필드 구조의 매크로블록 독출방법
KR100235486B1 (ko) 프레임 메모리에 있어서 예측 매크로블록에 대한 어드레스 발생시 슬라이스 위치 보상방법 및 회로
KR100243478B1 (ko) 프레임 메모리에 있어서 반화소를 가진 예측 매크로블록에 대한어드레스 발생시 움직임 벡터 보상방법
KR19990026427A (ko) 프레임 메모리에 있어서 움직임벡터 거리 산출방법
KR100226702B1 (ko) 프레임 메모리에 있어서 어드레스 발생시 블럭상태 천이방법
KR100243474B1 (ko) 프레임 메모리에 있어서 점프 어드레스 발생장치
KR100235488B1 (ko) 프레임 메모리의 독출 방법에 따른 출력 데이터 재배열장치
KR19990005602A (ko) 프레임 메모리에 있어서 듀얼 프라임 필드 예측방법
KR19990026426A (ko) 프레임 메모리에 있어서 어드레스 발생장치
KR19990026428A (ko) 프레임 메모리에 있어서 어드레스 발생장치
KR19990005587A (ko) 프레임 메모리에 있어서 점프어드레스 발생장치
KR19990005584A (ko) 프레임 메모리에 있어서 출력데이타 재배열 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111101

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20121101

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee