KR100243479B1 - 프레임 메모리의 출력 데이터 재배열장치 - Google Patents

프레임 메모리의 출력 데이터 재배열장치 Download PDF

Info

Publication number
KR100243479B1
KR100243479B1 KR1019970053959A KR19970053959A KR100243479B1 KR 100243479 B1 KR100243479 B1 KR 100243479B1 KR 1019970053959 A KR1019970053959 A KR 1019970053959A KR 19970053959 A KR19970053959 A KR 19970053959A KR 100243479 B1 KR100243479 B1 KR 100243479B1
Authority
KR
South Korea
Prior art keywords
boxes
data
box
macroblock
pixel
Prior art date
Application number
KR1019970053959A
Other languages
English (en)
Other versions
KR19990032807A (ko
Inventor
이수정
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019970053959A priority Critical patent/KR100243479B1/ko
Publication of KR19990032807A publication Critical patent/KR19990032807A/ko
Application granted granted Critical
Publication of KR100243479B1 publication Critical patent/KR100243479B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/88—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving rearrangement of data among different coding units, e.g. shuffling, interleaving, scrambling or permutation of pixel data or permutation of transform coefficient data among different blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/172—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a picture, frame or field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements

Abstract

본 발명은 움직임 보상장치에 있어서 프레임 메모리의 출력 데이터 재배열장치에 관한 것이다.
이러한 본 발명의 장치는, 프레임 픽쳐의 각 매크로블록의 블록이 2*4 박스 포맷이고 박스가 4*2 화소 포맷인 경우, 예측된 매크로블록에 존재하는 각 박스의 화소 데이터를 상위박스와 하위박스로 나누어 정렬하는 데이터 정렬부(400), 데이터 정렬부(400)로부터 수직으로 5개 박스, 수평으로 5개 박스의 화소 데이터를 전달받아 저장하는 데이터 저장부(410), 및 데이터 저장부(410)로부터 수평으로 5개 박스의 화소 데이터를 수직으로 4개 박스에 걸쳐 상위박스 혹은 하위박스 단위로 전달받아 화소 어드레스에 따라서 좌로 최대 3회 쉬프팅시켜 예측된 매크로블록의 유효 화소 데이터를 추출하는 데이터 소팅부(420)로 구성되어, 수평으로 최대 5개 박스, 수직으로 최대 5개 박스에 걸쳐 박스단위로 독출한 후, 예측된 매크로블록에 해당하는 유효 화소 데이터로 재배열할 수 있다.

Description

프레임 메모리의 출력 데이터 재배열장치(Apparatus for rearranging data output from a frame memory)
본 발명은 움직임 보상장치에 관한 것으로서, 특히 프레임 메모리로부터 출력되는 예측된 매크로블록의 화소 데이터를 재배열하기 위한 장치에 관한 것이다.
MPEG(Moving Picture Experts Group)-2 표준안에 사용되는 움직임 보상기술은 매크로블록 단위로 시간적으로 인접한 두 화면간의 움직임을 추정하여 보상함으로써 시간적 중복성(temporal redundancy)을 줄이기 위한 것이다. 즉, 움직임 추정 및 보상과정에서는 인접한 영상과 현재 영상을 비교하여 물체의 움직임에 관한 정보인 움직임 벡터를 검출해 내고, 이 움직임 벡터를 이용하여 현재 영상을 예측해 낸다.
이러한 움직임 보상기술을 이용하는 MPEG-2 영상 복호화기(video encoder)에 있어서, P 픽쳐는 현재 영상에 대해서 이전 영상의 I 픽쳐 또는 P 픽쳐를 기준으로 하여 순방향 움직임 보상을 수행하고, B 픽쳐는 현재 영상에 대해서 이전 영상의 I 픽쳐 혹은 P 픽쳐, 및 다음 영상의 I 픽쳐 혹은 P 픽쳐를 기준으로 하여 순방향 움직임 보상, 역방향 움직임 보상 및 보간형 움직임 보상을 수행하여 얻은 움직임 보상 블록 중 최선의 것을 선택한다.
프레임 메모리는 이와 같이 움직임 보상을 위한 참조영상인 이전 영상의 I 픽쳐 혹은 P 픽쳐, 및 다음 영상의 I 픽쳐 혹은 P 픽쳐를 저장하기 위하여 사용된다. 또한, 프레임 메모리는 MPEG-2 영상 복호화기에 있어서 복호화 순서와 디스플레이 순서가 서로 다른 관계로, 복호화가 완료된 픽쳐를 일시적으로 저장한 다음 디스플레이 순서에 맞게 독출하기 위하여 사용된다.
그러나, 상기한 바와 같은 프레임 메모리는 I 픽쳐와 P 픽쳐 혹은 P 픽쳐와 P 픽쳐간의 거리(M)에 따라 적어도 3 프레임 분의 영상 데이터를 저장할 수 있는 용량을 가져야 하므로 그 가격이 비싸고, 따라서 전체 영상 복호화기의 가격을 상승시키는 요인이 될 뿐 아니라, 복호화 완료 이후 디스플레이까지의 지연시간이 증가하는 문제점이 있었다.
이에 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 움직임 보상시 참조 영상 데이터를 저장하는 영역, 디스플레이를 위해 복호화가 완료된 영상 데이터를 저장하는 영역 및 영상 복호화기로 입력되는 부호화된 비트스트림을 저장하는 영역이 하나의 메모리 모듈 상에 구현된 프레임 메모리에 있어서, 현재 매크로블록의 시작 어드레스 및 움직임 벡터에 의해 예측된 매크로블록에 해당하는 화소 데이터를 수평으로 최대 5개 박스, 수직으로 최대 5개 박스에 걸쳐 박스 단위로 독출한 후, 예측된 매크로블록에 해당하는 유효 화소 데이터로 재배열하기 위한 장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 제공하기 위한 본 발명의 장치는, 움직임 보상시 참조를 위한 화소 데이터를 매크로블록 단위로 저장하는 프레임 메모리에 있어서, 움직임 보상하고자 하는 현재 매크로블록의 시작 어드레스와 움직임 벡터로 부터 예측된 매크로블록이 위치하는 각 박스의 화소 데이터를 프레임 메모리로부터 독출하여 상위박스와 하위박스로 정렬하는 데이터 정렬부, 상기 데이터 정렬부로부터 수평으로 최대 5개 박스, 수직으로 최대 5개 박스에 걸쳐 예측된 매크로블록의 화소 데이터를 입력으로 하여 상위박스 혹은 하위박스 단위로 저장하는 데이터 저장부, 및 상기 데이터 저장부로부터 수평으로 최대 5개 박스의 화소 데이터를 수직으로 4개 박스에 걸쳐 상위박스 혹은 하위박스 단위로 전달받아 상기 예측된 매크로블록의 기준 포인트의 화소 어드레스에 따라서 소정 횟수만큼 좌로 쉬프팅함으로써, 상기 예측된 매크로블록에 해당하는 유효 화소 데이터를 반화소까지 고려하여 추출하는 데이터 소팅부를 포함하는 것을 특징으로 한다.
도 1은 본 발명에서 채택한 프레임 메모리의 구조를 나타낸 도면,
도 2는 도 1에 도시된 프레임 메모리에 있어서 1 프레임에 대한 RAS 박스 설정방법의 일 예를 나타낸 도면,
도 3은 도 2에 도시된 RAS 박스에 있어서 매크로블록 구조의 일 예를 나타낸 도면,
도 4는 예측된 매크로블록의 위치에 대한 일 예를 나타낸 도면,
도 5는 본 발명에 의한 프레임 메모리의 출력 데이터 재배열장치의 구성을 나타낸 블록도이다.
＊도면의 주요부분에 대한 부호의 설명
200 : 메모리 제어부 300 : 프레임 메모리
400 : 데이터 정렬부 400a~400c : 데이터배열
410 : 데이터 저장부 411~415 : RAM
420 : 데이터 소팅부 500 : 공통 버스
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예에 대하여 자세히 살펴보기로 한다.
도 1은 본 발명에서 채택한 프레임 메모리의 구조를 나타낸 것으로서, 프레임 메모리(300)는 복원된 영상 데이터 쓰기 동작, 움직임 보상을 위한 데이터 읽기 동작, 디스플레이를 위한 데이터 읽기 동작이 메모리 제어부에 의해 제어된다. 프레임 메모리(300)는 뱅크 1과 뱅크 2의 두 개의 메모리 뱅크를 가지며, 뱅크 1에는 제1 및 제2프레임 저장영역(300-1,300-2)이 있고, 뱅크 2에는 제3 및 제4프레임 저장영역(300-3,300-4)이 있다. 여기서, 제1 내지 제4프레임 저장영역(300-1,300-2,300-3,300-4)은 각각 1 프레임 분량의 화소 데이터를 저장할 수 있는 용량을 가지며, 제1 내지 제4프레임 저장영역(300-1,300-2,300-3,300-4)은 각각 1,024 개의 행 어드레스(row address)를 가지고, 256워드(여기서, 1워드는 8비트)의 열 어드레스(column address)를 가진다. 그리고, 하나의 어드레스에는 8개의 Y 화소, 2개의 Cr 화소 및 2 개의 Cb 화소, 총 12 화소 데이터가 저장된다. 여기서, 1,024 개의 행 어드레스는 RAS 박스의 번호를 의미한다. 그리고, 256워드의 열 어드레스는 하나의 RAS 박스당 8개의 매크로블록*한개의 매크로블록당 32개의 박스(=256 박스)에 의해 나온 것이다.
한편, 프레임 메모리(300)의 실제 물리적인 행 어드레스(physical row address)는 제1 내지 제4프레임 저장영역(300-1~300-4)에 대하여 각각 000H~ 3FFH, 400H~ 7FFH, 800H~ BFFH, C00H~ FFFH로 할당된다. 그러나, 제1 내지 제4프레임 저장영역(300-1~300-4)은 각각 독립적으로 존재하며, 제1프레임 저장영역(300-1)의 소정 행 어드레스에 위치한 매크로블록에 대응하는 제2 및 제3프레임 저장영역(300-2,300-3)의 매크로블록은 동일한 행 어드레스를 가진다. 이와 같이, 제1 내지 제3프레임 저장영역(300-1~300-3) 내에서의 행 어드레스를 가상적인 행 어드레스(virtual row address)라 한다.
여기서, 제1 및 제2프레임 저장영역(300-1,300-2)은 복원된 I 픽쳐 혹은 움직임 보상된 P 픽쳐 영상 데이터를 움직임 보상을 위한 기준 영상으로 사용하는 것과 동시에 디스플레이하기 위하여 저장하는데 사용되고, 제3프레임 저장영역(300-3)은 움직임 보상된 B 픽쳐 영상 데이터를 디스플레이하기 위하여 저장하는데 사용되고, 제4프레임 저장영역(300-4)은 영상 복호화기로 입력되는 부호화된 비트스트림을 소정의 비트 단위로 저장하는데 사용된다.
도 2는 도 1에 도시된 프레임 메모리(300)에 있어서 1 프레임에 대한 RAS 박스 설정방법의 일 예를 나타낸 것으로서, 예를 들어 1 프레임이 1,920 화소*1,088 화소로 이루어지는 경우, 15 개 RAS 박스*68 개 RAS 박스, 총 1,020 개의 RAS(Row Address Strobe) 박스로 분할된다. 즉, RAS 박스의 번호가 프레임 메모리(300)의 행 어드레스(row address:RA)가 된다. 여기서, 하나의 RAS 박스는 8 개 매크로블록* 1 개 매크로블록, 총 8 개의 매크로블록(MB0~MB7)으로 이루어진다. 그리고, 각 매크로블록은 휘도(Y) 블록을 예로 들 경우, 4개의 블록(b0~b3)으로 나누어진다.
도 3은 도 2에 도시된 RAS 박스에 있어서 매크로블록 구조의 일 예를 나타낸 것으로서, 4개의 휘도(Y) 블록, 1개의 색차(Cr) 블록 및 1개의 색차(Cb) 블록으로 구성되고, 4개의 휘도(Y) 블록은 각각 8개의 박스(b0-0~b0-7, b1-0~b1-7, b2-0~b2-7, b3-0~b3-7)로 구성되고, 2개의 색차(Cr,Cb) 블록은 각각 8개의 서브 박스(sb0-0~sb0-7, sb1-0~sb1-7, sb2-0~sb2-7, sb3-0~sb3-7)로 구성된다. 그리고, Y 블록을 구성하는 각 박스에는 4*2 포맷의 8개의 화소 데이터, Cr 블록을 구성하는 각 서브박스에는 2*1 포맷의 2개의 화소 데이터, Cb 블록을 구성하는 각 서브박스에는 2*1 포맷의 2개의 화소 데이터가 존재하며, 도 3에 도시된 바와 같이 Y 블록의 박스를 구성하는 8개 화소 데이터는 0부터 7까지의 화소 어드레스를 갖는다. 상기 Y 블록의 박스에 있어서 0,2,4,6번지의 화소 데이터를 상위 박스(Tb)라 하고, 1,3,5,7번지의 화소 데이터를 하위 박스(Bb)라 한다.
도 4는 예측된 매크로블록의 위치에 대한 일 예를 나타낸 것으로서, 움직임 보상하고자 하는 현재 매크로블록의 시작 어드레스 및 움직임 벡터에 의해 예측된 매크로블록(MBp)이 4개의 매크로블록 즉, 매크로블록(MB7), 매크로블록(MB8), 매크로블록(MB127)과 매크로블록(MB128)에 걸쳐 위치하는 예를 나타낸 것이다. 달리 말하면, 예측된 매크로블록(MBp)이 4개의 RAS 박스 즉, RAS박스 0, RAS박스 1, RAS박스 15와 RAS박스 16에 걸쳐 위치한다.
도 5는 본 발명에 의한 프레임 메모리의 출력 데이터 재배열장치와 그 주변회로의 구성을 나타낸 블록도로서, 메모리 제어부(200), 프레임 메모리(300), 데이터 정렬부(400), 데이터 저장부(410), 데이터 소팅부(420), 및 공통 버스(500)로 구성된다. 상기 데이터 저장부(410)는 제1 내지 제5 RAM(411~415)으로 이루어진다.
그러면, 본 발명의 작용 및 효과에 대하여 도 1 내지 도 5를 참조하여 상세히 설명하면 다음과 같다. 여기서, 설명의 편의를 위하여 참조하고자 하는 픽쳐가 프레임 픽쳐이고, 움직임 형태가 프레임 추정 및 보상인 경우, 휘도신호를 예로 들기로 한다.
발생할 수 있는 최악의 경우(worst case)를 고려하기 위하여, 움직임 보상하고자 하는 현재 매크로블록의 시작 어드레스 즉, 슬라이스 위치(slice-position) 및 매크로블록 위치(mb-position)와, 수직 및 수평 움직임 벡터로 부터 예측된 매크로블록(MBp)이 도 4에서와 같이 위치하는 경우를 살펴보기로 한다.
도 4에 있어서, 예측된 매크로블록(MBp)에 해당하는 화소 데이터는 박스 단위 즉, 8 화소 단위로 읽혀진다. 따라서, 예측된 매크로블록(MBp)을 2 개 블록 단위로 읽을 경우, 먼저 기준 포인트(R.P)가 위치하는 매크로블록(MB7)의 블록(b3)의 박스(b3-0)에서 부터 수직으로 5개의 박스가 읽혀지고, 다음 매크로블록(MB7)의 블록(b3)의 박스(b3-4)에서 부터 수직으로 5개의 박스가 읽혀지고, 다음 매크로블록(MB8)의 블록(b2)의 박스(b2-0)에서 부터 수직으로 5개의 박스가 읽혀지고, 다음 매크로블록(MB8)의 블록(b2)의 박스(b2-4)에서 부터 수직으로 5개의 박스가 읽혀지고, 마지막으로 매크로블록(MB8)의 블록(b3)의 박스(b3-0)에서 부터 수직으로 5개의 박스가 읽혀져서, 순차적으로 공통 버스(500) 상에 올려진다. 이와 같이 박스 단위로 화소 데이터를 읽게 되면, 기준 포인트(R.P)가 각 매크로블록의 시작 위치에 놓이게 되는 경우를 제외하고는 수평으로 5개 박스에 걸쳐 수직으로 5개 박스의 화소 데이터를 읽은 후, 상위박스 혹은 하위박스 단위로 총 20개의 화소 데이터를 출력한다. 본 발명은 이와 같이 프레임 메모리(300)의 해당 저장영역에서 수평으로 최대 5개 박스, 수직으로 최대 5개 박스에 걸쳐 상위박스 혹은 하위박스 단위로 출력되는 20개의 화소 데이터로 부터 예측된 매크로블록(MBp)에 해당하는 17개의 유효 화소 데이터를 추출해내기 위한 것이다.
도 5에 있어서, 메모리 제어부(200)는 움직임 보상하고자 하는 현재 매크로블록의 시작 어드레스와 움직임 벡터 및 각종 파라미터들을 입력으로 하여, 쓰기/읽기 어드레스와 각종 제어신호들을 프레임 메모리(300)로 공급한다.
데이터 정렬부(400)는 프레임 메모리(300)의 해당 저장영역으로 부터 수평으로 최대 5개 박스, 수직으로 최대 5개 박스에 걸쳐 순차적으로 공통 버스(500)상에 올려진 박스 단위의 화소 데이터를 정렬하기 위한 것으로, 먼저 4*2 화소구조의 1개 박스에 대하여 제1데이터배열(400a)과 같이 정렬하고 상기 제1데이터배열(400a)을 0,2,4,6번지의 상위박스와 1,3,5,7번지의 하위박스로 나누어 제2데이터배열(400b)과 제2데이터배열(400c)로 정렬한다.
데이터 저장부(410)는 상기 데이터 정렬부(400)를 통해 상위박스와 하위박스로 정렬된 화소 데이터를 저장하기 위한 것으로, 데이터 저장부(410)의 제1 내지 제5 RAM(411~415)은 각각 2라이트 1리드의 3포트 구조를 가지고 있다.
제1RAM(411)은 매크로블록(MB7)의 블록(b3)의 박스(b3-0)에서부터 수직으로 5개 박스의 화소 데이터를 상위박스와 하위박스 단위로 순차적으로 저장하고, 제2RAM(412)은 매크로블록(MB7)의 블록(b3)의 박스(b3-4)에서부터 수직으로 5개 박스의 화소 데이터를 상위박스와 하위박스 단위로 순차적으로 저장하고, 제3RAM(413)은 매크로블록(MB8)의 블록(b2)의 박스(b2-0)에서부터 수직으로 5개 박스의 화소 데이터를 상위박스와 하위박스 단위로 순차적으로 저장하고, 제4RAM(414)은 매크로블록(MB8)의 블록(b2)의 박스(b2-4)에서부터 수직으로 5개 박스의 화소 데이터를 상위박스와 하위박스 단위로 순차적으로 저장하고, 제5RAM(415)은 매크로블록(MB8)의 블록(b3)의 박스(b3-0)에서부터 수직으로 5개 박스의 화소 데이터를 상위박스와 하위박스 단위로 순차적으로 저장하기 위한 것이다.
도 5에 있어서, 데이터 소팅부(420)는 수직으로 5개 박스에 걸친 화소 데이터를 저장하고 있는 각각의 RAM(411~415)으로부터 예측된 매크로블록(MBp)의 2개 블록(Pb0,Pb1)이 수직으로 위치하는 4개 박스에 해당하는 화소 데이터를 상위박스 혹은 하위박스 단위로 읽어 온다. 그리하여 데이터 저장부(410)로부터 상위박스 혹은 하위박스 단위로 공급되는 5개 박스에 걸친 화소 데이터(즉, 20개 화소 데이터)를 예측된 매크로블록(MBp)의 기준 포인트(R.P)에 대한 화소 어드레스(P.A)에 따라서 소정 횟수만큼 1 화소씩 좌로 쉬프팅시킴으로써 예측된 매크로블록(MBp)의 2개 블록(Pb0,Pb1)에 대한 화소 데이터(즉, 16개 화소 데이터)를 추출한다. 예를 들어 기준 포인트(R.P)의 화소 어드레스가 1002또는 1012인 경우 2 번의 쉬프팅 동작이 행해진다. 즉, 데이터 소팅부(420)에서는 데이터 저장부(410)로부터 20개의 화소데이터를 전달받아 화소 어드레스(P.A)에 따라 최대 3 화소만큼 쉬프팅시킴으로써, 반화소까지 고려하여 17 개의 유효 화소데이터를 추출해 낸다.
한편, 상기한 상세한 설명은 여기에 제시된 특정의 실시예를 설명하고자 한 것이며, 본 발명을 한정하려는 의도는 아니다. 당업자라면, 상기한 상세한 설명 및 도면을 참조하여 본 발명의 기술적 사상내에서 RAS 박스의 구조, 매크로블록 블록의 구조, 픽쳐 타입 및 움직임 보상 형태에 따라 여러 가지 변형 및 수정을 가할 수 있을 것이다.
이상에서 살펴본 바와 같이, 본 발명의 장치는 움직임 보상하고자 하는 현재 매크로블록의 시작 어드레스와 움직임 벡터에 의해 예측된 매크로블록을 프레임 메모리의 해당 저장영역으로 부터 독출할 경우, 기준 포인트의 화소 어드레스에 따라서 수평으로 최대 5개 박스, 수직으로 최대 5개 박스에 걸쳐 박스 단위로 읽은 다음 상위박스와 하위박스로 정렬 및 출력하여, 기준 포인트의 화소 어드레스에 따라서 최대 3회 만큼 좌로 쉬프팅시킴으로써, 예측된 매크로블록에 해당하는 유효 화소 데이터로 재배열할 수 있다.

Claims (3)

  1. 움직임 보상시 참조를 위한 화소 데이터를 매크로블록 단위로 저장하는 프레임 메모리(300)에 있어서,
    움직임 보상하고자 하는 현재 매크로블록의 시작 어드레스와 움직임 벡터로 부터 예측된 매크로블록이 위치하는 각 박스의 화소 데이터를 프레임 메모리로부터 독출하여 상위박스와 하위박스로 정렬하는 데이터 정렬부(400);
    상기 데이터 정렬부(400)로부터 수평으로 최대 5개 박스, 수직으로 최대 5개 박스에 걸쳐 예측된 매크로블록의 화소 데이터를 입력으로 하여 상위박스 혹은 하위박스 단위로 저장하는 데이터 저장부(410); 및
    상기 데이터 저장부(410)로부터 수평으로 최대 5개 박스의 화소 데이터를 수직으로 4개 박스에 걸쳐 상위박스 혹은 하위박스 단위로 전달받아 상기 예측된 매크로블록의 기준 포인트의 화소 어드레스에 따라서 소정 횟수만큼 좌로 쉬프팅함으로써, 상기 예측된 매크로블록에 해당하는 유효 화소 데이터를 반화소까지 고려하여 추출하는 데이터 소팅부(420)를 포함하는 것을 특징으로 하는 프레임 메모리의 출력 데이터 재배열장치.
  2. 제 1 항에 있어서, 상기 프레임 메모리(300)에 저장되는 1 프레임 픽쳐는 복수개의 RAS 박스로 이루어지며, 상기 RAS 박스는 8 개의 매크로블록으로 이루어지며, 상기 매크로블록은 휘도 블록에 대하여 4 개의 블록으로 이루어지며, 상기 블록은 2 박스 * 4 박스 포맷을 가지며, 상기 박스는 4 화소 * 2 화소 포맷을 가지는 것을 특징으로 하는 프레임 메모리의 출력 데이터 재배열장치.
  3. 제 1 항에 있어서, 상기 데이터 저장부(410)는 2라이트 1리드의 3포트 구조를 갖는 제1 내지 제5 RAM(411~415)으로 이루어지며, 각각의 RAM(411~415)은 최대 5개의 박스를 저장할 수 있도록 되어 있는 것을 특징으로 하는 프레임 메모리의 출력 데이터 재배열장치.
KR1019970053959A 1997-10-21 1997-10-21 프레임 메모리의 출력 데이터 재배열장치 KR100243479B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970053959A KR100243479B1 (ko) 1997-10-21 1997-10-21 프레임 메모리의 출력 데이터 재배열장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970053959A KR100243479B1 (ko) 1997-10-21 1997-10-21 프레임 메모리의 출력 데이터 재배열장치

Publications (2)

Publication Number Publication Date
KR19990032807A KR19990032807A (ko) 1999-05-15
KR100243479B1 true KR100243479B1 (ko) 2000-02-01

Family

ID=19523117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970053959A KR100243479B1 (ko) 1997-10-21 1997-10-21 프레임 메모리의 출력 데이터 재배열장치

Country Status (1)

Country Link
KR (1) KR100243479B1 (ko)

Also Published As

Publication number Publication date
KR19990032807A (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
KR100201981B1 (ko) 메모리제어장치 및 그것을 사용한 화상디코더
JPH10178644A (ja) 動画像復号装置
KR19980081641A (ko) 동화상 복호 방법 및 동화상 복호 장치
US6064803A (en) Image information decoder with a reduced capacity frame memory
JPH08186826A (ja) 画像復号処理方法およびそれに用いる記憶装置並びに画像復号装置
KR19980018884A (ko) 화상처리장치 (Image Processor)
KR100243479B1 (ko) 프레임 메모리의 출력 데이터 재배열장치
JPH0865686A (ja) 画像復号化装置
JP3119994B2 (ja) 画像データの処理方法およびそれに用いる記憶装置ならびに画像データの処理装置
KR19990034351A (ko) 프레임 메모리의 출력 데이터 재배열장치
KR100237486B1 (ko) 프레임 메모리의 출력 데이터 재배열장치
KR100269425B1 (ko) 프레임메모리의출력데이터재배열장치
KR100243477B1 (ko) 프레임 메모리에 있어서 디스플레이 어드레스 발생장치
KR100235488B1 (ko) 프레임 메모리의 독출 방법에 따른 출력 데이터 재배열장치
JPH11167518A (ja) 動画復号化装置におけるメモリの使用方法
KR19990026422A (ko) 프레임 메모리의 주사 타입에 따른 출력 데이터 재배열장치
KR100226702B1 (ko) 프레임 메모리에 있어서 어드레스 발생시 블럭상태 천이방법
KR100269427B1 (ko) 프레임메모리에있어서어드레스발생방법
KR19990005584A (ko) 프레임 메모리에 있어서 출력데이타 재배열 장치
KR100226704B1 (ko) 프레임 메모리에 있어서 어드레스 거리 산출방법
KR100226703B1 (ko) 프레임 메모리에 있어서 어드레스 거리 산출방법
KR19990019199A (ko) 프레임 메모리의 독출 방법에 따른 출력 데이터 재배열장치
KR19990032813A (ko) 프레임 메모리에 있어서 어드레스 거리 산출방법
KR0141303B1 (ko) 동영상 복호화기의 정지영상 선택장치
KR19990026427A (ko) 프레임 메모리에 있어서 움직임벡터 거리 산출방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111101

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20121101

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee