JPH10200899A - 動画像復号装置及び動画像復号方法 - Google Patents

Abstract

(57)【要約】 【課題】メモリのアクセスに伴うオーバーヘッドを低減
してバンド幅が圧迫されることを抑制すると共に、回路
設計の自由度を向上させる。 【解決手段】メモリアドレス生成回路22は参照メモリ７
に対する書込み及び読出しを制御する。加算器５からの
復元画像データは参照メモリ７に書込まれる。メモリア
ドレス生成回路22は参照メモリ７に記憶された参照画像
を動きベクトルに基づくブロック化位置でブロック化し
て読出し、参照ＭＢバッファ11を介して加算器５に与え
る。これにより、Ｐ，Ｂピクチャの復元画像が得られ
る。加算器５からの復元画像データはマクロブロック単
位で参照メモリ７の同一のページに書込まれるので、書
込み時におけるオーバーヘッドが低減される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、予測符号化信号を
復号化するための動画像復号装置及び動画像復号方法に
関する。

【０００２】

【従来の技術】近年、ＭＰＥＧ２などの動画像符号化方
式がディジタル放送やパッケージメディア等において活
用されつつある。ＭＰＥＧ２の画像符号化方式及び復号
化方式については、刊行本である「最新ＭＰＥＧ教科
書」（アスキー出版局）に詳述されている。

【０００３】ＭＰＥＧ２規格においては、直交変換処
理、量子化処理及び可変長符号化処理によって画像デー
タを圧縮する。直交変換は、入力される標本値を空間周
波数成分等の直交成分に変換するものであり、ｍ×ｎ画
素のブロック単位でＤＣＴ（離散コサイン変換）処理等
を行う。これにより空間的な相関成分が削減可能とな
る。直交変換された成分は量子化することにより、ブロ
ックの信号の冗長度を削減している。

【０００４】更に、量子化出力にハフマン符号化等の可
変長符号化を施すことにより、データ量を一層削減す
る。ハフマン符号化は、量子化出力の統計的符号量から
算出した結果に基づいて符号化を行うものであり、出現
確率が高いデータには短いビットを割当て、出現確率が
低いデータには長いビットを割当てる可変長符号化によ
って全体のデータ量を削減する。

【０００５】更に、ＭＰＥＧ２において、フレーム内の
画像をＤＣＴ処理するフレーム内圧縮の外に、フレーム
間の相関を利用して時間軸方向の冗長度を削減するフレ
ーム間圧縮も採用する。フレーム間圧縮は、一般の動画
像が前後のフレームでよく似ているという性質を利用し
て、前後のフレームの差分を求め差分値（予測誤差）を
符号化することによって、ビットレートを一層低減させ
るものである。特に、画像の動きを予測してフレーム間
差を求めることにより予測誤差を低減する動き補償フレ
ーム間予測符号化が有効である。なお、動き補償予測に
用いた動きベクトルのデータは、可変長符号化して多重
出力するようになっている。

【０００６】このように、ＭＰＥＧ２では、所定フレー
ムの画像データをそのままＤＣＴ処理して符号化するフ
レーム内符号化の外に、所定フレームの画像データとこ
のフレーム前後のフレームの参照画像データとの差分デ
ータのみをＤＣＴ処理して符号化する予測符号化とを採
用する。予測符号化方法としては、時間的に前方向の参
照画像データを動き補償して予測誤差を求める前方予測
符号化と、時間的に後方向の参照画像データを動き補償
して予測誤差を求める後方予測符号化と、符号化効率を
考慮して、前方若しくは後方のいずれか一方又は両方向
の平均を用いた両方向予測符号化とがある。

【０００７】なお、ＭＰＥＧエンコーダにおいて処理す
る輝度信号と色差信号とはサンプリングクロックが相違
する。例えば、色差信号のサンプリングクロックが輝度
信号のサンプリングクロックの１／４の周波数であるも
のとすると、輝度ブロックと色差ブロックの大きさの比
は１：４となる。この場合には、輝度４ブロックと色差
各１ブロックずつとの６ＤＣＴブロックによってマクロ
ブロックを構成して符号化の単位とする。動きベクトル
の検出もマクロブロック単位で行われる。ＤＣＴブロッ
クが８×８画素の大きさであるものとすると、輝度信号
と色信号とは別々に処理するので、１マクロブロックの
大きさは１６×１６画素となる。

【０００８】動きベクトルの検出においては、現フレー
ムの符号化を行うべき注目ブロック（マクロブロック）
に対して相対的な位置関係が同一である参照フレームの
ブロックを中心とした所定の探索範囲を設定する。そし
て、マッチング計算によって、現フレームの注目ブロッ
クのパターンに最も類似したパターンのブロックを探索
範囲内で探索する。つまり、探索範囲内でブロックを
０．５画素単位で移動させながら順次設定し、注目ブロ
ックと探索範囲に設定したブロックとの間で対応する各
画素同士の差分の絶対値を累積するマッチング計算を行
い、最も累積値が小さいブロックを参照画像ブロックと
する。参照画像ブロックと注目ブロックとの位置関係を
示すベクトルを動きベクトルとして求めるようになって
いる。

【０００９】図２２はこのようなＭＰＥＧ２規格に対応
した従来の動画像復号装置を示すブロック図である。

【００１０】入力端子１を介して入力された符号化デー
タは可変長復号化回路（以下、ＶＬＤという）２に供給
される。入力された符号化データは、画像データ又は予
測誤差をＤＣＴ処理して量子化した後、可変長符号化し
たものである。ＶＬＤ２は入力された符号化データを可
変長復号化して、符号化側の可変長符号化処理前のデー
タに戻す。ＶＬＤ２の出力に含まれる動きベクトルは画
面アドレス生成回路８に供給され、量子化出力は逆量子
化回路（以下、ＩＱという）３に供給される。

【００１１】ＩＱ３はＶＬＤ２の出力を逆量子化して振
幅方向に伸張した後、逆ＤＣＴ回路（以下、ＩＤＣＴ）
４に出力する。ＩＤＣＴ４は逆量子化出力を逆ＤＣＴ処
理して符号化側のＤＣＴ処理前のデータに戻す。ＩＤＣ
Ｔ４の出力は加算器５を介してメモりデータバス６に転
送され、更に、参照メモリ７に転送される。

【００１２】いま、フレーム内符号化された符号化デー
タを復号するものとする。この場合には、ＩＤＣＴ４の
出力はフレームの復元画像であり、ＩＤＣＴ４の出力は
加算器５を介してそのまま参照メモリ７に供給される。
ＩＤＣＴ４の出力はブロック単位の画素データであり、
参照メモリ７は１フレーム分の画素データをライン単位
で記憶する。

【００１３】参照メモリ７の書込み及び読出しは、メモ
リアドレス生成回路９によって制御される。メモリアド
レス生成回路９は、復号されたマクロブロックの画面上
の位置に応じた参照メモリ７上の位置を示す書込みアド
レスを発生する。この場合には、メモリアドレス生成回
路９は、メモリ使用量によって決定されるオフセット値
を加算するようになっている。

【００１４】一方、メモリアドレス生成回路９は、参照
画像の読出しアドレスについては、画面アドレス生成回
路８の出力に基づいて生成する。画面アドレス生成回路
８はＶＬＤ２からの動きベクトルデータに基づいて、復
号するブロックが参照した参照画像ブロックの画面上の
位置（以下、画面アドレスという）を算出する。メモリ
アドレス生成回路９は、画面アドレスを参照画像ブロッ
クの参照メモリ７上の位置(以下、読出しアドレスとい
う）に変換して、参照メモリ７の読出しを行うようにな
っている。

【００１５】ここで、フレーム間符号化された符号化デ
ータを復号化するものとする。この場合には、ＩＤＣＴ
４の出力は予測誤差である。一方、画面アドレス生成回
路８はこの予測誤差を得るために参照された参照画像ブ
ロックの画面アドレスを動きベクトルに基づいて算出す
る。この画面アドレスはメモリアドレス生成回路９に与
えられて、参照メモリ７の読出しアドレスが生成され
る。

【００１６】こうして、参照メモリ７からは動き補償さ
れた参照画像ブロックが読出されて内挿補間回路10に供
給される。ところで、符号化側においては、動きベクト
ルの精度を画素単位の１／２にすることができる。動き
ベクトルによって、参照画像として画素間の値が指定さ
れた場合には、参照メモリ７から読出された参照画像デ
ータを補間して、隣接する画素同士の中間の値を得る必
要がある。このため、内挿補間回路10は参照画像データ
を内挿補間して参照ＭＢバッファ11に出力する。なお、
内挿補間を考慮すると、参照メモリ７から１マクロブロ
ックよりも所定画素分だけ広い範囲の参照画像データを
読出す必要がある。

【００１７】内挿補間回路10によって内挿補間された参
照画像データは参照ＭＢバッファ11に与えられて格納さ
れる。加算器５は参照ＭＢバッファ11から出力される動
き補償されて内挿補間された参照画像データと予測誤差
とを加算することにより、元の画像を復元する。復元画
像はメモリデータバス６を介して参照メモリ７に格納さ
れる。

【００１８】以後同様にして復号化が行われる。表示制
御回路12は参照メモリ７に格納されたデータを表示順に
読出し、出力端子13を介して出力する。出力端子13から
の復元画像データを図示しない表示装置に与えることに
より、復元画像を表示させることができる。

【００１９】ところで、図２２の装置を集積回路で実現
する場合には、通常、参照メモリ７を除く部分を１ＬＳ
Ｉチップ又は数チップのセットで構成する。この場合に
は、ＬＳＩチップと参照メモリ７との間のデータの送受
は、メモリデータバス６を時分割で使用することにより
行う。一般的には、参照メモリ７としては、例えば特開
平６−１８９２９８号公報の「動画像復号システム」にて
開示されているように、高速で低価格の商品が入手可能
となったＤＲＡＭ（ダイナミック・ランダム・アタセス・
メモリ)が用いられる。

【００２０】ところが、図２２の装置では、参照メモリ
７とのデータの送受を可能にするメモリデータバス６の
バンド幅が圧迫されてしまうという問題があった。図２
３乃至図２６はこの問題点を説明するための説明図であ
る。図２３は参照メモリ７として用いられるＤＲＡＭの
ページへの書込みを示しており、図２４及び図２５はＤ
ＲＡＭに対するページモードアクセスを示し、図２６は
オーバーヘッドクロックサイクルを示している。

【００２１】いま、現在ＭＰＥＧデコーダ用として広く
使用されている１６ビットＤＲＡＭを参照メモリ７とし
て用いた例について説明する。なお、このＤＲＡＭはロ
ー（ページ）アドレスが１０ビット、カラムアドレスが
９ビット、データバス幅が３２ビットで構成されている
ものとする。

【００２２】ＤＲＡＭの１アドレスには１ワード（デー
タバス幅分）のデータを格納することができる。通常、
画素データは８ビットで表現されるので、メモリデータ
バスが８×ｋ（ｋは自然数）ビット幅を有している場合
には、復元したｋ画素分のデータを１ワードとしてまと
めて、ワード単位でＤＲＡＭの各アドレスに格納するよ
うになっている。つまり、データバス幅が３２ビットで
ある場合には、水平４画素分の復元画素データを１ワー
ドとして参照メモリ７に格納する。

【００２３】カラムアドレスが９ビットであるので、1
ページ（１ローアドレス分）につき５１２（２の９乗)
ワードのデータを格納するができる。復元画像の１ライ
ンが７２０画素で構成されるものとすると、下記（１）
式から明らかなように、ＤＲＡＭ１ページには３ライン
弱の復元画素データを格納することができる。

【００２４】 ５１２ワード×４画素＝２０４８画素 ＝７２０画素×３ライン−１１２画素 …（１） 図２３は画面の位置とＤＲＡＭのページ格納状態との対
応を示している。なお、復元画像のライン数は４８０ラ
インであり、１ラインは７２０画素で構成されるものと
している。図２３の垂直方向の区切りは画像のラインに
対応し、数字はライン番号を示している。また、図２３
の太枠はＤＲＡＭのページ区画を示しており、１枚の復
元画像は１６９ページで記憶することができることが示
されている。例えば、第１ライン、第２ライン及び第３
ラインの左端から６０８画素までの復元画素データが１
つのページに格納される。

【００２５】図２４はこのようなＤＲＡＭに対するペー
ジアクセスを示している。ＤＲＡＭにおいては、所定の
期間毎にプリチャージを行うようになっており、通常プ
リチャージは書込み及び読出しのページが切換る毎に行
われる。図２４においては、このプリチャージがプリチ
ャージサイクルＰによって行われることを示している。

【００２６】ＤＲＡＭにおいては、プリチャージサイク
ルＰに続いて、ロー（ページ）アドレスを指定するロー
アドレスサイクルＲが行われる。次に、各カラムアドレ
スを指定するためのカラムアドレスサイクルＣ0 ，Ｃ1
，Ｃ2 ，…が連続的に行われる。なお、ローアドレス
とカラムアドレスとは同一バスを介して伝送するので、
これらのアドレスを区別するために、制御線によって、
ローアドレス伝送時にはＲＡＳ信号をカラムアドレス伝
送時にはＣＡＳ信号をデータと同時に伝送するようにな
っている。

【００２７】即ち、同一ページ内のアドレスに格納され
た一連のワードデータを読出す場合には、アクセス開始
時にプリチャージサイクルＰ及びローアドレスサイクル
Ｒを行った後に一連のカラムアドレスを指定することに
なる。つまり、実際にデータの書込み及び読出しが行わ
れるカラムアドレスサイクルの他に、プリチャージサイ
クルＰ及びローアドレスサイクルＲというオーバーヘッ
ドが発生する。

【００２８】図２５（ａ），（ｂ）は一連のデータの読
出し途中においてページ切換えが発生する場合と発生し
ない場合とでの読出しサイクルの差を示している。

【００２９】図２５（ａ）は一連のデータの読出し途中
にページ切換えが発生しない例を示している。この場合
には、プリチャージサイクルＰ及びローアドレスサイク
ルＲに続けて、一連のカラムアドレスサイクルＣ0 乃至
Ｃ7 が発生している。

【００３０】一方、図２５（ｂ）は一連のデータの読出
し途中にページ切換えが１回発生した例を示している。
この場合には、先ず、プリチャージサイクルＰ及びロー
アドレスサイクルＲに続けて、カラムアドレスサイクル
Ｃ0 乃至Ｃ2 が発生している。ここで、ページ切換えが
生じることから、再度プリチャージサイクルＰ及びロー
アドレスサイクルＲが行われ、次に残りのカラムアドレ
スサイクルＣ3 乃至Ｃ7 が発生している。

【００３１】即ち、図２５（ｂ）の例では、ページ切換
えに伴うオーバーヘッドによって、総サイクル数がペー
ジ切換がない図２５（ａ）の例よりも２サイクルだけ増
加してしまう。

【００３２】このような書込み及び読出しにおけるペー
ジ切換えは、上記（１）式から、（３−１１２／７２
０）＝２．８４ラインに１回の割合で発生することが分
かる。以下に説明するように、このページ切換えによっ
て、参照画像の読出し時におけるオーバーヘッドが増大
して、バンド幅が圧迫されるのである。

【００３３】いま、参照マクロブロックの大きさが１６
画素×１６ラインであるものとし、１スライスが水平方
向に連続した複数のマクロブロックによって構成される
ものとする。以後、説明の便宜上、スライスは、水平方
向の左端にのみ切れ目が存在するものとする。従って、
１スライスは１６ライン分（水平７２０画素とすると、
４５マクロブロック）のデータによって構成される。

【００３４】復元画像が７２０画素×４８０ラインで構
成され、８ビットの復元画素データの４画素分を１ワー
ド（３２ビット）としてＤＲＡＭの１アドレスに格納す
るものとした場合において、復号する全てのマクロブロ
ックが片方向予測符号化されたものであるものとする
と、１スライス（４５マクロブロック）当たりの復号及
び出力処理におけるワードアクセス回数は、カラムアド
レスの発生数（サイクル数）とオーバーヘッドのサイク
ル数とに分けて下記（２）乃至（７）によって示すこと
ができる。なお、１マクロブロックの水平方向の１６画
素のデータは連続した４ワードのデータとして格納され
る。

【００３５】内挿を考慮した場合において参照ブロック
の読出しに必要なカラムアドレスサイクル数は、上述し
たように内挿によって１ワード分余分に読出す必要があ
るので、次式で表される。

【００３６】 １６ライン×５ワード×４５マクロブロック ＝３，６００サイクル …（２） ２．８４ラインにつき１回の割合でページ切換えが発生
し、１回のページ切換え（オーバーヘッド）にはＰ，Ｒ
２サイクルのオーバーヘッドサイクルが発生するので、
参照ブロックの読出しによるオーバーヘッドサイクル数
は次式で表される。

【００３７】 （１６／２．８４）×２サイクル×４５マクロブロック＝５０７サイクル …（３） 復元画像データの書込みに要するカラムアドレスサイク
ル数は次式で表される。

【００３８】 １６ライン×４ワード×４５マクロブロック ＝２，８８０サイクル …（４） 復元画像データの書込みによるオーバーヘッドサイクル
数は次式で表される。

【００３９】 （１６／２．８４）×２サイクル×４５マクロブロック＝５０７サイクル …（５） １ラインの復元画素データに対応するワード数は１８０
ワードであるので、復元画像データの読出しに要するカ
ラムアドレスサイクル数は次式で表される。

【００４０】 １８０ワード×１６ライン ＝２，８８０サイクル …（６） 現行のＬＳＩでは、１ラインの復元画素データを１度に
読出すことができず、１６ワードずつ読出している。従
って、復元画像データ読出しに伴うオーバーヘッドサイ
クル数は次式で表される。

【００４１】 （１８０／１６）×２サイクル×１６ライン ＝３６０サイクル …（７） 書込み及び読出しに必要なカラムアドレスサイクル数は
上記（２）、（４）、（６）式の和であって、計９，３
６０サイクルである。また、オーバーヘッドサイクル数
は、上記（３），（５）、（７）式の和であって、計
１，３７４サイクルである。このように、極めて多くの
オーバーヘッドサイクルが生じる。

【００４２】ＤＲＡＭにおいては、プリチャージサイク
ルＰ及びローアドレスサイクルＲに要する時間は、時間
ｔRP及び時間ｔRAS によって規定されており、動作クロ
ックの周波数に応じて、これらのプリチャージサイクル
Ｐ及びローアドレスサイクルＲに要するクロック数が異
なる。

【００４３】図２６は動作クロック周波数に基づくオー
バーヘッドサイクル数の相違を説明するためのものであ
り、最大動作周波数が１００ＭＨｚ（１クロックの波長
長は１０ｎｓ）で、ｔRP＝３０ｎｓ、ｔRAS ＝３０ｎｓ
のＤＲＡＭを用いた例を示している。図２６（ａ）は動
作周波数を２０ＭＨｚに設定してアクセスした例であ
り、図２６（ｂ）は動作周波数を１００ＭＨｚにしてア
クセスした例である。

【００４４】図２６（ａ）の例では、ｔRP，ｔRAS の期
間（３０ｎｓ）が１クロック期間（５０ｎｓ）よりも小
さいので、プリチャージサイクルＰ及びローアドレスサ
イクルＲに要する時間は、いずれも１クロック期間であ
る。なお、カラムアドレスサイクルＣ0 ，Ｃ1 ，Ｃ2 ，
…に夫々要する時間も１クロック期間である。

【００４５】一方、図２６（ｂ）の例では、ｔRP，ｔRA
S の期間（３０ｎｓ）は３クロック期間以下であるの
で、プリチャージサイクルＰ及びローアドレスサイクル
Ｒに要する時間は、いずれも３クロック期間である。な
お、カラムアドレスサイクルＣ0 ，Ｃ1 ，Ｃ2 ，…に夫
々要する時間は１クロック期間である。

【００４６】このように、装置を高い周波数で動作させ
るほど、オーバーヘッドサイクルに必要なクロック数が
増大して、バンド幅（動作周波数）が圧迫されてしま
う。

【００４７】図２６の例では、プリチャージサイクルＰ
及びローアドレスサイクルＲに要する時間は３０ｎｓで
あるので、クロック周波数が３２ＭＨｚ以下の場合に
は、これらのサイクルＰ，Ｒに夫々１クロック必要であ
り、クロック周波数が６５ＭＨｚまでの場合には、これ
らのサイクルＰ，Ｒに夫々２クロック必要である。

【００４８】ところが、図２６のシステムをクロック周
波数が３２ＭＨｚで動作させている場合において、回路
の追加又は変更等によって、クロック周波数を３３ＭＨ
ｚに変更すると、オーバーヘッドに要するサイクル数は
２倍となってしまう。即ち、クロック周波数が１ＭＨｚ
増加することによって、このシステムに動作不良が発生
してしまうことがある。同様に、クロック周波数６５Ｍ
Ｈｚで動作させている場合において、クロック周波数を
６６ＭＨｚに変更すると、オーバーヘッドに要するサイ
クル数は１．５倍となってしまい、システムが動作しな
くなる虞がある。

【００４９】

【発明が解決しようとする課題】このように、上述した
従来の動画像復号装置においては、メモリの書込み及び
読出し時のページ切換えに伴うオーバーヘッドによっ
て、バンド幅が圧迫されてしまうという問題点があっ
た。また、動作周波数に応じてオーバーヘッドサイクル
に要するクロック数が変化することから、動作周波数が
クロック数の変化点近傍に設定された場合には、回路の
追加、変更等の回路設計の自由度が著しく制限されると
いう問題点があった。

【００５０】本発明はかかる問題点に鑑みてなされたも
のであって、メモリの書込み及び読出しに伴うオーバー
ヘッドを低減することにより、バンド幅が圧迫されるこ
とを抑制すると共に、動作周波数がオーバーヘッドサイ
クルに要するクロック数の変化点近傍に設定されている
場合でも回路設計の自由度を向上させることができる動
画像復号装置を提供することを目的とする。

【００５１】

【課題を解決するための手段】本発明の請求項１に係る
動画像復号装置は、現画像と参照画像との予測誤差を用
いた動き補償予測符号化によって所定のブロック単位で
符号化された符号化信号が入力され、前記符号化信号を
復号化して復号画像信号を得る復号化手段と、前記復号
画像信号を前記参照画像の画像信号として記憶する記憶
手段と、前記復号画像信号を前記所定のブロック単位で
前記記憶手段の同一ページに書込む書込み制御手段と、
前記記憶手段に記憶されている参照画像の画像信号を画
像の動きに基づくブロック化位置でブロック化して読出
し前記復号化手段に与える読出し制御手段とを具備した
ものであり、本発明の請求項８に係る動画像復号方法
は、所定のブロック単位で動き補償予測符号化された符
号化信号を復号化する手順と、符号化信号の復号化によ
って得られた復号画像信号を前記所定のブロック単位で
記憶手段の同一ページに書込む手順と、前記記憶手段か
ら読出した画像信号を前記復号化のために読出す手順と
を具備したものである。

【００５２】本発明の請求項１において、符号化信号は
復号化手段によって復号化される。復号化手段からの復
号画像信号は、書込み制御手段によって、所定のブロッ
ク単位で記憶手段の同一ページに書き込まれる。これに
より、記憶手段の書込み時に発生するオーバーヘッドが
低減される。読出し制御手段は、記憶手段に記憶された
参照画像の画像信号を読出して復号化手段に与え、復号
化手段は、参照画像の画像信号を用いて予測符号化を行
って復号画像信号を得る。

【００５３】本発明の請求項８において、符号化信号が
復号化されて得られた復号画像信号は、ブロック単位で
記憶手段の同一ページに書込まれる。記憶手段に書込ま
れた画像信号は読出されて、復号化に用いられる。

【００５４】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について詳細に説明する。図１は本発明に係る
動画像復号装置の一実施の形態を示すブロック図であ
る。図１において図２２と同一の構成要素には同一符号
を付してある。

【００５５】本実施の形態は参照メモリへのデータの格
納方法が従来例と異なる。図１において入力端子１には
符号化データが入力される。この符号化データは、ＤＣ
Ｔ処理、量子化処理及び可変長符号化処理によって作成
されたものであり、フレーム内符号化処理だけでなく、
前方又は後方フレームの参照画像を用いた片方向予測符
号化処理及び両方向フレームの参照画像を用いた両方向
予測符号化処理が行われている。また、符号化データに
は予測符号化時に用いた動きベクトルの情報が可変長符
号化されて多重されている。

【００５６】入力端子１を介して入力された符号化デー
タはＶＬＤ２に供給される。ＶＬＤ２は入力された符号
化データを可変長復号化して、符号化側の可変長符号化
処理前のデータに戻す。これにより、ＶＬＤ２からは量
子化出力及び動きベクトルのデータが得られる。ＶＬＤ
２は、量子化出力をＩＱ３に供給し、動きベクトルを画
面アドレス生成回路21に供給する。

【００５７】ＩＱ３はＶＬＤ２の出力を逆量子化して振
幅方向に伸張した後、ＩＤＣＴ４に出力する。ＩＤＣＴ
４は逆量子化出力を逆ＤＣＴ処理して符号化側のＤＣＴ
処理前のデータに戻す。ＩＤＣＴ４の出力は加算器５を
介してメモリデータバス６に転送され、更に、参照メモ
リ７に転送される。

【００５８】参照メモリ７は、加算器５から復元画像デ
ータが与えられ、この復元画像データを参照画像データ
として記憶するようになっている。参照メモリ７は、メ
モリアドレス生成回路22に書込み及び読出しが制御さ
れ、メモリアドレス生成回路22が指定したブロック化位
置のマクロブロックの参照画像データを読出して参照Ｍ
Ｂバッファ11に出力するようになっている。

【００５９】参照ＭＢバッファ11は参照メモリ７からの
動き補償された参照画像データを保持して加算器５に出
力する。加算器５はＩＤＣＴ４から予測誤差の復元画像
データが入力された場合には、参照ＭＢバッファ11から
参照画像データを読出して加算することにより、元の画
像を復元して出力するようになっている。表示制御回路
12は参照メモリ７に格納されたデータを表示順に読出し
て、出力端子13を介して出力するようになっている。

【００６０】参照メモリ７の書込み及び読出しは、メモ
リアドレス生成回路22によって制御される。メモリアド
レス生成回路22は、復号されたマクロブロックの画面上
の位置に応じた参照メモリ７上の位置を示す書込みアド
レスを発生する。本実施の形態においては、メモリアド
レス生成回路22は、復元された画像データをマクロブロ
ック単位で参照メモリ７上に書込むようになっている。

【００６１】図２は本実施の形態における参照メモリ７
への書込みを説明するための説明図である。図２は、従
来例と同様に、ローアドレスが１０ビットで、カラムア
ドレスが９ビットで、データバス幅が３２ビットの１６
ＭビットＤＲＡＭを参照メモリ７として用い、１ワード
を３２ビットとして、１画素分が８ビットで構成された
水平方向の４画素分の復元画像データを１アドレスに格
納する例を示している。

【００６２】図２において、水平及び垂直は夫々画面上
の水平及び垂直位置に対応しており、水平方向の区切り
は画面上の１６ラインを示し、垂直方向の区切りは画面
上の１６画素を示している。即ち、図２の１細枠は１マ
クロブロックを示しており、枠内の数字はマクロブロッ
ク番号を示している。つまり、図２は各マクロブロック
の画面上の位置に対応している。また、太枠は参照メモ
リ７の各ページに対応している。

【００６３】図２に示すように、参照メモリ７には、符
号化単位であるマクロブロックを単位として書込みを行
う。1マクロブロックは１６×１６（＝２５６）画素で
あり、１ワードが４画素分に対応するので、１マクロブ
ロックのデータを格納するためには６４カラム分の容量
が必要である。図２の例では１ページは５１２カラムの
アドレスを有しており、５１２＝６４×８であるので、
１ページには８マクロブロック分のデータを格納するこ
とができる。つまり、同一マクロブロック内のデータが
２ページに亘って書込まれることはない。

【００６４】また、画面水平方向に存在するマクロブロ
ック数（１スライスのブロック数）は４５であり、１ペ
ージのマクロブロック数である８の整数倍でないので、
図２に示すように、スライスの切れ目とページの切れ目
とは一致しない。

【００６５】従って、各ページに記憶されるマクロブロ
ックは、図２に示すように、少なくとも画面垂直方向に
おいて異なるページに記録されたマクロブロックに隣接
すると共に、各ページの先頭及び最後に対応するマクロ
ブロックは、画面の水平及び垂直方向において異なるペ
ージに記録されたマクロブロックに隣接する。

【００６６】上述したように、動き補償においては、参
照マクロブロックのブロック化位置を動きベクトルに基
づいて補正する。従って、動きベクトルの水平方向成分
又は垂直方向成分の一方が０である場合には、参照マク
ロブロックのブロック化位置は元の２つのマクロブロッ
クに跨るが、水平及び垂直方向成分の両方が０でない場
合には、参照マクロブロックのブロック化位置は４つの
マクロブロックに跨る。この場合において、参照マクロ
ブロックがページの最後に対応するマクロブロックと次
のページの先頭に対応するマクロブロックと垂直方向に
隣接する２つのマクロブロックとに跨る場合、例えば、
図２のマクロブロック５６，５７、１１，１２に跨る場
合には、参照マクロブロックは、メモリ上では３ページ
に跨る。図２に示すように、垂直方向に隣接した２つの
スライスにおいて、ページの切れ目の水平方向位置が一
致することはないので、参照マクロブロックはメモリ上
で４ページに跨ることはなく、最大で３ページに跨る。

【００６７】メモリアドレス生成回路22は、画面アドレ
ス生成回路21の出力に基づいて、参照メモリ７の読出し
アドレスを発生するようになっている。画面アドレス生
成回路21はＶＬＤ２によって復号された動きベクトル情
報（Ｘ，Ｙ）が与えられ、復号するブロックが参照した
参照マクロブロックの画面アドレス（ｄRa、ｄCa）を生
成すると共に、参照マクロブロックが含まれるマクロブ
ロックのうち画面の左上側のマクロブロックＭＢ0 の左
上端の画素位置と参照マクロブロックの左上端の画素位
置との画面上の相対距離（Ｖdis，Ｈdis）を生成して、
メモリアドレス生成回路22に出力する。

【００６８】メモリアドレス生成回路22は、画面アドレ
ス生成回路21の出力に基づいて、参照マクロブロックの
左上端の画素位置に相当するメモリ上のアドレス（ｍR
a、ｍCa）を生成し、このアドレスを基準にして参照マ
クロブロックのアドレスを発生して参照メモリ７に読出
しアドレスとして供給するようになっている。

【００６９】メモリアドレス生成回路22は、各参照マク
ロブロックのデータをライン方向にラスタ順に読出すよ
うになっている。図３は参照マクロブロックデータの読
出し順を説明するための説明図である。図３は矢印によ
って参照マクロブロックの読出し順を示している。図３
は読出し順を模式的に示すものであり、矢印の垂直方向
の本数は実際のライン本数を表していない。

【００７０】参照マクロブロックのデータが３ページに
跨って格納されている場合であっても、メモリアドレス
生成回路22は、図３に示すように、ライン方向にラスタ
順にデータを読出す。

【００７１】なお、メモリアドレス生成回路22は、同一
ライン上のデータを必ず左から右側に向かって読出して
いるが、これに限定されるものではなく、例えば、右か
ら左に向かって読出すようにしてもよいことは明らかで
ある。

【００７２】次に、このように構成された実施の形態の
動作について図４乃至図７の説明図を参照して説明す
る。図４は画面アドレス生成回路21及びメモリアドレス
生成回路22の動作を説明するためのものであり、図５は
メモリアドレス生成回路22が発生する読出しアドレスを
説明するためのものであり、図６及び図７はページ切換
えに伴うオーバーヘッドを説明するためのものである。

【００７３】入力端子１を介して入力された符号化デー
タに対する可変長復号化処理、逆量子化処理、逆ＤＣＴ
処理及び加算器５の加算処理は従来と同様である。加算
器５からは復元された画像データがブロック単位でメモ
りデータバス６に転送される。メモリアドレス生成回路
22は参照メモリ７に書込みアドレスを与えて、メモリデ
ータバス６を介して転送された復元画像データをマクロ
ブロック単位で記憶させる。こうして、参照メモリ７に
は、例えば図２に示すように、マクロブロック単位で参
照画像データが格納される。

【００７４】フレーム間符号化された符号化データが入
力端子１を介して入力された場合には、ＶＬＤ２から動
きベクトル情報（Ｘ，Ｙ）が画面アドレス生成回路21に
供給される。画面アドレス生成回路21は、動きベクトル
情報（Ｘ，Ｙ）に基づいて、参照マクロブロックの画面
アドレスを生成する。

【００７５】いま、図４に示す画面31上の所定位置のマ
クロブロックＤＭＢ（網線部）を復号する場合におい
て、ＶＬＤ２から動きベクトル情報（Ｘ1 ，Ｙ1 ）が与
えられるものとする。画面アドレス生成回路21は、図４
に示すように、画面左上端画素の画面アドレスを（０，
０）として、復号するマクロブロックＤＭＢの左上端の
画素の画面アドレスに動きベクトル（Ｘ1 ，Ｙ2 ）を加
算することにより、参照マクロブロックＲＭＢ（斜線
部）の左上端の画素の画面アドレス（ｄRa、ｄCa）を得
る。

【００７６】参照マクロブロックＲＭＢは、図４に示す
ように、画面上で隣接する４つのマクロブロックに跨っ
ているものとし、これらのマクロブロックをブロック番
号が小さい順にＭＢ0 ，ＭＢ1 ，ＭＢ2 ，ＭＢ3 という
ものとする。また、参照マクロブロックＲＭＢがマクロ
ブロックＭＢ0 ，ＭＢ1 ，ＭＢ2 ，ＭＢ3 上に占める領
域（以下、ブロック形成領域という）を夫々ＲＭＢ0 ，
ＲＭＢ1 ，ＲＭＢ2 ，ＲＭＢ3 とする。

【００７７】また、画面アドレス生成回路21は、参照マ
クロブロックＲＭＢの左上端の画素の画面アドレスとマ
クロブロックＭＢ0 の左上端の画素の画面アドレスとの
相対距離（Ｈdis、Ｖdis）も求める。画面アドレス生成
回路21は、求めた画面アドレス（ｄRa、ｄCa）及び相対
距離（Ｈdis 、Ｖdis ）をメモリアドレス生成回路22に
出力する。

【００７８】図５は参照画像の参照メモリ７上の格納位
置を示している。上述したように、復元画像データはマ
クロブロック単位で格納されており、例えば、参照マク
ロブロックを含むマクロブロックＭＢ0 ，ＭＢ1 は図５
に示す格納領域に格納されているものとする。メモリア
ドレス生成回路22は、参照マクロブロックの画面アドレ
ス（ｄRa、ｄCa）及び相対距離（Ｈdis、Ｖdis）の情報
が与えられて、画面左上端画素に対応するメモリアドレ
スを（０，０）として、参照マクロブロックの左上端の
領域ＲＭＢ0 の左上端の画素に対応するメモリアドレス
（ｍRa、ｍCa）を求める。

【００７９】メモリアドレス生成回路22は、参照マクロ
ブロックの左上端の画素に対応するメモリアドレス（ｍ
Ra、ｍCa）を基準にして、図３に示すラスタ順に順次読
出しアドレスを発生して参照メモリ７に供給する。これ
により、参照メモリ７から参照マクロブロックの復元画
像データが読出され、メモリデータバス６を介して参照
ＭＢバッファ11に転送されて記憶される。

【００８０】加算器５はＩＤＣＴ４からの予測誤差デー
タと参照ＭＢバッファ11からの動き補償された参照マク
ロブロックデータとの加算を行って、元の画像を復元す
る。

【００８１】以後、同様の動作が繰返されて復号化が行
われる。復元された画像データは表示制御回路12によっ
て表示順に読出されて、出力端子13を介して出力され
る。

【００８２】本実施の形態においては、参照メモリ７に
対するマクロブロック単位の書込みを可能にすることに
より、復号化及び出力処理におけるメモリアクセス時の
オーバーヘッドを低減している。

【００８３】次に、本実施の形態においてオーバーヘッ
ドが低減される理由を説明する。オーバーヘッドは参照
メモリ７に対するアクセスに際してページ切換えが発生
することによって生じる。そこで、本実施の形態におい
て参照メモリ７に対するアクセス時にページ切換えが発
生する確率を求め、この発生確率からプリチャージサイ
クルＰ及びローアドレスサイクルＲからなるオーバーヘ
ッドサイクル数を求める。

【００８４】図６及び図７はこのようなページ切換えに
よって発生するオーバーヘッドを説明するためのもので
ある。図６は図２の左上側の９×２マクロブロックを示
しており、図２と同様に太枠はページの境界を示してい
る。図７は外枠が１つの参照マクロブロックを示し、外
枠を区画する線は、図６の太枠に対応したページ境界線
を示している。図７（ａ）は図６の縦線部分に対応し、
図７（ｂ）、（ｃ）は図６の網線部分に対応し、図７
（ｄ）は図６の斜線部分に対応している。図７におい
て、▽印は読出し開始位置を示し、△印は読出し終了位
置を示し、○印はアクセス開始時のページ設定（以下、
初回ページ切換えという）によるオーバーヘッドを示
し、□印はページ切換えに伴うオーバーヘッドを示して
いる。

【００８５】図６に示すように、第１乃至第８マクロブ
ロックは同一ページに記録されている。これらのマクロ
ブロック下方において夫々隣接する第４６乃至第５３マ
クロブロックは、異なる２つのページに記録されてい
る。また、これらのページとは別のページに第９マクロ
ブロックは記録されており、第５４マクロブロックは第
５３マクロブロックと同一のページに記録されている。

【００８６】いま、参照メモリ７に例えば図２に示す書
込みが行われているものとする。ページ切換え数は、参
照マクロブロックの左上端画素の位置によって決定す
る。例えば、動きベクトルの垂直方向成分が０又は１６
×整数倍である場合には、参照マクロブロックの左上端
画素はマクロブロックの上端画素位置、即ち、図６の縦
線部分に存在する。この場合には、参照マクロブロック
の左上端画素がページの最後のマクロブロックの２画素
目以降に存在する場合（第８マクロブロックの網線部）
を除いて、参照マクロブロックの読出しに際してページ
切換えは発生しない。従って、この場合には、ページ切
換えに伴うオーバーヘッド発生回数は初回ページ切換え
による１回である。なお、この場合のオーバーヘッドサ
イクル数は、プリチャージサイクルとローアドレスサイ
クルとで２となる。

【００８７】図７（ａ）はこの状態を示している。参照
マクロブロックの左上端画素が図６の縦線部内に存在す
る場合には、図７に示すように、参照マクロブロックは
ページ境界線によって区画されておらず、図７の矢印に
示す▽印から△印までの読出しに際して、初回ページ切
換えのみが生じ、他のページ切換えは発生しない。

【００８８】また、参照マクロブロックが２つのページ
のマクロブロックに跨っている場合、即ち、参照マクロ
ブロックの左上端画素が図６の網線部内に存在する場合
には、この参照マクロブロックに対するアクセスに際し
て、２つのページのアドレスを指定するためのページ切
換えが必要である。この場合において、垂直方向にペー
ジが切換るときには、ページ切換えに伴うオーバーヘッ
ド発生回数は、図７（ｂ）の○印及び□印に示す２回で
ある。水平方向にページが切換るときには、本実施の形
態におけるメモリアクセスは図３に示すようにライン単
位であるので、図７（ｃ）の○印及び□印に示すよう
に、ページ境界及びライン切換え毎にオーバーヘッドが
発生する。つまり、初回ページ切換えを含んで、ライン
数×２回のオーバーヘッドが生ずる。

【００８９】また、参照マクロブロックが３つのページ
のマクロブロックに跨っている場合、即ち、参照マクロ
ブロックの左上端画素が図６の斜線部内に存在する場合
には、この参照マクロブロックに対するアクセスに際し
て、３つのページのアドレスを指定するためのページ切
換えが必要である。この場合においては、図７（ｄ）に
示すように、水平及び垂直方向にページが切換るので、
水平方向にページが切換る回数に応じた数のオーバーヘ
ッドが発生する（図７（ｄ）の○印及び□印参照）。

【００９０】このように、参照マクロブロックの左上画
素位置によってページ切換え数が分かる。例えば、図６
に示す参照マクロブロック35は３つのページのマクロブ
ロックに跨っている。図６に示すように、この参照マク
ロブロックの左上端画素は斜線部内に存在しており、こ
の参照マクロブロックのアクセスに際して、３つのペー
ジのアドレスを指定するためのページ切換えが必要であ
る。

【００９１】そこで、図６の縦線部、網線部及び斜線部
の各領域の画素数とページ内の画素総数との比によっ
て、参照マクロブロックのアクセスに際してページを跨
いでアドレスを指定する確率（以下、ページ切換えの発
生確率という）Ｐを求める。初回ページ切換えのみが発
生する場合の確率Ｐ0 は、図６の縦線部分の画素数から
下記（８）式によって与えられる。なお、この場合のオ
ーバーヘッドサイクル数ａは２である。

【００９２】 Ｐ0 ＝（１１３×１）／２０４８ ＝１１３／２０４８ ＝０．０５５ …（８） ２つのページのアドレスを発生する確率Ｐ1 は下記
（９）式によって与えられる。

【００９３】 Ｐ1 ＝（３３×１５＋６５×１５＋１５×１）／２０４８ ＝１４８５／２０４８＝０．７２５ …（９） ３つのページのアドレスを発生する確率Ｐ2 は下記（１
０）式によって与えられる。

【００９４】 Ｐ2 ＝（１５×１５＋１５×１５）／２０４８ ＝４５０／２０４８ ＝０．２２０ …（１０） 上述したように、ページ切換えが発生する場合おいて、
水平方向にページが切換る場合と垂直方向にページが切
換る場合とでオーバーヘッドの回数は異なる。参照マク
ロブロックの記録が２ページに跨る場合において、水平
方向にページを跨る場合、即ち、参照マクロブロックの
左上端の画素が図６の第８マクロブロックの第１ライン
の２画素目以降に存在する場合には、初回ページ切換え
も含めて、１６（ライン数）×２＝３２回のオーバーヘ
ッドが発生する。１回のオーバーヘッドにプリチャージ
サイクルＰとローアドレスサイクルＲの２サイクルが必
要であるので、この場合のオーバーヘッドサイクル数は
６４である。

【００９５】また、上述したように、２ページのアドレ
スを発生する場合において、垂直方向にページを跨る場
合には、２回のオーバーヘッドが発生するので、オーバ
ーヘッドサイクル数は４である。

【００９６】従って、参照マクロブロックの左上端の画
素が図６の網線部内に存在する場合における平均オーバ
ーヘッドサイクル数ｂは下記（１１）式によって与えら
れる。

【００９７】 ｂ＝（１５／１４８５）×６４＋（１４７０／１４８５）×４＝４．６ …（１１） また、３つのページのアドレスを発生する図６の参照マ
クロブロック35については、参照マクロブロックの左上
端画素が例えば第８マクロブロックの下から２ライン目
に位置するものとすると、参照マクロブロックの読出し
に際して、最初の２ラインはページ切換え毎にオーバー
ヘッドが発生し（この場合には初回ページ切換え分も含
めて４回）、次の３ライン以降の読出し時には１回のオ
ーバーヘッド（オーバーヘッドサイクル数は２）が必要
である。

【００９８】このように、参照マクロブロックが３つの
ページに跨る場合には、参照マクロブロック内の各ライ
ンのうち２ページに跨るライン数によって、オーバーヘ
ッドの発生回数が異なる。参照マクロブロックが３つの
ページに跨る場合には、最大で１５ラインが２ページに
跨るので、参照マクロブロック内の任意の１ラインにつ
いてみると、そのラインが２ページに跨る確率は、１／
１５である。

【００９９】いま、参照マクロブロックが３つのページ
に跨る場合において、ｋ本のラインが２ページに跨るも
のとすると、その参照マクロブロックの読出しに発生す
るオーバーヘッド回数は、 ｋ本×２回（初回ページ切換を含む）＋１（垂直方向の
ページ切換え）＝２ｋ＋１ である。１ライン当たりの出現確率は１／１５であるの
で、平均オーバーヘッドサイクル数ｃは下記（１２）式
によって与えられる。

【０１００】 一方、復号画像データを参照メモリ７に書込む場合に
は、マクロブロック単位でデータを書込んでおり、マク
ロブロックがページを跨いで書込まれることはないの
で、アタセス開始時に１回だけオーバーヘッドが発生す
る。

【０１０１】復元画像が７２０画素×４８０ラインで構
成され、８ビットの復元画素データの４画素分を１ワー
ド（３２ビット）として参照メモリ７の１アドレスに格
納するものとした場合において、復号する全てのマクロ
ブロックが片方向予測符号化されたものであるものとす
ると、本実施の形態における１スライス（４５マクロブ
ロック）当たりの復号及び出力処理におけるオーバーヘ
ッドサイクル数は下記（１３）乃至（１５）式によって
示すことができる。

【０１０２】即ち、参照マクロブロック読出し時のオー
バーヘッドサイクル数は下記（１３）式で表される。な
お、ａ，ｂ，ｃは、上述したように、夫々２，４．６，
３４である。

【０１０３】 （０．０５５×ａ＋０．７２５×ｂ＋０．２２０×ｃ）×４５マクロブロック ＝１０．９×４５≒４９５サイクル …（１３） 復元画像データの書込みによるオーバーヘッド数は下記
（１４）式で表される。

【０１０４】 １×２サイクル×４５マクロブロック ＝９０サイクル …（１４） 復元画像データ出力処理のための読出しによるオーバー
ヘッド数は１アクセスで１６ワードを読出すことができ
るものとすると下記（１５）式で表される。

【０１０５】 （１８０／１６）切換え数×２サイクル×１６ライン ＝３６０サイクル …（１５） 従って、本実施の形態においては、１スライスの処理に
ついて、オーバーヘッドサイクル数は（１３），（１
４）、（１５）式の和であり、計９４５サイクルとな
る。即ち、オーバーヘッドサイクル数は従来例に比して
３０％削減される。

【０１０６】このように、本実施の形態においては、参
照メモリに対する書込みをマクロブロック単位で行って
おり、復号化及び出力処理においてメモリアクセスのペ
ージ切換え数を抑制して、オーバーヘッドサイクル数を
低減している。これにより、バンド幅が圧迫されること
を防止することができる。また、オーバーヘッドサイク
ル数が低減されるので、オーバーヘッドサイクルに要す
るクロック数を低減させることができ、回路設計の自由
度を向上させることができる。

【０１０７】図８は本発明の他の実施の形態を示すブロ
ック図である。図８において図１と同一の構成要素には
同一符号を付して説明を省略する。

【０１０８】図１の実施の形態においては、参照メモリ
７からの読出しをラスタ順に行っている。従って、上記
（１２）式のｎが１５の場合には、オーバーヘッドサイ
クル数が比較的大きくなり、１参照マクロブロックの読
出しに際して初回ページ切換え分も含めて３１回のオー
バーヘッドが発生する。このように、図１の実施の形態
では、復元画像データの書込み時におけるオーバーヘッ
ドサイクル数は著しく低減されるが、参照画像の読出し
時のオーバーヘッドサイクル数の減少は比較的小さい。

【０１０９】そこで、本実施の形態においては、ページ
切換えの発生を減少させるために、同一ページ内のデー
タを連続的にアクセスするようになっている。即ち、メ
モリアドレス生成回路41は、参照マクロブロックの左上
端の画素位置に相当するメモリ上のアドレス（ｍRa、ｍ
Ca）を基準にして、ページ毎に参照マクロブロックのア
ドレスを発生するようになっている。

【０１１０】図９は参照マクロブロックの読出しを模式
的に示している。図９の例では、参照マクロブロックは
３つのページ51，52，53に跨って記録されている。メモ
リアドレス生成回路41は、左上画素54に相当するアドレ
スを基準として、同一ページについては、図１の実施の
形態と同様に、ラスタ順にアドレスを指定する（矢印55
参照）。

【０１１１】図９の矢印56で示すように、参照マクロブ
ロックの１ラインの読出し途中においてページ境界が発
生した場合には、メモリアドレス生成回路41は、同一ペ
ージ内の次のラインの画素データを読出すためのアドレ
スを発生する（矢印56参照）。ページ52の最後のライン
の読出しが終了すると、メモリアドレス生成回路41は、
矢印57に示すように、ページ53の先頭ラインからページ
53内でラスタ順に読出しを行うようになっている。

【０１１２】メモリアドレス生成回路41は、参照メモリ
７からの参照マクロブロックの読出しに用いたアドレス
と同様のアドレスを参照ＭＢバッファ42にも指定するよ
うになっている。参照ＭＢバッファ42は、メモリアドレ
ス生成回路41に書込み及び読出しが制御されて、メモリ
データバス６を介して入力された参照メモリ７からの参
照マクロブロックの復元画像データを保持して、加算器
５に出力する。この場合には、メモリアドレス生成回路
41によって、参照メモリ７からの読出しアドレスに対応
した書込み又は読出しアドレスが与えられて、元の参照
マクロブロックのデータ順と同一のデータ順で加算器５
に復元画像データを出力することができるようになって
いる。

【０１１３】メモリアドレス生成回路41及び参照ＭＢバ
ッファ42のその他の構成は、図１のメモリアドレス生成
回路22及び参照ＭＢバッファ11と夫々同様である。

【０１１４】次に、このように構成された実施の形態の
動作について説明する。

【０１１５】本実施の形態は、参照メモリ７からの参照
マクロブロックの読出しのみが図１の実施の形態と異な
る。メモリアドレス生成回路41は、参照メモリ７にペー
ジ単位の読出しアドレスを供給する。参照メモリ７から
の参照マクロブロックはメモリデータバス６を介して参
照ＭＢバッファ42に供給される。この場合でも、メモリ
アドレス生成回路41は、参照メモリ７に与えた読出しア
ドレスに対応した書込み又は読出しアドレスを参照ＭＢ
バッファ42に与えており、加算器５には図１の実施の形
態と同様の参照マクロブロックデータが供給される。

【０１１６】このように、本実施の形態においては、同
一ページ内のデータを連続的に読出している。従って、
参照マクロブロックが３ページに跨って記録されている
場合でも、この参照マクロブロックの読出し時のページ
切換えに伴うオーバーヘッド発生回数は３回である。

【０１１７】従って、参照マクロブロック読出し時のオ
ーバーヘッドサイクル数を示す上記（１３）式は下記
（１６）式に変更される。

【０１１８】 （０．０５５×２＋０．７２５×４＋０．２２０×６）×４５マクロブロック ＝１９５ …（１６） 従って、本実施の形態においては、１スライスの処理に
ついて、オーバーヘッドサイクル数は（１６），（１
４）、（１５）式の和であり、計６４５サイクルとな
る。即ち、オーバーヘッドサイクル数は従来例に比して
５３％削減される。

【０１１９】このように、本実施の形態においては、図
１の実施の形態よりもメモリアクセスのオーバーヘッド
サイクル数を低減することができる。

【０１２０】図１０は図８の実施の形態の変形例を示す
ブロック図である。図１０において図８と同一の構成要
素には同一符号を付して説明を省略する。

【０１２１】本実施の形態は、メモリアドレス生成回路
41に代えてメモリアドレス生成回路63を用い、内挿補間
回路61及び保持回路62を付加した点が図８の実施の形態
と異なる。

【０１２２】ＭＰＥＧ２規格においては、動き補償を１
／２画素単位で行っているので、復号化時において中間
値（ハーフペル）処理を行う必要がある。図１０の例で
は、中間値処理を行うための内挿補間回路61を付加して
いる。

【０１２３】メモリアドレス生成回路63は、参照メモリ
７及び参照ＭＢバッファ42に対する書込み及び読出し制
御は、図８のメモリアドレス生成回路41と略々同様であ
るが、参照メモリ７からの読出しに際しては、ハーフペ
ル処理を考慮して、参照マクロブロックとその隣接した
画素、即ち、１７×１７画素の画素データを読出すよう
になっている。また、メモリアドレス生成回路63は、保
持回路62の書込み及び読出しを制御するようになってい
る。

【０１２４】中間値処理は、隣接する２つの画素の中間
の画素値を得るために、これらの隣接する画素の画素デ
ータを用いた演算処理を要する。隣接する２つ画素が例
えば図９に示すページ境界線の両側に位置する場合に
は、これらの２つの画素の画素データは異なるページに
記録されることになる。従って、中間値処理を行うため
には、ページ境界線近傍の画素のデータについては、対
応するページに記憶された対応する画素のデータをアク
セスするまで保持しておく必要がある。

【０１２５】保持回路62は、垂直ワード保持回路64及び
水平ワード保持回路65を有しており、参照メモリ７から
読出されたデータを内挿補間回路61に供給するようにな
っている。垂直ワード保持回路64は、ページ境界線近傍
の垂直方向の画素のデータを保持して内挿補間回路61に
出力する。また、水平ワード保持回路65は、ページ境界
線近傍の水平方向の画素のデータを保持して内挿補間回
路61に出力するようになっている。

【０１２６】内挿補間回路61は、参照メモリ７から読出
されたデータを内挿補間する。この場合には、内挿補間
回路61は、ページ境界線近傍の画素のデータについて
は、保持回路62に保持されている画素データを用いて内
挿補間を行うようになっている。内挿補間回路61によっ
て内挿補間された参照マクロブロックは参照ＭＢバッフ
ァ42に供給されるようになっている。

【０１２７】次に、このように構成された変形例の動作
について図１１の説明図を参照して説明する。図１１
（ａ）は参照メモリ７から読出される参照マクロブロッ
ク及び隣接した画素のデータのページ区画を画面上の位
置に対応させて示し、図１１（ｂ）、（ｃ）は保持回路
62が保持する画素データを示している。

【０１２８】メモリアドレス生成回路63は、参照マクロ
ブロックの読出しアドレスを参照メモリ７に供給する。
この場合には、メモリアドレス生成回路63は、参照マク
ロブロック及び隣接する画素の１７×１７画素の画素デ
ータを読出すための読出しアドレスを発生する。いま、
メモリアドレス生成回路63によって読出される参照マク
ロブロック及び隣接する画素が図１１（ａ）に示すペー
ジ境界線Ａ，Ｂを境界として、３つのページ66，67，68
に跨って記録されているものとする。

【０１２９】メモリアドレス生成回路63は、ページ単位
で読出しを行う。即ち、メモリアドレス生成回路63によ
って、ページ66の読出しアドレスがラスタ順に発生され
る。読出された画素データはメモリデータバス６から保
持回路62を介して内挿補間回路61に供給される。図１１
（ｂ）の太線はページ66の読出しを示している。保持回
路62の垂直ワード保持回路64は、図１１（ｂ）の左斜め
斜線に示すように、ページ境界線Ａに隣接した垂直方向
の１６画素を保持する。また、保持回路62の水平ワード
保持回路65は、図１１（ｂ）の右斜め斜線にて示すよう
に、ページ境界線Ｂに隣接した水平方向のα画素を保持
する。この時点では、保持回路62は（１６＋α≦３２）
画素分のデータを保持している。

【０１３０】内挿補間回路61は、隣接した２つの画素の
画素データを用いてページ66から読出した画素同士の中
間値を内挿補間する。この場合には、内挿補間回路61
は、対応する画素のデータが他のページに記憶されてい
る画素（図１１（ｂ）の斜線部）については、この時点
では補間を行わない。内挿補間回路61によって内挿補間
されたデータは参照ＭＢバッファ42の対応する領域に書
込まれる。

【０１３１】次に、ページ67に記憶されているデータが
読出される。図１１（ｃ）の太枠はこの読出しを示して
いる。参照メモリ７から読出されたデータは保持回路62
を介して内挿補間回路61に供給される。内挿補間回路61
は、ページ67から読出されたデータに対して内挿補間処
理を行う。この場合には、内挿補間回路61は、垂直ワー
ド保持回路64に保持されているデータを読出して、ペー
ジ境界線Ａの両側の画素の中間値も求める。

【０１３２】また、内挿補間回路61は、対応する画素の
データが他のページに記憶されている画素（図１１
（ｃ）のページ68に対応した斜線部）については、この
時点では補間を行わない。内挿補間回路61によって内挿
補間されたデータは参照ＭＢバッファ42の対応する領域
に書込まれる。

【０１３３】一方、水平ワード保持回路65は、ページ67
から読出された画素データのうち図１１（ｃ）の斜線で
示すβ画素の画素データについては保持しておく。

【０１３４】次に、ページ68に記憶されたデータの読み
出しが行われる。このデータは保持回路62を介して内挿
補間回路61に供給される。内挿補間回路61は、ページ68
に記憶されたデータに対する中間値処理を行う。この場
合には、内挿補間回路61は、水平ワード保持回路65に格
納されている画素データ（図１１（ｃ）の斜線部に対応
するデータ）を読出して、内挿補間処理を行う。内挿補
間回路61によって内挿補間されたデータは参照ＭＢバッ
ファ42の対応する領域に格納される。こうして、参照Ｍ
Ｂバッファ42には、内挿補間された参照マクロブロック
（１６×１６画素）のデータが記憶される。

【０１３５】他の作用は、図８の実施の形態と同様であ
る。

【０１３６】このように、図１０の装置では、中間値処
理が可能である。

【０１３７】ところで、中間値処理を行う場合には、１
７×１７画素のデータが必要であるので、垂直方向には
必ず２つのページに跨って記録された画素データを読出
すことになる（図２参照）。従って、水平ワード保持回
路65は１７画素分の画素データを保持する容量が必要で
ある。

【０１３８】また、垂直ワード保持回路64が最も多くの
画素データを保持するのは、参照マクロブロックの左上
端の画素が図６の第８マクロブロックの網線部内に存在
する場合である。即ち、この場合には、参照マクロブロ
ックは３ページに跨り、且つ、１６ラインが２ページに
跨るので、垂直ワード保持回路64は、１６画素分のデー
タを保持する容量が必要である。

【０１３９】図１２は本発明の他の実施の形態を示すブ
ロック図である。図１２において図１０と同一の構成要
素には同一符号を付して説明を省略する。

【０１４０】ハーフペル処理に対応した図１０の変形例
では、保持回路62は略々１７画素分のデータを保持する
２つのメモリを必要とする。これに対し、本実施の形態
は、参照メモリからの読出し順を可変とすることによ
り、１７画素分のデータを保持する容量の１つのメモリ
によってハーフペル処理を可能にしたものである。

【０１４１】本実施の形態は保持回路62及びメモリアド
レス生成回路63に代えて、夫々保持回路72及びメモリア
ドレス生成回路73を設け、読出順番制御回路71を付加し
た点が図１０の例と異なる。

【０１４２】メモリアドレス生成回路73は、図１０のメ
モリアドレス生成回路63と同様に、参照マクロブロック
及び隣接する画素の１７×１７画素の画素データを読出
すための読出しアドレスを参照メモリ７に供給する。ま
た、メモリアドレス生成回路73の参照ＭＢバッファ42に
対する書込み及び読出し制御も図１０と同様である。

【０１４３】本実施の形態においては、メモリアドレス
生成回路73は、参照メモリ７から参照マクロブロックの
画素データをページ単位ではなく、元のマクロブロック
単位で読出すようになっている。即ち、メモリアドレス
生成回路73は、参照マクロブロックが３ページに跨って
設定される場合には、参照マクロブロックが各マクロブ
ロック上に占める４つの領域（ブロック形成領域）単位
でアドレスを発生する。そして、メモリアドレス生成回
路73は、４つのブロック形成領域のうち面積が最も小さ
い領域を最初に読出すようになっている。

【０１４４】更に、本実施の形態においては、メモリア
ドレス生成回路73は、最初に読出すブロック形成領域の
水平方向の画素数と垂直方向の画素数とを比較し、少な
い画素数の方向に次に読出すブロック形成領域を決定す
ると共に、４つのブロック形成領域を時計方向（右回
り）又は反時計方向（左回り）の順番に指定して読出し
を行うようになっている。

【０１４５】４つのブロック形成領域の読出し順は読出
順番制御回路71によって制御されるようになっている。
読出順番制御回路71は、画面アドレス生成回路21から図
４に示す相対距離（Ｈdis 、Ｖdis ）が与えられるよう
になっている。読出順番制御回路71は、相対距離（Ｈdi
s 、Ｖdis ）から各ブロック形成領域の水平及び垂直方
向の大きさを求めて、その面積を比較する。読出順番制
御回路71は、４つのブロック形成領域うち最も面積が小
さいブロック形成領域から読出しを開始して、４つのブ
ロック形成領域を右回り又は左回りの順に指定して読出
しを行うようになっている。

【０１４６】読出順番制御回路71は、４つのブロック形
成領域のうち最も小さい面積のブロック形成領域の水平
距離ＲHdis及び垂直距離ＲVdisを求め、求めた水平距離
ＲHdisと垂直距離ＲVdisとを比較して、読出しを右回り
に行うか左回りに行うかを決定するようになっている。
即ち、読出順番制御回路71は、水平距離ＲHdisが垂直距
離ＲVdisよりも小さい場合には、読出しを開始したブロ
ック形成領域に水平方向に隣接する領域を次に読出し、
大きい場合には垂直方向に隣接する領域を次に読出すよ
うになっている。読出順番制御回路71は、最初に読出す
マクロブロックの番号及び読出し順をメモリアドレス生
成回路73に出力するようになっている。メモリアドレス
生成回路73は、読出順番制御回路71に制御されて、参照
メモリ７の読出しアドレスを発生するようになってい
る。

【０１４７】図１３はメモリアドレス生成回路73による
参照マクロブロックの読出しを説明するための説明図で
ある。図１３は参照マクロブロックが４つのマクロブロ
ックに跨っている例を示している。図１３（ａ）は右回
りの読出しを模式的に示し、図１３（ｂ）は左回りの読
出しを模式的に示している。図１３において、▽印は最
初に読出す画素を示し、△印は最後に読出す画素を示
し、矢印は読出し方向を示している。図１３（ａ）にお
いてはＲＶdis ≧ＲＨdis であり、図１３（ｂ）におい
てはＲＶdis ≦ＲＨdis である。

【０１４８】いま、図１３（ａ）に示すように、参照マ
クロブロックがブロック境界線Ａ，Ｂを境界として４つ
のマクロブロックに跨り、４つのブロック形成領域81乃
至84のうち参照マクロブロックの左上の領域81が最も小
さい領域であるものとする。この場合には、メモリアド
レス生成回路73は、ブロック形成領域81から読出しを開
始する。

【０１４９】また、ＲＶdis ≧ＲＨdis であるので、メ
モリアドレス生成回路73は、次にブロック形成領域82の
データを読出す。ついで、メモリアドレス生成回路73
は、ブロック形成領域84，83の順にデータを読出す。即
ち、この場合には、メモリアドレス生成回路73は、右回
りに読出しを行う。

【０１５０】一方、図１３（ｂ）に示すように、４つの
ブロック形成領域85乃至88のうち領域88の面積が最小で
あり、また、ＲＶdis ≦ＲＨdis であるものとする。こ
の場合には、メモリアドレス生成回路73は、ブロック形
成領域88，86，85，87の順に読出しを行う。即ち、左回
りの読み出しが行われる。

【０１５１】なお、メモリアドレス生成回路73は、書込
み順については、図１０の変形例と同様の指定を行うよ
うになっている。

【０１５２】また、参照マクロブロックが２ページに跨
る場合には、ページ単位で読出しを行った場合でも１７
画素分のデータを保持すればよいので、読出しはページ
単位で行うようになっている。

【０１５３】次に、このように構成された実施の形態の
動作について図１４の説明図を参照して説明する。図１
４は図１１に対応しており、図１４（ａ）は参照メモリ
７から読出される参照マクロブロック及び隣接した画素
のデータのページ区画を画面上の位置に対応させて示
し、図１４（ｂ）乃至（ｄ）は保持回路72が保持する画
素データを示している。

【０１５４】いま、メモリアドレス生成回路73によって
読出される参照マクロブロック及び隣接する画素が図１
４（ａ）に示すページ境界線Ａ，Ｂを境界として、３つ
のページ76，77，78に跨って記録されているものとす
る。図１４（ａ）に示すように、ページ78には参照マク
ロブロックの１ラインの画素データのみが記憶されてい
る。即ち、この例は、図１０の変形例において、保持回
路62が１７画素より多くのデータを保持する必要がある
状態であり、図１１におけるαが１１の例を示してい
る。

【０１５５】この例では、読出順番制御回路71は、画面
アドレス生成回路21から相対距離（Ｈdis 、Ｖdis ）と
して（５，０）が与えられる。読出順番制御回路71は、
入力された相対距離によって、４つのブロック形成領域
Ｒ0 乃至Ｒ3 の水平距離ＲHdis及び垂直距離ＲVdisを求
めて、最小面積のブロック形成領域を判別する。即ち、
この場合には、読出順番制御回路71は、４つのブロック
形成領域のうち右下の領域Ｒ3 の面積が最も小さいもの
と判別する。

【０１５６】更に、読出順番制御回路71は、右下の領域
Ｒ3 の水平距離ＲHdisが６で垂直ＲVdisが１であること
から、左回りの順でブロック形成領域Ｒ3 ，Ｒ1 ，Ｒ0
，Ｒ2 を読出すものと判断する。読出順番制御回路71
は、最初に読出すブロック形成領域を示す情報及び各領
域の読出し順を示す情報をメモリアドレス生成回路73に
出力する。

【０１５７】メモリアドレス生成回路73は、参照メモリ
７に対して、図１４（ａ）の右下のブロック形成領域Ｒ
3 からラスタ順に読出しアドレスを供給する。図１４
（ｂ）の太枠は参照メモリ７からの読出しを示してい
る。参照メモリ７から読出された画素データは保持回路
72を介して内挿補間回路61に供給される。内挿補間回路
61は入力されたデータに対して内挿補間処理を行って、
参照ＭＢバッファ42に供給する。

【０１５８】図１４（ａ）の右下のブロック形成領域Ｒ
3 からデータが読出された時点では、保持回路72には図
１４の斜線部に示す６画素分のデータが保持される。次
に、図１４（ｃ）の太枠で示すように、ブロック形成領
域Ｒ1 のデータが読出されて、保持回路72を介して内挿
補間回路61に供給される。内挿補間回路61は、ブロック
形成領域Ｒ1 のデータと保持回路72に保持されているデ
ータとを用いて補間処理を行う。この補間処理が終了し
た時点では、保持回路72には図１４（ｃ）の斜線で示す
１７画素分のデータのみが保持される。

【０１５９】次に、図１４（ｄ）の太枠で示すように、
ブロック形成領域Ｒ0 のデータが読出されて、保持回路
72を介して内挿補間回路61に供給される。内挿補間回路
61は、ブロック形成領域Ｒ0 のデータと保持回路72に保
持されている領域Ｒ1 のデータとを用いて補間処理を行
う。この補間処理が終了した時点では、保持回路72には
図１４（ｄ）の斜線で示す１２画素分のデータのみが保
持される。

【０１６０】最後に、ブロック形成領域Ｒ2 のデータが
読出されて、保持回路72を介して内挿補間回路61に供給
される。この場合には、内挿補間回路61は、領域Ｒ2 の
データと保持回路72に保持されている領域Ｒ0 ，Ｒ3 の
データとを用いて補間処理を行う。こうして、全領域に
ついて補間処理が行われる。

【０１６１】保持回路72に保持されるデータは、図１４
（ｃ）に示すように、最大で１７画素分である。

【０１６２】このように、本実施の形態においては、読
出しをブロック単位で行うと共に、各ブロック形成領域
の読出し順を保持回路に保持される画素データの数が最
も小さくなるように選択されており、保持回路を１７画
素分のデータ容量を有するメモリによって構成すること
ができる。これにより、ハーフペル処理を行う場合にお
いて、回路規模が増大することを抑制することができ
る。

【０１６３】図１５は本発明の他の実施の形態を示すブ
ロック図である。図１５において図１２と同一の構成要
素には同一符号を付して説明を省略する。

【０１６４】図１２の実施の形態では、４つのブロック
形成領域ＲＭＢ0 乃至ＲＭＢ3 によって構成される参照
マクロブロックをマクロブロック単位（ブロック形成領
域単位）で読出すことから、参照マクロブロックの読出
しに際して、初回ページ切換えを含めて４回のページ切
換えが必要となってしまう。つまり、保持回路の回路規
模を削減するために、ページ切換えが１回増加してしま
う。しかし、読出す参照マクロブロックが３ページに跨
る場合であっても、１７画素分の容量を有する保持回路
72を用いてハーフペル処理が可能なことがある。この場
合には、マクロブロック単位の読出しを行う必要はな
い。

【０１６５】本実施の形態は読出順番制御回路71及びメ
モリアドレス生成回路73に代えて夫々読出順番制御回路
91及びメモリアドレス生成回路93を用いた点が図１２の
実施の形態と異なる。読出順番制御回路91及びメモリア
ドレス生成回路93は、参照マクロブロックの読出しに際
して、ページ単位の読出しを行うと１７画素分の容量を
有する保持回路72ではハーフペル処理に必要な画素デー
タを保持することができない場合にのみ、マクロブロッ
ク単位の読出しを行うようになっている。読出順番制御
回路91及びメモリアドレス生成回路93は、図１２の読出
順番制御回路71及びメモリアドレス生成回路73と同様
に、ページ単位の読出し及びマクロブロック単位の読出
しを行うようになっている。

【０１６６】次に、図１６乃至図１９の説明図を参照し
てページ単位の読出しとマクロブロック単位の読出しと
の切換えについて説明する。

【０１６７】参照マクロブロックが３ページに跨る場合
には、参照マクロブロックを構成する４つのブロック形
成領域ＲＭＢ0 乃至ＲＭＢ3 のうち画面上側のブロック
形成領域ＲＭＢ0 ，ＲＭＢ1 の境界にページ境界がある
場合と、画面下側のブロック形成領域ＲＭＢ2 ，ＲＭＢ
3 の境界にページ境界がある場合との２つのタイプ（以
下、夫々タイプＡ、タイプＢという）が考えられる。図
１６はタイプＡを示し、図１７はタイプＢを示してい
る。

【０１６８】図１６（ａ）は参照マクロブロックとペー
ジ境界線との関係を示し、図１６（ｂ）は参照メモリ７
からの読出しを示し、図１６（ｃ）は最初のページから
の読出し後においてハーフペル処理のために保持する画
素を示し、図１６（ｄ）は次のページからの読出し後に
おいて保持する画素を示している。また、図１７（ａ）
乃至（ｄ）は夫々図１６（ａ）乃至（ｄ）に対応してい
る。

【０１６９】いま、参照マクロブロックが図１６に示す
タイプＡでブロック化されるものとする。参照マクロブ
ロックがＭ画素×Ｎラインで構成されており、図１６
（ｂ）に示すように、ページ単位で読出しが行われるも
のとする。また、図１６（ａ）に示すように、ブロック
形成領域ＲＭＢ0 の垂直方向の境界ライン数をγとし、
水平方向の境界画素数をαとする。

【０１７０】タイプＡでは、最初にアクセスするページ
にはブロック形成領域ＲＭＢ0 の画素データが記憶され
ており、次にアクセスするページにはブロック形成領域
ＲＭＢ1 の画素データが記憶されている。

【０１７１】最初のページをアクセスした後において、
ハーフペル処理を行うために保持しなければならない画
素は、図１６（ｃ）の斜線に示すように、領域ＲＭＢ0
の領域ＲＭＢ2 に隣接した水平方向の画素と領域ＲＭＢ
1 に隣接した垂直方向の画素である。即ち、α＋γ−１
画素を保持する必要がある。次のページをアクセスした
後に保持しなければならない画素は、図１６（ｄ）の斜
線で示す画素であり、Ｍ画素である。

【０１７２】従って、タイプＡにおいてページ単位の読
出しを行うと、保持回路72は、Ｍと（α＋γ−１）との
いずれか大きい値の個数分の画素データを保持する容量
を有している必要がある。

【０１７３】一方、図１７に示すタイプＢにおいては、
ページ単位に読出しを行うものとすると、参照メモリ７
に対するアクセスは図１７（ｂ）に示すものとなる。図
１７（ａ），（ｂ）に示すように、最初にアクセスする
ページにはブロック形成領域ＲＭＢ0 ，ＲＭＢ1 が記憶
されており、次にアクセスするページにはブロック形成
領域ＲＭＢ2 が記憶されている。なお、図１７（ａ）に
示すように、ブロック形成領域ＲＭＢ3 の水平方向の境
界画素数をβとし、垂直方向の境界ライン数をδとす
る。なお、α＋β＝Ｍで、γ＋δ＝Ｎである。

【０１７４】図１７の例において、最初のページをアク
セスした後において、ハーフペル処理を行うために保持
しなければならない画素は、図１７（ｃ）の斜線に示す
ように、ブロック形成領域ＲＭＢ0 ，ＲＭＢ1 と領域Ｒ
ＭＢ2 ，ＲＭＢ3 との境界の水平方向のＭ画素である。
また、次のページをアクセスした後に、保持しなければ
ならない画素は、図１７（ｄ）に示すように、領域ＲＭ
Ｂ1 の最後のラインのβ＋１画素と領域ＲＭＢ2 の垂直
方向のδ画素であり、合計画素数は（β＋δ＋１）であ
る。

【０１７５】従って、タイプＢにおいてページ単位の読
出しを行うと、保持回路72は、Ｍと（β＋δ＋１）との
いずれか大きい値の個数分の画素データを保持する容量
を有している必要がある。

【０１７６】即ち、２つのタイプＡ，Ｂ（全ての場合）
においてページ単位で読出しを行ったときにハーフペル
処理を可能とするためには、保持回路72は、Ｍと（α＋
γ−１）又は（β＋δ＋１）とのいずれか大きい値の個
数分の画素を保持する容量を有している必要がある。

【０１７７】図１８及び図１９はＭと（α＋γ−１）又
は（β＋δ＋１）との関係を示しており、図１８
（ａ），（ｂ）は（α＋γ−１）≦Ｍで、図１８
（ｃ），（ｄ）は（β＋δ＋１）≦Ｍとなる例を示し、
図１９（ｃ），（ｄ）は（α＋γ−１）＞Ｍで、図１９
（ａ），（ｂ）は（β＋δ＋１）＞Ｍとなる例を示して
いる。なお、図１８及び図１９においては、説明を簡略
化するために、Ｍ＝１７，Ｎ＝１７として説明する。

【０１７８】図１８（ａ）乃至（ｄ）は、夫々ブロック
形成領域ＲＭＢ0 ，ＲＭＢ1 ，ＲＭＢ2 ，ＲＭＢ3 が最
小面積である例を示している。上述したように、図１８
（ａ）乃至（ｄ）のいずれにおいても（α＋γ−１）≦
Ｍ又は（β＋δ＋１）≦Ｍが成立している。図１８
（ａ）乃至（ｄ）のいずれの例においても、ハーフペル
処理のために保持する画素数はページ単位の読出しを行
った場合でもＭ以下である。即ち、図１８（ａ）乃至
（ｄ）の例においては、保持回路72は、１７画素分の画
素データを保持する容量を有していればよい。

【０１７９】従って、図１８（ａ）乃至（ｄ）に示す例
においては、ブロック単位の読出しを行うことなくペー
ジ単位の読出しを行っても、保持回路72の容量は１７画
素分でよい。つまり、メモリアドレス生成回路92は、参
照マクロブロックが３ページに跨る場合においても、
（α＋γ−１）≦Ｍ又は（β＋δ＋１）≦Ｍが成立する
場合には、ページ単位の読出しを行うための読出しアド
レスを発生するようになっている。

【０１８０】一方、図１９（ａ）乃至（ｄ）は、上述し
たように（α＋γ−１）＞Ｍ、又は（β＋δ＋１）＞Ｍ
が成立しており、夫々ブロック形成領域ＲＭＢ0 ，ＲＭ
Ｂ1，ＲＭＢ2 ，ＲＭＢ3 が最小面積である例を示して
いる。（α＋γ−１）＞Ｍ又は（β＋δ＋１）＞Ｍであ
るので、ページ単位の読出しを行うと、保持回路72は、
水平方向画素数Ｍよりも多い画素数を保持する容量を有
していなければならない。そこで、メモリアドレス生成
回路92は、参照マクロブロックが３ページに跨る場合に
おいて、（α＋γ−１）＞Ｍ又は（β＋δ＋１）＞Ｍが
成立する場合には、図１２の実施の形態と同様に、ブロ
ック単位の読出しを行うための読出しアドレスを発生す
るようになっている。

【０１８１】このように構成された実施の形態において
は、読出し順番制御回路91は、相対距離（Ｈdis 、Ｖdi
s ）に基づいて、４つのブロック形成領域Ｒ0 乃至Ｒ3
の水平距離ＲHdis及び垂直距離ＲVdisを求めて、最小面
積のブロック形成領域を判別する。次に、水平距離ＲHd
is及び垂直距離ＲVdisから、ページ境界にある領域ＲＭ
Ｂ0 のライン数γ、水平方向画素数α又は領域ＲＭＢ3
の水平方向画素数β及びライン数δを求める。

【０１８２】読出し順番制御回路91は、（α＋γ−１）
≦Ｍ又は（β＋δ＋１）≦Ｍが成立する場合には、メモ
リアドレス生成回路92にページ単位の読出しを指示する
ようになっている。また、読出し順番制御回路91は、
（α＋γ−１）＞Ｍ又は（β＋δ＋１）＞Ｍが成立する
場合には、メモリアドレス生成回路92にブロック単位の
読出しを指示すると共に、水平距離ＲHdis及び垂直距離
ＲVdisを比較してブロック形成領域の読出し順序を指示
する。

【０１８３】メモリアドレス生成回路92は、ページ単位
の読み出しが指示された場合には、ページ単位でアドレ
スを発生して参照メモリ７に与え、ブロック単位の読出
しが指示された場合には、図１２と同様に、ブロック単
位の読出しアドレスを発生して参照メモリ７に与える。

【０１８４】他の作用は図１２と同様である。

【０１８５】次に、図２０の説明図を参照してブロック
単位の読出しが発生する場合、即ち、３ページに跨る参
照マクロブロックを読出す際に４回のページ切換えが発
生する場合の確率を求める。

【０１８６】図２０は読出す参照マクロブロックが１７
×１７画素であるものとした場合を説明している。な
お、領域ＲＭＢ0 のライン数をγ、水平方向画素数を
α、領域ＲＭＢ3 のライン数をδ、水平方向画素数をβ
とする。

【０１８７】参照マクロブロックは３ページに跨ってい
ることから、下記（１７）式乃至（１９）式が成立す
る。

【０１８８】 １≦α≦１６、１≦γ≦１６ …（１７） １≦β≦１６、１≦δ≦１６ …（１８） α＋β＝Ｍ＝１７、γ＋δ＝Ｎ＝１７ …（１９） ブロック単位の読出しを行う条件は、上述したように、
下記（２０）式で表される。

【０１８９】 （α＋γ−１）＞Ｍ（＝１７）、（β＋δ＋１）＞Ｍ（＝１７） …（２０） 上記（１７）式乃至（２０）式を解くと、下記（２１）
式が得られる。

【０１９０】 α＋γ＞１８、３≦α≦１６、３≦γ≦１６ （２１） この（２１）式から、αとγとの組み合わせを示す下記
表１が得られる。

【０１９１】

【表１】 γ ３ ４ ５ ６ ７ ８ ９ α 16 15〜16 14〜16 13〜16 12〜16 11〜16 10〜16 γ 10 11 12 13 14 15 16 α ９〜16 ８〜16 ７〜16 ６〜16 ５〜16 ４〜16 ３〜16 この表１から明らかなように、上記（２１）式を満足す
るαとγとの組み合わせは、１０５通りある。

【０１９２】従って、参照マクロブロックの読出しに際
して、ブロック単位の読出しを行う確率は下記（２２）
式によって示すことができる。

【０１９３】 ｛105 ／（17×17）｝×｛（16×16＋16×16）／2048｝＝0.091 …（２２） この（２２）式によって与えられる確率は、２つのペー
ジのアドレスを発生する確率Ｐ1 及び３つのアドレスを
発生する確率Ｐ2 を示す上記（９）式及び（１０）式の
値と比べて十分に小さい。上記（２２）式から、１スラ
イス（１６ライン）当たりのオーバーヘッドサイクル数
の増加は、０．０９１×４５マクロブロック＝４サイク
ルとなり、保持回路72を１７画素分の容量で構成したこ
とによるページ切換え数の増加による悪影響は、ほとん
ど無視することができることが分かる。

【０１９４】このように、本実施の形態においては、保
持回路の容量の削減に伴うオーバーヘッドサイクル数の
増加を抑制することができるという効果を有する。

【０１９５】なお、上述した実施の形態においては、ブ
ロック単位又はページ単位にアクセスする場合におい
て、水平方向のラスタ順にアクセスする例について説明
したが、他の順番にアクセスしてもよいことは明らかで
ある。例えば、図２１に示すように、垂直方向にアクセ
スしてもよい。図２１において矢印は読出し順番を示
し、▽印は読出し開始画素を示し、△印は読出し終了画
素を示している。

【０１９６】図２１（ａ）はページ単位で画面左から垂
直方向にアクセスする例を示し、図２１（ｂ）はページ
単位で画面左から垂直方向の上下にアクセスする例を示
し、図２１（ｃ）はブロック単位で、水平方向の左右に
アクセスする例を示し、図２１（ｄ）はブロック単位で
垂直方向の上下にアクセスする例を示している。

【０１９７】

【発明の効果】以上説明したように本発明によれば、メ
モリの書込み及び読出しに伴うオーバーヘッドを低減す
ることにより、バンド幅が圧迫されることを抑制すると
共に、動作周波数がオーバーヘッドサイクルに要するク
ロック数の変化点近傍に設定されている場合でも回路設
計の自由度を向上させることができるという効果を有す
る。

【図面の簡単な説明】

【図１】本発明に係る動画像復号装置の一実施の形態を
示すブロック図。

【図２】実施の形態を参照メモリ７への書込みを説明す
るための説明図。

【図３】図１の実施の形態の参照メモリ７からの読出し
を説明するための説明図。

【図４】実施の形態の動作を説明するための説明図。

【図５】実施の形態の動作を説明するための説明図。

【図６】実施の形態の動作を説明するための説明図。

【図７】実施の形態におけるページ切換えを説明するた
めの説明図。

【図８】本発明の他の実施の形態を示すブロック図。

【図９】図８の実施の形態の参照メモリ７からの読出し
を説明するための説明図。

【図１０】図８の実施の形態の変形例を示すブロック
図。

【図１１】図８の変形例の保持回路に必要な容量を説明
するための説明図。

【図１２】本発明の他の実施の形態を示すブロック図。

【図１３】図１２の実施の形態の参照メモリ７からの読
出しを説明するための説明図。

【図１４】図１２の実施の形態の動作を説明するための
説明図。

【図１５】本発明の他の実施の形態を示すブロック図。

【図１６】図１５の実施の形態を説明するための説明
図。

【図１７】図１５の実施の形態を説明するための説明
図。

【図１８】図１５の実施の形態を説明するための説明
図。

【図１９】図１５の実施の形態を説明するための説明
図。

【図２０】図１５の実施の形態を説明するための説明
図。

【図２１】参照メモリ７に対する他のアクセス例を示す
説明図。

【図２２】従来の動画像復号装置を示すブロック図。

【図２３】従来例におけるメモリの書込みを説明するた
めの説明図。

【図２４】従来例における問題点を説明するための説明
図。

【図２５】従来例における問題点を説明するための説明
図。

【図２６】従来例における問題点を説明するための説明
図。

【符号の説明】

６…メモリデータバス、７…参照メモリ、21…画面アド
レス生成回路、22…メモリアドレス生成回路

Claims (8)

【特許請求の範囲】
1. 【請求項１】 現画像と参照画像との予測誤差を用いた
   動き補償予測符号化によって所定のブロック単位で符号
   化された符号化信号が入力され、前記符号化信号を復号
   化して復号画像信号を得る復号化手段と、 前記復号画像信号を前記参照画像の画像信号として記憶
   する記憶手段と、 前記復号画像信号を前記所定のブロック単位で前記記憶
   手段の同一ページに書込む書込み制御手段と、 前記記憶手段に記憶されている参照画像の画像信号を画
   像の動きに基づくブロック化位置でブロック化して読出
   し前記復号化手段に与える読出し制御手段とを具備した
   ことを特徴とする動画像復号装置。
2. 【請求項２】 前記読出し制御手段は、前記記憶手段に
   記憶されている参照画像の画像信号をライン単位でラス
   タ順に読出すことを特徴とする請求項１に記載の動画像
   復号装置。
3. 【請求項３】 前記読出し制御手段は、前記記憶手段に
   記憶されている参照画像の画像信号をページ単位で読出
   すことを特徴とする請求項１に記載の動画像復号装置。
4. 【請求項４】 前記読出し制御手段は、前記記憶手段に
   記憶されている参照画像の画像信号を前記所定のブロッ
   ク単位で読出すことを特徴とする請求項１に記載の動画
   像復号装置。
5. 【請求項５】 前記読出し制御手段によって読出された
   参照画像の画像信号を保持する保持手段と、 前記読出し制御手段によって読出された参照画像の画像
   信号及び前記保持手段に保持された画像信号を用いて内
   挿補間処理を行う内挿補間手段とを付加したことを特徴
   とする請求項１に記載の動画像復号装置。
6. 【請求項６】 前記読出し制御手段は、参照画像のブロ
   ックが符号化単位である複数のブロックに夫々占める領
   域の面積を求めて最小面積の領域から領域単位で読出し
   を行うことを特徴とする請求項５に記載の動画像復号装
   置。
7. 【請求項７】 前記保持手段に保持させる画像信号のデ
   ータ量を低減するように、前記記憶手段からの読出しを
   ページ単位と前記領域単位とで切換えると共に前記領域
   の読出し順を決定することを特徴とする請求項６に記載
   の動画像復号装置。
8. 【請求項８】 所定のブロック単位で動き補償予測符号
   化された符号化信号を復号化する手順と、 符号化信号の復号化によって得られた復号画像信号を前
   記所定のブロック単位で記憶手段の同一ページに書込む
   手順と、 前記記憶手段から読出した画像信号を前記復号化のため
   に読出す手順とを具備したことを特徴とする動画像復号
   方法。