KR100817052B1 - 높은 메모리 대역폭을 요구하지 않는 영상 신호 처리 장치및 영상 신호 처리 방법 - Google Patents

높은 메모리 대역폭을 요구하지 않는 영상 신호 처리 장치및 영상 신호 처리 방법 Download PDF

Info

Publication number
KR100817052B1
KR100817052B1 KR1020060002675A KR20060002675A KR100817052B1 KR 100817052 B1 KR100817052 B1 KR 100817052B1 KR 1020060002675 A KR1020060002675 A KR 1020060002675A KR 20060002675 A KR20060002675 A KR 20060002675A KR 100817052 B1 KR100817052 B1 KR 100817052B1
Authority
KR
South Korea
Prior art keywords
input
image
memory
video signal
signal
Prior art date
Application number
KR1020060002675A
Other languages
English (en)
Other versions
KR20070074740A (ko
Inventor
최호윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060002675A priority Critical patent/KR100817052B1/ko
Priority to US11/620,938 priority patent/US7885485B2/en
Publication of KR20070074740A publication Critical patent/KR20070074740A/ko
Application granted granted Critical
Publication of KR100817052B1 publication Critical patent/KR100817052B1/ko
Priority to US12/983,991 priority patent/US8126292B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B1/00—Knobs or handles for wings; Knobs, handles, or press buttons for locks or latches on wings
    • E05B1/003—Handles pivoted about an axis perpendicular to the wing
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B65/00—Locks or fastenings for special use
    • E05B65/08—Locks or fastenings for special use for sliding wings
    • E05B65/0811—Locks or fastenings for special use for sliding wings the bolts pivoting about an axis perpendicular to the wings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H04N21/4312—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations
    • H04N21/4316—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations for displaying supplemental content in a region of the screen, e.g. an advertisement in a separate window
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440263—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering the spatial resolution, e.g. for displaying on a connected PDA
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES E05D AND E05F, RELATING TO CONSTRUCTION ELEMENTS, ELECTRIC CONTROL, POWER SUPPLY, POWER SIGNAL OR TRANSMISSION, USER INTERFACES, MOUNTING OR COUPLING, DETAILS, ACCESSORIES, AUXILIARY OPERATIONS NOT OTHERWISE PROVIDED FOR, APPLICATION THEREOF
    • E05Y2900/00—Application of doors, windows, wings or fittings thereof
    • E05Y2900/10—Application of doors, windows, wings or fittings thereof for buildings or parts thereof
    • E05Y2900/13—Type of wing
    • E05Y2900/148—Windows
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Marketing (AREA)
  • Studio Circuits (AREA)

Abstract

본 발명은 메모리 액세스가 최소화되고 높은 메모리 대역폭을 요구하지 않는 영상 신호 처리 장치 및 영상 신호 처리 방법에 관한 것이다. 입력되는 입력 영상 신호를 처리하여 출력 영상 신호를 출력하는 영상 신호 처리 장치에 있어서, 본 발명에 따른 영상 신호 처리 장치는 상기 입력 영상 신호를 입력받는 입력부, 상기 입력 영상 신호의 잡음을 제거하는 잡음 제거부 및 입력되는 영상 신호의 영상 크기를 축소, 유지 또는 확대하여 출력하는 스케일러(Scaler)를 구비한다. 상기 스케일러는, 경로 제어 신호에 응답하여, 상기 입력부 또는 상기 잡음 제거부로부터 상기 입력 영상 신호를 직접 입력받을 수 있고, 상기 입력 영상 신호의 영상 크기가 상기 출력 영상 신호의 영상 크기보다 큰 경우에, 상기 입력 영상 신호의 영상 크기를 미리 축소하여 영상 크기가 축소된 영상 신호를 메모리에 저장하며, 상기 메모리에 저장된 영상 신호의 영상 크기를 유지 또는 확대하여 상기 출력 영상 신호로서 출력한다.
Figure R1020060002675
영상 처리, 스케일러, 메모리 액세스, 메모리 대역폭

Description

높은 메모리 대역폭을 요구하지 않는 영상 신호 처리 장치 및 영상 신호 처리 방법{Apparatus and method of processing video signal not requiring high memory bandwidth}
본 발명의 상세한 설명에서 인용되는 도면을 이해하기 위하여 각 도면에 대한 간단한 설명이 제공된다.
도 1은 종래의 영상 신호 처리 장치를 나타내는 도면이다.
도 2는 이중 화면 방식의 구현에서 사용되는 영상 신호 처리 장치를 나타낸다.
도 3은 본 발명의 바람직한 실시예에 따른 영상 신호 처리 장치를 나타내는 도면이다.
도 4a 내지 도 4e는 도 3의 영상 신호 처리 장치에서 입력 영상 신호(Si)의 처리 경로를 나타내는 도면이다.
도 5는 PIP 방식의 이중 화면을 구현하는데 적용되는 본 발명에 따른 영상 신호 처리 장치를 나타낸다.
도 6a 내지 도 6c는 도 5의 영상 신호 처리 장치의 동작 모드를 예시하는 도면이다.
< 도면의 참조 번호에 대한 설명 >
110, 210: 메모리(MEMORY) 120, 220: 버스(BUS)
130: 입력부 140: 잡음 제거부
150: 디인터레이싱부 160: 스케일러
232: 제 1 입력부 234: 제 2 입력부
242: 제 1 잡음 제거부 244: 제 2 잡음 제거부
252: 제 1 디인터레이싱부 254: 제 2 디인터레이싱부
262: 제 1 스케일러 264: 제 2 스케일러
270: 출력측 멀티플렉서
310, 510: 메모리(MEMORY) 320, 520: 버스(BUS)
330: 입력부 340: 잡음 제거부
350: 디인터레이싱부 360: 스케일러
532: 제 1 입력부 534: 제 2 입력부
540: 잡음 제거부 550: 디인터레이싱부
562: 제 1 스케일러 564: 제 2 스케일러
572: 출력측 멀티플렉서 574: 제 1 멀티플렉서
576: 제 2 멀티플렉서
본 발명은 영상 신호 처리 장치 및 영상 신호 처리 방법에 관한 것으로서, 특히 메모리 액세스가 최소화되고 높은 메모리 대역폭을 요구하지 않는 영상 신호 처리 장치 및 영상 신호 처리 방법에 관한 것이다.
비디오 카메라, 캠코더 등에 의하여 촬영된 영상 신호는 디지털 TV 등의 디스플레이 장치로 전송되면서 영상 신호 처리 장치를 거치게 된다. 영상 신호 처리 장치는 입력되는 영상 신호의 잡음을 제거하거나, 인터레이싱(Interlacing)된 영상 신호를 디인터레이싱(Deinterlacing)하거나, 입력되는 영상 신호의 영상 크기를 축소, 유지 또는 확대하여 스케일링(Scaling)하는 등의 영상 처리를 수행한다.
도 1은 종래의 영상 신호 처리 장치를 나타내는 도면이다.
도 1에는 메모리(MEMORY. 110), 버스(BUS. 120), 다수의 인터페이스 수단(Interface unit. IF11~IF14), 입력부(130), 잡음 제거부(140), 디인터레이싱부(Deinterlacing unit. 150) 및 스케일러(Scaler. 160)가 도시되어 있다.
도 1의 영상 신호 처리 장치는 입력 영상 신호(Si)는 입력받아 처리하여 출력 영상 신호(So)를 출력한다. 영상 신호의 처리 과정은 다음과 같다.
입력 영상 신호(Si)는 입력부(130), 인터페이스 수단(IF11) 및 버스(120)를 거쳐 메모리에 저장된다. 메모리에 저장된 입력 영상 신호(Si)는 다시 버스(120) 및 인터페이스 수단(IF12)을 거쳐 잡음 제거부(140)로 입력되어 잡음이 제거된다. 잡음이 제거된 입력 영상 신호(Si)는 다시 인터페이스 수단(IF12) 및 버스(120)를 거쳐 메모리에 저장된다. 입력 영상 신호(Si)가 인터레이싱(Interlacing)된 영상 신호인 경우에, 잡음이 제거되어 메모리에 저장된 입력 영상 신호(Si)는 다시 버스(120) 및 인터페이스 수단(IF13)을 거쳐 디인터레이싱부(150)로 입력되어 디인터레 이싱(Deinterlacing)된다. 디인터레이싱된 영상 신호는 다시 인터페이스 수단(IF13) 및 버스(120)를 거쳐 메모리에 저장된다. 디인터레이싱되어 메모리에 저장된 영상 신호는 다시 버스(120) 및 인터페이스 수단(IF14)을 거쳐 스케일러(160)로 입력된다. 스케일러(160)는 입력받은 영상 신호의 영상 크기를 스케일링(Scaling)하여 출력 영상 신호(So)로서 출력한다. 스케일러(160)가 출력하는 출력 영상 신호(So)는 예컨대, 그래픽 처리를 담당하는 다음 차례의 영상 처리 블럭으로 전송된다.
위와 같은 영상 신호의 처리 과정에서는 메모리 액세스(Access)가 빈번하게 수행되어야 한다. 과도한 메모리 액세스는 영상 신호의 처리를 지연시키는 원인이 되며, 특히 영상 신호가 많은 데이터 용량을 갖는 예컨대, 고 품위(HD: High Definition)급의 영상 신호인 경우에는 영상 신호의 처리 지연이 더욱 가중된다.
한편, 영상 신호는 다수 라인의 영상 데이터 형태로 메모리(110)에 저장되는데, 입력 영상 신호(Si)의 영상 크기가 출력 영상 신호(So)의 영상 크기보다 큰 경우에, 스케일러(160)는 한 번의 메모리 액세스시에 메모리(110)로부터 둘 이상의 라인의 영상 데이터를 동시에 읽어들여야 한다. 예컨대, 입력 영상 신호(Si)의 영상 크기가 출력 영상 신호(So)의 영상 크기보다 2 배 큰 경우에, 즉, 입력 영상 신호(Si)의 영상 크기를 2 배 축소하여 출력 영상 신호(Si)로 출력하여야 할 경우에, 스케일러(160)는 한 번의 메모리 액세스시에 2 라인의 영상 데이터를 동시에 읽어들여야 한다. 스케일러(160)가 한 번의 메모리 액세스시에 읽어들인 2 라인의 영상 데이터는 출력 영상 신호(So)의 한 라인의 영상 데이터에 대응된다.
스케일러(160)가 한 번의 메모리 액세스시에 읽어들여야 하는 데이터량이 많을수록 그만큼 높은 메모리 대역폭(Memory bandwidth)이 요구된다. 메모리 대역폭은 제한되어 있기 때문에, 높은 메모리 대역폭의 요구는 영상 신호의 처리 과정에서 부담으로 작용한다.
도 2는 이중 화면 방식의 구현에서 사용되는 영상 신호 처리 장치를 나타낸다.
PIP(Picture In Picture) 방식의 이중 화면을 구성하기 위해서는 2 종류 이상의 영상 신호가 필요하다. 이중 화면의 메인(Main) 화면은 메인 입력 영상 신호(Si1)를 처리하여 생성되는 메인 출력 영상 신호(So1)로 구현되고, 이중 화면의 서브(Sub) 화면은 서브 입력 영상 신호(Si2)를 처리하여 생성되는 서브 출력 영상 신호(So2)로 구현된다.
도 2에는 메모리(MEMORY. 210), 버스(BUS. 220), 다수의 인터페이스 수단(Interface unit. IF21~IF28) 및 출력측 멀티플렉서(Mo. 270)가 도시되어 있다. 그리고, 도 2에서 제 1 입력부(232), 제 1 잡음 제거부(242), 제 1 디인터레이싱부(252) 및 제 1 스케일러(262)는 메인 입력 영상 신호(Si1)의 처리에 관여하고, 제 2 입력부(234), 제 2 잡음 제거부(244), 제 2 디인터레이싱부(254) 및 제 2 스케일러(264)는 서브 입력 영상 신호(Si2)의 처리에 관여한다.
도 2에 도시된 영상 신호 처리 장치는, PIP 방식의 이중 화면을 구성하기 위하여, 도 1에 도시된 영상 신호 처리 장치보다 더 많은 량의 데이터를 처리해야 한다. 따라서, 더욱 더 빈번한 메모리 액세스가 수행되어야 하고, 메모리 대역폭의 제한 문제도 더 심각해진다.
본 발명은, 메모리 액세스가 최소화되고 높은 메모리 대역폭을 요구하지 않는 영상 신호 처리 장치 및 영상 신호 처리 방법을 제공하여 상기와 같은 문제점을 해결하고자 한다.
입력되는 입력 영상 신호를 처리하여 출력 영상 신호를 출력하는 영상 신호 처리 장치에 있어서, 본 발명에 따른 영상 신호 처리 장치는 상기 입력 영상 신호를 입력받는 입력부, 상기 입력 영상 신호의 잡음을 제거하는 잡음 제거부 및 입력되는 영상 신호의 영상 크기를 축소, 유지 또는 확대하여 출력하는 스케일러(Scaler)를 구비한다. 상기 스케일러는, 경로 제어 신호에 응답하여, 상기 입력부 또는 상기 잡음 제거부로부터 상기 입력 영상 신호를 직접 입력받을 수 있고, 상기 입력 영상 신호의 영상 크기가 상기 출력 영상 신호의 영상 크기보다 큰 경우에, 상기 입력 영상 신호의 영상 크기를 미리 축소하여 영상 크기가 축소된 영상 신호를 메모리에 저장하며, 상기 메모리에 저장된 영상 신호의 영상 크기를 유지 또는 확대하여 상기 출력 영상 신호로서 출력한다.
본 발명의 어느 한 실시예에 있어서, 상기 메모리에 대한 액세스(Access) 횟수를 줄이기 위하여, 상기 잡음 제거부는, 상기 경로 제어 신호에 응답하여, 상기 메모리를 경유하지 않고 상기 입력부로부터 상기 입력 영상 신호를 직접 입력받을 수 있다.
본 발명의 어느 한 실시예에 있어서, 상기 입력부 또는 상기 잡음 제거부는, 상기 경로 제어 신호에 응답하여, 상기 메모리를 경유하지 않고 상기 입력 영상 신호를 상기 스케일러로 직접 전송할 수 있다.
본 발명의 어느 한 실시예에 있어서, 상기 메모리에 저장된 영상 신호가 다수 라인의 영상 데이터로 구성되는 경우에, 상기 스케일러는, 상기 출력 영상 신호를 출력하기 위하여, 한 번의 메모리 액세스(Access)시에 상기 메모리로부터 상기 다수 라인 중 한 라인의 영상 데이터만을 읽어들이고, 한 번의 메모리 액세스시에 상기 메모리로부터 둘 이상의 라인의 영상 데이터를 동시에 읽어들이지 않는다.
본 발명에 따른 영상 신호 처리 장치는 인터레이싱(Interlacing)된 영상 신호를 디인터레이싱(Deinterlacing)하기 위하여 디인터레이싱부를 구비할 수 있다.
입력 영상 신호를 입력받는 입력부, 상기 입력 영상 신호의 잡음을 제거하는 잡음 제거부, 입력되는 영상 신호를 디인터레이싱(Deinterlacing)하는 디인터레이싱부 및 메모리에 저장된 영상 신호의 영상 크기를 조절하여 출력 영상 신호를 출력하는 스케일러(Scaler)를 구비하는 영상 신호 처리 장치에 의하여 영상 신호를 처리하는 방법에 있어서, 본 발명에 따른 영상 신호 처리 방법은, (a) 상기 입력 영상 신호의 영상 크기가 상기 출력 영상 신호의 영상 크기보다 큰 경우에, 상기 입력부 또는 상기 잡음 제거부로부터 상기 스케일러로 상기 입력 영상 신호를 직접 전송하는 단계, (b) 상기 스케일러로 직접 전송된 상기 입력 영상 신호의 영상 크기를 상기 출력 영상 신호의 영상 크기에 상응하도록 축소하고, 영상 크기가 축소된 영상 신호를 상기 메모리에 저장하는 단계 및 (c) 상기 스케일러가 상기 메모리 로부터 상기 영상 크기가 축소된 영상 신호를 읽어들여 상기 출력 영상 신호로서 출력하는 단계를 구비한다.
PIP(Picture In Picture) 방식의 이중 화면을 구성하기 위한 메인(Main) 입력 영상 신호와 서브(Sub) 입력 영상 신호를 처리하는 장치에 있어서, 본 발명에 따른 영상 신호 처리 장치는, 상기 메인 입력 영상 신호를 입력받는 제 1 입력부, 상기 서브 입력 영상 신호를 입력받는 제 2 입력부, 입력되는 영상 신호의 잡음을 제거하여 출력하는 잡음 제거부, 입력되는 영상 신호를 디인터레이싱(Deinterlacing)하는 디인터레이싱부, 상기 메인 입력 영상 신호의 영상 크기와 상기 서브 입력 영상 신호의 영상 크기를 조절하여 출력하는 제 1 스케일러와 제 2 스케일러, 상기 메인 입력 영상 신호와 상기 서브 입력 영상 신호의 경로를 제어하는 제 1 멀티플렉서와 제 2 멀티플렉서 및 상기 제 1 스케일러 또는 상기 제 2 스케일러가 출력하는 메인 출력 영상 신호 또는 서브 출력 영상 신호를 입력받는 출력측 멀티플렉서를 구비한다. 상기 메인 입력 영상 신호와 상기 서브 입력 영상 신호는, 메모리를 경유하지 않고, 상기 잡음 제거부로 또는 상기 제 1 스케일러와 상기 제 2 스케일러로 직접 전송될 수 있다. 상기 제 1 스케일러 또는 상기 제 2 스케일러는, 상기 메인 출력 영상 신호의 영상 크기 또는 상기 서브 출력 영상 신호의 영상 크기에 상응하도록, 상기 메인 입력 영상 신호의 영상 크기 또는 상기 서브 입력 영상 신호의 영상 크기를 미리 축소하여 상기 메모리에 저장할 수 있다.
본 발명의 어느 한 실시예에 있어서, 상기 출력측 멀티플렉서는, 상기 영상 신호 처리 장치가 정규 화면 모드로 동작하는 경우에는, 상기 메인 출력 영상 신호 만을 출력하고, 상기 영상 신호 처리 장치가 상기 PIP 방식의 이중 화면 모드로 동작하는 경우에는, 상기 메인 출력 영상 신호와 상기 서브 출력 영상 신호를 함께 출력한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공지의 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
도 3은 본 발명의 바람직한 실시예에 따른 영상 신호 처리 장치를 나타내는 도면이다.
도 3에는 메모리(MEMORY. 310), 버스(BUS. 320), 다수의 인터페이스 수단(Interface unit. IF31~IF34), 입력부(330), 잡음 제거부(340), 디인터레이싱부(Deinterlacing unit. 350) 및 스케일러(Scaler. 360)가 도시되어 있다. 도 3에 도시된 영상 신호 처리 장치는 입력 영상 신호(Si)를 입력받아 처리하여 출력 영상 신호(So)를 출력한다.
입력부(330)로 입력되는 입력 영상 신호(Si)는, 잡음 제거부(340) 또는 스케일러(360)로 직접 전송될 수도 있고, 인터페이스 수단(IF31) 및 버스(320)를 거쳐 메모리(310)로 전송될 수도 있다. 입력 영상 신호(Si)가 메모리(310)를 경유하지 않고 잡음 제거부(340) 또는 스케일러(360)로 직접 전송되는 경우에는 메모리 액세스 횟수가 그만큼 줄어들게 된다.
잡음 제거부(340)는 입력되는 영상 신호의 잡음을 제거하여 출력한다. 잡음 제거부(340)가 출력하는 영상 신호는 스케일러(360)로 직접 전송될 수도 있고, 인터페이스 수단(IF32) 및 버스(320)를 거쳐 메모리(310)로 전송될 수도 있다. 잡음 제거부(340)에서 출력되는 영상 신호가 메모리(310)를 경유하지 않고 스케일러(360)로 직접 전송되는 경우에는 메모리 액세스 횟수가 그만큼 줄어들게 된다.
입력 영상 신호(Si)가 스케일러(360)까지 전송되면서 메모리(310)를 경유하는가 또는 잡음 제거부(340)를 경유하는가 또는 직접 전송되는가는 입력 영상 신호(Si)의 종류에 따른 경로 제어 신호(미도시)에 의하여 결정된다. 예컨대, 입력 영상 신호(Si)가 PIP 방식의 이중 화면에서 메인(Main) 화면을 구성하기 위한 메인 입력 영상 신호인 경우에는, 메인 입력 영상 신호는 입력부(330)에서 잡음 제거부(340)로 직접 전송되어 잡음이 제거되고, 잡음이 제거된 메인 입력 영상 신호는 잡음 제거부(340)에서 스케일러(360)로 직접 전송될 수 있다. 입력 영상 신호(Si)가 PIP 방식의 이중 화면에서 서브(Sub) 화면을 구성하기 위한 서브 입력 영상 신호인 경우에는, 서브 입력 영상 신호가 입력부(330)에서 스케일러(360)로 직접 전송될 수 있다. 서브 화면을 표시하는 경우에는 잡음 제거의 필요성이 적다는 점을 감안하여 잡음 제거부(340)를 경유하지 않을 수 있도록 한 것이다.
본 발명에 따른 영상 신호 처리 장치에서는, 위와 같이, 메모리(310)를 경유하지 않고, 입력부(330)에서 잡음 제거부(340) 또는 스케일러(360)로, 잡음 제거부(340)에서 스케일러(360)로, 영상 신호가 직접 전송될 수 있도록 함으로써, 그만큼 메모리 액세스 횟수를 줄일 수 있다.
스케일러(360)는 스케일러(360)로 입력되는 영상 신호의 영상 크기를 축소, 유지 또는 확대하여 출력하는 역할을 담당한다. 스케일러(360)로 입력되는 영상 신호가 다수 라인의 영상 데이터로 구성되는 경우에, 스케일러(360)는 입력되는 영상 신호에 대하여 예컨대, 2 라인의 영상 데이터를 1 라인의 영상 데이터로 축소하여 출력하거나, 2 라인의 영상 데이터를 2 라인의 영상 데이터로 유지하여 출력하거나, 2 라인의 영상 데이터를 4 라인의 영상 데이터로 확대하여 출력한다.
본 발명에서 스케일러(360)는, 스케일러(360)로 입력되는 입력 영상 신호(Si)의 영상 크기를 축소하여 메모리(310)에 저장시키는 동작과, 메모리(310)에 저장된 영상 신호의 영상 크기를 유지 또는 확대하여 출력 영상 신호(So)로서 출력하는 동작을 수행한다.
본 발명에서의 스케일러(360)는 메모리(310)에 저장된 영상 신호의 영상 크기를 축소하여 출력 영상 신호(So)로서 출력하는 동작을 수행하도록 요구받지 않는다. 메모리(310)에 저장된 영상 신호의 영상 크기를 유지 또는 확대하여 출력 영상 신호(So)로서 출력하는 동작을 수행할 뿐, 메모리(310)에 저장된 영상 신호의 영상 크기를 축소하여 출력 영상 신호(So)로서 출력하는 동작을 수행하도록 요구받지 않는 이유는 다음과 같다.
본 발명에서의 스케일러(360)는, 입력 영상 신호(Si)의 영상 크기가 출력 영상 신호(So)의 영상 크기보다 큰 경우에, 입력 영상 신호(Si)의 영상 크기를 미리 축소하여, 영상 크기가 축소된 영상 신호를 메모리(310)에 저장한다. 입력 영상 신호(Si)의 영상 크기를 미리 축소하여 메모리(310)에 저장함으로써, 스케일러(360)가 메모리(310)에 저장된 영상 신호를 읽어들여 출력 영상 신호(So)를 출력하는 동 작을 수행할 때, 한 번의 메모리 액세스(Access)시에 메모리(310)로부터 둘 이상의 라인의 영상 데이터를 동시에 읽어들여야 하는 부담을 제거하려는 것이다. 메모리(310)에 저장된 영상 신호가 다수 라인의 영상 데이터로 구성되는 경우에, 본 발명에서의 스케일러(360)는, 한 번의 메모리 액세스시에 메모리(310)로부터 다수 라인 중 한 라인의 영상 데이터만을 읽어들이고, 한 번의 메모리 액세스시에 메모리(310)로부터 둘 이상의 라인의 영상 데이터를 동시에 읽어들이지 않는다.
스케일러(360)가 메모리(310)에 저장된 영상 신호의 영상 크기를 유지하여 출력 영상 신호(So)로서 출력하는 동작에서는, 한 번의 메모리 액세스시에 메모리(310)로부터 한 라인의 영상 데이터만을 읽어들인다. 메모리(310)로부터 읽어들인 한 라인의 영상 데이터는 출력 영상 신호(So)의 한 라인의 영상 데이터에 대응된다.
스케일러(360)가 메모리(310)에 저장된 영상 신호의 영상 크기를 확대(예컨대, 2 배 확대)하여 출력 영상 신호(So)로서 출력하는 동작에서도, 한 번의 메모리 액세스시에 메모리(310)로부터 한 라인의 영상 데이터만을 읽어들이고, 또 한 번의 메모리 액세스시에 메모리(310)로부터 동일한 라인의 영상 데이터를 또 다시 읽어들인다. 메모리(310)로부터 반복하여 2 번 읽어들인 동일한 한 라인의 영상 데이터는 출력 영상 신호(So)의 2 라인의 영상 데이터에 대응된다.
본 발명에서는 요구되지 않지만, 스케일러(360)가 메모리(310)에 저장된 영상 신호의 영상 크기를 축소(예컨대, 2 배 축소)하여 출력 영상 신호(So)로서 출력하는 동작에서는, 한 번의 메모리 액세스시에 메모리(310)로부터 2 라인(2 배 축소 의 경우)의 영상 데이터를 동시에 읽어들여야 한다. 한 번의 메모리 액세스시에 메모리(310)로부터 읽어들인 2 라인의 영상 테이터는 출력 영상 신호(So)의 한 라인의 영상 데이터에 대응된다.
스케일러(360)가 메모리(310)에 저장된 영상 신호를 읽어들여 출력 영상 신호(So)를 출력하는 동작을 수행할 때, 한 번의 메모리 액세스시에 메모리(310)로부터 둘 이상의 라인의 영상 데이터를 동시에 읽어들여야 하는 경우에는 그만큼 높은 메모리 대역폭이 요구된다. 본 발명에서는, 스케일러(360)가 한 번의 메모리 액세스시에 메모리(310)로부터 한 라인의 영상 데이터만을 읽어들이면 되므로, 높은 메모리 대역폭을 요구하지 않고서 영상 신호 처리 과정이 수행될 수 있다.
디인터레이싱부(350)는 인터레이싱(Interlacing)된 영상 신호를 디인터레이싱(Deinterlacing)하는 구성 요소이다. 입력 영상 신호(Si)가 인터레이싱된 영상 신호인 경우에 입력 영상 신호(Si)는, 경로 제어 신호(미도시)에 응답하여, 디인터레이싱부(350)를 경유하고, 입력 영상 신호(Si)가 프로그레시브(Progressive) 영상 신호인 경우에 입력 영상 신호(Si)는, 경로 제어 신호(미도시)에 응답하여, 디인터레이싱부(350)를 경유하지 않는다. 한편, 입력 영상 신호(Si)가 인터레이싱된 영상 신호인 경우이더라도 입력 영상 신호(Si)가 디인터레이싱부(350)를 경유하지 않을 수 있다. 예컨대, 입력 영상 신호(Si)가 PIP 방식의 이중 화면에서 서브(Sub) 화면을 구성하기 위한 서브 입력 영상 신호인 경우에는, 별도의 디인터레이싱 과정을 거치지 않고 스케일러(360)의 스케일링 동작만을 거쳐 서브 출력 영상 신호로서 출력될 수 있다. PIP 방식의 이중 화면에서 서브(Sub) 화면은 전체 화면 중에서 작은 크기만을 차지하는 경우가 보통이므로, 서브 입력 영상 신호를 디인터레이싱하지 않고 서브 출력 영상 신호로 출력하더라도 표시 품질이 크게 저하되지 않는 서브 화면이 표시된다고 볼 수 있기 때문이다.
도 4a 내지 도 4e는 도 3의 영상 신호 처리 장치에서 입력 영상 신호(Si)의 처리 경로를 나타내는 도면이다.
도 4a와 같은 경로는 본 발명에서 가급적 지양된다. 도 4aSi액세스가 요구되기 때문이다. 즉, 입력 영상 신호(Si)는 입력부(330)에서 메모리(310)로, 메모리(310)에서 잡음 제거부(340)로, 잡음 제거부(340)에서 다시 메모리(310)로, 메모리(310)에서 디인터레이싱부(350)로, 디인터레이싱부(350)에서 메모리(310)로, 메모리(310)에서 스케일러(360)로 전송되고, 스케일러(360)는 최종적으로 출력 영상 신호(So)를 출력한다. 다음 단계로의 진행을 위하여 이전 단계의 처리 결과가 반드시 메모리를 경유하여 다음 단계로 전송되기 때문에 빈번한 메모리 액세스가 요구되므로, 본 발명에서는 이러한 경로를 가급적 배제하여 메모리 액세스 횟수를 최소화하고자 한다.
도 4b와 같은 경로에서는 입력 영상 신호(Si)가 메모리(310)를 경유하지 않고 입력부(330)에서 잡음 제거부(340)로 직접 전송된다. 잡음이 제거된 입력 영상 신호(Si)는 메모리(310), 디인터레이싱부(350) 및 메모리(310)를 경유하여 스케일러(360)로 전송되고, 스케일러(360)는 최종적으로 출력 영상 신호(So)를 출력한다.
도 4c와 같은 경로에서는 입력 영상 신호(Si)가 메모리(310)를 경유하지 않고 입력부(330)에서 잡음 제거부(340)로, 잡음 제거부(340)에서 스케일러(360)로 바로 전송된다.
입력 영상 신호(Si)의 영상 크기가 출력 영상 신호(So)의 영상 크기보다 큰 경우에, 입력 영상 신호(Si)는 도 4c와 같은 경로를 거칠 수 있다. 메모리 대역폭의 제한 문제를 회피하기 위하여, 입력 영상 신호(Si)의 영상 크기를 출력 영상 신호(So)의 영상 크기에 상응하도록 미리 줄여 메모리(310)에 저장하는 것이다. 예컨대, 입력 영상 신호(Si)가 n 라인의 영상 데이터로 구성되고 출력 영상 신호(So)가 상기 n 보다 작은 m 라인의 영상 데이터로 구성되는 경우에, 스케일러(360)는, 입력 영상 신호(Si)의 영상 크기를 상기 m 라인에 상응하도록 축소하여, 영상 크기가 축소된 영상 신호를 메모리(310)에 저장한다. 메모리(310)에 저장된 영상 신호가 인터레이싱된 영상 신호인 경우에는 디인터레이싱부(350)를 거칠 수 있다.
스케일러(360)는, 상기 m 라인에 상응하도록 영상 크기가 축소되어 메모리(310)에 저장된 영상 신호에 대하여, 그 영상 신호의 영상 크기를 유지하여 출력 영상 신호(So)로서 출력한다. 이 경우에 스케일러(360)는 한 번의 메모리 액세스시에 메모리(310)로부터 한 라인의 영상 데이터만을 읽어들이면 되므로, 높은 메모리 대역폭을 요구하지 않고 스케일링 동작을 수행할 수 있다. 스케일러(360)가 메모리(310)에 저장된 영상 신호의 영상 크기를 유지하여 출력 영상 신호(So)로서 출력하는 경우에, 스케일러(360)가 메모리(310)로부터 읽어들이는 한 라인의 영상 데이터는 출력 영상 신호(So)의 한 라인의 영상 데이터에 대응된다.
도 4d와 같이 입력 영상 신호(Si)는, 잡음 제거부(340) 또는 메모리(310)를 경유하지 않고, 입력부(330)에서 스케일러(360)로 직접 전송될 수도 있다. 앞서 설 명한 바 있듯이, 입력 영상 신호(Si)가 PIP 방식의 이중 화면에서 서브(Sub) 화면을 구성하기 위한 서브 입력 영상 신호인 경우에는, 잡음 제거의 필요성이 적다는 점을 감안하여, 잡음 제거부(340)를 경유하지 않을 수 있도록 한 것이다.
도 4e와 같은 경로는 입력 영상 신호(Si)의 영상 크기가 출력 영상 신호(So)의 영상 크기보다 작은 경우에 입력 영상 신호(Si)가 경유할 수 있는 경로이다. 입력 영상 신호(Si)의 영상 크기가 출력 영상 신호(So)의 영상 크기보다 작은 경우에는, 굳이 입력 영상 신호(Si)의 영상 크기를 미리 줄여 메모리(310)에 저장할 필요가 없다. 이 경우는 스케일러(360)가 메모리(310)에 저장된 영상 신호의 영상 크기를 확대하여 출력 영상 신호(So)로서 출력하는 경우이다.
예컨대, 입력 영상 신호(Si)의 영상 크기가 출력 영상 신호(So)의 영상 크기보다 2 배 작은 경우에, 입력 영상 신호(Si)는 도 4e와 같이 입력부(330) 및 잡음 제거부(340)를 경유하여 메모리(310)에 저장된다. 스케일러(360)는, 메모리(310)에 저장된 영상 신호를 읽어들여 출력 영상 신호(So)로서 출력하기 위하여, 한 번의 메모리 액세스시에 메모리(310)로부터 한 라인의 영상 데이터만을 읽어들이고, 또 한 번의 메모리 액세스시에 메모리(310)로부터 동일한 라인의 영상 데이터를 또 다시 읽어들인다. 메모리(310)로부터 반복하여 2 번 읽어들인 동일한 한 라인의 영상 데이터는 출력 영상 신호(So)의 2 라인의 영상 데이터에 대응된다. 이와 같은 과정에 의하여 입력 영상 신호(Si)는 그 영상 크기가 2 배로 확대되어 출력 영상 신호(So)로서 출력되게 된다.
이상과 같은 과정에 의하여 입력 영상 신호(Si)를 처리하는 본 발명은 다음 과 같이 방법적인 측면에서 파악될 수도 있다. 즉, 본 발명에 따른 영상 신호 처리 방법은, 빈번한 메모리 액세스를 지양하고 메모리 대역폭의 제한 문제를 회피하기 위하여, 다음과 같은 단계를 구비한다. 입력 영상 신호(Si)의 영상 크기가 출력 영상 신호(So)의 영상 크기보다 큰 경우를 위주로 설명한다.
먼저, 입력 영상 신호(Si)의 영상 크기가 출력 영상 신호(So)의 영상 크기보다 큰 경우에, 입력부(330) 또는 잡음 제거부(340)로부터 스케일러(360)로 입력 영상 신호(Si)가 직접 전송되는 단계가 구비된다. 이 단계에서 입력 영상 신호(Si)는, 메모리(310)를 경유하지 않고, 입력부(330)에서 잡음 제거부(340)로 그리고 잡음 제거부(340)에서 스케일러(360)로 전송되거나, 경로 제어 신호(미도시)에 응답하여, 입력부(330)에서 스케일러(360)로 직접 전송될 수 있다.
다음으로, 스케일러(360)는 스케일러(360)로 전송된 입력 영상 신호(Si)의 영상 크기를 출력 영상 신호(So)의 영상 크기에 상응하도록 미리 축소하고, 영상 크기가 축소된 영상 신호를 메모리(310)에 저장한다. 영상 크기가 축소된 영상 신호는 다수 라인의 영상 데이터 형태로 메모리(310)에 저장된다.
여기서, 메모리(310)에 저장된 영상 신호가 인터레이싱된 영상 신호인 경우에는, 메모리(310)에 저장된 영상 신호를 디인터레이싱부(350)를 경유시켜 디인터레이싱하고 다시 메모리(310)에 저장하는 단계가 더 구비될 수 있다.
다음으로, 스케일러(360)는 메모리(310)로부터 영상 크기가 축소된 영상 신호를 읽어들여 출력 영상 신호(So)로서 출력한다. 스케일러(360)는, 한 번의 메모리 액세스시에 메모리(310)로부터 다수 라인 중 한 라인의 영상 데이터만을 읽어들 이고, 한 번의 메모리 액세스시에 메모리(310)로부터 둘 이상의 라인의 영상 데이터를 동시에 읽어들이지 않는다.
한편, 본 발명에 따른 영상 신호 처리 장치가 PIP 방식의 이중 화면을 구성하기 위한 메인 입력 영상 신호와 서브 입력 영상 신호를 처리하는 과정은 다음과 같이 설명될 수 있다.
도 5는 PIP 방식의 이중 화면을 구현하는데 적용되는 본 발명에 따른 영상 신호 처리 장치를 나타낸다.
도 5에는 메모리(MEMORY. 510), 버스(BUS. 520), 다수의 인터페이스 수단(Interface unit. IF51~IF56), 메인(Main) 입력 영상 신호(Si1)를 입력받는 제 1 입력부(532), 서브(Sub) 입력 영상 신호(Si2)를 입력받는 제 2 입력부(534), 제 1 경로 제어 신호(Sc1)를 입력받는 제 1 멀티플렉서(M1. 574), 제 2 경로 제어 신호(Sc2)을 입력받는 제 2 멀티플렉서(M2. 576), 잡음 제거부(540), 디인터레이싱부(550), 제 1 스케일러(562), 제 2 스케일러(564) 및 출력측 멀티플렉서(Mo. 572)가 도시되어 있다.
PIP(Picture In Picture) 방식에서, 이중 화면의 메인(Main) 화면은 메인 입력 영상 신호(Si1)를 처리하여 생성되는 메인 출력 영상 신호(So1)로 구현되고, 이중 화면의 서브(Sub) 화면은 서브 입력 영상 신호(Si2)를 처리하여 생성되는 서브 출력 영상 신호(So2)로 구현된다.
출력측 멀티플렉서(Mo. 572)는 제 1 스케일러(562)가 출력하는 영상 신호와 제 2 스케일러(564)가 출력하는 영상 신호를 입력받으며, 출력 제어 신호(Sco)에 응답하여, 메인 출력 영상 신호(So1) 또는 서브 출력 영상 신호(So2)의 출력을 제어한다. 출력측 멀티플렉서(Mo. 572)는, 도 5의 영상 신호 처리 장치가 정규 화면 모드로 동작하는 경우에는 메인 출력 영상 신호(So1)만을 출력하고, 도 5의 영상 신호 처리 장치가 PIP 방식의 이중 화면 모드로 동작하는 경우에는 메인 출력 영상 신호(So1)와 서브 출력 영상 신호(So2)를 함께 출력하도록 제어된다.
제 1 입력부(532)로 입력되는 메인 입력 영상 신호(Si1)와 제 2 입력부(534)로 입력되는 서브 입력 영상 신호(Si2)는, 제 1 멀티플렉서(M1. 574) 또는 제 2 멀티플렉서(M2. 576)를 경유하여, 잡음 제거부(540)로 전송되거나, 제 1 스케일러(562) 또는 제 2 스케일러(564)로 전송될 수 있다. 잡음 제거부(540)에 의하여 잡음이 제거된 영상 신호는 메모리(510)를 경유하지 않고 제 1 스케일러(562)로 직접 전송될 수 있다. 메인 입력 영상 신호(Si1)와 서브 입력 영상 신호(Si2)의 경로는 제 1 경로 제어 신호(Sc1)를 입력받는 제 1 멀티플렉서(M1. 574)와 제 2 경로 제어 신호(Sc2)를 입력받는 제 2 멀티플렉서(M2. 576)에 의하여 제어된다.
입력 영상 신호(Si1, Si2)가, 메모리(510)를 경유하지 않고, 제 1 입력부(532) 또는 제 2 입력부(534)로부터 제 1 스케일러(562) 또는 제 2 스케일러(564)까지 직접 전송되도록 함으로써, 메모리 액세스를 최소화할 수 있다.
디인터레이싱부(550)는, 메모리(510)에 저장된 영상 신호가 인터레이싱된 영상 신호인 경우에, 메모리(510)로부터 입력되는 영상 신호를 디인터레이싱하여 디인터레이싱된 영상 신호를 다시 메모리(510)에 저장시킨다. 한편, 메모리(510)에 저장된 영상 신호가 프로그레시브(Progressive) 영상 신호인 경우에는 디인터레이 싱부(550)를 경유하지 않는다.
그리고, 본 발명에서는 서브 입력 영상 신호(Si2)가 인터레이싱된 영상 신호이더라도 서브 입력 영상 신호(Si2)에 대해서는 디인터레이싱부(550)를 경유시키지 않을 수 있다. 앞서 설명하였듯이, PIP 방식의 이중 화면에서 서브(Sub) 화면은 전체 화면 중에서 작은 크기만을 차지하는 경우가 보통이어서, 서브 입력 영상 신호(Si2)를 디인터레이싱하지 않고 서브 출력 영상 신호(So2)로 출력하더라도 표시 품질이 크게 저하되지 않는 서브 화면이 표시된다는 점을 반영한 것이다.
메인 입력 영상 신호(Si1)의 영상 크기 또는 서브 입력 영상 신호(Si2)의 영상 크기가 메인 출력 영상 신호(So1)의 영상 크기 또는 서브 출력 영상 신호(So2)의 영상 크기보다 큰 경우에, 제 1 스케일러(562) 또는 제 2 스케일러(564)는, 메인 출력 영상 신호(So1)의 영상 크기 또는 서브 출력 영상 신호(So2)의 영상 크기에 상응하도록, 메인 입력 영상 신호(Si1)의 영상 크기 또는 서브 입력 영상 신호(Si2)의 영상 크기를 미리 축소하여, 영상 크기가 축소된 영상 신호를 메모리(510)에 저장한다. 영상 크기가 축소된 영상 신호는 다수 라인의 영상 데이터 형태로 메모리(510)에 저장된다.
제 1 스케일러(562) 또는 제 2 스케일러(564)가 메모리(510)에 저장된 영상 신호를 읽어들여 출력 영상 신호(So1, So2)로서 출력하는 동작을 수행함에 있어서, 제 1 스케일러(562) 또는 제 2 스케일러(564)는, 한 번의 메모리 액세스시에 메모리(510)로부터 다수 라인 중 한 라인의 영상 데이터만을 읽어들이고, 한 번의 메모리 액세스시에 메모리(510)로부터 둘 이상의 라인의 영상 데이터를 동시에 읽어들 이지 않으므로, 높은 메모리 대역폭을 요구하지 않고 스케일링 동작이 수행될 수 있다.
도 6a 내지 도 6c는 도 5의 영상 신호 처리 장치의 동작 모드를 예시하는 도면이다. 다만, 도 6a 내지 도 6c는 본 발명에 따른 영상 신호 처리 장치의 동작 모드를 나타내는 예시일 뿐이며, 본 발명에 따른 영상 신호 처리 장치의 동작 모드가 도 6a 내지 도 6c에 도시된 예시에 한정되지는 않는다.
도 6a 내지 도 6c에서 서브 입력 영상 신호(Si2)는 제 2 입력부(534)에서 제 1 멀티플렉서(574)를 경유하여 제 2 스케일러(564)로 전송된다. 앞서 설명하였듯이, 서브 화면의 특성을 감안하여 서브 입력 영상 신호(Si2)는 잡음 제거부(540)와 디인터레이싱부(550)를 경유하지 않을 수도 있도록 한 것이다. 서브 입력 영상 신호(Si2)가 메모리(510)를 경유하지 않고 제 2 입력부(534)로부터 제 2 스케일러(564)까지 전송됨으로써, 그만큼 메모리 액세스 횟수를 줄일 수 있다.
서브 입력 영상 신호(Si2)를 입력받은 제 2 스케일러(564)는, 서브 입력 영상 신호(Si2)의 영상 크기를 서브 출력 영상 신호(So2)의 영상 크기에 상응하도록 축소하여, 영상 크기가 축소된 영상 신호를 메모리(510)에 저장시킨다. 영상 크기가 축소되어 메모리(510)에 저장된 영상 신호는, 제 2 스케일러(564) 및 출력측 멀티플렉서(Mo. 572)를 경유하여 서브 출력 영상 신호(So2)로서 출력된다. 서브 입력 영상 신호(Si2)의 영상 크기를 서브 출력 영상 신호(So2)의 영상 크기에 상응하도록 미리 축소하여 메모리(510)에 저장시키고, 서브 출력 영상 신호(So2)를 출력하기 위하여 제 2 스케일러(564)가 한 번의 메모리 액세스시에 한 라인의 영상 데이 터만을 읽어들이도록 함으로써, 높은 메모리 대역폭을 요구하지 않고 스케일링 동작을 수행시킬 수 있다.
도 6a에서 메인 입력 영상 신호(Si1)는 제 1 입력부(532)에서 제 2 멀티플렉서(576)를 경유하여 잡음 제거부(540)로 전송된다. 잡음 제거부(540)에 의하여 잡음이 제거된 메인 입력 영상 신호는, 메인 입력 영상 신호(Si1)의 영상 크기가 메인 출력 영상 신호(So1)의 영상 크기보다 같거나 작은 경우에, 메모리(510)로 전송되어 저장된다. 제 1 스케일러(562)는 메모리(510)에 저장된 메인 입력 영상 신호(Si1)를 읽어들여 그 영상 크기를 유지 또는 확대하며, 영상 크기가 유지 또는 확대된 영상 신호는 출력측 멀티플렉서(Mo. 572)를 경유하여 메인 출력 영상 신호(So1)로서 출력된다.
도 6b에서 제 1 입력부(532), 제 2 멀티플렉서(576) 및 잡음 제거부(540)를 경유하여 메모리(510)에 저장된 메인 입력 영상 신호가 인터레이싱된 영상 신호인 경우에는 디인터레이싱이 필요하다. 그래서, 메모리(510)에 저장된 메인 입력 영상 신호는 디인터레이싱부(550)를 경유하여 디인터레이싱되고, 디인터레이싱되어 메모리(510)에 저장된 영상 신호는 제 1 스케일러(562) 및 출력측 멀티플렉서(Mo. 572)를 경유하여 메인 출력 영상 신호(So1)로서 출력된다.
도 6c에서 메인 입력 영상 신호(Si1)는 제 1 입력부(532)에서 제 2 멀티플렉서(576)를 경유하여 잡음 제거부(540)로 전송되어 잡음이 제거된다. 잡음 제거부(540)에 의하여 잡음이 제거된 메인 입력 영상 신호는, 메인 입력 영상 신호(Si1)의 영상 크기가 메인 출력 영상 신호(So1)의 영상 크기보다 큰 경우에, 제 1 스케 일러(562)로 전송된다. 제 1 스케일러(562)는 잡음 제거부(540)로부터 입력받은 메인 입력 영상 신호의 영상 크기를 메인 출력 영상 신호(So1)의 영상 크기에 상응하도록 축소하여, 영상 크기가 축소된 영상 신호를 메모리(510)에 저장시킨다. 영상 크기가 축소되어 메모리(510)에 저장된 영상 신호는, 제 1 스케일러(562) 및 출력측 멀티플렉서(Mo. 572)를 경유하여 메인 출력 영상 신호(So1)로서 출력된다.
이상에서는 도면에 도시된 구체적인 실시예를 참고하여 본 발명을 설명하였으나 이는 예시적인 것에 불과하므로, 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자라면 이로부터 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명의 보호 범위는 후술하는 특허청구범위에 의하여 해석되어야 하고, 그와 동등 및 균등한 범위 내에 있는 모든 기술적 사상은 본 발명의 보호 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 설명한 바와 같이 본 발명에는 다음과 같은 효과가 있다.
첫째, 메모리를 경유하지 않고 이전 단계의 처리 결과를 다음 단계로 전송함으로써, 메모리 액세스 횟수를 최소화할 수 있다.
둘째, 입력 영상 신호의 영상 크기가 출력 영상 신호의 영상 크기보다 큰 경우에는 입력 영상 신호의 영상 크기를 미리 축소하여 메모리에 저장시킴으로써, 스케일러가 메모리에 저장된 영상 신호를 읽어들여 출력 영상 신호를 출력하는 동작에 있어서, 높은 메모리 대역폭을 요구하지 않고 스케일링 동작을 수행시킬 수 있다.

Claims (30)

  1. 입력되는 입력 영상 신호를 처리하여 출력 영상 신호를 출력하는 영상 신호 처리 장치에 있어서,
    상기 입력 영상 신호를 입력받는 입력부;
    상기 입력 영상 신호의 잡음을 제거하는 잡음 제거부; 및
    입력되는 영상 신호의 영상 크기를 축소, 유지 또는 확대하여 출력하는 스케일러(Scaler)를 구비하되,
    상기 스케일러는,
    경로 제어 신호에 응답하여, 상기 입력부 또는 상기 잡음 제거부로부터 상기 입력 영상 신호를 직접 입력받을 수 있고,
    상기 입력 영상 신호의 영상 크기가 상기 출력 영상 신호의 영상 크기보다 큰 경우에, 상기 입력 영상 신호의 영상 크기를 미리 축소하여 영상 크기가 축소된 영상 신호를 메모리에 저장하며,
    상기 메모리에 저장된 영상 신호의 영상 크기를 유지 또는 확대하여 상기 출력 영상 신호로서 출력하는 것을 특징으로 하는 영상 신호 처리 장치.
  2. 제 1 항에 있어서, 상기 메모리에 대한 액세스(Access) 횟수를 줄이기 위하여, 상기 잡음 제거부는,
    상기 경로 제어 신호에 응답하여, 상기 메모리를 경유하지 않고 상기 입력부 로부터 상기 입력 영상 신호를 직접 입력받을 수 있는 것을 특징으로 하는 영상 신호 처리 장치.
  3. 제 2 항에 있어서, 상기 입력부 또는 상기 잡음 제거부는,
    상기 경로 제어 신호에 응답하여, 상기 메모리를 경유하지 않고 상기 입력 영상 신호를 상기 스케일러로 직접 전송할 수 있는 것을 특징으로 하는 영상 신호 처리 장치.
  4. 제 1 항에 있어서, 상기 메모리에 저장된 영상 신호가 다수 라인의 영상 데이터로 구성되는 경우에,
    상기 스케일러는, 상기 출력 영상 신호를 출력하기 위하여, 한 번의 메모리 액세스(Access)시에 상기 메모리로부터 상기 다수 라인 중 한 라인의 영상 데이터만을 읽어들이고, 한 번의 메모리 액세스시에 상기 메모리로부터 둘 이상의 라인의 영상 데이터를 동시에 읽어들이지 않는 것을 특징으로 하는 영상 신호 처리 장치.
  5. 제 1 항에 있어서, 상기 입력 영상 신호가 n 라인의 영상 데이터로 구성되고 상기 출력 영상 신호가 상기 n 보다 작은 m 라인의 영상 데이터로 구성되는 경우에,
    상기 스케일러는, 상기 입력 영상 신호의 영상 크기를 상기 m 라인에 상응하도록 축소하여, 영상 크기가 축소된 영상 신호를 상기 메모리에 저장하는 것을 특 징으로 하는 영상 신호 처리 장치.
  6. 제 5 항에 있어서, 상기 스케일러는,
    상기 메모리에 저장된 영상 신호의 영상 크기를 유지하여 상기 출력 영상 신호로서 출력하는 것을 특징으로 하는 영상 신호 처리 장치.
  7. 제 6 항에 있어서, 상기 스케일러가 상기 메모리로부터 읽어들이는 한 라인의 영상 데이터는,
    상기 출력 영상 신호의 한 라인의 영상 데이터에 대응되는 것을 특징으로 하는 영상 신호 처리 장치.
  8. 제 1 항에 있어서, 상기 입력 영상 신호가 n 라인의 영상 데이터로 구성되고 상기 출력 영상 신호가 상기 n 보다 큰 m 라인의 영상 데이터로 구성되는 경우에,
    상기 입력 영상 신호는, 상기 입력부 또는 상기 잡음 제거부로부터 상기 메모리로 전송되어 상기 메모리에 저장되는 것을 특징으로 하는 영상 신호 처리 장치.
  9. 제 8 항에 있어서, 상기 스케일러는,
    상기 메모리에 저장된 영상 신호의 영상 크기를 확대하여 상기 출력 영상 신호로서 출력하는 것을 특징으로 하는 영상 신호 처리 장치.
  10. 제 9 항에 있어서, 상기 스케일러가 상기 메모리로부터 읽어들이는 한 라인의 영상 데이터는,
    상기 출력 영상 신호의 둘 이상의 라인의 영상 데이터에 대응되는 것을 특징으로 하는 영상 신호 처리 장치.
  11. 제 1 항에 있어서,
    상기 입력부, 상기 잡음 제거부 또는 상기 스케일러를 경유하여 상기 메모리에 저장된 입력 영상 신호가 인터레이싱(Interlacing)된 영상 신호인 경우에, 상기 메모리로부터 입력되는 인터레이싱된 영상 신호를 디인터레이싱(Deinterlacing)하여 출력하는 디인터레이싱부를 구비하는 것을 특징으로 하는 영상 신호 처리 장치.
  12. 제 11 항에 있어서,
    상기 입력 영상 신호가 인터레이싱(Interlacing)된 영상 신호인 경우에, 상기 입력 영상 신호는, 상기 경로 제어 신호에 응답하여, 상기 디인터레이싱부를 경유하고,
    상기 입력 영상 신호가 프로그레시브(Progressive) 영상 신호인 경우에, 상기 입력 영상 신호는, 상기 경로 제어 신호에 응답하여, 상기 디인터레이싱부를 경유하지 않는 것을 특징으로 하는 영상 신호 처리 장치.
  13. 입력 영상 신호를 입력받는 입력부, 상기 입력 영상 신호의 잡음을 제거하는 잡음 제거부, 입력되는 영상 신호를 디인터레이싱(Deinterlacing)하는 디인터레이 싱부 및 메모리에 저장된 영상 신호의 영상 크기를 조절하여 출력 영상 신호를 출력하는 스케일러(Scaler)를 구비하는 영상 신호 처리 장치에 의하여 영상 신호를 처리하는 방법에 있어서,
    (a) 상기 입력 영상 신호의 영상 크기가 상기 출력 영상 신호의 영상 크기보다 큰 경우에, 상기 입력부 또는 상기 잡음 제거부로부터 상기 스케일러로 상기 입력 영상 신호를 직접 전송하는 단계;
    (b) 상기 스케일러로 직접 전송된 상기 입력 영상 신호의 영상 크기를 상기 출력 영상 신호의 영상 크기에 상응하도록 축소하고, 영상 크기가 축소된 영상 신호를 상기 메모리에 저장하는 단계; 및
    (c) 상기 스케일러가 상기 메모리로부터 상기 영상 크기가 축소된 영상 신호를 읽어들여 상기 출력 영상 신호로서 출력하는 단계를 구비하는 것을 특징으로 하는 영상 신호 처리 방법.
  14. 제 13 항에 있어서, 상기 (a) 단계는,
    (a1) 상기 입력 영상 신호가, 상기 메모리를 경유하지 않고 상기 입력부에서 상기 잡음 제거부로 직접 전송되는 단계; 및
    (a2) 상기 잡음 제거부에서 잡음이 제거된 입력 영상 신호가, 상기 메모리를 경유하지 않고 상기 잡음 제거부에서 상기 스케일러로 직접 전송되는 단계를 구비하는 것을 특징으로 하는 영상 신호 처리 방법.
  15. 제 13 항에 있어서, 상기 (a) 단계에서 상기 입력 영상 신호는,
    경로 제어 신호에 응답하여, 상기 입력부에서 상기 스케일러로 직접 전송될 수 있는 것을 특징으로 하는 영상 신호 처리 방법.
  16. 제 13 항에 있어서,
    상기 입력 영상 신호가 인터레이싱(Interlacing)된 영상 신호인 경우에, 상기 인터레이싱된 영상 신호를 상기 디인터레이싱부를 경유시켜 디인터레이싱하는 단계를 더 구비하는 것을 특징으로 하는 영상 신호 처리 방법.
  17. 제 13 항에 있어서, 상기 (b) 단계에서,
    상기 영상 크기가 축소된 영상 신호는, 다수 라인의 영상 데이터 형태로 상기 메모리에 저장되는 것을 특징으로 하는 영상 신호 처리 방법.
  18. 제 17 항에 있어서, 상기 (c) 단계에서 상기 스케일러는,
    한 번의 메모리 액세스(Access)시에 상기 메모리로부터 상기 다수 라인 중 한 라인의 영상 데이터만을 읽어들이고, 한 번의 메모리 액세스시에 상기 메모리로부터 둘 이상의 라인의 영상 데이터를 동시에 읽어들이지 않는 것을 특징으로 하는 영상 신호 처리 방법.
  19. PIP(Picture In Picture) 방식의 이중 화면을 구성하기 위한 메인(Main) 입 력 영상 신호와 서브(Sub) 입력 영상 신호를 처리하는 장치에 있어서,
    상기 메인 입력 영상 신호를 입력받는 제 1 입력부;
    상기 서브 입력 영상 신호를 입력받는 제 2 입력부;
    입력되는 영상 신호의 잡음을 제거하여 출력하는 잡음 제거부;
    입력되는 영상 신호를 디인터레이싱(Deinterlacing)하는 디인터레이싱부;
    상기 메인 입력 영상 신호의 영상 크기와 상기 서브 입력 영상 신호의 영상 크기를 조절하여 출력하는 제 1 스케일러와 제 2 스케일러;
    상기 메인 입력 영상 신호와 상기 서브 입력 영상 신호의 경로를 제어하는 제 1 멀티플렉서와 제 2 멀티플렉서; 및
    상기 제 1 스케일러 또는 상기 제 2 스케일러가 출력하는 메인 출력 영상 신호 또는 서브 출력 영상 신호를 입력받는 출력측 멀티플렉서를 구비하되,
    상기 메인 입력 영상 신호와 상기 서브 입력 영상 신호는, 메모리를 경유하지 않고, 상기 잡음 제거부로 또는 상기 제 1 스케일러와 상기 제 2 스케일러로 직접 전송될 수 있고,
    상기 제 1 스케일러 또는 상기 제 2 스케일러는, 상기 메인 출력 영상 신호의 영상 크기 또는 상기 서브 출력 영상 신호의 영상 크기에 상응하도록, 상기 메인 입력 영상 신호의 영상 크기 또는 상기 서브 입력 영상 신호의 영상 크기를 미리 축소하여 상기 메모리에 저장할 수 있는 것을 특징으로 하는 영상 신호 처리 장치.
  20. 제 19 항에 있어서, 상기 제 1 스케일러 또는 상기 제 2 스케일러에 의하여, 영상 크기가 축소된 메인 입력 영상 신호 또는 영상 크기가 축소된 서브 입력 영상 신호는,
    다수 라인의 영상 데이터 형태로 상기 메모리에 저장되는 것을 특징으로 하는 영상 신호 처리 장치.
  21. 제 20 항에 있어서, 상기 제 1 스케일러 또는 상기 제 2 스케일러는,
    한 번의 메모리 액세스(Access)시에 상기 메모리로부터 상기 다수 라인 중 한 라인의 영상 데이터만을 읽어들이고, 한 번의 메모리 액세스시에 상기 메모리로부터 둘 이상의 라인의 영상 데이터를 동시에 읽어들이지 않는 것을 특징으로 하는 영상 신호 처리 장치.
  22. 제 19 항에 있어서, 상기 메인 입력 영상 신호는,
    상기 제 1 입력부에서 상기 제 2 멀티플렉서를 경유하여 상기 잡음 제거부로 전송되는 것을 특징으로 하는 영상 신호 처리 장치.
  23. 제 22 항에 있어서, 상기 잡음 제거부에 의하여 잡음이 제거된 메인 입력 영상 신호는,
    상기 메인 입력 영상 신호의 영상 크기가 상기 메인 출력 영상 신호의 영상 크기보다 큰 경우에, 상기 제 1 스케일러로 전송되는 것을 특징으로 하는 영상 신 호 처리 장치.
  24. 제 23 항에 있어서, 상기 제 1 스케일러는,
    입력받은 메인 입력 영상 신호의 영상 크기를 상기 메인 출력 영상 신호의 영상 크기에 상응하도록 축소하여, 상기 메모리에 저장하는 것을 특징으로 하는 영상 신호 처리 장치.
  25. 제 24 항에 있어서, 영상 크기가 축소되어 상기 메모리에 저장된 메인 입력 영상 신호는,
    상기 제 1 스케일러 및 상기 출력측 멀티플렉서를 경유하여 상기 메인 출력 영상 신호로서 출력되는 것을 특징으로 하는 영상 신호 처리 장치.
  26. 제 19 항에 있어서, 상기 디인터레이싱부는,
    상기 메모리에 저장된 영상 신호가 인터레이싱(Interlacing)된 영상 신호인 경우에, 상기 메모리로부터 입력되는 영상 신호를 디인터레이싱하여 디인터레이싱된 영상 신호를 다시 상기 메모리에 저장하는 것을 특징으로 하는 영상 신호 처리 장치.
  27. 제 19 항에 있어서, 상기 서브 입력 영상 신호는,
    상기 제 2 입력부에서 상기 제 1 멀티플렉서를 경유하여 상기 제 2 스케일러 로 전송되는 것을 특징으로 하는 영상 신호 처리 장치.
  28. 제 27 항에 있어서, 상기 제 2 스케일러는,
    입력받은 서브 입력 영상 신호의 영상 크기를 상기 서브 출력 영상 신호의 영상 크기에 상응하도록 축소하여, 상기 메모리에 저장하는 것을 특징으로 하는 영상 신호 처리 장치.
  29. 제 28 항에 있어서, 영상 크기가 축소되어 상기 메모리에 저장된 서브 입력 영상 신호는,
    상기 제 2 스케일러 및 상기 출력측 멀티플렉서를 경유하여 상기 서브 출력 영상 신호로서 출력되는 것을 특징으로 하는 영상 신호 처리 장치.
  30. 제 19 항에 있어서, 상기 출력측 멀티플렉서는,
    상기 영상 신호 처리 장치가 정규 화면 모드로 동작하는 경우에는, 상기 메인 출력 영상 신호만을 출력하고,
    상기 영상 신호 처리 장치가 상기 PIP 방식의 이중 화면 모드로 동작하는 경우에는, 상기 메인 출력 영상 신호와 상기 서브 출력 영상 신호를 함께 출력하는 것을 특징으로 하는 영상 신호 처리 장치.
KR1020060002675A 2006-01-10 2006-01-10 높은 메모리 대역폭을 요구하지 않는 영상 신호 처리 장치및 영상 신호 처리 방법 KR100817052B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060002675A KR100817052B1 (ko) 2006-01-10 2006-01-10 높은 메모리 대역폭을 요구하지 않는 영상 신호 처리 장치및 영상 신호 처리 방법
US11/620,938 US7885485B2 (en) 2006-01-10 2007-01-08 Apparatus and method for processing image signal without requiring high memory bandwidth
US12/983,991 US8126292B2 (en) 2006-01-10 2011-01-04 Apparatus and method for processing image signal without requiring high memory bandwidth

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060002675A KR100817052B1 (ko) 2006-01-10 2006-01-10 높은 메모리 대역폭을 요구하지 않는 영상 신호 처리 장치및 영상 신호 처리 방법

Publications (2)

Publication Number Publication Date
KR20070074740A KR20070074740A (ko) 2007-07-18
KR100817052B1 true KR100817052B1 (ko) 2008-03-26

Family

ID=38232465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060002675A KR100817052B1 (ko) 2006-01-10 2006-01-10 높은 메모리 대역폭을 요구하지 않는 영상 신호 처리 장치및 영상 신호 처리 방법

Country Status (2)

Country Link
US (2) US7885485B2 (ko)
KR (1) KR100817052B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7876940B2 (en) * 2007-01-30 2011-01-25 International Business Machines Corporation Universal image processing
US8238624B2 (en) * 2007-01-30 2012-08-07 International Business Machines Corporation Hybrid medical image processing
US8331737B2 (en) 2007-04-23 2012-12-11 International Business Machines Corporation Heterogeneous image processing system
US8462369B2 (en) * 2007-04-23 2013-06-11 International Business Machines Corporation Hybrid image processing system for a single field of view having a plurality of inspection threads
US8326092B2 (en) 2007-04-23 2012-12-04 International Business Machines Corporation Heterogeneous image processing system
JP2011501289A (ja) * 2007-10-16 2011-01-06 ヒルクレスト・ラボラトリーズ・インコーポレイテッド シンクライアント上で動作するユーザインターフェイスの高速で円滑なスクロール
US8675219B2 (en) * 2007-10-24 2014-03-18 International Business Machines Corporation High bandwidth image processing with run time library function offload via task distribution to special purpose engines
US20090132582A1 (en) * 2007-11-15 2009-05-21 Kim Moon J Processor-server hybrid system for processing data
US9135073B2 (en) 2007-11-15 2015-09-15 International Business Machines Corporation Server-processor hybrid system for processing data
US20090150556A1 (en) * 2007-12-06 2009-06-11 Kim Moon J Memory to storage communication for hybrid systems
US9332074B2 (en) * 2007-12-06 2016-05-03 International Business Machines Corporation Memory to memory communication and storage for hybrid systems
US8229251B2 (en) * 2008-02-08 2012-07-24 International Business Machines Corporation Pre-processing optimization of an image processing system
US8379963B2 (en) * 2008-03-28 2013-02-19 International Business Machines Corporation Visual inspection system
US8121363B2 (en) * 2008-06-12 2012-02-21 International Business Machines Corporation Thermographic image processing system
US8261117B2 (en) * 2008-09-11 2012-09-04 International Business Machines Corporation Virtualization in a multi-core processor (MCP)
US8732716B2 (en) 2008-09-30 2014-05-20 International Business Machines Corporation Virtualization across physical partitions of a multi-core processor (MCP)
US8438404B2 (en) * 2008-09-30 2013-05-07 International Business Machines Corporation Main processing element for delegating virtualized control threads controlling clock speed and power consumption to groups of sub-processing elements in a system such that a group of sub-processing elements can be designated as pseudo main processing element
US8341638B2 (en) * 2008-09-30 2012-12-25 International Business Machines Corporation Delegated virtualization across physical partitions of a multi-core processor (MCP)
US8806129B2 (en) 2008-11-21 2014-08-12 International Business Machines Corporation Mounted cache memory in a multi-core processor (MCP)
US7804329B2 (en) * 2008-11-21 2010-09-28 International Business Machines Corporation Internal charge transfer for circuits
US9824008B2 (en) 2008-11-21 2017-11-21 International Business Machines Corporation Cache memory sharing in a multi-core processor (MCP)
US9886389B2 (en) * 2008-11-21 2018-02-06 International Business Machines Corporation Cache memory bypass in a multi-core processor (MCP)
US9122617B2 (en) 2008-11-21 2015-09-01 International Business Machines Corporation Pseudo cache memory in a multi-core processor (MCP)
US8675086B1 (en) 2010-03-26 2014-03-18 Ambarella, Inc. Architecture for video, fast still and high quality still picture processing
US8446484B2 (en) 2010-04-21 2013-05-21 Nokia Corporation Image processing architecture with pre-scaler
EP2798629A4 (en) * 2011-12-29 2015-08-05 Intel Corp REDUCING THE NUMBER OF SCALE MOTORS IN A DISPLAY CONTROL UNIT FOR DISPLAYING MULTIPLE IMAGES ON A SCREEN
WO2017179099A1 (ja) * 2016-04-11 2017-10-19 オリンパス株式会社 画像処理装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200899A (ja) 1997-01-08 1998-07-31 Toshiba Corp 動画像復号装置及び動画像復号方法
KR20010036875A (ko) * 1999-10-12 2001-05-07 구자홍 영상 포맷 변환 장치
KR20010035705A (ko) * 1999-10-01 2001-05-07 구자홍 디지털 티브이의 포맷 변환장치
JP2002176629A (ja) 2000-12-06 2002-06-21 Sony Corp 信号処理装置、画像信号処理装置、およびその方法
KR100469286B1 (ko) 2003-03-15 2005-02-02 엘지전자 주식회사 디지털 ｔｖ의 메모리 제어 장치
KR20070074741A (ko) * 2006-01-10 2007-07-18 삼성전자주식회사 영상 신호 스케일러 및 이를 구비하는 영상 신호 처리 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5113455A (en) * 1990-02-27 1992-05-12 Eastman Kodak Company Digital image scaling by stepwise pixel movement
US6975324B1 (en) * 1999-11-09 2005-12-13 Broadcom Corporation Video and graphics system with a video transport processor
US6774912B1 (en) * 2000-03-16 2004-08-10 Matrox Graphics Inc. Multiple display device display controller with video overlay and full screen video outputs
US6937291B1 (en) * 2000-08-31 2005-08-30 Intel Corporation Adaptive video scaler
US7116828B2 (en) * 2002-09-25 2006-10-03 Lsi Logic Corporation Integrated video decoding system with spatial/temporal video processing
US20040131276A1 (en) * 2002-12-23 2004-07-08 John Hudson Region-based image processor
US7420618B2 (en) 2003-12-23 2008-09-02 Genesis Microchip Inc. Single chip multi-function display controller and method of use thereof
US7274403B2 (en) 2004-01-30 2007-09-25 Broadcom Corporation Motion adaptive deinterlacer with integrated dynamic format change filter
US8600217B2 (en) * 2004-07-14 2013-12-03 Arturo A. Rodriguez System and method for improving quality of displayed picture during trick modes
JP3972938B2 (ja) 2005-01-24 2007-09-05 株式会社日立製作所 表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200899A (ja) 1997-01-08 1998-07-31 Toshiba Corp 動画像復号装置及び動画像復号方法
KR20010035705A (ko) * 1999-10-01 2001-05-07 구자홍 디지털 티브이의 포맷 변환장치
KR20010036875A (ko) * 1999-10-12 2001-05-07 구자홍 영상 포맷 변환 장치
JP2002176629A (ja) 2000-12-06 2002-06-21 Sony Corp 信号処理装置、画像信号処理装置、およびその方法
KR100469286B1 (ko) 2003-03-15 2005-02-02 엘지전자 주식회사 디지털 ｔｖ의 메모리 제어 장치
KR20070074741A (ko) * 2006-01-10 2007-07-18 삼성전자주식회사 영상 신호 스케일러 및 이를 구비하는 영상 신호 처리 장치

Also Published As

Publication number Publication date
US20070159642A1 (en) 2007-07-12
US8126292B2 (en) 2012-02-28
US20110097013A1 (en) 2011-04-28
US7885485B2 (en) 2011-02-08
KR20070074740A (ko) 2007-07-18

Similar Documents

Publication Publication Date Title
KR100817052B1 (ko) 높은 메모리 대역폭을 요구하지 않는 영상 신호 처리 장치및 영상 신호 처리 방법
US7456804B2 (en) Display control apparatus and display control method
EP0905973A2 (en) Television receiver, video signal processing device, image processing method and device
KR101034493B1 (ko) 화상 변환 장치, 화상 변환을 위한 직접 메모리 액세스장치 및 화상 변환을 지원하는 카메라 인터페이스
US20080074350A1 (en) High-definition image display device and method of converting frame rate thereof
EP1896967A2 (en) Self-synchronizing data streaming between address-based producer and consumer circuits
KR100744120B1 (ko) 영상 신호 스케일러 및 이를 구비하는 영상 신호 처리 장치
KR100359816B1 (ko) 포맷 변환 장치
US20060262223A1 (en) Video scalers having reduced output memory and methods for selecting output memory size
US20190324646A1 (en) Memory access device, image-processing device, and imaging device
EP1036389A1 (en) System and methods for 2-tap/3-tap flicker filtering
JP2014096746A (ja) 画像処理装置及び画像処理方法
KR100486284B1 (ko) 연속되는 두 개의 디인터레이스 프레임들을 출력할 수있는 디인터레이스 장치 및 디인터레이스 방법
JP2007520115A (ja) 装置、方法、システム、機械読み取り可能な媒体
JP2007520115A6 (ja) 装置、方法、システム、機械読み取り可能な媒体
US20030016389A1 (en) Image processing device
JP2003304481A (ja) 画像処理装置と画像処理方法
US8085345B2 (en) Image processing apparatus and image processing method
CN115619630A (zh) 图像处理方法和设备
JP2008005230A (ja) 映像信号処理回路、映像表示装置、及び映像信号処理方法
JP2010263394A (ja) 映像信号処理装置
JP4211572B2 (ja) 撮像装置
JP2005020521A (ja) 撮像装置及びこの撮像装置を備える携帯型電話機
JP2004163706A (ja) 情報処理装置の表示系制御方式
JP4513313B2 (ja) 映像信号処理装置及び方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 13