JP2005020521A - 撮像装置及びこの撮像装置を備える携帯型電話機 - Google Patents
撮像装置及びこの撮像装置を備える携帯型電話機 Download PDFInfo
- Publication number
- JP2005020521A JP2005020521A JP2003184350A JP2003184350A JP2005020521A JP 2005020521 A JP2005020521 A JP 2005020521A JP 2003184350 A JP2003184350 A JP 2003184350A JP 2003184350 A JP2003184350 A JP 2003184350A JP 2005020521 A JP2005020521 A JP 2005020521A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- image
- data
- memory
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Telephone Function (AREA)
- Studio Devices (AREA)
Abstract
【課題】解像度の異なる画像データが入力されても、効率よく画像データを処理することができるバッファ装置を得る。
【解決手段】解像度の異なる画像データを撮像可能な撮像手段と、画像データを処理する画像処理モジュールと、撮像手段と画像処理モジュールとの間に、撮像手段から入力される画像データのデータ長を変換し、画像処理モジュールに変換後の画像データを出力する機能を有する緩衝記憶装置により構成される撮像装置であって、データ長の変換の割合を、入力される画像データの解像度と、画像処理モジュールの処理スピードにより決定することとした。
【選択図】 図1
【解決手段】解像度の異なる画像データを撮像可能な撮像手段と、画像データを処理する画像処理モジュールと、撮像手段と画像処理モジュールとの間に、撮像手段から入力される画像データのデータ長を変換し、画像処理モジュールに変換後の画像データを出力する機能を有する緩衝記憶装置により構成される撮像装置であって、データ長の変換の割合を、入力される画像データの解像度と、画像処理モジュールの処理スピードにより決定することとした。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
この発明は、携帯型端末に使用される緩衝記憶装置(以下、「バッファ装置」と記す。)に関するもの、さらに詳しくは、カメラ等の撮像手段を備える携帯型電話機において、撮像手段から入力された画像データを一時的に記憶するバッファ装置に関するものである。
【0002】
【従来の技術】
最近、カメラ付携帯型電話機を用いて撮像された画像に対しても、高画質が要求される傾向にあり、この要求に応えるため、カメラ付携帯型電話機に用いられるカメラの解像度も向上している。
【0003】
すなわち、解像度の高い画像の撮像を可能とするために、カメラ付携帯型電話機に用いられるカメラモジュールの動作クロック周波数は、以前に比べかなり向上してきている。一方、カメラモジュールから出力された撮像データを処理する画像処理LSI等の画像処理モジュールの動作クロック周波数は、以前に比べれば向上している。しかし、特に低消費電力を要求される携帯型電話機では、大きな電力を消費する画像処理LSI等の画像処理モジュールの動作クロック周波数をあまり高くすることはできない。その結果、カメラモジュールから出力される画像データの転送速度と、画像処理モジュールとの処理速度に格差が生じ、カメラ付携帯型電話機においても両者の速度差を吸収するバッファ装置が必要になってきた。
【0004】
2つのモジュール間におけるデータ処理速度の格差を吸収するバッファ装置について、例えば下記の特許文献に記載されている。
【0005】
【特許文献1】
特開2000−242446号公報(第1図)
【特許文献2】
特開平5−7313号公報(第1図)
【0006】
【発明が解決しようとする課題】
ところで、カメラ付携帯型電話機に対しては、静止画の高画質化の要求だけではなく、動画撮像のニーズも発生しており、静止画と動画との両方の撮像可能なカメラ付携帯型電話機が求められている。ただし、人間の視覚特性や、データ容量の関係から、動画中の1画面に対しては、静止画ほどの高画質は要求されない。したがって、動画と静止画の両方が撮像可能なカメラ付携帯電話機では、解像度が異なる画像データが撮像手段からバッファに入力されてくる。すなわち、高画質で撮像された静止画では解像度が高いので、1画素毎のデータ量が大きくなり、画面全体のデータ量が大きくなる。一方、静止画に対し相対的に画質の低い動画では解像度が低いので、1画素毎のデータ量が小さくなり、1画面全体のデータ量が小さくなる。
【0007】
また、動画や静止画といった撮影モードの種類についてばかりでなく、カメラのズーム倍率についても、予め設定されている数種類のズーム倍率からユーザが選択することができるカメラ付携帯型電話機も登場してきている。そして、ユーザが選択したズーム倍率によっても、画像データの解像度は大きく異なることになる。
すなわち、1台の携帯型電話機においても解像度の異なる複数の画像データが取得可能となり、それらの画像データを処理する必要が生じるようになってきた。
【0008】
ところが、上記文献に記載されているバッファ装置では、入力される画像データの解像度は1種類であることが前提となっており、画面毎に解像度が異なる場合の処理方法については記載されていない。
【0009】
この発明は、上記のような課題を解消するためになされたもので、解像度の異なる画像データが入力されても、効率よく画像データを処理することができるバッファ装置を得ることを目的としたものである。
【0010】
【課題を解決するための手段】
この発明に係る撮像装置は、
解像度の異なる画像データを撮像可能な撮像手段と、
当該画像データを処理する画像処理モジュールと、
上記撮像手段と上記画像処理モジュールとの間に、上記撮像手段から入力される画像データのデータ長を変換し、上記画像処理モジュールに変換後の画像データを出力する機能を有する緩衝記憶装置とにより構成される撮像装置であって、
上記データ長の変換の割合は、上記入力される画像データの解像度と、上記画像処理モジュールの処理スピードにより決定すること
としたものである。
【0011】
【発明の実施の形態】
本発明は、入力された画像データをバッファ装置から出力する際に、バッファ装置の後段に設けられた画像処理モジュールの処理スピードを考慮したデータ長に変換するものである。
【0012】
実施の形態1.
図1は、この発明の実施の形態1におけるバッファ装置の構成を示すブロックである。このバッファ装置50はカメラ付携帯型電話機100の内部に設置されている。バッファ装置50の主要機能は、バッファ装置50の前段にある撮像手段から入力された画像データを、バッファ装置50の後段に設置された、処理スピードの遅い画像処理モジュールが処理できるデータ長に変更し、変更後のデータを後段のモジュールに向けて出力することにある。バッファ装置に入力される画像データの解像度は、ファイル毎に異なっている。そして、入力される画像データの解像度と、バッファ装置50の後段に設置された画像処理モジュールの処理スピードとから、バッファ装置50の外部にあるCPU(図示せず)が、ファイル毎に最適なデータ長の割合を検出する。その検出情報はバッファ装置50内にある読出速度設定部8に送られる。読出速度設定部8では、予め数種類のデータ長の割合が設定されており、送られてきた検出情報を参照し、最も適切なデータ長の割合を選択、設定し、設定されたデータ長にてバッファ装置50からデータが出力される。
【0013】
次に、各構成要素について説明する。
バッファ装置50は、入力メモリ切替器1、第1の画像メモリ2、第2の画像メモリ3、出力メモリ切替器4、書込終了検出回路5、書込制御回路6、読出制御回路7、及び読出速度設定部8を有する。
【0014】
入力メモリ切替器1は、バッファ装置50の前段にある撮像手段から入力された画像データを、後述する画像メモリ切替信号20に従い、画像データを第1の画像メモリ2又は第2の画像メモリ3のいずれか一方に入力する。
第1の画像メモリ2及び第2の画像メモリ3は、ともに、画像データの水平方向1ライン分のデータを記録可能な容量を有している。そして、後述するライトアドレス信号21及びライト信号22にしたがって、入力された画像データが第1の画像メモリ2及び第2の画像メモリ3のどちらか一方に書込まれる。さらに、書込まれた画像データは、後述するリードアドレス信号23及びリード信号24にしたがって読み出され、出力メモリ切替器4に出力される。
【0015】
出力メモリ切替器4は、画像メモリ切替信号20にしたがって、第1の画像メモリ2または第2の画像メモリ3のどちらか一方を選択し、画像データを読み出し、バッファ装置50の後段に設けられた画像処理モジュールに画像データを出力する。
【0016】
書込終了検出回路5は、第1の画像メモリ2、又は第2の画像メモリ3への画像データの書込終了を検出する。そして検出後、画像メモリ制御信号20を生成し、入力メモリ切替器1及び出力メモリ切替器4に出力する。
書込制御回路6は、ライトアドレス信号21及びライト信号22を生成し、入力切替器1から第1の画像メモリ2又は第2の画像メモリ3への画像データへの書込みを制御する。
【0017】
読出速度設定部8では、予め数種類のデータ長の割合が設定されており、CPUから送られてきた検出情報を参照し、最も適切なデータ長の割合を選択、設定する。そして、設定した情報を読出制御信号25として読出制御回路7に出力する。
なお、CPUから送られてくる検出情報とは、バッファ装置50に入力される画像データの解像度と、バッファ装置50の後段に設置された画像処理モジュールの処理スピードとから、CPUが検出した最適のデータ長の割合である。
【0018】
読出制御回路7は、読出制御信号25に従って、リードアドレス信号23及びリード信号24を生成し、第1の画像メモリ2又は第2の画像メモリ3から画像データへの読み出しを制御する。
【0019】
次に、本実施の形態に係るバッファ装置の動作の概念を図2を用いて説明する。
同図における水平同期信号とは、バッファ装置50の前段に設けられた撮像手段の水平同期信号であり、この水平同期信号の周期、すなわち、水平画素有効期間と水平画素無効期間とを合計した期間は変化しない。入力される画像データの解像度が高い場合は、水平画素有効期間の割合が高くなり、水平画素無効期間の割合が低くなる。一方、入力される画像データの解像度が低い場合は、水平画素有効期間の割合が低くなり、水平画素無効期間の割合が高くなる。
【0020】
まず、撮像手段にて撮像された画像データのうち、第1列目の画像データが、撮像手段の水平同期信号における水平画素有効期間中にバッファ装置50の入力メモリ切替器1に入力される。そして、入力された第1列目の画像データは、第1の画像メモリ2に書込まれる。書込まれた第1列目の画像データは、読出速度設定部8で設定されたデータ長で第1の画像メモリ2から読み出される。最後に、出力メモリ切替器4から、読出速度設定部8で設定されたデータ長で第1列目の画像データが出力される。
【0021】
次に、第1の画像メモリ2に書込まれた第1列目の画像データの出力が終了する前に、第2列目の画像データが、撮像手段の水平同期信号における水平画素有効期間中にバッファ装置50の入力メモリ切替器1に入力される。そして、入力された第2列目の画像データは、第2の画像メモリ3に書込まれる。書込まれた第2列目の画像データは、読出速度設定部8で設定されたデータ長で第2の画像メモリ3から読み出される。最後に、出力メモリ切替器4から読出速度設定部8で設定されたデータ長で第2列目の画像データが出力される。
【0022】
同様に、第2の画像メモリ3に書込まれた第2列目の画像データの出力が終了する前に、第3列目の画像データが、撮像手段の水平同期信号における水平画素有効期間中にバッファ装置50の入力メモリ切替器1に入力される。そして、入力された第3列目の画像データは、第1の画像メモリ2に書込まれる。書込まれた第3列目の画像データは、読出速度設定部8で設定されたデータ長で第1の画像メモリ2から読み出される。最後に、出力メモリ切替器4から読出速度設定部8で設定されたデータ長で第3列目の画像データが出力される。
【0023】
このように、本発明に係るバッファ装置50は、画面データの水平方向1ライン分のメモリを2つ用い、交互に書込み、読み出しを行うことにより、出力する画像データのデータ長を入力された画像データよりも長くすることができる。
【0024】
すなわち、本発明に係るバッファ装置50は、第1列目の画像データを出力する期間として、第1列目の画像データに対応する水平同期信号の水平画素無効期間だけではなく、第2列目の画像データに対応する水平同期信号の水平画素有効期間も利用する。これにより、バッファ装置から出力される画像データのデータ長が、入力される画像データよりも長くなるので、バッファ装置50の後段に設けられた画像処理モジュールの処理スピードが遅い場合でも処理が可能となる。
【0025】
これは、CPUが、入力される画像データの解像度と、バッファ装置50の後段に設けられた画像処理モジュールの処理スピードとから最適なデータ長の割合を検出することから可能となっている。
【0026】
すなわち、CPUは、ファイル毎に異なる画像データの解像度から、撮像手段の水平同期信号中の水平画素有効期間と水平画素無効期間との割合、かつ、バッファ装置50の後段に設けられた画像処理モジュールの処理スピードとを考慮したデータ長の割合を検出し、その検出情報を読出速度設定部8に送信する。読出速度設定部8がその検出情報を参照して予めにおいて設定されているデータ長の割合から最も適切なデータ長の割合を選択、設定し、その情報を読出制御信号25として読出制御回路7に送信したこと、及び読出制御回路7が読出制御信号25にしたがったデータ長でデータを読み出したことにより可能となっている。
【0027】
次に、本実施の形態に係るバッファ装置の動作の詳細を図3(a)、(b)および図4(a)、(b)を用いて説明する。ただし、ここでは例として、撮像手段により撮像された画像の解像度とバッファ装置の後段にある画像処理モジュールの処理スピードとから、CPUが最適と検出したデータ長の割合が、読出速度設定部で予め設定されたデータ長の割合が2倍に最も近い場合、すなわち、出力される画像データのデータ長が、入力される画像データのデータ長の2倍に変換される場合について説明する。
【0028】
本実施の形態では、初期状態で、入力メモリ切替器1は第1の画像メモリ2を選択しており、出力メモリ切替器4は第2の画像メモリ3を選択しているものとする。なお、画像メモリ切替制御信号20は、入力メモリ切替器1に第1の画像メモリ2を選択させているときは、出力メモリ切替器4に第2の画像メモリ3を選択させ、入力メモリ切替器1に第2の画像メモリ3を選択させているときは、出力メモリ切替器4に第1の画像メモリ2を選択させる信号である。
【0029】
また、読出速度設定部8は読出制御回路7に対し、データ長の割合として2倍と設定した読出制御信号25を出力している。
【0030】
まず、図3(a)に示すようなタイミングで、第1列目の画像データであるD[0:0]からD[0:n−1]が入力メモリ切替器1に入力される。なお、同図の入力タイミングクロックとは、バッファ装置50が持つクロックの一つであり、垂直同期信号、水平同期信号及び画素イネーブル信号(画素の有効期間を示す信号)とは、バッファ装置50の前段に設けられた撮像手段の信号である。
【0031】
次に、初期状態で第1の画像メモリ2を選択している入力メモリ切替器1は、図3(b)に示すようなタイミングで第1列目の画像データD[0:0]からD[0:n−1]を第1の画像メモリ2に書込む。すなわち、書込制御回路6にて生成されるライトアドレス信号21、ライト信号22およびバッファ装置50の書込みクロックとにしたがって、第1列目の画像データが第1の画像メモリ2に書込まれる。
【0032】
第1列目の最終画像データであるD[0:n−1]の、第1の画像メモリ2への書込みが終了したことを検出した書込終了検出回路5は、検出と同時に、入力メモリ切替器1に対し、第2列目の画像データD[1:0]からD[1:n−1]を書込む画像メモリとして、第2の画像メモリ3を選択するように、画像メモリ切替制御信号20を送信する。なお、このとき、画像メモリ切替制御信号20には、出力メモリ切替器4に対し、第1の画像メモリ2を選択するよう命令する情報も含まれている。
【0033】
したがって、書込終了検出回路5が入力メモリ切替器1と出力メモリ切替器4に対し画像メモリ切替制御信号20を送信することにより、第1の画像メモリ2に書込まれた第1列目の画像データを読み出すことが可能となる。
なお、最終画像データD[0:n−1]が書き込まれたことを検出する方法としては、水平同期信号のエッジを検出したり、バッファ装置50内部に設置されたカウンタを用い、書込みデータの数をカウントすればよい。
【0034】
読出制御回路7は、第1列目の画像データの第1の画像メモリ2への書込みが終了されると、読出速度設定部8から出力された読出制御信号25にしたがったデータ長となるよう、リードアドレス信号23およびリード信号24を生成する。
出力メモリ切替器4は、画像メモリ切替制御信号20にしたがい第1の画像メモリ2を選択しているので、図4(a)に示すようなタイミングで第1列目の画像データD[0:0]からD[0:n−1]を第1の画像メモリ2から読み出す。すなわち、読出制御回路7にて生成されるリードアドレス信号23、リード信号24および読出クロックとにしたがって、第1列目の画像データが第1の画像メモリ2から読み出される。
【0035】
最後に、図4(b)に示すようなタイミングで、第1列目の画像データが、出力メモリ切替器4からバッファ装置50の後段の画像処理モジュールに向かって出力される。なお、同図の出力タイミングクロックとは、バッファ装置50が持つクロックの一つであり、垂直同期信号、水平同期信号及び画素イネーブル信号(画素の有効期間を示す信号)とは、バッファ装置50の後段に設けられた画像処理モジュールへ出力される信号である。
【0036】
また、第1列目の画像データが読み出されている期間中に、第2列目の画像データD[1:0]からD[1:n−1]がバッファ装置50の入力されると、画像メモリ切替制御信号20により第2の画像メモリ3を選択している入力メモリ切替器1は、第2列目の画像データを第2の画像メモリ3に書込む。そして、第2列目の最終画像データであるD[1:n−1]の、第2の画像メモリ3への書込みが終了したことを検出した書込終了検出回路5は、検出と同時に、入力メモリ切替器1に対し、第3列目の画像データD[3:0]からD[3:n−1]を書込む画像メモリとして、第1の画像メモリ2を選択するように、画像メモリ切替制御信号20を送信する。このとき、画像メモリ切替制御信号20には、出力メモリ切替器4に対し、第2の画像メモリ3を選択するよう命令する情報が含まれている。
【0037】
以下同様に、第1の画像メモリ2と第2の画像メモリ3とに対し、交互に画像データの書込み、読み出しを行う。
【0038】
以上説明したように、本発明に係るバッファ装置50は、入力される画像データの解像度と、画像データのバッファ装置50の後段に設けられた画像処理モジュールの処理スピードとから、出力する画像データのデータ長をファイル毎に決定するので、解像度の異なる画像データが入力されても効率よく画像データを処理することができる。
【0039】
実施の形態2.
本実施の形態では、図5に示すように、実施の形態1で説明したバッファ装置50の後段に、水平拡大回路60を設けている。水平拡大回路60は図6に示すように、第m列目の各画像データD[m−1:0]からD[m−1:n−1]から補間画素H[m−1:0]からH[m−1:n−1]を生成する。また、動作のタイミングは、図7に示す通りである。
【0040】
この水平拡大回路60に、図3(a)のようにデータ長が短い画像データが入力された場合、隣り合う画素有効期間の間に時間的間隔がなく、補間画素H[m:n]を画素間に埋め込むことができない。しかし、図3(b)のように緩衝用バッファを用いることでデータ長を変換し、隣り合う画素有効期間の間に時間的間隔を広げることにより、図6のように隣り合う画素間に補間画素H[m:n]を埋め込むことができる。すなわち、バッファ装置50は、例えば水平拡大回路60あるいは同時処理が必要なモジュールのように、処理スピードが遅い、すなわちデータ間にある一定の時間的ブランクが必要な画像処理モジュールを後段に設置することが可能となる。
【0041】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
すなわち、解像度の異なる画像データを撮像可能な撮像手段と、画像データを処理する画像処理モジュールと、撮像手段と画像処理モジュールとの間に、撮像手段から入力される画像データのデータ長を変換し、画像処理モジュールに変換後の画像データを出力する機能を有する緩衝記憶装置とにより構成される撮像装置であって、データ長の変換の割合は、入力される画像データの解像度と、画像処理モジュールの処理スピードにより決定することとしたので、解像度の異なる画像データが入力されても、効率よく画像データを処理することができる。
【図面の簡単な説明】
【図1】実施の形態1におけるバッファ装置の構成を示すブロック図である。
【図2】実施の形態1におけるバッファ装置の動作のタイミングを示す図である。
【図3】実施の形態1におけるバッファ装置の動作のタイミングを示す図である。
【図4】実施の形態1におけるバッファ装置の動作のタイミングを示す図である。
【図5】実施の形態2におけるバッファ装置の構成を示すブロック図である。
【図6】実施の形態2における水平拡大回路の機能を説明する図である。
【図7】実施の形態2における水平拡大回路の動作のタイミングを示す図である。
【符号の説明】
1 入力メモリ切替器、2 第1の画像メモリ、3 第2の画像メモリ、4 出力メモリ切替器、5 書込み終了検出回路、6 書込制御回路、7 読出制御回路、8 読出速度設定部、50 バッファ装置、60 水平拡大回路、100カメラ付携帯型電話機。
【発明の属する技術分野】
この発明は、携帯型端末に使用される緩衝記憶装置(以下、「バッファ装置」と記す。)に関するもの、さらに詳しくは、カメラ等の撮像手段を備える携帯型電話機において、撮像手段から入力された画像データを一時的に記憶するバッファ装置に関するものである。
【0002】
【従来の技術】
最近、カメラ付携帯型電話機を用いて撮像された画像に対しても、高画質が要求される傾向にあり、この要求に応えるため、カメラ付携帯型電話機に用いられるカメラの解像度も向上している。
【0003】
すなわち、解像度の高い画像の撮像を可能とするために、カメラ付携帯型電話機に用いられるカメラモジュールの動作クロック周波数は、以前に比べかなり向上してきている。一方、カメラモジュールから出力された撮像データを処理する画像処理LSI等の画像処理モジュールの動作クロック周波数は、以前に比べれば向上している。しかし、特に低消費電力を要求される携帯型電話機では、大きな電力を消費する画像処理LSI等の画像処理モジュールの動作クロック周波数をあまり高くすることはできない。その結果、カメラモジュールから出力される画像データの転送速度と、画像処理モジュールとの処理速度に格差が生じ、カメラ付携帯型電話機においても両者の速度差を吸収するバッファ装置が必要になってきた。
【0004】
2つのモジュール間におけるデータ処理速度の格差を吸収するバッファ装置について、例えば下記の特許文献に記載されている。
【0005】
【特許文献1】
特開2000−242446号公報(第1図)
【特許文献2】
特開平5−7313号公報(第1図)
【0006】
【発明が解決しようとする課題】
ところで、カメラ付携帯型電話機に対しては、静止画の高画質化の要求だけではなく、動画撮像のニーズも発生しており、静止画と動画との両方の撮像可能なカメラ付携帯型電話機が求められている。ただし、人間の視覚特性や、データ容量の関係から、動画中の1画面に対しては、静止画ほどの高画質は要求されない。したがって、動画と静止画の両方が撮像可能なカメラ付携帯電話機では、解像度が異なる画像データが撮像手段からバッファに入力されてくる。すなわち、高画質で撮像された静止画では解像度が高いので、1画素毎のデータ量が大きくなり、画面全体のデータ量が大きくなる。一方、静止画に対し相対的に画質の低い動画では解像度が低いので、1画素毎のデータ量が小さくなり、1画面全体のデータ量が小さくなる。
【0007】
また、動画や静止画といった撮影モードの種類についてばかりでなく、カメラのズーム倍率についても、予め設定されている数種類のズーム倍率からユーザが選択することができるカメラ付携帯型電話機も登場してきている。そして、ユーザが選択したズーム倍率によっても、画像データの解像度は大きく異なることになる。
すなわち、1台の携帯型電話機においても解像度の異なる複数の画像データが取得可能となり、それらの画像データを処理する必要が生じるようになってきた。
【0008】
ところが、上記文献に記載されているバッファ装置では、入力される画像データの解像度は1種類であることが前提となっており、画面毎に解像度が異なる場合の処理方法については記載されていない。
【0009】
この発明は、上記のような課題を解消するためになされたもので、解像度の異なる画像データが入力されても、効率よく画像データを処理することができるバッファ装置を得ることを目的としたものである。
【0010】
【課題を解決するための手段】
この発明に係る撮像装置は、
解像度の異なる画像データを撮像可能な撮像手段と、
当該画像データを処理する画像処理モジュールと、
上記撮像手段と上記画像処理モジュールとの間に、上記撮像手段から入力される画像データのデータ長を変換し、上記画像処理モジュールに変換後の画像データを出力する機能を有する緩衝記憶装置とにより構成される撮像装置であって、
上記データ長の変換の割合は、上記入力される画像データの解像度と、上記画像処理モジュールの処理スピードにより決定すること
としたものである。
【0011】
【発明の実施の形態】
本発明は、入力された画像データをバッファ装置から出力する際に、バッファ装置の後段に設けられた画像処理モジュールの処理スピードを考慮したデータ長に変換するものである。
【0012】
実施の形態1.
図1は、この発明の実施の形態1におけるバッファ装置の構成を示すブロックである。このバッファ装置50はカメラ付携帯型電話機100の内部に設置されている。バッファ装置50の主要機能は、バッファ装置50の前段にある撮像手段から入力された画像データを、バッファ装置50の後段に設置された、処理スピードの遅い画像処理モジュールが処理できるデータ長に変更し、変更後のデータを後段のモジュールに向けて出力することにある。バッファ装置に入力される画像データの解像度は、ファイル毎に異なっている。そして、入力される画像データの解像度と、バッファ装置50の後段に設置された画像処理モジュールの処理スピードとから、バッファ装置50の外部にあるCPU(図示せず)が、ファイル毎に最適なデータ長の割合を検出する。その検出情報はバッファ装置50内にある読出速度設定部8に送られる。読出速度設定部8では、予め数種類のデータ長の割合が設定されており、送られてきた検出情報を参照し、最も適切なデータ長の割合を選択、設定し、設定されたデータ長にてバッファ装置50からデータが出力される。
【0013】
次に、各構成要素について説明する。
バッファ装置50は、入力メモリ切替器1、第1の画像メモリ2、第2の画像メモリ3、出力メモリ切替器4、書込終了検出回路5、書込制御回路6、読出制御回路7、及び読出速度設定部8を有する。
【0014】
入力メモリ切替器1は、バッファ装置50の前段にある撮像手段から入力された画像データを、後述する画像メモリ切替信号20に従い、画像データを第1の画像メモリ2又は第2の画像メモリ3のいずれか一方に入力する。
第1の画像メモリ2及び第2の画像メモリ3は、ともに、画像データの水平方向1ライン分のデータを記録可能な容量を有している。そして、後述するライトアドレス信号21及びライト信号22にしたがって、入力された画像データが第1の画像メモリ2及び第2の画像メモリ3のどちらか一方に書込まれる。さらに、書込まれた画像データは、後述するリードアドレス信号23及びリード信号24にしたがって読み出され、出力メモリ切替器4に出力される。
【0015】
出力メモリ切替器4は、画像メモリ切替信号20にしたがって、第1の画像メモリ2または第2の画像メモリ3のどちらか一方を選択し、画像データを読み出し、バッファ装置50の後段に設けられた画像処理モジュールに画像データを出力する。
【0016】
書込終了検出回路5は、第1の画像メモリ2、又は第2の画像メモリ3への画像データの書込終了を検出する。そして検出後、画像メモリ制御信号20を生成し、入力メモリ切替器1及び出力メモリ切替器4に出力する。
書込制御回路6は、ライトアドレス信号21及びライト信号22を生成し、入力切替器1から第1の画像メモリ2又は第2の画像メモリ3への画像データへの書込みを制御する。
【0017】
読出速度設定部8では、予め数種類のデータ長の割合が設定されており、CPUから送られてきた検出情報を参照し、最も適切なデータ長の割合を選択、設定する。そして、設定した情報を読出制御信号25として読出制御回路7に出力する。
なお、CPUから送られてくる検出情報とは、バッファ装置50に入力される画像データの解像度と、バッファ装置50の後段に設置された画像処理モジュールの処理スピードとから、CPUが検出した最適のデータ長の割合である。
【0018】
読出制御回路7は、読出制御信号25に従って、リードアドレス信号23及びリード信号24を生成し、第1の画像メモリ2又は第2の画像メモリ3から画像データへの読み出しを制御する。
【0019】
次に、本実施の形態に係るバッファ装置の動作の概念を図2を用いて説明する。
同図における水平同期信号とは、バッファ装置50の前段に設けられた撮像手段の水平同期信号であり、この水平同期信号の周期、すなわち、水平画素有効期間と水平画素無効期間とを合計した期間は変化しない。入力される画像データの解像度が高い場合は、水平画素有効期間の割合が高くなり、水平画素無効期間の割合が低くなる。一方、入力される画像データの解像度が低い場合は、水平画素有効期間の割合が低くなり、水平画素無効期間の割合が高くなる。
【0020】
まず、撮像手段にて撮像された画像データのうち、第1列目の画像データが、撮像手段の水平同期信号における水平画素有効期間中にバッファ装置50の入力メモリ切替器1に入力される。そして、入力された第1列目の画像データは、第1の画像メモリ2に書込まれる。書込まれた第1列目の画像データは、読出速度設定部8で設定されたデータ長で第1の画像メモリ2から読み出される。最後に、出力メモリ切替器4から、読出速度設定部8で設定されたデータ長で第1列目の画像データが出力される。
【0021】
次に、第1の画像メモリ2に書込まれた第1列目の画像データの出力が終了する前に、第2列目の画像データが、撮像手段の水平同期信号における水平画素有効期間中にバッファ装置50の入力メモリ切替器1に入力される。そして、入力された第2列目の画像データは、第2の画像メモリ3に書込まれる。書込まれた第2列目の画像データは、読出速度設定部8で設定されたデータ長で第2の画像メモリ3から読み出される。最後に、出力メモリ切替器4から読出速度設定部8で設定されたデータ長で第2列目の画像データが出力される。
【0022】
同様に、第2の画像メモリ3に書込まれた第2列目の画像データの出力が終了する前に、第3列目の画像データが、撮像手段の水平同期信号における水平画素有効期間中にバッファ装置50の入力メモリ切替器1に入力される。そして、入力された第3列目の画像データは、第1の画像メモリ2に書込まれる。書込まれた第3列目の画像データは、読出速度設定部8で設定されたデータ長で第1の画像メモリ2から読み出される。最後に、出力メモリ切替器4から読出速度設定部8で設定されたデータ長で第3列目の画像データが出力される。
【0023】
このように、本発明に係るバッファ装置50は、画面データの水平方向1ライン分のメモリを2つ用い、交互に書込み、読み出しを行うことにより、出力する画像データのデータ長を入力された画像データよりも長くすることができる。
【0024】
すなわち、本発明に係るバッファ装置50は、第1列目の画像データを出力する期間として、第1列目の画像データに対応する水平同期信号の水平画素無効期間だけではなく、第2列目の画像データに対応する水平同期信号の水平画素有効期間も利用する。これにより、バッファ装置から出力される画像データのデータ長が、入力される画像データよりも長くなるので、バッファ装置50の後段に設けられた画像処理モジュールの処理スピードが遅い場合でも処理が可能となる。
【0025】
これは、CPUが、入力される画像データの解像度と、バッファ装置50の後段に設けられた画像処理モジュールの処理スピードとから最適なデータ長の割合を検出することから可能となっている。
【0026】
すなわち、CPUは、ファイル毎に異なる画像データの解像度から、撮像手段の水平同期信号中の水平画素有効期間と水平画素無効期間との割合、かつ、バッファ装置50の後段に設けられた画像処理モジュールの処理スピードとを考慮したデータ長の割合を検出し、その検出情報を読出速度設定部8に送信する。読出速度設定部8がその検出情報を参照して予めにおいて設定されているデータ長の割合から最も適切なデータ長の割合を選択、設定し、その情報を読出制御信号25として読出制御回路7に送信したこと、及び読出制御回路7が読出制御信号25にしたがったデータ長でデータを読み出したことにより可能となっている。
【0027】
次に、本実施の形態に係るバッファ装置の動作の詳細を図3(a)、(b)および図4(a)、(b)を用いて説明する。ただし、ここでは例として、撮像手段により撮像された画像の解像度とバッファ装置の後段にある画像処理モジュールの処理スピードとから、CPUが最適と検出したデータ長の割合が、読出速度設定部で予め設定されたデータ長の割合が2倍に最も近い場合、すなわち、出力される画像データのデータ長が、入力される画像データのデータ長の2倍に変換される場合について説明する。
【0028】
本実施の形態では、初期状態で、入力メモリ切替器1は第1の画像メモリ2を選択しており、出力メモリ切替器4は第2の画像メモリ3を選択しているものとする。なお、画像メモリ切替制御信号20は、入力メモリ切替器1に第1の画像メモリ2を選択させているときは、出力メモリ切替器4に第2の画像メモリ3を選択させ、入力メモリ切替器1に第2の画像メモリ3を選択させているときは、出力メモリ切替器4に第1の画像メモリ2を選択させる信号である。
【0029】
また、読出速度設定部8は読出制御回路7に対し、データ長の割合として2倍と設定した読出制御信号25を出力している。
【0030】
まず、図3(a)に示すようなタイミングで、第1列目の画像データであるD[0:0]からD[0:n−1]が入力メモリ切替器1に入力される。なお、同図の入力タイミングクロックとは、バッファ装置50が持つクロックの一つであり、垂直同期信号、水平同期信号及び画素イネーブル信号(画素の有効期間を示す信号)とは、バッファ装置50の前段に設けられた撮像手段の信号である。
【0031】
次に、初期状態で第1の画像メモリ2を選択している入力メモリ切替器1は、図3(b)に示すようなタイミングで第1列目の画像データD[0:0]からD[0:n−1]を第1の画像メモリ2に書込む。すなわち、書込制御回路6にて生成されるライトアドレス信号21、ライト信号22およびバッファ装置50の書込みクロックとにしたがって、第1列目の画像データが第1の画像メモリ2に書込まれる。
【0032】
第1列目の最終画像データであるD[0:n−1]の、第1の画像メモリ2への書込みが終了したことを検出した書込終了検出回路5は、検出と同時に、入力メモリ切替器1に対し、第2列目の画像データD[1:0]からD[1:n−1]を書込む画像メモリとして、第2の画像メモリ3を選択するように、画像メモリ切替制御信号20を送信する。なお、このとき、画像メモリ切替制御信号20には、出力メモリ切替器4に対し、第1の画像メモリ2を選択するよう命令する情報も含まれている。
【0033】
したがって、書込終了検出回路5が入力メモリ切替器1と出力メモリ切替器4に対し画像メモリ切替制御信号20を送信することにより、第1の画像メモリ2に書込まれた第1列目の画像データを読み出すことが可能となる。
なお、最終画像データD[0:n−1]が書き込まれたことを検出する方法としては、水平同期信号のエッジを検出したり、バッファ装置50内部に設置されたカウンタを用い、書込みデータの数をカウントすればよい。
【0034】
読出制御回路7は、第1列目の画像データの第1の画像メモリ2への書込みが終了されると、読出速度設定部8から出力された読出制御信号25にしたがったデータ長となるよう、リードアドレス信号23およびリード信号24を生成する。
出力メモリ切替器4は、画像メモリ切替制御信号20にしたがい第1の画像メモリ2を選択しているので、図4(a)に示すようなタイミングで第1列目の画像データD[0:0]からD[0:n−1]を第1の画像メモリ2から読み出す。すなわち、読出制御回路7にて生成されるリードアドレス信号23、リード信号24および読出クロックとにしたがって、第1列目の画像データが第1の画像メモリ2から読み出される。
【0035】
最後に、図4(b)に示すようなタイミングで、第1列目の画像データが、出力メモリ切替器4からバッファ装置50の後段の画像処理モジュールに向かって出力される。なお、同図の出力タイミングクロックとは、バッファ装置50が持つクロックの一つであり、垂直同期信号、水平同期信号及び画素イネーブル信号(画素の有効期間を示す信号)とは、バッファ装置50の後段に設けられた画像処理モジュールへ出力される信号である。
【0036】
また、第1列目の画像データが読み出されている期間中に、第2列目の画像データD[1:0]からD[1:n−1]がバッファ装置50の入力されると、画像メモリ切替制御信号20により第2の画像メモリ3を選択している入力メモリ切替器1は、第2列目の画像データを第2の画像メモリ3に書込む。そして、第2列目の最終画像データであるD[1:n−1]の、第2の画像メモリ3への書込みが終了したことを検出した書込終了検出回路5は、検出と同時に、入力メモリ切替器1に対し、第3列目の画像データD[3:0]からD[3:n−1]を書込む画像メモリとして、第1の画像メモリ2を選択するように、画像メモリ切替制御信号20を送信する。このとき、画像メモリ切替制御信号20には、出力メモリ切替器4に対し、第2の画像メモリ3を選択するよう命令する情報が含まれている。
【0037】
以下同様に、第1の画像メモリ2と第2の画像メモリ3とに対し、交互に画像データの書込み、読み出しを行う。
【0038】
以上説明したように、本発明に係るバッファ装置50は、入力される画像データの解像度と、画像データのバッファ装置50の後段に設けられた画像処理モジュールの処理スピードとから、出力する画像データのデータ長をファイル毎に決定するので、解像度の異なる画像データが入力されても効率よく画像データを処理することができる。
【0039】
実施の形態2.
本実施の形態では、図5に示すように、実施の形態1で説明したバッファ装置50の後段に、水平拡大回路60を設けている。水平拡大回路60は図6に示すように、第m列目の各画像データD[m−1:0]からD[m−1:n−1]から補間画素H[m−1:0]からH[m−1:n−1]を生成する。また、動作のタイミングは、図7に示す通りである。
【0040】
この水平拡大回路60に、図3(a)のようにデータ長が短い画像データが入力された場合、隣り合う画素有効期間の間に時間的間隔がなく、補間画素H[m:n]を画素間に埋め込むことができない。しかし、図3(b)のように緩衝用バッファを用いることでデータ長を変換し、隣り合う画素有効期間の間に時間的間隔を広げることにより、図6のように隣り合う画素間に補間画素H[m:n]を埋め込むことができる。すなわち、バッファ装置50は、例えば水平拡大回路60あるいは同時処理が必要なモジュールのように、処理スピードが遅い、すなわちデータ間にある一定の時間的ブランクが必要な画像処理モジュールを後段に設置することが可能となる。
【0041】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
すなわち、解像度の異なる画像データを撮像可能な撮像手段と、画像データを処理する画像処理モジュールと、撮像手段と画像処理モジュールとの間に、撮像手段から入力される画像データのデータ長を変換し、画像処理モジュールに変換後の画像データを出力する機能を有する緩衝記憶装置とにより構成される撮像装置であって、データ長の変換の割合は、入力される画像データの解像度と、画像処理モジュールの処理スピードにより決定することとしたので、解像度の異なる画像データが入力されても、効率よく画像データを処理することができる。
【図面の簡単な説明】
【図1】実施の形態1におけるバッファ装置の構成を示すブロック図である。
【図2】実施の形態1におけるバッファ装置の動作のタイミングを示す図である。
【図3】実施の形態1におけるバッファ装置の動作のタイミングを示す図である。
【図4】実施の形態1におけるバッファ装置の動作のタイミングを示す図である。
【図5】実施の形態2におけるバッファ装置の構成を示すブロック図である。
【図6】実施の形態2における水平拡大回路の機能を説明する図である。
【図7】実施の形態2における水平拡大回路の動作のタイミングを示す図である。
【符号の説明】
1 入力メモリ切替器、2 第1の画像メモリ、3 第2の画像メモリ、4 出力メモリ切替器、5 書込み終了検出回路、6 書込制御回路、7 読出制御回路、8 読出速度設定部、50 バッファ装置、60 水平拡大回路、100カメラ付携帯型電話機。
Claims (3)
- 解像度の異なる画像データを撮像可能な撮像手段と、
当該画像データを処理する画像処理モジュールと、
上記撮像手段と上記画像処理モジュールとの間に、上記撮像手段から入力される画像データのデータ長を変換し、上記画像処理モジュールに変換後の画像データを出力する機能を有する緩衝記憶装置とにより構成される撮像装置であって、
上記データ長の変換の割合は、上記入力される画像データの解像度と、上記画像処理モジュールの処理スピードにより決定すること
を特徴とする撮像装置。 - 画像処理モジュールは、画像データを水平方向に拡大する水平拡大回路であること
を特徴とする撮像装置。 - 上記請求項1又は2の撮像装置を備える携帯型電話機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003184350A JP2005020521A (ja) | 2003-06-27 | 2003-06-27 | 撮像装置及びこの撮像装置を備える携帯型電話機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003184350A JP2005020521A (ja) | 2003-06-27 | 2003-06-27 | 撮像装置及びこの撮像装置を備える携帯型電話機 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005020521A true JP2005020521A (ja) | 2005-01-20 |
Family
ID=34184148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003184350A Pending JP2005020521A (ja) | 2003-06-27 | 2003-06-27 | 撮像装置及びこの撮像装置を備える携帯型電話機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005020521A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010141687A (ja) * | 2008-12-12 | 2010-06-24 | Sony Corp | 情報処理装置、バッファ制御方法およびコンピュータプログラム |
JP2010199880A (ja) * | 2009-02-24 | 2010-09-09 | Olympus Imaging Corp | 撮像装置 |
-
2003
- 2003-06-27 JP JP2003184350A patent/JP2005020521A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010141687A (ja) * | 2008-12-12 | 2010-06-24 | Sony Corp | 情報処理装置、バッファ制御方法およびコンピュータプログラム |
JP4692621B2 (ja) * | 2008-12-12 | 2011-06-01 | ソニー株式会社 | 情報処理装置、バッファ制御方法およびコンピュータプログラム |
US8194155B2 (en) | 2008-12-12 | 2012-06-05 | Sony Corporation | Information processing apparatus, buffer control method, and computer program |
JP2010199880A (ja) * | 2009-02-24 | 2010-09-09 | Olympus Imaging Corp | 撮像装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8009337B2 (en) | Image display apparatus, method, and program | |
US8139121B2 (en) | Imaging apparatus for setting image areas having individual frame rates | |
US8749667B2 (en) | System and method for maintaining maximum input rate while up-scaling an image vertically | |
KR101034493B1 (ko) | 화상 변환 장치, 화상 변환을 위한 직접 메모리 액세스장치 및 화상 변환을 지원하는 카메라 인터페이스 | |
US8194155B2 (en) | Information processing apparatus, buffer control method, and computer program | |
JP4255345B2 (ja) | 撮像装置 | |
EP1385334A2 (en) | Imaging device | |
JP2006203437A (ja) | カメラ装置、カメラ装置の画像処理方法 | |
JP4225241B2 (ja) | 画像表示装置 | |
JP5820720B2 (ja) | 撮像装置 | |
JP2007135102A (ja) | 撮像装置 | |
JP2013135409A (ja) | 撮像装置 | |
US20080219588A1 (en) | Tiled output mode for image sensors | |
JP4697094B2 (ja) | 画像信号出力装置及びその制御方法 | |
JP2005020521A (ja) | 撮像装置及びこの撮像装置を備える携帯型電話機 | |
JP3700488B2 (ja) | 広角画像撮像装置 | |
JP4987800B2 (ja) | 撮像装置 | |
JP4211572B2 (ja) | 撮像装置 | |
JP6659195B2 (ja) | 撮像装置およびその制御方法、プログラム | |
JP2008109427A (ja) | 画像処理装置 | |
JP2009033438A (ja) | 撮像装置 | |
JP2006005596A (ja) | 半導体集積回路装置及び撮像装置 | |
JP2005080198A (ja) | 撮像装置 | |
JP2007235819A (ja) | 撮像装置及び撮像方法 | |
JP2008131472A (ja) | 転送装置、転送制御プログラム及び撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081007 |