JP2008109427A - 画像処理装置 - Google Patents

Abstract

【課題】メモリに格納されている画像データをバス経由で読み出し、プログレッシブ方式又はインターレース方式の信号出力形式で同時出力する。
【解決手段】ＤＭＡモジュールは、メインメモリ上の画像データをプログレッシブ方式により読み出す。プログレッシブ方式の信号処理系統では、読み取った画像データをそのままバッファ・メモリに書き込み、インターレース方式の信号処理系統では、偶数フィールド又は奇数フィールドに応じたラインをバッファ・メモリに書き込む。その後、バッファ・メモリ上の画像データを変換して適切なサイズに切り取って、表示パネル又はラインアウトに出力する。
【選択図】 図２

Description

本発明は、デジタルスチルカメラやカムコーダによる撮影画像などの画像データを表示出力する画像処理装置に係り、特に、バス・アーキテクチャで構成され、メモリに格納されている画像データをバス経由で読み出して表示出力する画像処理装置に関する。

さらに詳しくは、本発明は、メモリに格納されている画像データをバス経由で読み出して、プログレッシブ方式やインターレース方式といった複数の信号出力形式で同時出力を行なう画像処理装置に係り、特に、メモリから画像データを読み出す際のバスの帯域負荷を軽減しながら複数の信号出力形式で同時出力を行なう画像処理装置に関する。

最近、フィルムや感光板を使って撮影する銀塩カメラに代わって、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）やＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｎｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）といった固体撮像素子で捕捉した静止画又は動画像などの画像データをデジタル符号化するデジタルスチルカメラやカムコーダが広範に普及している。この種のデジタルカメラによれば、デジタル符号化された画像をメモリに記憶し、コンピュータによる画像処理や画像管理を行なうことができ、さらにフィルムの寿命という問題がないといった利点がある。

デジタルスチルカメラやカムコーダによる捕捉画像の表示出力先としては、機器に搭載した表示パネル（ファインダ）への出力と、テレビモニタなどへのラインアウト出力が挙げられる。従来、機器に搭載される表示パネルの多くはアナログ・パネルであり、この場合はラインアウト出力と同様に表示パネルにもインターレース信号を出力すればよい。近年では、より美しい画像を出力できるデジタルのプログレッシブ・パネルが開発されている。このため、信号出力形式として、表示パネルにはプログレッシブ方式で、ラインアウトにはインターレース方式で出力しなければならない場合がある。

テレビジョン信号のフォーマットとして、ＳＭＰＴＥ（Ｓｏｃｉｅｔｙ ｏｆ Ｍｏｔｉｏｎ Ｐｉｃｔｕｒｅ ａｎｄ Ｔｅｌｅｖｉｓｉｏｎ Ｅｎｇｉｎｅｅｒｓ）で規定されている１０８０／６０ｉ方式と７２０／６０ｐ方式が知られている。ここで、１０８０／６０ｉ方式のテレビジョン信号は、水平方向の画素数が１９２０ドット、垂直方向のライン数が１０８０ラインのインターレース方式で、伝送レートは６０ｆｐｓである。また、７２０／６０ｐ方式のテレビジョン信号は、水平方向の画素数が７２０ドット、垂直方向のライン数が１０８０ラインのプログレッシブ方式で、伝送レートは６０ｆｐｓである。例えば、１８０／６０ｐ方式の画像信号を１０８０／６０ｉ又は７２０／６０ｐ方式のいずれか一方の方式を選択してファインダ又はラインアウト出へ出力するビデオカメラについて提案がなされている（例えば、特許文献１を参照のこと）。

ところが、いわゆるバス・アーキテクチャで構成される機器において複数の処理系統によってメモリからデータ読み出しが行なわれる場合には、バスの帯域負荷の問題がある。具体的には、フレーム・バッファなどのメモリに格納されている画像データを、表示パネルにはプログレッシブ信号で、ラインアウト出力にはインターレース信号で同時出力するとき、各出力処理系はメモリからそれぞれ独立したＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）動作によりデータ読み出しを行なわなければならない。このように独立したＤＭＡ動作によりメモリからデータ読み出しを行なうことは、バスの使用負荷の増大を招来することになり、バスの帯域の利用効率が低下するとともに、消費電力も増大してしまう。

例えば、インターレース方式の表示装置に表示することができるプログレッシブ出力信号処理回路について提案がなされているが（例えば、特許文献２を参照のこと）、プログレッシブ信号とインターレース信号の同時出力や、その際のバスの使用負荷及び消費電力に関して考慮するものではない。

特開２００６−１９１３０８号公報 特開２００１−２９６８３２号公報

本発明の目的は、メモリに格納されている画像データをバス経由で読み出して好適に表示出力することができる、優れた画像処理装置を提供することにある。

本発明のさらなる目的は、メモリに格納されている画像データをバス経由で読み出して、プログレッシブ方式やインターレース方式といった複数の信号出力形式で同時出力を行なうことができる、優れた画像処理装置を提供することにある。

本発明のさらなる目的は、メモリから画像データを読み出す際のバスの帯域負荷を軽減しながら複数の信号出力形式で同時出力を行なうことができる、優れた画像処理装置を提供することにある。

本発明は、上記課題を参酌してなされたものであり、画像データを表示出力するための処理を行なう画像処理装置であって、
画像データが配置されるメモリと、
画像データをプログレッシブ方式で出力する第１の信号処理部と、
画像データをインターレース方式で出力する第２の信号処理部と、
メモリ上の画像データを前記第１及び第２の信号処理部に転送するＤＭＡ処理部を備え、
前記ＤＭＡ処理部は、前記メモリから画像データをプログレッシブ方式で読み出し、前記第１の信号処理部にそのまま出力するとともに、該読み出した画像データのうち画像フレーム毎のフィールド種別に応じたラインのみを取り出して前記第２の信号処理部に出力する、
ことを特徴とする画像処理装置である。

近年、デジタルのプログレッシブ・パネルを備えたデジタルスチルカメラやカムコーダにおいては、画像データをプログレッシブ方式及びインターレース方式のそれぞれの信号出力形式で同時に表示出力する必要がある。ところが、各信号処理系がメモリ上の画像データをそれぞれ独立にＤＭＡ転送しようとすると、バスの使用負荷が問題となり、バスの帯域の利用効率が低下するとともに、消費電力も増大してしまう。

そこで、本発明に係る画像処理装置は、画像データをプログレッシブ方式で出力する第１の信号処理部と、画像データをインターレース方式で出力する第２の信号処理部とを備えているが、ＤＭＡ処理によってメモリから画像データをプログレッシブ方式で読み出すと、この画像データを前記第１の信号処理部にそのまま出力するとともに、該読み出した画像データのうち画像フレーム毎のフィールド種別に応じたラインのみを取り出して前記第２の信号処理部に出力するようになっている。

すなわち、本発明によれば、プログレッシブ方式の信号処理系統では、読み取った画像データをそのままバッファ・メモリに書き込み、インターレース方式の信号処理系統では、偶数フィールド又は奇数フィールドに応じたラインをバッファ・メモリに書き込む。その後、バッファ・メモリ上の画像データを変換して適切なサイズに切り取って、表示パネル又はラインアウトに出力する。

よって、本発明によれば、プログレッシブ方式及びインターレース方式という２系統の処理系統がメモリから画像データをバス転送する際に、１系統のＤＭＡのみを動作させることによって、バスの使用効率を向上させバスの帯域を有効に利用できるようにするとともに、消費電力を低減することができる。

本発明によれば、メモリに格納されている画像データをバス経由で読み出して、プログレッシブ方式やインターレース方式といった複数の信号出力形式で同時出力を行なうことができる、優れた画像処理装置を提供することができる。

また、本発明によれば、メモリから画像データを読み出す際のバスの帯域負荷を軽減しながら複数の信号出力形式で同時出力を行なうことができる、優れた画像処理装置を提供することができる。

本発明に係る画像処理装置では、プログレッシブ方式及びインターレース方式という２系統の処理系統がメモリから画像データをバス転送する際に、１系統のＤＭＡのみを動作させることによって、バスの使用効率を向上させバスの帯域を有効に利用できるようにするとともに、消費電力を低減することができる。

本発明のさらに他の目的、特徴や利点は、後述する本発明の実施形態や添付する図面に基づくより詳細な説明によって明らかになるであろう。

以下、図面を参照しながら本発明の実施形態について詳解する。

本発明は、デジタルスチルカメラやカムコーダにおける表示系の出力に関する。カメラブロックで撮影した画像を表示出力する際、画像データを変換して適切なサイズに切り取り、メインメモリ上に一時的に格納される。画像データの出力先としては、機器に搭載した表示パネルや、ラインアウト出力する外部の表示装置が挙げられる。以下では、信号出力形式として、表示パネルにはプログレッシブ方式で、ラインアウトにはインターレース方式で出力することを想定する。

一般的なバス・アーキテクチャでは、カメラブロックによりメインメモリ上に置かれた画像データは、ＤＭＡ転送方式によって、プログレッシブ方式及びインターレース方式それぞれの信号処理系統へ転送される。

図１には、信号処理系統毎にそれぞれ独立したＤＭＡ転送を行なう場合の信号出力のための機能ブロック図を示している。この場合、プログレッシブ方式の信号処理系統では、ＤＭＡモジュールは、メインメモリから画像データをプログレッシブ方式で読み出してバッファ・メモリに転送する。また、インターレース方式の信号処理系統では、ＤＭＡモジュールは、メインメモリから画像データをインターレース方式で読み出してバッファ・メモリに転送する。その後、各信号処理系では、バッファ・メモリ上の画像データを変換して適切なサイズに切り取るよう信号処理して、表示パネル又はラインアウトに出力する。ここで、信号処理系統毎に専用のＤＭＡモジュールを装備するのでも、あるいは１つのＤＭＡモジュールが各信号処理系統へのデータ転送動作を独立して行なうものであってもよい。

なお、メインメモリは例えばＳＤＲＡＭ（Ｓｙｎｃｒｏｎｏｕｓ ＤＲＡＭ）で構成され、バッファ・メモリはＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）で構成される。

図１に示す構成例では、表示パネルへのプログレッシブ信号出力とインターレース信号のラインアウト出力を同時に行なう場合には、各信号処理系統は、それぞれ独立したＤＭＡ動作によりメインメモリからのデータ読み出しを行なうことになる。このため、バスの使用負荷の増大を招来することになり、バスの帯域の利用効率が低下するとともに、消費電力も増大してしまう。

これに対し、図２には、各信号処理系統のＤＭＡ転送を連携して行なう場合の信号出力のための機能ブロック図を示している。この場合、ＤＭＡモジュールは、メインメモリ上の画像データを１回だけプログレッシブ方式により読み出す。そして、プログレッシブ方式の信号処理系統に対しては、読み取った画像データをそのまま画像フレームごとバッファ・メモリに書き込むが、インターレース方式の信号処理系統に対しては、画像フレーム毎にフィールド種別に応じたラインのみを取り出して、インターレース方式でバッファ・メモリに書き込む。その後、各信号処理系では、バッファ・メモリ上の画像データを変換して適切なサイズに切り取るよう信号処理して、表示パネル又はラインアウトに出力する。

図３には、カメラブロックによってメインメモリに書き込まれた画像データがＶＧＡサイズ（６４０×４８０）である場合を例にとって、図２に示した各機能ブロックにおいてそれぞれ扱うデータ・サイズを示している。

ＤＭＡモジュールは、メインメモリからプログレッシブ方式により６４０×４８０の画像データを読み出すと、プログレッシブ方式の信号処理系統におけるバッファ・メモリに６４０×４８０サイズのまま書き込む。そして、ＶＧＡサイズの表示パネルから画像データが出力される。

また、ＤＭＡモジュールは、メモリ・メモリから読み出した６４０×４８０サイズの画像データのうち、画像フレーム毎のフィールド種別に応じたラインのみをとりだす。すなわち、現画像フレームが偶数フィールドであれば偶数ラインのみ、奇数フィールドであれば奇数ラインのみを取り出すので、インターレース方式の信号処理系統におけるバッファ・メモリには６４０×２４０サイズの画像データが書き込まれることになる。そして、バッファ・メモリ中の画像データに対して信号処理が施され、水平方向をビデオ出力に適したサイズに変更して、ラインアウトに出力される。

図４には、メインメモリ上に置かれた画像データがＶＧＡサイズ（６４０×４８０）の場合を例にとって、インターレース方式の信号処理系統がインターレース方式により画像の読み出しを行なう（すなわち、ＤＭＡモジュールがインターレース方式の信号処理系統におけるバッファ・メモリに画像データの書き込みを行なう）様子を示している。

同図から分るように、奇数（ＯＤＤ）フィールドについては、ライン番号が０、２、４、８、…のようにライン番号が偶数となるラインを読み出している。したがって、ＶＧＡ画面データを構成する４８０ラインのうち偶数のライン番号からなる２４０ラインを読み出すことになる。同様に、奇数（ＥＶＥＮ）フィールドについては、ライン番号が１、３、５、７、…のようにライン番号が奇数となるラインを読み出している。したがって、ＶＧＡ画面データを構成する４８０ラインのうち偶数のライン番号からなる２４０ラインを読み出すことになる。

図５には、ＤＭＡモジュールがメインメモリから画像データをライン毎に読み出すとともに、プログレッシブ方式及びインターレース方式それぞれの信号処理系統のバッファ・メモリに画像データを書き込み、さらに各信号処理系統から画像データを信号出力するタイミング・チャートの例を示している。

メインメモリからのＤＭＡの読み出しデータ（ＲＤ）は、１つのＤＭＡモジュールによってプログレッシブ方式のサイズで読み出される。この画像データは、１ライン分のバッファ・メモリ上に書き込み（ＷＲ）がなされる。

表示パネルへ出力するためのプログレッシブ信号出力系では、ＤＭＡモジュールによって読み出し（ＲＤ）がなされたすべてのデータについて、バッファ・メモリに書き込む。

一方、ラインアウト出力するインターレース信号出力系では、奇数又は偶数フィールドの種別を判別し、奇数フィールドのときには、ＤＭＡモジュールによって読み出された画像データのうち偶数ラインのみをバッファ・メモリに書き込む。また、偶数フィールドのときには、ＤＭＡモジュールによって読み出された画像データのうち奇数ラインのみをバッファ・メモリに書き込む。

ここで、表示パネルへの信号出力系とラインアウトの信号出力系のクロックの周波数比が２：１としているので、ちょうど表示パネル系が２ライン処理するときにラインアウト系は１ライン処理を行なうことになる。

また、バッファ・メモリのサイズは、１ライン分だけ存在するので、読み出した画像データは１ライン分の保証が可能となる。そして、それぞれの信号出力系では、バッファ・メモリに書き込まれた画像データをそれぞれの周波数で読み出していく。すなわち、表示パネルの信号出力系ではプログレッシブ方式により画像データを構成するすべてのラインを順次出力するが、ラインアウト系はインターレース方式によりフィールド種別に応じて奇数ライン又は偶数ラインのいずれか一方が画像フレーム毎に交互に出力される。

これまでの説明では、画像処理装置は、カメラブロックによりメインメモリに書き込まれた画像データをプログレッシブ方式とインターレース方式という２通りの信号出力形式で表示出力する場合について説明してきたが、本発明の要旨はこれらの組み合わせに限定されるものではない。例えば、プログレッシブ方式の画像データから任意のラインを読み出すように構成することも可能である。

図６には、インターレース方式以外の信号出力形式で、画像データの任意のラインを読み出す場合のタイミング・チャートの一例を示している。

同図に示す例においても、図５の場合と同様に、メインメモリからのＤＭＡの読み出しデータ（ＲＤ）は、１つのＤＭＡモジュールによってプログレッシブ方式のサイズで読み出される。この画像データは、１ライン分のバッファ・メモリ上に書き込み（ＷＲ）がなされる。そして、表示パネルへ出力するためのプログレッシブ信号出力系では、ＤＭＡモジュールによって読み出し（ＲＤ）がなされたすべてのデータについて、バッファ・メモリに書き込む。

これに対し、他方の信号出力系では、偶数・奇数についての任意のラインをバッファ・メモリ上に書き込むことが可能になっている。このため、任意のラインを読み出すことが可能になる。また偶数、奇数のうちどちらのラインを書き込むかということは、ＤＭＡモジュールに対する制御次第で任意に設定することができる。任意のラインのみをバッファ・メモリを書き込む。図示の例では、ライン０〜７の中から、ライン番号１、２、４、７のラインのみがバッファ・メモリに書き込まれている。このような方式を取り得ることにより、一般的な出力装置に限らず、ある種のＣＯＤＥＣ回路などの特殊なインターフェースについても接続することが可能となる。

図７には、本実施形態に係る画像処理装置に適用することが可能なＤＭＡモジュール周辺回路の構成例を示している。図示のＤＭＡモジュールは、書き込みブロックと、読み出しブロックと、タイミング生成ブロックの３つブロックに大別される。

書き込みブロックは、任意の４種類のタイミングで任意のラインを任意の８枚のバッファ・メモリ（ＳＲＡＭ）に書き込むことが可能である。

また、読み出しブロックは、任意の８枚のメモリの中からタイミング生成部で作成された任意の３つのタイミングのうちの１つを用いて出力することが可能である。

また、タイミング生成ブロックは、任意の３種類の同期信号を生成することが可能である。

本実施形態では、プログレッシブ系出力では、書き込みブロックがメインメモリ（ＳＤＲＡＭ）から到来したデータをすべて書き込むのに対し、インターレース系出力では、書き込みブロックがメインメモリから到来したデータを１ライン毎飛ばしてバッファ・メモリに書き込むようになっている（この部分は図７中のＳＲＡＭ ＷＲ Ｐ＃１〜４の部分に相当する）。

以上、特定の実施形態を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施形態の修正や代用を成し得ることは自明である。

本明細書では、プログレッシブ信号とインターレース信号の同時出力を行なうデジタルカメラに適用した実施形態を中心に説明してきたが、本発明の要旨はこれに限定されるものではない。バス・アーキテクチャで構成され、複数の処理系統がメモリから画像などデータを読み出してそれぞれの信号形式で出力するさまざまに機器に対して、同様に本発明を適用することができる。

要するに、例示という形態で本発明を開示してきたのであり、本明細書の記載内容を限定的に解釈するべきではない。本発明の要旨を判断するためには、特許請求の範囲を参酌すべきである。

図１は、信号処理系統毎にそれぞれ独立したＤＭＡ転送を行なう場合の信号出力のための画像処理装置の機能ブロック図である。 図２は、各信号処理系統のＤＭＡ転送を連携して行なう場合の信号出力のための画像処理装置の機能ブロック図である。 図３は、カメラブロックによってメインメモリに書き込まれた画像データがＶＧＡサイズ（６４０×４８０）である場合を例にとって、図２に示した各機能ブロックにおいてそれぞれ扱うデータ・サイズを示した図である。 図４は、メインメモリ上に置かれた画像データがＶＧＡサイズ（６４０×４８０）の場合を例にとって、インターレース方式の信号処理系統がインターレース方式により画像の読み出しを行なう様子を示した図である。 図５は、ＤＭＡモジュールがメインメモリから画像データをライン毎に読み出すとともに、プログレッシブ方式及びインターレース方式それぞれの信号処理系統のバッファ・メモリに画像データを書き込み、さらに各信号処理系統から画像データを信号出力するタイミング・チャートの例を示した図である。 図６は、インターレース方式以外の信号出力形式で、画像データの任意のラインを読み出す場合のタイミング・チャートの一例を示した図である。 図７は、本発明に係る画像処理装置に適用することが可能なＤＭＡモジュール周辺回路の構成例を示した図である。

Claims (3)

1. 画像データを表示出力するための処理を行なう画像処理装置であって、
   画像データが配置されるメモリと、
   画像データをプログレッシブ方式で出力する第１の信号処理部と、
   画像データのうち任意のラインを出力する第２の信号処理部と、
   メモリ上の画像データを前記第１及び第２の信号処理部に転送するＤＭＡ処理部を備え、
   前記ＤＭＡ処理部は、前記メモリから画像データをプログレッシブ方式で読み出し、前記第１の信号処理部にそのまま出力するとともに、該読み出した画像データのうち所望するラインのみを取り出して前記第２の信号処理部に出力する、
   ことを特徴とする画像処理装置。
2. 前記第２の信号処理部は、画像データをインターレース方式で出力し、
   前記ＤＭＡ処理部は、前記メモリから画像データをプログレッシブ方式で読み出し、前記第１の信号処理部にすべてのラインを出力するとともに、該読み出した画像データのうち画像フレーム毎のフィールド種別に応じたラインのみを取り出して前記第２の信号処理部に出力する、
   ことを特徴とする請求項１に記載の画像処理装置。
3. 被写体を捕捉して画像データを前記メモリに書き込む撮像手段と、
   前記第１の信号処理部から出力される信号を画像表示する表示部と、
   前記第１の信号処理部から出力される信号を外部出力する外部出力部と、
   をさらに備えることを特徴とする請求項１に記載の画像処理装置。