JP2002176629A

JP2002176629A - 信号処理装置、画像信号処理装置、およびその方法

Info

Publication number: JP2002176629A
Application number: JP2000371600A
Authority: JP
Inventors: Akihiro Ota; 章浩太田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-12-06
Filing date: 2000-12-06
Publication date: 2002-06-21

Abstract

(57)【要約】【課題】変換精度を所定のレベル以上に保持しつつ、全
体で使用するデータのビット数とメモリ容量およびバン
ド幅を効率的に縮小することができる信号処理装置、画
像信号処理装置およびその方法を提供する。【解決手段】ＳＤＲＡＭ１４(R,G,B) に複数ビットのデ
ータを記憶する際に、入力された複数ビットデータを複
数のビットデータに分割し、分割した一つのビットデー
タを基準書き込みアドレスに指定し、他の分割した残り
のビットデータを基準に対してオフセットを指定し、ア
ドレスに書き込み、分割してＳＤＲＭＡに書き込まれた
ビットデータをそれぞれ必要な部分のみ基準アドレスに
対してオフセットアドレスを指定することでそれぞれ読
み出し、それら分割して格納されていたデータを合わせ
ることで元のビット幅のデータとして扱いＩＰ変換回路
１６(R,G,B) に供給するＳＤＲＭＡコントローラ１５
(R,G,B) を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信号処理装置に係
り、特に、たとえばインターレース信号をプログレッシ
ブ信号に変換（ＩＰ変換）する信号処理装置、画像信号
処理装置、およびその方法に関するものである。

【０００２】

【従来の技術】《インターレース信号》現行のカラーテ
レビジョン信号方式では、ＮＴＳＣ（National Televis
ion System Committee）方式やＰＡＬ（Phase Alternat
ion by Line ）方式などが存在するが、これらはインタ
ーレース走査を特徴とした信号方式となっている。イン
ターレース走査とは、飛び越し走査とも呼ばれ、図１９
に示すように、１本ずつ走査線を飛び越して走査する方
式である。ＮＴＳＣ信号の場合は、一枚の画像を５２５
本の走査線で表現しているので、これをインターレース
走査のために２６２．５本の線に分解していることにな
る。ここで小数点の０．５の端数がついてくることで、
１回走査を行って、元に戻って走査するときに、その戻
る位置が０．５だけずれることになる。これにより、１
回目に走査が行われる絵素と２回目に走査される絵素と
は位置的にズレが生じ、これらをあわせることで５２５
本の線として映し出されることになる。このときの２６
２．５本の走査線からなる画像をフィールドと呼び、２
回の垂直走査で伝送される５２５本の画像をフレームと
呼ぶ。図１９において、実線の矢印線が第１フィールド
の走査線を示し、点線の矢印線が第２フィールドの走査
線を示している。

【０００３】ＮＴＳＣ方式はこの２６２．５本からなる
フィールドが１秒間に６０フィールドで構成されて動画
として表示されていく。また、同様にＰＡＬ方式の場合
では１フィールドの走査線は３１２．５本であり、２フ
ィールド合わせた６２５本でフレームの画像を表現して
いる。これらの性格の異なるフィールド信号は、奇数番
目のフィールドが奇数フィールド（オッドフィール
ド）、偶数番目のフィールドが偶数フィールド（イーブ
ンフィールド）と呼ばれる。

【０００４】《プログレッシブ化》インターレース信号
に対して、図２０に示すように、飛び越し走査を行わず
に１本ずつ行う走査のことを順次走査、またはノンイン
ターレース走査という。また。この信号のことをインタ
ーレース信号に対して、ノンインターレース信号、ある
いはプログレッシブ信号とも呼ぶ。もともとテレビジョ
ン放送方式などで用いられているインターレース信号
は、伝送する帯域を抑え、かつ、ちらつき（フリッカ）
を起こさないように工夫している信号であることから、
高画質化のためにはプログレッシブ信号の方が望まし
い。また、最近では大型のテレビジョンなどが比較的多
くなってきているが、大型の表示装置にインターレース
信号を表示すると、走査線の間隔が目立って、画質劣化
につながっている。したがって、最近これらのテレビジ
ョンにおいて、内部の画像処理でインターレース信号を
プログレッシブ信号に変換することがよく行われてい
る。このインターレース信号をプログレッシブ信号に変
換することをＩＰ（Interlace-Progressive ）変換とい
う。

【０００５】また、ブラウン管のテレビだけではなく映
像表示装置として液晶、ＰＤＰ（Plasma Display Pane
l）、ＬＥＤ（Light Emitting Diode）を並べて構成す
るディスプレイなどでも、上記のような理由以外に表示
デバイスを駆動する方式としてプログレッシブ信号がド
ライバ素子に必要なる場合があり、ＩＰ変換を行う必要
性が生じている。基本的にはプログレッシブ化という作
業は、インターレース信号で得た情報から新たに走査線
データを作ることに相当する。この新たに作る走査線デ
ータによって画質も大きく左右され、ＩＰ変換技術が重
要視される所以である。

【０００６】《ＩＰ変換における最近の技術動向》ＩＰ
変換の手法にもさまざまなものが存在する。特に、最近
はテレビの高画質化を狙って、各社で開発が進められて
きている。その中でも方式として大きく直接変換と線形
補間の２つに分けられる。直接変換方式は、マッピング
により入力のデータパターンに対応するデータベースを
参照しながら直接データを作っていく方式である。もう
一方の線形補間方式は、一般的に映像や物体の動きの有
無を検出し、動画はフィールド内補間、静止画はフレー
ム間補間として適応的に変換する方式である。現状で一
般的なＩＰ変換方式としては、このような動き補正型Ｉ
Ｐ変換と言われる方式がほとんどである。

【０００７】

【発明が解決しようとする課題】ところで、動き補正型
のＩＰ変換では、動きを検出するために過去のフィール
ドデータを必要とする。特に、最近ではメモリの価格低
下によって多フィールドに亘って過去のデータを演算に
用いる傾向にある。この場合、以前は画像用のメモリと
してフレームメモリを用いてフィールドディレイデータ
を得る手法が多く、フレームメモリを必要な分だけ並べ
て構成する方法を採っていた。しかし最近ではメモリと
してＳＤＲＡＭ（Synchronous Dynamic Random Access
Memory）が十分廉価になり、応答速度も速いことから、
ＳＤＲＡＭとＳＤＲＡＭコントローラを使用して、必要
なフィールドディレイデータを取り出す構成が多くなっ
てきている。

【０００８】仮に、ＩＰ変換を行うために、たとえば６
フィールドディレイまでのデータを必要とする方式を実
現する場合に、フレームメモリを使用して実現すると、
図２１に示すように、フレームメモリを６個使用する必
要がある。図２１の構成では、ＩＰ変換デバイス１に対
して、６個のフィールドメモリ２−１〜２−６がカスケ
ード接続されたフィールドメモリ群２が接続されてい
る。そして、フィールドメモリ２−１で１フィールドデ
ィレイの信号を得、フィールドメモリ２−２で２フィー
ルドディレイの信号を得、フィールドメモリ２−３で３
フィールドディレイの信号を得、フィールドメモリ２−
６で６フィールドディレイの信号を得、これら１フィー
ルドディレイ、２フィールドディレイ、３フィールドデ
ィレイ、６フィールドディレイの信号をＩＰ変換デバイ
ス１に供給する。ＩＰ変換デバイス１は、フィールドメ
モリ群２による４つのフィールドディレイデータと現信
号データとの５フィールド分のデータに基づいてＩＰ変
換を行う。

【０００９】しかし、このように構成するのにはチップ
数が多くなり基板面積も大きくなってしまう。また、コ
ストも高いものになる。

【００１０】これに対して、たとえば図２２および図２
３に示すように、ＤＳＲＡＭ３とそのコントローラを内
蔵する画像処理用ＩＰ変換デバイス４を用いて実現する
と、基板面積も少なく、多くのディレイ信号もとること
ができる。ＩＰ変換デバイス４は、たとえば図２３に示
すように、データ処理部４１、ＳＤＲＡＭコントローラ
４２、およびデータネットワーク４３を有する。

【００１１】ところが、この構成においても、ＳＤＲＡ
Ｍ３とコントローラ４２間のパスがデータのやり取りが
大きすぎるとパス幅が不足し、演算部へのデータの入力
ピンが足らなくなるなどの問題がある。具体的な例を挙
げて、さらにこの問題について説明する。今ここで、１
色につき１０ビットの信号を扱おうとすると、上記のよ
うな５フィールド分のデータは５０ビットとなり、メモ
リとのパス幅が充足しているかどうか、パスからのデー
タ処理部への経路が全部一度に同期して入力することが
できるかどうかが問題となる。現実的には、このような
ビット幅のまま信号を入力できるデバイスは非効率的で
あることから、データビット数を削減するなどの方法が
採られる。

【００１２】ＩＰ変換の処理を行うデータ処理部へのビ
ット幅が不足してデータを全部入力できない場合には、
データの削減が考えられる。そして、フィールドデータ
の数は減らしたくない場合には、一部の信号のみビット
数を削減する方法が考えられる。基本的に動き補正型Ｉ
Ｐ変換で使用されるデータの用途は２種類に大別され
る。一つの補間演算を行うためのソースとなるデータで
あり、もうひとつは動き補正を行うための動き検出に使
用されるデータである。

【００１３】今仮に、図２４に示するように、動き補正
型のＩＰ変換として、５フィールド分のデータを使用す
るアルゴリズムを使用するとする。さらにその５フィー
ルドの中で補間データの作成に用いるデータは主に現在
のフィールドと１フィールドディレイの２フィールドで
あり、その他のフィールドはほとんど動き検出だけに用
いられているとする。すると、この方法では、動き検出
に用いるデータについてビット数を削減し上位８ビット
のみを扱うことで、トータルとしてデータパス幅の削減
を図れる。

【００１４】しかしながら、このときＳＤＲＡＭに蓄え
るデータの容量について考察すると、ＳＤＲＡＭをフィ
ールドメモリの代りに使用するには、必要なフィールド
ディレイデータをＳＤＲＡＭ内に格納しておかなえれば
ならない。このとき１０ビット信号のみを使用するので
あれば、たとえば図２５（ａ）に記載したアドレスマッ
プのように、基準の書き込みアドレスを１つだけ設定す
れば、読み出しは基準に対して定量的なオフセットを持
たせたアドレスをポイントすればよい。なおこの例で
は、１０ビット信号を格納するアドレス量を分かりやす
くするために１００と仮定した。したがって、基準アド
レスはゼロであり、その後１００のオフセットをアドレ
スに持たせることで１フィールドディレイずつディレイ
する信号を読み出すことに相当する。

【００１５】次に、動き検出で用いるデータを１０ビッ
トから８ビットに削減することにより、１０ビットのデ
ータと８ビットのデータの両方をＳＤＲＡＭとやり取り
しなければならない場合を考える。この場合、ＳＤＲＡ
Ｍでは、読み出しアドレスを入力すれば、一定周期でク
ロックに同期してデータを出力する特性があるため、逆
にランダムアクセスすることができず、メモリへのデー
タの格納を１０ビットと８ビットの両方しておかない
と、読み出せない問題が生じる。これを素直に実現する
と、図２５（ｂ）に示すアドレスマップのように、もと
もと１０ビット信号のみをＳＤＲＡＭに格納するよりも
多くの容量を必要としてしまう。このとき基準書き込み
アドレスに書き込むデータ量が１０ビットであることか
ら、８ビットのデータを格納する部分についても毎フィ
ールド書き込まれてカウントされていくアドレス量は１
００である。このことは、ＳＤＲＡＭコントローラとデ
ータ処理部とのパス幅を削減したために、ＳＤＲＡＭと
ＳＤＲＡＭコントローラのメモリバンド幅を圧迫するこ
とにつながる。

【００１６】このように、ＳＤＲＡＭを用いてＩＰ変換
で用いるフィールドディレイデータを得ようとしたとき
において、１０ビットと８ビットなどのビット数が違う
信号を同時に同じＳＤＲＡＭで扱う場合には、１０ビッ
ト信号の格納と８ビット信号の格納をする必要があり、
使用するメモリ容量が増えてしまうという不利益があ
る。

【００１７】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、複数ビット数を持つ所定フォー
マットの信号、たとえば映像インターレース信号を、他
のフォーマットの信号、たとえばプログレッシブ信号に
変換する際に、過去のフィールドデータを含め多フィー
ルドのデータを使いパスが不足するような場合に、変換
精度を所定のレベル以上に保持しつつ、全体で使用する
データのビット数とメモリ容量およびバンド幅を効率的
に縮小することができる信号処理装置、画像信号処理装
置、およびその方法を提供することにある。

【００１８】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、複数ビットを含む所定フォーマットの信
号に対して、記憶手段に記憶した過去の複数ビットデー
タを含む多データに基づいて補正処理系で所定の補正処
理を施して、他のフォーマットの信号に変換する信号処
理装置であって、上記記憶手段に複数ビットのデータを
記憶する際に、入力された複数ビットデータを複数のビ
ットデータに分割し、分割した一つのビットデータを基
準書き込みアドレスに指定し、他の分割した残りのビッ
トデータを基準に対してオフセットを指定し、アドレス
に書き込む制御手段を有する。

【００１９】また、本発明の信号処理装置では、上記制
御手段は、分割して上記記憶手段に書き込まれたビット
データをそれぞれ必要な部分のみ基準アドレスに対して
オフセットアドレスを指定することでそれぞれ読み出
し、それら分割して格納されていたデータを合わせるこ
とで元のビット幅のデータとして扱い、上記補正処理系
に供給する。

【００２０】また、本発明の信号処理装置では、上記制
御手段は、上記記憶手段に分割したビットデータを書き
込むに際し、分割した大きいビットデータを基準書き込
みアドレスに指定し、小さい他の分割した残りのビット
データを基準に対してオフセットを指定し、アドレスに
書き込む。

【００２１】また、本発明は、複数ビットのインターレ
ースの映像信号のデータが存在しないラインについて記
憶手段に記憶した過去のフィールドデータを含む多フィ
ールドデータに基づいて、処理手段において動き部分検
出を行い、補間画素演算を行って補間データを作成し、
当該補間データに基づいてインターレースの映像信号を
プログレッシブの映像信号に変換する画像処理装置であ
って、上記記憶手段に複数ビットのデータを記憶する際
に、入力された複数ビットデータを複数のビットデータ
に分割し、分割した一つのビットデータを基準書き込み
アドレスに指定し、他の分割した残りのビットデータを
基準に対してオフセットを指定し、アドレスに書き込む
制御手段を有する。

【００２２】また、本発明の画像信号処理装置では、上
記制御手段は、分割して上記記憶手段に書き込まれたビ
ットデータをそれぞれ必要な部分のみ基準アドレスに対
してオフセットアドレスを指定することでそれぞれ読み
出し、それら分割して格納されていたデータを合わせる
ことで元のビット幅のデータとして扱い、上記処理手段
に供給する。

【００２３】また、本発明の画像信号処理装置では、上
記制御手段は、上記記憶手段に分割したビットデータを
書き込むに際し、分割した大きいビットデータを基準書
き込みアドレスに指定し、小さい他の分割した残りのビ
ットデータを基準に対してオフセットを指定し、アドレ
スに書き込む。

【００２４】また、本発明の画像信号処理装置では、上
記処理手段は、現フィールドデータと複数のフィールド
ディレイデータに基づいて、それぞれのフィールド間の
データ差分を演算し、それぞれのデータ差分値であらか
じめ設定したしきい値よりも大きい部分にフラグを立
て、得られたそれぞれのフラグデータの論理和を上記動
き部分検出に用いる。

【００２５】また、本発明の画像信号処理装置では、上
記処理手段は、複数の時間間隔の違うフィールドデータ
に基づいて、それぞれのフィールド間のデータ差分を演
算し、それぞれのデータ差分値でしきい値よりも大きい
部分にフラグを立て、得られたそれぞれのフラグデータ
の論理和を上記動き部分検出に用いる。

【００２６】また、本発明の画像信号処理装置では、上
記処理手段は、偶数フィールド同士のデータ差分および
奇数フィールド同士のデータ差分のうち少なくとも一方
を演算し、演算して求めた偶数フィールド同士の差分デ
ータおよび奇数フィールド同士の差分データのうち少な
くも一方を、動き検出に用いる。

【００２７】また、本発明の画像信号処理装置では、上
記処理手段は、補間画素とその周囲複数画素を合わせた
複数画素における動き判定フラグの合計値を補間画素演
算する際の静止画と動画の混合比とする。

【００２８】また、本発明の画像信号処理装置では、上
記処理手段は、補間画素とその周囲複数画素を合わせた
複数画素における動き判定フラグを画素によって割合を
変えて合計を計算し、その合計値をしきい値でクリップ
した値を目的の補間画素に対し静止画と動画の割合を段
階的に混合するするための比率とする。

【００２９】また、本発明の画像信号処理装置では、上
記処理手段は、信号ソースの種類によって動き部分検出
に用いるしきい値を変更する。

【００３０】また、本発明の画像信号処理装置では、上
記処理手段は、信号ソースの種類によって、インターレ
ースからプログレッシブへの変換処理を施す信号ごとに
動き部分検出に用いるしきい値を変更する。

【００３１】また、本発明は、複数ビットを含む所定フ
ォーマットの信号に対して、記憶手段に記憶した過去の
複数ビットデータを含む多データに基づいて所定の補正
処理を施して、他のフォーマットの信号に変換する信号
処理方法であって、上記記憶手段に複数ビットのデータ
を記憶する際に、入力された複数ビットデータを複数の
ビットデータに分割し、分割した一つのビットデータを
基準書き込みアドレスに指定し、他の分割した残りのビ
ットデータを基準に対してオフセットを指定し、アドレ
スに書き込む。

【００３２】また、本発明の信号処理方法では、分割し
て上記記憶手段に書き込まれたビットデータをそれぞれ
必要な部分のみ基準アドレスに対してオフセットアドレ
スを指定することでそれぞれ読み出し、それら分割して
格納されていたデータを合わせることで元のビット幅の
データとして扱う。

【００３３】また、本発明の信号処理方法では、上記記
憶手段に分割したビットデータを書き込むに際し、分割
した大きいビットデータを基準書き込みアドレスに指定
し、小さい他の分割した残りのビットデータを基準に対
してオフセットを指定し、アドレスに書き込む。

【００３４】また、本発明は、複数ビットのインターレ
ースの映像信号のデータが存在しないラインについて記
憶手段に記憶した過去のフィールドデータを含む多フィ
ールドデータに基づいて、動き部分検出を行い、補間画
素演算を行って補間データを作成し、当該補間データに
基づいてインターレースの映像信号をプログレッシブの
映像信号に変換する画像信号処理方法であって、上記記
憶手段に複数ビットのデータを記憶する際に、入力され
た複数ビットデータを複数のビットデータに分割し、分
割した一つのビットデータを基準書き込みアドレスに指
定し、他の分割した残りのビットデータを基準に対して
オフセットを指定し、アドレスに書き込む。

【００３５】また、本発明の画像信号処理方法では、分
割して上記記憶手段に書き込まれたビットデータをそれ
ぞれ必要な部分のみ基準アドレスに対してオフセットア
ドレスを指定することでそれぞれ読み出し、それら分割
して格納されていたデータを合わせることで元のビット
幅のデータとして扱う。

【００３６】また、本発明の画像信号処理方法では、上
記記憶手段に分割したビットデータを書き込むに際し、
分割した大きいビットデータを基準書き込みアドレスに
指定し、小さい他の分割した残りのビットデータを基準
に対してオフセットを指定し、アドレスに書き込む。

【００３７】また、本発明の画像信号処理方法では、現
フィールドデータと複数のフィールドディレイデータに
基づいて、それぞれのフィールド間のデータ差分を演算
し、それぞれのデータ差分値であらかじめ設定したしき
い値よりも大きい部分にフラグを立て、得られたそれぞ
れのフラグデータの論理和を上記動き部分検出に用い
る。

【００３８】また、本発明の画像信号処理方法では、複
数の時間間隔の違うフィールドデータに基づいて、それ
ぞれのフィールド間のデータ差分を演算し、それぞれの
データ差分値でしきい値よりも大きい部分にフラグを立
て、得られたそれぞれのフラグデータの論理和を上記動
き部分検出に用いる。

【００３９】また、本発明の画像信号処理方法では、偶
数フィールド同士のデータ差分および奇数フィールド同
士のデータ差分のうち少なくとも一方を演算し、演算し
て求めた偶数フィールド同士の差分データおよび奇数フ
ィールド同士の差分データのうち少なくも一方を、動き
検出に用いる。

【００４０】また、本発明の画像信号処理方法では、補
間画素とその周囲複数画素を合わせた複数画素における
動き判定フラグの合計値を補間画素演算する際の静止画
と動画の混合比とする。

【００４１】また、本発明の画像信号処理方法では、補
間画素とその周囲複数画素を合わせた複数画素における
動き判定フラグを画素によって割合を変えて合計を計算
し、その合計値をしきい値でクリップした値を目的の補
間画素に対し静止画と動画の割合を段階的に混合するす
るための比率とする。

【００４２】また、本発明の画像信号処理方法では、信
号ソースの種類によって動き部分検出に用いるしきい値
を変更する。

【００４３】また、本発明の画像信号処理方法では、信
号ソースの種類によって、インターレースからプログレ
ッシブへの変換処理を施す信号ごとに動き部分検出に用
いるしきい値を変更する。

【００４４】本発明によれば、制御手段により、たとえ
ばＳＤＲＡＭ等の記憶手段に複数ビットのデータを記憶
する際に、入力された複数ビットデータが複数のビット
データに分割される。そして、分割された一つのビット
データ、たとえば大きいビットデータが基準書き込みア
ドレスに指定され、小さい他の分割した残りのビットデ
ータが基準に対してオフセットが指定あれて、アドレス
に書き込まれる。また、制御手段により、分割して記憶
手段に書き込まれたビットデータがそれぞれ必要な部分
のみ基準アドレスに対してオフセットアドレスが指定さ
れて読み出される。そして、それら分割されて格納され
ていたデータが合わされて、元のビット幅のデータとし
て扱われて、補正処理系に供給される。

【００４５】たとえば、動き補正型ＩＰ変換処理を行う
際に必要となる多数のフィールドデータに対してビット
の削減によるデータビット数の削減を行う際に、ＳＤＲ
ＡＭの使用量が増えてしまうことがなく、全体として使
用するメモリ内容を減らすことができる。特に、ビデオ
信号としてＰＡＬではＮＴＳＣよりも１フィールドの画
素数が多く、メモリ消費が大きく、本手法を用いずに実
現すると、１６Ｍビットの容量では不足してしまうが、
本実施形態では、１６Ｍビット以内の容量で収まり、メ
モリは１６Ｍビットチップ１個で実現できる利点があ
る。

【００４６】また、たとえば、８ビットと１０ビットの
両方をメモリに格納する際には、書き込み側で８ビット
と１０ビット、読み出し側で８ビットが３つに１０ビッ
トが１つあるので合計５２ビットの信号を書き込みや読
み出しをすることになり、１０ビットのみでデータを扱
う場合の合計５０ビットの場合に比べてＳＤＲＡＭコン
トローラとＳＤＲＡＭの間のメモリバンド幅を増加させ
てしまうが、本発明によれば、書き込み側で８ビットと
２ビット、読み出し側で８ビットが４つに２ビットが
１つで合計でも４４ビットであり、メモリバンド幅は１
０ビットのみしか格納しない場合よりも削減することが
できる。

【００４７】また、メモリバンド幅は、基本的にメモリ
とのパス幅とそのパスのクロックによって転送できる量
が決まるが、このときメモリバンド幅を下げることがで
きれば、転送ができる範囲でパスクロックを下げること
も可能となる。ＳＤＲＡＭは、高速アクセスができる素
子であるが、実際に基板上にあるパスクロックを高速化
するとノイズによる誤動作や周囲素子への悪影響を与え
る場合があるので、あまり高いパスクロックは望まれな
いが、本実施形態によれば、パスクロックの周波数も下
げることが可能となる利点がある。

【００４８】また、本発明によれば、複数のフィールド
データを用いて、複数の差分データ（差分成分）が用い
られて、それらが互いに検出ミスを補う形で補正されて
動きのデータが得られる。これにより、ミスの少ない精
度の良い動き検出が実現される。当然動き検出に関し
て、単純に動き検出のしきい値を下げることで感度を上
げて、動き検出のミスを少なくすることができるが、そ
のためにノイズによる障害も多くなってしまう。しかし
この場合、しきい値を下げることなく、複数の動き検出
データを用いることでより正確に動きを検出することが
でき、感度向上の効果が得られる。また、動き部分検出
を行うにあたって、時間間隔の違うフィールド差分デー
タが複数用いられる。これにより、特に、各フレーム間
の差分のみでは動きが速すぎて動きを検出できない問題
や、逆に動きが遅すぎるために検出できないなどの問題
によって生じる検出ミスが補われる。

【００４９】また、たとえば偶数フィールド同士の差分
だけでなく、奇数フィールド同士の差分が取られる。こ
れにより、さらに細かい範囲で動き検出ができる。これ
は奇数フィールドでのラインが偶数フィールドでのライ
ンとラインの中間の位置にくることから、その動き検出
成分も偶数フィールドのラインとラインの間の成分とな
って、細かい範囲での動き検出能力の向上につながる。

【００５０】また、補間する画素に対して周囲複数、た
とえば８画素を含め複数、すなわち９点の範囲で動いて
いる画素が探される。その画素の数によって静止画モー
ドから動画モードに推移され、切り替え部分での解像度
の変化が目立ちにくくなる。また、補間画素とその周囲
複数画素を合わせた複数画素における動き判定フラグを
画素によって割合を変えて合計が計算され、その合計値
をしきい値でクリップした値が目的の補間画素に対し静
止画と動画の割合を段階的に混合するための比率とされ
る。具体的には、たとえば９点での動き検出フラグの和
を求めるときに、補間する画素に近いラインのみ１では
なくたとえば２倍して２を足す、すなわち目的のライン
を重み付けすることで、９点の和が最大１２とすること
ができる。この和を８でクリップしてゼロならは完全静
止モード、８ならば完全動画モード、中間値は線形段階
的に静止画と動画のミックスされる値をとることで、単
純なミックスよりも動画モードになりやすくすることが
できる。これは、誤検出の際に、動画を静止画と判断し
て処理するよりも静止画を動画として判断して処理を行
ったほうが、見たときの画像の破綻が少なく、画質的に
目立ちやすい判断ミスを招きにくい効果がある。

【００５１】

【発明の実施の形態】図１は、本発明に係る画像信号処
理装置の一実施形態を示すブロック図である。

【００５２】本実施形態に係る画像信号処理装置１０
は、図１に示すように、Ｙ／Ｃ分離回路１１、クロマデ
コーダ１２、アナログ−デジタル（Ａ／Ｄ）変換回路１
３Ｒ，１３Ｇ，１３Ｂ、記憶手段としてのＳＤＲＡＭ１
４Ｒ，１４Ｇ，１４Ｂ、制御手段としてのＳＤＲＡＭコ
ントローラ１５Ｒ，１５Ｇ，１５Ｂ、処理手段としての
ＩＰ変換回路１６Ｒ，１６Ｇ，１６Ｂ、およびデジタル
−アナログ（Ｄ／Ａ）変換回路１７Ｒ，１７Ｇ，１７Ｂ
を有している。なお、本画像信号処理装置１０では、入
力信号についてはコンポジットビデオ、Ｙ／Ｒ−Ｙ／Ｂ
−Ｙのコンポーネント、色の３原色であるＲ（赤；レッ
ド）、Ｇ（緑；グリーン）、Ｂ（青；ブルー）の各信号
のインターレース信号の場合を想定している。また、各
色のビット数は１０ビットを想定している。

【００５３】Ｙ／Ｃ分離回路１１は、入力されるコンポ
ジットビデオ信号を受けて、輝度信号Ｙおよびクロマ信
号Ｃに分離して、クロマデコーダ１２に出力する。

【００５４】クロマデコーダ１２は、Ｙ／Ｃ分離回路１
１による輝度信号Ｙおよびクロマ信号Ｃに基づいて、色
の３原色であるＲ（赤；レッド）、Ｇ（緑；グリー
ン）、Ｂ（青；ブルー）の各信号に変換し、レッド信号
ＲをＡ／Ｄ変換回路１３Ｒに出力し、グリーン信号Ｇを
Ａ／Ｄ変換回路１３Ｇに出力し、ブルー信号ＢをＡ／Ｄ
変換回路１３Ｂに出力する。

【００５５】Ａ／Ｄ変換回路１３Ｒは、クロマデコーダ
１２または外部からのアナログ信号のレッド信号Ｒをデ
ジタル信号に変換してＳＤＲＡＭコントローラ１５Ｒに
出力する。

【００５６】Ａ／Ｄ変換回路１３Ｇは、クロマデコーダ
１２または外部からのアナログ信号であるグリーン信号
Ｇをデジタル信号に変換してＳＤＲＡＭコントローラ１
５Ｇに出力する。

【００５７】Ａ／Ｄ変換回路１３Ｂは、クロマデコーダ
１２または外部からのアナログ信号であるブルー信号Ｂ
をデジタル信号に変換してＳＤＲＡＭコントローラ１５
Ｂに出力する。

【００５８】ＳＤＲＡＭ１４Ｒは、ＳＤＲＡＭコントロ
ーラ１５Ｒにより、１０ビットのレッド信号Ｒが後述す
るようにたとえば８ビットと２ビットに分割した形態
で、記憶され、記憶したデータが所定のオフセット情報
に基づいて１フィールドディレイのデータ、２フィール
ドディレイのデータ、３フィールドディレイのデータ、
６フィールドディレイのデータとして読み出される。

【００５９】ＳＤＲＡＭ１４Ｇは、ＳＤＲＡＭコントロ
ーラ１５Ｇにより、１０ビットのグリーン信号Ｇが後述
するようにたとえば８ビットと２ビットに分割した形態
で、記憶され、記憶したデータが所定のオフセット情報
に基づいて１フィールドディレイのデータ、２フィール
ドディレイのデータ、３フィールドディレイのデータ、
６フィールドディレイのデータとして読み出される。

【００６０】ＳＤＲＡＭ１４Ｂは、ＳＤＲＡＭコントロ
ーラ１５Ｂにより、１０ビットのブルー信号Ｂが後述す
るようにたとえば８ビットと２ビットに分割した形態
で、記憶され、記憶したデータが所定のオフセット情報
に基づいて１フィールドディレイのデータ、２フィール
ドディレイのデータ、３フィールドディレイのデータ、
６フィールドディレイのデータとして読み出される。

【００６１】ＳＤＲＡＭコントローラ１５Ｒは、Ａ／Ｄ
変換回路１３Ｒから出力される１０ビットのデジタル信
号Ｒを、後で詳述するように、たとえば８ビットと２ビ
ットに分割し、分割された大きいビットの信号（８ビッ
ト信号）を基準書き込みアドレスに指定し、もう一方の
分割された残りの信号（２ビット信号）を基準に対して
オフセットを指定して、ＳＤＲＡＭ１４Ｒの所定のアド
レスに書き込み、ＳＤＲＡＭ１４Ｒに記憶させたフィー
ルドデータを、それぞれ必要な部分のみ基準アドレスに
対してオフセットアドレスを指定することで１フィール
ドディレイのデータ、２フィールドディレイのデータ、
３フィールドディレイのデータ、６フィールドディレイ
のデータとして読み出し、それら分割して格納されてい
たデータを合わせることで元のビット幅のデータとして
ＩＰ変換回路１６Ｒに出力し、かつ、現フィールドのデ
ータをそのままＩＰ変換回路１６Ｒに出力する。

【００６２】ＳＤＲＡＭコントローラ１５Ｇは、Ａ／Ｄ
変換回路１３Ｇから出力される１０ビットのデジタル信
号Ｇを、後で詳述するように、たとえば８ビットと２ビ
ットに分割し、分割された大きいビットの信号（８ビッ
ト信号）を基準書き込みアドレスに指定し、もう一方の
分割された残りの信号（２ビット信号）を基準に対して
オフセットを指定して、ＳＤＲＡＭ１４Ｇの所定のアド
レスに書き込み、ＳＤＲＡＭ１４Ｇに記憶させたフィー
ルドデータを、それぞれ必要な部分のみ基準アドレスに
対してオフセットアドレスを指定することで１フィール
ドディレイのデータ、２フィールドディレイのデータ、
３フィールドディレイのデータ、６フィールドディレイ
のデータとして読み出し、それら分割して格納されてい
たデータを合わせることで元のビット幅のデータとして
ＩＰ変換回路１６Ｇに出力し、かつ、現フィールドのデ
ータをそのままＩＰ変換回路１６Ｇに出力する。

【００６３】ＳＤＲＡＭコントローラ１５Ｂは、Ａ／Ｄ
変換回路１３Ｂから出力される１０ビットのデジタル信
号Ｂを、後で詳述するように、たとえば８ビットと２ビ
ットに分割し、分割された大きいビットの信号（８ビッ
ト信号）を基準書き込みアドレスに指定し、もう一方の
分割された残りの信号（２ビット信号）を基準に対して
オフセットを指定して、ＳＤＲＡＭ１４Ｂの所定のアド
レスに書き込み、ＳＤＲＡＭ１４Ｂに記憶させたフィー
ルドデータを、それぞれ必要な部分のみ基準アドレスに
対してオフセットアドレスを指定することで１フィール
ドディレイのデータ、２フィールドディレイのデータ、
３フィールドディレイのデータ、６フィールドディレイ
のデータとして読み出し、それら分割して格納されてい
たデータを合わせることで元のビット幅のデータとして
ＩＰ変換回路１６Ｂに出力し、かつ、現フィールドのデ
ータをそのままＩＰ変換回路１６Ｂに出力する。

【００６４】ＩＰ変換回路１６Ｒは、後で詳述するよう
に、基本的には、ＳＤＲＡＭコントローラ１５Ｒから直
接入力される現フィールド信号と、１フィールドディレ
イ、２フィールドディレイ、３フィールドディレイ、６
フィールドディレイの全５フィールド分のデータを用い
て、それぞれのフィールド間のデータ差分を演算し、そ
れぞれのデータ差分値でしきい値よりも大きい部分にフ
ラグを立て、得られたそれぞれのフラグデータの論理和
を動き部分検出に用い、この検出結果に基づいて、入力
したインターレース信号をプログレッシブ信号に変換し
て、Ｄ／Ａ変換回路１７Ｒに出力する。

【００６５】ＩＰ変換回路１６Ｇは、後で詳述するよう
に、基本的には、ＳＤＲＡＭコントローラ１５Ｇから直
接入力される現フィールド信号と、１フィールドディレ
イ、２フィールドディレイ、３フィールドディレイ、６
フィールドディレイの全５フィールド分のデータを用い
て、それぞれのフィールド間のデータ差分を演算し、そ
れぞれのデータ差分値でしきい値よりも大きい部分にフ
ラグを立て、得られたそれぞれのフラグデータの論理和
を動き部分検出に用い、この検出結果に基づいて、入力
したインターレース信号をプログレッシブ信号に変換し
て、Ｄ／Ａ変換回路１７Ｇに出力する。

【００６６】ＩＰ変換回路１６Ｂは、後で詳述するよう
に、基本的には、ＳＤＲＡＭコントローラ１５Ｂから直
接入力される現フィールド信号と、１フィールドディレ
イ、２フィールドディレイ、３フィールドディレイ、６
フィールドディレイの全５フィールド分のデータを用い
て、それぞれのフィールド間のデータ差分を演算し、そ
れぞれのデータ差分値でしきい値よりも大きい部分にフ
ラグを立て、得られたそれぞれのフラグデータの論理和
を動き部分検出に用い、この検出結果に基づいて、入力
したインターレース信号をプログレッシブ信号に変換し
て、Ｄ／Ａ変換回路１７Ｂに出力する。

【００６７】Ｄ／Ａ変換回路１７Ｒは、ＩＰ変換回路１
６Ｒから出力されたデジタル−プログレッシブ信号Ｒを
アナログ信号に変換して出力する。

【００６８】Ｄ／Ａ変換回路１７Ｇは、ＩＰ変換回路１
６Ｇから出力されたデジタル−プログレッシブ信号Ｇを
アナログ信号に変換して出力する。

【００６９】Ｄ／Ａ変換回路１７Ｂは、ＩＰ変換回路１
６Ｂから出力されたデジタル−プログレッシブ信号Ｂを
アナログ信号に変換して出力する。

【００７０】以下に、本発明に係るＳＤＲＡＭコントロ
ーラ、およびＩＰ変換回路の具体的な処理について、図
面に関連付けて順を追って詳細に説明する。

【００７１】まず、ＳＤＲＡＭコントローラの具体的な
処理について、図２〜図５に関連付けて説明する。図２
はＳＤＲＡＭへの書き込み処理を説明するための図、図
３はＳＤＲＡＭからの読み出し処理を説明するための
図、図４は８ビット、１０ビット混在時との比較におけ
るメモリ容量を削減したＤＲＡＭへの格納状態を説明す
るための図、および図５はＳＤＲＡＭコントローラの処
理手順を示すフローチャートである。

【００７２】なお、ここでは、上述したように、インタ
ーレース信号はコンポジット信号または色差信号からＲ
ＧＢにデコードされている状態であり、各色のビット数
は１０ビットを想定している。ここでは、ＲＧＢ各色と
もに同様の手順内容となることから、その１色のみの手
順を説明する。

【００７３】（１）：入力データに対して、動き検出部
分では８ビット(bit) データに削減して使用する場合に
は入力の１０ビットを８ビットと２ビットに分割する
（図５のステップＳＴ１）。入力された１０ビット信号
は、図２に示すように、ＳＤＲＡＭコントローラ１５で
メモリへの書き込みをする際に８ビットと２ビットの信
号の両方に書き込み用アドレスポインタを指定する。た
だし、このとき２分割した際の大きいほうのビット数の
信号に基準アドレスポインタＢＡＤＰを与える。このと
きの基準アドレスはゼロとする（図５のステップＳＴ
２）。

【００７４】（２）：基準アドレスをもつ８ビットデー
タに対して残りの２ビットデータの相対アドレスであ
り、基準に対して一定量のオフセット量を持たせる（図
５のステップＳＴ３）。このオフセット量は、読み出す
ときに必要となる８ビットのフィールドディレイ量と読
み出しと書き込みを同時に行わないためのバッファ量の
合計アドレス量に相当する。このバッファは、書き込み
と読み出しを同時に行うことにより、読み出しデータが
不足になるミスを防ぐためのものである。したがって、
読み出しが先にできればなくてもかまわない。よって、
このオフセット量を基準アドレスに対して持たせた相対
アドレスポインタＲＡＤＰを２分割した際の小さいほう
のビット数データ書き込み時に用いる。今仮に、１フィ
ールド分のデータをＳＤＲＡＭ１４に格納するのにアド
レスが１００進むとすると、８ビットでは８０アドレス
が進むことになり、図４（ｂ）に示すように、相対書き
込みアドレスは４８０＋buffer（bufferは上記のバッフ
ァ分）になる。

【００７５】（３）：上記アドレスポインタをもつ８ビ
ットデータはアドレス０から入力されたデータの量に従
って順次アドレスを進めながらＳＤＲＡＭ１４に書き込
みをしていき、その基準アドレスに対してオフセット値
（４８０＋buffer）を持つ相対アドレスに２ビットデー
タの書き込みを基準アドレスの進みに同期して行う。

【００７６】以上でデータの書き込みができたので、次
に読み出しを行う。

【００７７】（４）：上記処理（１）から（３）の動作
によってＳＤＲＡＭに書き込まれたデータを読み出す場
合には、それぞれ必要なデータのアドレスを与える（図
５のステップＳＴ４）。これは、基準書き込みアドレス
に対してどれだけのオフセット量をもっているかに相当
する。このとき、読み出しのオフセット量はフィールド
ディレイ量になる。したがって、所望のディレイ数に相
当するオフセット量をそれぞれ８ビットのデータの読み
出しアドレスとして与える。ここでは、１フィールド分
のオフセットが８ビットでは８０と仮にしているので、
１フィールドディレイがオフセット８０、２フィールド
ディレイがオフセット１８０、３フィールドディレイが
オフセット２４０、６フィールドディレイがオフセット
４８０になる。

【００７８】（５）：次に２ビットデータの読み出しア
ドレスを与える。このときの基準アドレスからのオフセ
ット量は、相対書き込みアドレスのオフセット量と所望
フィールドディレイデータのオフセット量の合計にな
る。よって、１フィールドディレイの２ビットデータの
オフセット量は５６０＋bufferになる。

【００７９】（６）：このメモリ格納方式では、８ビッ
トと２ビットの幅のデータしか読み出せないので、１０
ビットを取り出す場合には、図３に示すように、８ビッ
トで所望のフィールドデータを取り出しまた同時に２ビ
ットでのデータも読み出す。そこで両者のデータを合わ
せることで１０ビットのデータを得（図５のステップＳ
Ｔ６）、ＩＰ変換回路にデータを渡す（図５のステップ
ＳＴ７）。

【００８０】このときのＳＤＲＡＭ１４におけるアドレ
スマップをまとめると、図４（ｂ）のように示される。

【００８１】なお、上記の例では、説明のためにフィー
ルドディレイの数および使用するフィールドデータの数
を各々決めたが、本手法ではこれ以外の場合にでも適用
できる。

【００８２】また、上記の例では、信号ビット数が１０
ビットでその動き検出に用いる信号の幅を８ビットに削
減する方法について述べてきた。これはさらにビット幅
を落として６ビットにすることもできる。その場合には
さらにＳＤＲＡＭコントローラから演算処理部へのパス
幅、使用メモリ容量、ＳＤＲＡＭのバンド幅を削減する
ことができる。このときのメモリアドレスマップを図６
に示す。また、全体の信号ビット数が１０ビット以上の
場合にも有効である。入力信号ビットが１２ビットにな
る場合でも同様に、動き検出に用いる信号のみのビット
幅を削減することで同様の効果を得ることができる。

【００８３】次に、ＩＰ変換回路の具体的な処理につい
て、図７〜図１８に関連付けて説明する。ここでも、上
述したように、インターレース信号はコンポジット信号
または色差信号からＲＧＢにデコードされている状態で
あり、各色をプログレッシブのＲＧＢ信号に変換するこ
とを想定している。したがって、ＲＧＢ各色対応のＩＰ
変換回路１５Ｒ，１５Ｇ，１５Ｂでは、ともに同様な演
算手順をとる。よって、以下の説明では、１色分の演算
についてのみ述べるが、実際には３色で同様な演算を行
うことになる。また、本実施形態では、１０ビットのデ
ジタル信号を考えているが、特に信号のビット幅は規定
しない（たとえば８ビット信号でも対応できる）。

【００８４】まず、本処理で必要とするインターレース
信号のデータについて説明する。一般的には、フィール
ド補間のために、メモリにデータを保持しておき１フィ
ールドディレイや２フィールドディレイの信号を必要と
される。しかしながら、本実施形態においては、図７に
示すように、入力される現フィールド信号と、１フィー
ルドディレイ、２フィールドディレイ、３フィールドデ
ィレイ、６フィールドディレイの全部で５フィールド分
のデータを必要とする。

【００８５】（Ａ）静止画用の補間データを作成、
（Ｂ）動画用の補間データを作成、（Ｃ）動き検出、
（Ｄ）出力データの作成、という手順で進めていく。以
下に（Ａ）〜（Ｄ）の処理について、順を追って説明を
していく。なお、図８、（Ａ）〜（Ｄ）の処理を含む補
間画素作成とプログレッシブ化の処理手順を示すフロー
チャートである。

【００８６】（Ａ）静止画用の補間データを作成（図８
のステップＳＴ１２，ＳＴ１３）まず、静止画用の補間データを求める。この場合、静止
画であるので目的の補間をすべき画素を持つフィールド
に対して前後のフィールド（２フィールドの時間差をも
つフィールド同士）の同位置にある画素は同じデータを
持っているため、理論的にはそれらフィールド前後で同
位置のデータから直接補間すべき画素のデータを選択し
たときに最も解像度がよくなるはずである。しかしなが
ら、前後のフィールドではコンポジット信号時のサブキ
ャリアのリーク（たとえばクロマデコーダ１２において
ＲＧＢにデコードする際に打ち消すことのできなかった
余計な搬送波成分）やノイズ成分により差異が生じてい
る可能性がある。したがって、本実施形態においては、
補間すべきラインの画素に相当する前後のフィールドか
らデータの平均値を静止画用補間データとする。

【００８７】図９は、静止画用補間データを作成する場
合に用いるデータについて説明するための図である。図
９においては、補間データをSub ＿Dataとして表記して
いる。また、図９においては、それぞれのデータ成分を
現フィールドはFld0、１フィールドディレイをFld1、２
フィールドディレイをFld2とし、それぞれの基準ライン
を0Ldly とし、１ラインディレイを1Ldly 、２ラインデ
ィレイを2Ldly 、３ラインディレイを3Ldly として、フ
ィールドディレイとラインディレイをアンダーバーでつ
ないだ形式で表示している。そして、各表記、たとえば
Fld2 2Ldly の中には水平画素部のデータが並んでい
る。

【００８８】補間すべきラインの画素に相当する前後の
フィールドからデータの平均値を静止画用補間データと
するには、つまり、図１０に示すように、補間すべきラ
インの画素（図９のSub ＿Dataのラインに位置するそれ
ぞれの画素）に対して、前のフィールドの補間位置に相
当するラインの画素（図９のFld0＿1Ldly のラインに位
置するそれぞれの画素）と後のフィールドの補間位置に
相当する画素（図９のFld2＿1Ldly のラインに位置する
それぞれの画素）の走査線データから補間すべき画素に
相当する画素同士で和を取って、２で割った値を補間画
素のデータとする。ここで、特に補間すべきラインを静
止画用の補間処理したものをSub ＿Data＿Stl と表せ
ば、次のようになる。

【００８９】

【数１】Sub ＿Data＿Stl = (Fld0 ＿1Ldly + Fld2＿1L
dly) / 2

【００９０】この式での記号はラインの位置を示してい
るが、ライン中のそれぞれの画素演算に相当する。ま
た、この演算は補間すべきすべてのラインで行われる。

【００９１】（Ｂ）動画用の補間データを作成（図８の
ステップＳＴ１４，ＳＴ１５）静止画用の補間データとは別に動画用の補間データも求
める。この場合、動画であるので前後のフィールドなど
から補間すべき画素に位置する画素データを使用する
と、関係のないデータを使用することになることから画
質劣化につながる。したがって、補間すべき画素のある
フィールド内からデータを用いて補間を行う。本実施形
態の場合、補間するライン内の画素に対して上下それぞ
れ２ラインずつの同位置のデータを用いている。本来、
映像信号のプログレッシブ化をフィールド内時間のみで
信号処理的に見ればサンプリングラインが増えて表現で
きる周波数が倍になることと解釈できる。しかし、もと
もと持っている周波数成分は変わらないので触れた周波
数領域にイメージング成分が含まれてしまうことにな
る。このイメージ成分を除くために、ローパスフィルタ
をかける操作が補間演算そのものに相当する。この演算
を補間ラインに対する上下合わせて４ラインで行うこと
で、従来行っていた２ラインの平均をとる方式などより
も周波数特性の良い補間を行うことができる。

【００９２】つまり、本実施形態では、４タップのフィ
ルタリング演算で動画用補間画素を得る。この４タップ
の係数はさまざまな数値を取ることができるが、基本的
にはローパスフィルタであるので、sinc関数（sin(x)/
(x)）に窓関数をかけたものを係数として使用する。そ
の他にもsinc関数の近似関数であるCubic 関数などを用
いることができる。

【００９３】図１１および図１２は、Cubic 関数で補間
する場合の例を説明するための図である。Cubic 関数
は、図１１に示されるような関数であり、この関数とデ
ータ（この場合、Fld1＿0Ldly 、Fld1＿1Ldly 、Fld1＿
2Ldly 、Fld1＿3Ldly の位置にある４点）との畳み込み
演算によって補間データが作成される。このとき、図１
２のように補間関数をh(x)で表すと、フィルタ係数は補
間する位置の関係からh(-1.5) 、h(-0.5) 、h(0.5)、
(1.5) となる。したがって、補間演算はこの４係数とFl
d1＿0Ldly 、Fld1＿1Ldly 、Fld1＿2Ldly 、Fld1＿3Ldl
y の４データとの畳み込み演算によって行われ、補間さ
れる動画用のデータをSub ＿Data＿Mov と表すと、次の
ように演算される。

【００９４】

【数２】Sub ＿Data＿Mov = Fld1＿3Ldly * h(1.5) + F
ld1 ＿2Ldly * h(0.5)+ Fld1＿1Ldly * h(-0.5) + Fld1
＿0Ldly * h(-1.5)

【００９５】この式でもデータを示す記号はラインの情
報を示しているが、ライン中の画素演算に相当する。ま
た、この演算は補間すべきすべてのラインで演算され
る。

【００９６】（Ｃ）動き検出（図８のステップＳＴ１
６，ＳＴ１７）次に動き検出を行う。動き検出とは、前述したように画
像として動いている部位に静止している部位での補間処
理を変えるために行うものである。動き検出の手法につ
いては、本実施形態では、信号の大きさ（輝度レベル）
の変化量を判定の基準に用いる。仮に、映像中に物体が
動いている場合には、図１３に示すように、走査線の位
置が同じもの同士の組み合わせ（奇数フィールド同士や
偶数フィールド同士）で差分をとる。その差分の成分の
絶対値が或るしきい値よりも高ければ、動きが検出され
たとする。図１３の例では、実線を付した部分が動画と
判断され、白色部分は静止画判断となる。

【００９７】本実施形態では、フィールド同士の差分演
算を、図１４に示すような位置関係に基づいて４回行
う。それぞれ演算されるフィールドのディレイ量を、di
ffの後に付加したものを差分成分の絶対値とし図１４に
示すように、diff02、diff26、diff06、およびdiff13と
表記する。さらに、ラインの位置情報を示したものをア
ンダーバーの後にラインの位置を示すディレイ数を加え
て、図１５に示すように、たとえばdiff02＿1Ldly のよ
うに表記する。次にこれらの差分成分で、あるしきい値
よりも大きい信号成分だけにしるしをつけておくために
フラグを画素ごとに設定する。このとき、それぞれの差
分成分に対するフラグを差分成分の後にアンダーバーと
flg をつなげて表記すると、図１５に示すように、diff
02＿1Ldly ＿flg のようになる。これらのフラグは、差
分成分がしきい値よりも大きい場合に１を持たせ、しき
い値よりも小さい場合にはゼロ（０）を与える。このフ
ラグの値が処理（Ｄ）での最終的な出力を作成する差異
の指標として使われる。つまり、フラグが１であれば、
この画素で動きが検出されたことになる。

【００９８】ここで判断の基準となるしきい値は、小さ
すぎるとノイズの影響を受け、大きすぎると検出感度の
低下を招く。本実施形態においては、指標としてしきい
値は全体の絶対的信号レベルの最大値（８ビットなら２
５５）に対して５％から１０％程度の間に設定すること
が望ましい。しかしながら、ノイズなどに対してはハー
ドウェアに依存する部分が大きいのでしきい値に関して
十分冗長性をもたせる必要がある。

【００９９】（Ｄ）出力データの作成（図８のステップ
ＳＴ１８〜ＳＴ２１）上記処理（Ｃ）で検出された動き信号フラグを判断基準
に用いて、最終的な出力を作成する。今、補間をすべき
ライン位置を、図９でSub ＿Dataと記述して示してある
ように、Fld1＿1Ldly とFld1＿2Ldly のラインの間に位
置しているとする。図１６は、このときの処理（Ｃ）で
得られた動き検出部を示すフラグの垂直位置関係を示す
図である。ここでさらに、処理（Ｃ）で得られた動き情
報から動きの検出ミスをなすくために、情報をまとめた
フラグをラインごとに作成する。補間するラインに対応
するラインのフラグをDiffOR＿1Ldly ＿flg とし、その
前後のラインを、図１６に示すように、DiffOR＿0Ldly
＿fly 、DiffOR＿2Ldly＿fig とした。これらのフラグ
は、Diff02、Diff26、Diff06は同ライン、Diff13はその
ラインに最も近い上下の２ラインでの動き検出フラグを
すべてＯＲ（論理和）演算したものとする。つまり、図
１６中、点線矢印で囲んだ動き検出フラグDiff02＿1Ldl
y ＿flg 、Diff26＿1Ldly ＿flg 、Diff06＿1Ldly ＿fl
g 、およびDiff13＿1Ldly ＿flg 、Diff13＿2Ldly ＿fl
g 、の５つのフラグの論理和（ＯＲ）をとったものがDi
ffOR＿1Ldly ＿flg となる。ここでは、これらの論理和
を演算したフラグを総称してDiffOR＿flg と記述する。
また、これらの論理和をとる演算は、各ライン位置で同
様に演算される。つまり、DiffOR＿0Ldly ＿flg 、Diff
OR＿2Ldly ＿flg もそれぞれ１ラインずれた位置で同様
な演算となる。これらのDiffOR＿flg 群を演算式で表す
と、次のようになる（“｜”はＯＲ演算子を表す）。

【０１００】

【数３】 DiffOR＿0Ldly ＿flg = Diff02＿0Ldly ＿flg ｜Diff26＿0Ldly ＿flg ｜Diff06＿0Ldly ＿flg ｜ Diff13＿0Ldly ＿flg ｜Diff13＿1Ldly ＿flg

【０１０１】

【数４】 DiffOR＿1Ldly ＿flg = Diff02＿1Ldly ＿flg ｜Diff26＿1Ldly ＿flg ｜Diff06＿1Ldly ＿flg ｜Diff13＿1Ldly ＿flg ｜Diff13＿2Ldly ＿flg

【０１０２】

【数５】 DiffOR＿2Ldly ＿flg = Diff02＿2Ldly ＿flg ｜Diff26＿2Ldly ＿flg ｜Diff06＿2Ldly ＿flg ｜Diff13＿2Ldly ＿flg ｜Diff13＿3Ldly ＿flg

【０１０３】これらの式においても、データを示す記号
はラインの情報を示しているが、ライン中のそれぞれの
画素演算に相当する。また、この演算は補間すべきすべ
てのラインで演算される。

【０１０４】さらに、これらのDiffOR＿flg に対して図
１７に示すように、目的の補間画素とその周囲８画素を
含めた９点におけるDiffOR＿flg の和となるMix ＿Sum
を計算する。Mix ＿Sum は目的とする補間画素に対して
周囲の８点の位置に相当するDiffOR＿flg を使って次式
のように演算される。

【０１０５】

【数６】Mix ＿Sum = L1 + C1 + R1 + 2 * ( L2 + C2 +
R2 ) + L3 + C3 + R3

【０１０６】ここで、L1、C1、R1、L2、C2、R2、L3、C
3、R3、は図１７に示しているように、補間画素の周囲
８点のDiffOR＿flg を表す。すると、図１７では１４列
ｅ行の画素を補間する場合の例を示しているが、この画
素のMix ＿Sum は５となる。

【０１０７】最後に、このMix ＿Sum の数値を使って最
終的な出力補間データを演算する。本実施形態では、こ
のMix ＿Sum 値に従い処理（Ａ）で求めた静止画用補間
データSub ＿Data＿Stl と処理（Ｂ）で求めた動画用補
間データSub ＿Data＿Mov を混合（ミックス）する。演
算的には、Mix ＿Sum は補間すべき画素と周囲８画素を
含めて９点のフラグの足し算からなり、補間画素がある
ラインは２倍しているので最大値は１２までなる可能性
があるが、最大でも８となるようにMix ＿Sum 値をクリ
ッピングする。具体的には、８以上の数値はすべて８と
する。その後に、クリップしたMix ＿Sum 値（Mix ＿Su
m ＿clipとする）と動画用補間データSub ＿Data＿Mov
を掛け算したものと、８からMix ＿Sum ＿clip値を引い
た値と静止画用補間データSub ＿Data＿Stl を掛け合わ
せたものの和をとり、最後に８で割ったものが最終的な
補間画素データとなる。最終的な補間データをSub ＿Da
taとすると、この演算は、次式で表される。

【０１０８】

【数７】Sub ＿Data = ( Mix＿Sum ＿clip * Sub＿Data
＿Mov+ ( 8 - Mix ＿Sum ＿clip ) * Sub＿Data＿Stl )
/ 8

【０１０９】最終的に出力されるプログレッシブ信号の
出力は、図９に示されているように、Fld1＿1Ldly デー
タとFld1＿2Ldly データの間のライン上に上記で演算さ
れたSub ＿Dataを挟み込むようなタイミングで順次に出
力していることで実現される。

【０１１０】また、次フィールドについても図１８に示
すよう位置関係で上記と同様な演算操作を行うことによ
ってプログレッシブ化信号が得られる。図１８におい
て、実線の枠で囲った部分が次フィールド時に使用する
データ群である。演算操作的には、奇数フィールド、偶
数フィールドにかかわらず同じ演算内容となる。

【０１１１】なお、以上の（Ａ）から（Ｄ）までの処理
を示す図８のフローチャートでは、（Ａ）、（Ｂ）、
（Ｃ）と順番に手順を示したが、実際にはこれらの演算
の順番にはそれぞれで相関性がない。したがって、これ
ら（Ａ）（Ｂ）（Ｃ）の各処理における演算をする順番
は入れ替えてもよいし、並列に処理してもよい。また、
実ラインデータの出力をフローチャートでは先頭（ステ
ップＳＴ１）に持ってきたが、補間ラインのデータの出
力が交互になる条件を満たせば、位置を入れ替えても良
い。

【０１１２】《他の形態》上述したように、動き検出部
ではフィールド差分成分に対してしきい値を設定して、
しきい値以上の差分があった場合にその部位を動き部分
と判定しているが、動き判定の精度はこのしきい値に大
きく依存している。このしきい値が小さい値をとると、
動き検出の感度を上げることができるが、ノイズに対し
て誤検知をしてしまう場合が増える。最も良いしきい値
の設定は、静止画においてノイズによって動画と誤判断
しない範囲で最も小さい値をとることである。そこでし
きい値の値をできるだけ小さくすることが望ましい。今
ここでは、入力される信号種類による最適値を選定す
る。

【０１１３】コンポジット信号の場合には、図１に示す
ようにＹ／Ｃ分離回路１１、カラー（クロマ）デコーダ
１２などの回路を通ってＲＧＢの信号に変換され、色差
信号Ｙ／Ｒ−Ｙ／Ｂ−Ｙの場合には、クロマデコーダ１
２を通ってＲＧＢに変換される。また、ＲＧＢが入力さ
れた際には、図１に示すように、そのままでＲＧＢ信号
として扱える。つまり、通過する経路やデコーダの能力
いかんによって、それぞれ入力される信号でＲＧＢにデ
コードされたときに含むノイズ成分の大きさが変わって
くる。そこで、常に一定のしきい値を持たせるのではな
く、入力される信号種類ごとに最適なしきい値を持たせ
ることで、信号種類にあった適切な動き判定ができる。

【０１１４】また、さらにコンポジット信号が入力され
た場合には、デコードする際にどうしてもグリーン信号
Ｇにサブキャリアの打ち消せなかった成分（キャリアリ
ーク）が入り込むため、その他のブルー信号Ｂやレッド
信号Ｒよりもノイズレベルが高くなる。この点を加味し
て、グリーンのみをブルーやレッドよりもしきい値を高
く設定することでさらに最適化したしきい値を持たすこ
とができる。

【０１１５】次に、図１の画像信号処理装置の動作を説
明する。たとえばインターレース信号であるコンポジッ
トビデオ信号は、Ｙ／Ｃ分離回路１１によって、ＹＣ信
号に変換され、さらに１６０２部のクロマデコーダによ
って、レッド信号Ｒ、グリーン信号Ｇ、およびブルー信
号Ｂに変換される。また、Ｙ／Ｒ−Ｙ／Ｂ−Ｙのコンポ
ーネント信号の場合は、同様に、クロマデコーダ１２に
よってレッド信号Ｒ、グリーン信号Ｇ、およびブルー信
号Ｂに変換される。そして、変換されたあるいは外部か
らのレッド信号ＲがＡ／Ｄ変換回路１３Ｒに出力され、
グリーン信号ＧがＡ／Ｄ変換回路１３Ｇに出力され、ブ
ルー信号ＢがＡ／Ｄ変換回路１３Ｂに出力される。

【０１１６】Ａ／Ｄ変換回路１３Ｒでは、クロマデコー
ダ１２または外部からのアナログ信号であるレッド信号
Ｒがデジタル信号に変換されて、ＳＤＲＡＭコントロー
ラ１５Ｒに出力される。同様に、Ａ／Ｄ変換回路１３Ｇ
では、クロマデコーダ１２または外部からのアナログ信
号であるグリーン信号Ｇがデジタル信号に変換されて、
ＳＤＲＡＭコントローラ１５Ｇに出力される。Ａ／Ｄ変
換回路１３Ｂでは、クロマデコーダ１２または外部から
のアナログ信号であるブロー信号Ｂがデジタル信号に変
換されて、ＳＤＲＡＭコントローラ１５Ｂに出力され
る。

【０１１７】ＳＤＲＡＭコントローラ１５Ｒでは、Ａ／
Ｄ変換回路１３Ｂから出力される１０ビットのデジタル
信号Ｒが、８ビットと２ビットに分割され、分割された
大きいビットの信号（８ビット信号）が基準書き込みア
ドレスに指定され、もう一方の分割された残りの信号
（２ビット信号）が基準に対してオフセットが指定され
て、ＳＤＲＡＭ１４Ｒの所定のアドレスに書き込まれ
る。そして、ＳＤＲＡＭコントローラ１５Ｒでは、ＳＤ
ＲＡＭ１４Ｒに記憶させたフィールドデータが、それぞ
れ必要な部分のみ基準アドレスに対してオフセットアド
レスを指定されて、１フィールドディレイのデータ、２
フィールドディレイのデータ、３フィールドディレイの
データ、６フィールドディレイのデータとして読み出さ
れ、それら分割して格納されていたデータが合わされ
て、元のビット幅のデータとしてＩＰ変換回路１６Ｒに
出力される。また、ＳＤＲＡＭコントローラ１５Ｒから
は、現フィールドのデータをそのままＩＰ変換回路１６
Ｒに出力される。

【０１１８】同様に、ＳＤＲＡＭコントローラ１５Ｇで
は、Ａ／Ｄ変換回路１３Ｇから出力される１０ビットの
デジタル信号Ｒが、８ビットと２ビットに分割され、分
割された大きいビットの信号（８ビット信号）が基準書
き込みアドレスに指定され、もう一方の分割された残り
の信号（２ビット信号）が基準に対してオフセットが指
定されて、ＳＤＲＡＭ１４Ｇの所定のアドレスに書き込
まれる。そして、ＳＤＲＡＭコントローラ１５Ｇでは、
ＳＤＲＡＭ１４Ｇに記憶させたフィールドデータが、そ
れぞれ必要な部分のみ基準アドレスに対してオフセット
アドレスを指定されて、１フィールドディレイのデー
タ、２フィールドディレイのデータ、３フィールドディ
レイのデータ、６フィールドディレイのデータとして読
み出され、それら分割して格納されていたデータが合わ
されて、元のビット幅のデータとしてＩＰ変換回路１６
Ｇに出力される。また、ＳＤＲＡＭコントローラ１５Ｇ
からは、現フィールドのデータをそのままＩＰ変換回路
１６Ｇに出力される。

【０１１９】また、ＳＤＲＡＭコントローラ１５Ｂで
は、Ａ／Ｄ変換回路１３Ｂから出力される１０ビットの
デジタル信号Ｒが、８ビットと２ビットに分割され、分
割された大きいビットの信号（８ビット信号）が基準書
き込みアドレスに指定され、もう一方の分割された残り
の信号（２ビット信号）が基準に対してオフセットが指
定されて、ＳＤＲＡＭ１４Ｂの所定のアドレスに書き込
まれる。そして、ＳＤＲＡＭコントローラ１５Ｂでは、
ＳＤＲＡＭ１４Ｂに記憶させたフィールドデータが、そ
れぞれ必要な部分のみ基準アドレスに対してオフセット
アドレスを指定されて、１フィールドディレイのデー
タ、２フィールドディレイのデータ、３フィールドディ
レイのデータ、６フィールドディレイのデータとして読
み出され、それら分割して格納されていたデータが合わ
されて、元のビット幅のデータとしてＩＰ変換回路１６
Ｂに出力される。また、ＳＤＲＡＭコントローラ１５Ｂ
からは、現フィールドのデータをそのままＩＰ変換回路
１６Ｂに出力される。

【０１２０】ＩＰ変換回路１６Ｒにおいては、ＳＤＲＡ
Ｍコントローラ１５Ｒから入力される現フィールド信号
と、１フィールドディレイ、２フィールドディレイ、３
フィールドディレイ、６フィールドディレイの全５フィ
ールド分のデータが用いられて、それぞれのフィールド
間のデータ差分が演算される。そして、それぞれのデー
タ差分値でしきい値よりも大きい部分にフラグが立てら
れ、得られたそれぞれのフラグデータの論理和が求めら
れて、動き部分検出に用いられ、この検出結果に基づい
て、入力したインターレース信号がプログレッシブ信号
に変換されて、Ｄ／Ａ変換回路１７Ｒに出力される。

【０１２１】ＩＰ変換回路１６Ｇにおいては、ＳＤＲＡ
Ｍコントローラ１５Ｇから入力される現フィールド信号
と、１フィールドディレイ、２フィールドディレイ、３
フィールドディレイ、６フィールドディレイの全５フィ
ールド分のデータが用いられて、それぞれのフィールド
間のデータ差分が演算される。そして、それぞれのデー
タ差分値でしきい値よりも大きい部分にフラグが立てら
れ、得られたそれぞれのフラグデータの論理和が求めら
れて、動き部分検出に用いられ、この検出結果に基づい
て、入力したインターレース信号がプログレッシブ信号
に変換されて、Ｄ／Ａ変換回路１７Ｇに出力される。

【０１２２】ＩＰ変換回路１６Ｂにおいては、ＳＤＲＡ
Ｍコントローラ１５Ｂから入力される現フィールド信号
と、１フィールドディレイ、２フィールドディレイ、３
フィールドディレイ、６フィールドディレイの全５フィ
ールド分のデータが用いられて、それぞれのフィールド
間のデータ差分が演算される。そして、それぞれのデー
タ差分値でしきい値よりも大きい部分にフラグが立てら
れ、得られたそれぞれのフラグデータの論理和が求めら
れて、動き部分検出に用いられ、この検出結果に基づい
て、入力したインターレース信号がプログレッシブ信号
に変換されて、Ｄ／Ａ変換回路１７Ｂに出力される。

【０１２３】そして、Ｄ／Ａ変換回路１７Ｒにおいて、
ＩＰ変換回路１６Ｒから出力されたデジタル−プログレ
ッシブ信号Ｒがアナログ信号に変換されて出力される。
同様に、Ｄ／Ａ変換回路１７Ｇでは、ＩＰ変換回路１６
Ｇから出力されたデジタル−プログレッシブ信号Ｇがア
ナログ信号に変換され出力される。Ｄ／Ａ変換回路１７
Ｂでは、ＩＰ変換回路１６Ｂから出力されたデジタル−
プログレッシブ信号Ｂがアナログ信号に変換されて出力
される。

【０１２４】以上説明したように、本実施形態によれ
ば、動き補正型ＩＰ変換処理を行う際に必要となる多数
のフィールドデータに対してビットの削減によるデータ
ビット数の削減を行う際に、ＳＤＲＡＭの使用量が増え
てしまうことがなく、全体として使用するメモリ内容を
減らすことができる。特に、ビデオ信号としてＰＡＬで
はＮＴＳＣよりも１フィールドの画素数が多く、メモリ
消費が大きく、本手法を用いずに実現すると、１６Ｍビ
ットの容量では不足してしまうが、本実施形態では、１
６Ｍビット以内の容量で収まり、メモリは１６Ｍビット
チップ１個で実現できる利点がある。

【０１２５】また、一般に、８ビットと１０ビットの両
方をメモリに格納する際には、書き込み側で８ビットと
１０ビット、読み出し側で８ビットが３つに１０ビット
が１つあるので合計５２ビットの信号を書き込みや読み
出しをすることになり、１０ビットのみでデータを扱う
場合の合計５０ビットの場合に比べてＳＤＲＡＭコント
ローラとＳＤＲＡＭの間のメモリバンド幅を増加させて
しまうが、本実施形態では、書き込み側で８ビットと２
ビット、読み出し側で８ビットが４つに２ビットが１
つで合計でも４４ビットであり、メモリバンド幅は１０
ビットのみしか格納しない場合よりも削減することがで
きる。

【０１２６】また、メモリバンド幅は、基本的にメモリ
とのパス幅とそのパスのクロックによって転送できる量
が決まるが、このときメモリバンド幅を下げることがで
きれば、転送ができる範囲でパスクロックを下げること
も可能となる。ＳＤＲＡＭは、高速アクセスができる素
子であるが、実際に基板上にあるパスクロックを高速化
するとノイズによる誤動作や周囲素子への悪影響を与え
る場合があるので、あまり高いパスクロックは望まれな
いが、本実施形態によれば、パスクロックの周波数も下
げることが可能となる利点がある。

【０１２７】また、本実施形態によれば、従来メモリの
制約などから動き検出を１つの差分成分からのみ算出し
ていたのに対し、複数のフィールドデータを用いて、複
数の差分データ（差分成分）を用いてそれらが互いに検
出ミスを補う形で補正して動きのデータを得ることか
ら、ミスの少ない精度の良い動き検出ができ、動き検出
精度の向上を図ることができる。当然動き検出に関し
て、単純に動き検出のしきい値を下げることで感度を上
げて、動き検出のミスを少なくすることができるが、そ
のためにノイズによる障害も多くなってしまう。しかし
この場合、しきい値を下げることなく、複数の動き検出
データを用いることでより正確に動きを検出することが
でき、感度向上の効果が得られる。特に、各フレーム間
の差分のみでは動きが速すぎて動きを検出できない問題
や、逆に動きが遅すぎるために検出できないなどの問題
によって生じる検出ミスを時間間隔の違うフィールド差
分を複数用いることで、検出ミスを補うことができる。
具体的には、動画像として駅のホームに電車が入ってき
て停車するなどというシーンでは、必ず電車は速い動き
から遅い動きまでを含んでいる。このような場合、一定
の時間差成分のみで動きを検知すると検出ミスが多い
が、さまざまな時間差成分から検出すると速度の変化に
も対応することができて検出ミスを少なくすることがで
きる。

【０１２８】また、偶数フィールド同士の差分だけでな
く、奇数フィールド同士の差分を取ることで、さらに細
かい範囲で動き検出ができる。これは奇数フィールドで
のラインが偶数フィールドでのラインとラインの中間の
位置にくることから、その動き検出成分も偶数フィール
ドのラインとラインの間の成分となって、細かい範囲で
の動き検出能力の向上につながる。

【０１２９】また、最後に補間データを出力する段階
で、従来は動き検出によって静止画用補間データを出力
するか動画用補間データを出力するかの二者択一の方式
であったために、静止画と動画との境でモードが変わる
とその部分で切り替えによる解像度の変化が目立って、
画質劣化を招いていた。これに対して、本実施形態で
は、補間する画素に対して周囲画素を含め９点の範囲で
動いている画素を探し、その画素の数によって静止画モ
ードから動画モードに推移するようにしたため、切り替
え部分での解像度の変化が目立ちにくくすることができ
る。

【０１３０】また、９点での動き検出フラグの和を求め
るときに、補間する画素に近いラインのみ１ではなく２
倍して２を足すことで９点の和が最大１２とすることが
できる。この和を８でクリップしてゼロならは完全静止
モード、８ならば完全動画モード、中間値は線形段階的
に静止画と動画のミックスされる値をとることで、単純
なミックスよりも動画モードになりやすくすることがで
きる。これは、誤検出の際に、動画を静止画と判断して
処理するよりも静止画を動画として判断して処理を行っ
たほうが、見たときの画像の破綻が少なく、画質的に目
立ちやすい判断ミスを招きにくい効果がある。

【０１３１】

【発明の効果】以上説明したように、本発明によれば、
動き補正型ＩＰ変換処理を行う際に必要となる多数のフ
ィールドデータに対してビットの削減によるデータビッ
ト数の削減を行う際に、ＳＤＲＡＭの使用量が増えてし
まうことがなく、全体として使用するメモリ内容を減ら
すことができる利点がある。

【０１３２】また、入力信号の通る経路によって動画検
出で用いるしきい値を変更することでノイズ耐性に対し
て最適な動き検出が、またＲＧＢ信号に対するそれぞれ
の動き検出でＲＧＢそれぞれ個別のしきい値をもたせる
ことで、より最適な動き検出ができる。

【０１３３】さらに、補間画素とその周囲の複数（たと
えば８）画素を含めて複数（たとえば９）点の動きを示
すフラグの和を動画と静止画の比率とすることにより、
データのミックス度を自然に切り替えることができる。
また、複数（９）点のフラグの和をクリップすることに
より、動画の割合が多くなり、誤検出が露呈しやすい動
画時の静止画データの利用を防ぐことができる。

【図面の簡単な説明】

【図１】本発明に係る画像信号処理装置の一実施形態を
示すブロック図である。

【図２】本実施形態に係るＳＤＲＡＭへの書き込み処理
を説明するための図である。

【図３】本実施形態に係るＳＤＲＡＭからの読み出し処
理を説明するための図である。

【図４】本実施形態に係る８ビット、１０ビット混在時
との比較におけるメモリ容量を削減したＤＲＡＭへの格
納状態を説明するための図である。

【図５】本実施形態に係るＳＤＲＡＭコントローラの処
理手順を示すフローチャートである。

【図６】本実施形態に係る１０ビット混在時との比較に
おけるメモリ容量を削減したＤＲＡＭへの格納状態を説
明するための図である。

【図７】本実施形態において、ＩＰ変換処理を行う場合
に使用するフィールドデータについて説明するための図
である。

【図８】本実施形態に係る補間画素作成とプログレッシ
ブ化の処理手順を示すフローチャートである。

【図９】本実施形態において、静止画用補間データを作
成する場合には用いるデータについて説明するための図
である。

【図１０】本実施形態において、補間すべきラインの画
素に相当する前後のフィールドからデータの平均値を静
止画用補間データとする場合の具体例を示す図である。

【図１１】補間に用いるCubic 関数を説明するための図
である。

【図１２】Cubic 関数による動画時のライン補間の例を
示す図である。

【図１３】画面左下から右上に移動する場合の動き検出
の例を示す図である。

【図１４】本実施形態に係る動き検出に用いる差分デー
タについて説明するための図である。

【図１５】本実施形態に係る動き検出フラグの位置関係
を説明するための図である。

【図１６】本実施形態に係る動き検出のためのフィール
ド差分成分と動きフラグの関係を説明するための図であ
る。

【図１７】本実施形態に係るDiff ORフラグの画像上の
イメージとMix Sum との関係を説明するための図であ
る。

【図１８】次フィールド次の補間位置関係を説明するた
めの図である。

【図１９】インターレース（飛び越し）走査を説明する
ための図である。

【図２０】ノンインターレース（順次）走査を説明する
ための図である。

【図２１】多フィールドに亘って過去のデータを演算に
用いてＩＰ変換を行う場合に、フィールドメモリを用い
たときの回路構成例を示す図である。

【図２２】多フィールドに亘って過去のデータを演算に
用いてＩＰ変換を行う場合に、ＳＤＲＡＭおよびそのコ
ントローラを用いたときの回路構成例を示す図である。

【図２３】ＳＤＲＡＭコントローラを内蔵したＩＰ変換
デバイスの構成例を示す図である。

【図２４】多フィールドに亘って過去のデータを演算に
用いてＩＰ変換を行う場合の、フィールドデータとその
用途例を説明するための図である。

【図２５】１０ビット信号のみのＳＤＲＡＭ格納アドレ
スと８ビットと１０ビット混在時のＳＳＤＲＡＭ格納ア
ドレスについて説明するための図である。

【符号の説明】

１０…画像信号処理装置、１１…Ｙ／Ｃ分離回路、１２
…クロマデコーダ、１３Ｒ，１３Ｇ，１３Ｂ…アナログ
−デジタル（Ａ／Ｄ）変換回路、１４Ｒ，１４Ｇ，１４
Ｂ…ＳＤＲＡＭ、１５Ｒ，１５Ｇ，１５Ｂ…ＳＤＲＡＭ
コントローラ、１６Ｒ，１６Ｇ，１６Ｂ…ＩＰ変換回
路、１７Ｒ，１７Ｇ，１７Ｂ…デジタル−アナログ（Ｄ
／Ａ）変換回路。

Claims

【特許請求の範囲】

【請求項１】複数ビットを含む所定フォーマットの信
号に対して、記憶手段に記憶した過去の複数ビットデー
タを含む多データに基づいて補正処理系で所定の補正処
理を施して、他のフォーマットの信号に変換する信号処
理装置であって、上記記憶手段に複数ビットのデータを記憶する際に、入
力された複数ビットデータを複数のビットデータに分割
し、分割した一つのビットデータを基準書き込みアドレ
スに指定し、他の分割した残りのビットデータを基準に
対してオフセットを指定し、アドレスに書き込む制御手
段を有する信号処理装置。
【請求項２】上記制御手段は、分割して上記記憶手段
に書き込まれたビットデータをそれぞれ必要な部分のみ
基準アドレスに対してオフセットアドレスを指定するこ
とでそれぞれ読み出し、それら分割して格納されていた
データを合わせることで元のビット幅のデータとして扱
い、上記補正処理系に供給する請求項１記載の信号処理
装置。
【請求項３】上記制御手段は、上記記憶手段に分割し
たビットデータを書き込むに際し、分割した大きいビッ
トデータを基準書き込みアドレスに指定し、小さい他の
分割した残りのビットデータを基準に対してオフセット
を指定し、アドレスに書き込む請求項１記載の信号処理
装置。
【請求項４】上記制御手段は、上記記憶手段に分割し
たビットデータを書き込むに際し、分割した大きいビッ
トデータを基準書き込みアドレスに指定し、小さい他の
分割した残りのビットデータを基準に対してオフセット
を指定し、アドレスに書き込む請求項２記載の信号処理
装置。
【請求項５】複数ビットのインターレースの映像信号
のデータが存在しないラインについて記憶手段に記憶し
た過去のフィールドデータを含む多フィールドデータに
基づいて、処理手段において動き部分検出を行い、補間
画素演算を行って補間データを作成し、当該補間データ
に基づいてインターレースの映像信号をプログレッシブ
の映像信号に変換する画像処理装置であって、上記記憶手段に複数ビットのデータを記憶する際に、入
力された複数ビットデータを複数のビットデータに分割
し、分割した一つのビットデータを基準書き込みアドレ
スに指定し、他の分割した残りのビットデータを基準に
対してオフセットを指定し、アドレスに書き込む制御手
段を有する画像信号処理装置。
【請求項６】上記制御手段は、分割して上記記憶手段
に書き込まれたビットデータをそれぞれ必要な部分のみ
基準アドレスに対してオフセットアドレスを指定するこ
とでそれぞれ読み出し、それら分割して格納されていた
データを合わせることで元のビット幅のデータとして扱
い、上記処理手段に供給する請求項５記載の画像信号処
理装置。
【請求項７】上記制御手段は、上記記憶手段に分割し
たビットデータを書き込むに際し、分割した大きいビッ
トデータを基準書き込みアドレスに指定し、小さい他の
分割した残りのビットデータを基準に対してオフセット
を指定し、アドレスに書き込む請求項５記載の画像信号
処理装置。
【請求項８】上記制御手段は、上記記憶手段に分割し
たビットデータを書き込むに際し、分割した大きいビッ
トデータを基準書き込みアドレスに指定し、小さい他の
分割した残りのビットデータを基準に対してオフセット
を指定し、アドレスに書き込む請求項６記載の画像信号
処理装置。
【請求項９】上記処理手段は、現フィールドデータと
複数のフィールドディレイデータに基づいて、それぞれ
のフィールド間のデータ差分を演算し、それぞれのデー
タ差分値であらかじめ設定したしきい値よりも大きい部
分にフラグを立て、得られたそれぞれのフラグデータの
論理和を上記動き部分検出に用いる請求項５記載の画像
信号処理装置。
【請求項１０】上記処理手段は、偶数フィールド同士
のデータ差分および奇数フィールド同士のデータ差分の
うち少なくとも一方を演算し、演算して求めた偶数フィ
ールド同士の差分データおよび奇数フィールド同士の差
分データのうち少なくも一方を、動き検出に用いる請求
項９記載の画像信号処理装置。
【請求項１１】上記処理手段は、補間画素とその周囲
複数画素を合わせた複数画素における動き判定フラグの
合計値を補間画素演算する際の静止画と動画の混合比と
する請求項９記載の画像信号処理装置。
【請求項１２】上記処理手段は、補間画素とその周囲
複数画素を合わせた複数画素における動き判定フラグを
画素によって割合を変えて合計を計算し、その合計値を
しきい値でクリップした値を目的の補間画素に対し静止
画と動画の割合を段階的に混合するするための比率とす
る請求項９記載の画像信号処理装置。
【請求項１３】上記処理手段は、信号ソースの種類に
よって動き部分検出に用いるしきい値を変更する請求項
９記載の画像信号処理装置。
【請求項１４】上記処理手段は、信号ソースの種類に
よって、インターレースからプログレッシブへの変換処
理を施す信号ごとに動き部分検出に用いるしきい値を変
更する請求項９記載の画像信号処理装置。
【請求項１５】上記処理手段は、複数の時間間隔の違
うフィールドデータに基づいて、それぞれのフィールド
間のデータ差分を演算し、それぞれのデータ差分値でし
きい値よりも大きい部分にフラグを立て、得られたそれ
ぞれのフラグデータの論理和を上記動き部分検出に用い
る請求項５記載の画像信号処理装置。
【請求項１６】上記処理手段は、偶数フィールド同士
のデータ差分および奇数フィールド同士のデータ差分の
うち少なくとも一方を演算し、演算して求めた偶数フィ
ールド同士の差分データおよび奇数フィールド同士の差
分データのうち少なくも一方を、動き検出に用いる請求
項１５記載の画像信号処理装置。
【請求項１７】上記処理手段は、補間画素とその周囲
複数画素を合わせた複数画素における動き判定フラグの
合計値を補間画素演算する際の静止画と動画の混合比と
する請求項１５記載の画像信号処理装置。
【請求項１８】上記処理手段は、補間画素とその周囲
複数画素を合わせた複数画素における動き判定フラグを
画素によって割合を変えて合計を計算し、その合計値を
しきい値でクリップした値を目的の補間画素に対し静止
画と動画の割合を段階的に混合するするための比率とす
る請求項１５記載の画像信号処理装置。
【請求項１９】上記処理手段は、信号ソースの種類に
よって動き部分検出に用いるしきい値を変更する請求項
１５記載の画像信号処理装置。
【請求項２０】上記処理手段は、信号ソースの種類に
よって、インターレースからプログレッシブへの変換処
理を施す信号ごとに動き部分検出に用いるしきい値を変
更する請求項１５記載の画像信号処理装置。
【請求項２１】複数ビットを含む所定フォーマットの
信号に対して、記憶手段に記憶した過去の複数ビットデ
ータを含む多データに基づいて所定の補正処理を施し
て、他のフォーマットの信号に変換する信号処理方法で
あって、上記記憶手段に複数ビットのデータを記憶する
際に、入力された複数ビットデータを複数のビットデー
タに分割し、分割した一つのビットデータを基準書き込
みアドレスに指定し、他の分割した残りのビットデータ
を基準に対してオフセットを指定し、アドレスに書き込
む信号処理方法。
【請求項２２】分割して上記記憶手段に書き込まれた
ビットデータをそれぞれ必要な部分のみ基準アドレスに
対してオフセットアドレスを指定することでそれぞれ読
み出し、それら分割して格納されていたデータを合わせ
ることで元のビット幅のデータとして扱う請求項２１記
載の信号処理方法。
【請求項２３】上記記憶手段に分割したビットデータ
を書き込むに際し、分割した大きいビットデータを基準
書き込みアドレスに指定し、小さい他の分割した残りの
ビットデータを基準に対してオフセットを指定し、アド
レスに書き込む請求項２１記載の信号処理方法。
【請求項２４】上記記憶手段に分割したビットデータ
を書き込むに際し、分割した大きいビットデータを基準
書き込みアドレスに指定し、小さい他の分割した残りの
ビットデータを基準に対してオフセットを指定し、アド
レスに書き込む請求項２２記載の信号処理方法。
【請求項２５】複数ビットのインターレースの映像信
号のデータが存在しないラインについて記憶手段に記憶
した過去のフィールドデータを含む多フィールドデータ
に基づいて、動き部分検出を行い、補間画素演算を行っ
て補間データを作成し、当該補間データに基づいてイン
ターレースの映像信号をプログレッシブの映像信号に変
換する画像信号処理方法であって、上記記憶手段に複数ビットのデータを記憶する際に、入
力された複数ビットデータを複数のビットデータに分割
し、分割した一つのビットデータを基準書き込みアドレ
スに指定し、他の分割した残りのビットデータを基準に
対してオフセットを指定し、アドレスに書き込む画像信
号処理方法。
【請求項２６】分割して上記記憶手段に書き込まれた
ビットデータをそれぞれ必要な部分のみ基準アドレスに
対してオフセットアドレスを指定することでそれぞれ読
み出し、それら分割して格納されていたデータを合わせ
ることで元のビット幅のデータとして扱う請求項２５記
載の画像信号処理方法。
【請求項２７】上記記憶手段に分割したビットデータ
を書き込むに際し、分割した大きいビットデータを基準
書き込みアドレスに指定し、小さい他の分割した残りの
ビットデータを基準に対してオフセットを指定し、アド
レスに書き込む請求項２５記載の画像信号処理方法。
【請求項２８】上記記憶手段に分割したビットデータ
を書き込むに際し、分割した大きいビットデータを基準
書き込みアドレスに指定し、小さい他の分割した残りの
ビットデータを基準に対してオフセットを指定し、アド
レスに書き込む請求項２６記載の画像信号処理方法。
【請求項２９】現フィールドデータと複数のフィール
ドディレイデータに基づいて、それぞれのフィールド間
のデータ差分を演算し、それぞれのデータ差分値であら
かじめ設定したしきい値よりも大きい部分にフラグを立
て、得られたそれぞれのフラグデータの論理和を上記動
き部分検出に用いる請求項２５記載の画像信号処理方
法。
【請求項３０】偶数フィールド同士のデータ差分およ
び奇数フィールド同士のデータ差分のうち少なくとも一
方を演算し、演算して求めた偶数フィールド同士の差分
データおよび奇数フィールド同士の差分データのうち少
なくも一方を、動き検出に用いる請求項２９記載の画像
信号処理方法。
【請求項３１】補間画素とその周囲複数画素を合わせ
た複数画素における動き判定フラグの合計値を補間画素
演算する際の静止画と動画の混合比とする請求項２９記
載の画像信号処理方法。
【請求項３２】補間画素とその周囲複数画素を合わせ
た複数画素における動き判定フラグを画素によって割合
を変えて合計を計算し、その合計値をしきい値でクリッ
プした値を目的の補間画素に対し静止画と動画の割合を
段階的に混合するするための比率とする請求項２９記載
の画像信号処理方法。
【請求項３３】信号ソースの種類によって動き部分検
出に用いるしきい値を変更する請求項２９記載の画像信
号処理方法。
【請求項３４】信号ソースの種類によって、インター
レースからプログレッシブへの変換処理を施す信号ごと
に動き部分検出に用いるしきい値を変更する請求項２９
記載の画像信号処理方法。
【請求項３５】複数の時間間隔の違うフィールドデー
タに基づいて、それぞれのフィールド間のデータ差分を
演算し、それぞれのデータ差分値でしきい値よりも大き
い部分にフラグを立て、得られたそれぞれのフラグデー
タの論理和を上記動き部分検出に用いる請求項２５記載
の画像信号処理方法。
【請求項３６】偶数フィールド同士のデータ差分およ
び奇数フィールド同士のデータ差分のうち少なくとも一
方を演算し、演算して求めた偶数フィールド同士の差分
データおよび奇数フィールド同士の差分データのうち少
なくも一方を、動き検出に用いる請求項３５記載の画像
信号処理方法。
【請求項３７】補間画素とその周囲複数画素を合わせ
た複数画素における動き判定フラグの合計値を補間画素
演算する際の静止画と動画の混合比とする請求項３５記
載の画像信号処理方法。
【請求項３８】補間画素とその周囲複数画素を合わせ
た複数画素における動き判定フラグを画素によって割合
を変えて合計を計算し、その合計値をしきい値でクリッ
プした値を目的の補間画素に対し静止画と動画の割合を
段階的に混合するするための比率とする請求項３５記載
の画像信号処理方法。
【請求項３９】信号ソースの種類によって動き部分検
出に用いるしきい値を変更する請求項３５記載の画像信
号処理方法。
【請求項４０】信号ソースの種類によって、インター
レースからプログレッシブへの変換処理を施す信号ごと
に動き部分検出に用いるしきい値を変更する請求項３５
記載の画像信号処理方法。