JPH09172615A - 信号処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 信号処理装置内の信号処理デバイスへ確実に
適正な信号処理係数を送ること。 【解決手段】 本発明の信号処理装置は、（ｉ）装置の
信号処理動作を制御するための２組以上の信号処理パラ
メータデータ、（ii）制御ＲＯＭに記憶された該パラメ
ータデータの組の１つを指定する構成データを記憶する
制御ＲＯＭと、（ｉ）少なくとも１組の信号処理パラメ
ータデータ、（ii）制御ＲＯＭ内の上記パラメータデー
タ又は制御Ｒ／Ｗメモリ内の１組の該パラメータデータ
を指定する構造データを記憶しうる制御Ｒ／Ｗメモリ
と、選択された構成データで指定される上記パラメータ
データに応じ動作するよう信号処理装置を制御するロジ
ックとを具える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信号処理の制御に
関するものである。

【０００２】

【従来の技術】信号処理装置が幾つかの信号処理モード
で作動しうることは、周知である。かような装置の例と
して、ビデオ・ダウン・コンバータがある。ビデオ・ダ
ウン・コンバータは、例えば１１２５又は１２５０ライ
ン（走査線）の高精細度ビデオ・フォーマットの入力ビ
デオ信号を受け、例えば、５２５又は６２５ラインの従
来精細度フォーマットの出力ビデオ信号を発生するもの
である。考えられる種々の動作モードには、簡単なライ
ン・フォーマットの選択の外に、入力及び出力信号の異
なる縦横比に対処するための、水平ライン切落しモード
及び水平空間圧縮モードのいずれか一方への選択と、出
力ビデオ信号のための全画面（フルスクリーン）及び
「レターボックス」モードのいずれかへの選択とが含ま
れるであろう。

【０００３】したがって、この種の装置は、多分、他の
モードが積極的に選択されないときに適用される標準、
即ちデフォールト（省略時）モードと共に、多くの異な
る動作モードをもつ可能性がある。

【０００４】

【発明が解決しようとする課題】上述したタイプの信号
処理装置の場合、適正な信号処理係数（例えば、フィル
タ係数及び種々の他の信号処理パラメータ）を該装置内
の信号処理デバイスへ確実に送る必要がある。よって、
本発明の課題は、上記の要求を満たす信号処理の制御方
法を提供することである。

【０００５】

【課題を解決するための手段】本発明は、次の如き信号
処理装置を提供する。その装置は、（ｉ）該装置の信号
処理動作を制御するための、２組以上の信号処理パラメ
ータ・データ、及び（ii）制御リードオンリメモリに記
憶された上記信号処理パラメータ・データの組の１つを
指定するコンフィギュレーション（構成）データを記憶
する制御リードオンリメモリと、（ｉ）少なくとも１組
の信号処理パラメータ・データ、及び（ii）上記制御リ
ードオンリメモリに記憶された１組の信号処理パラメー
タ・データ又は制御リード／ライト（読出し／書込み）
メモリに記憶された１組の信号処理パラメータ・データ
を指定することができるコンフィギュレーション・デー
タを記憶しうる制御リード／ライト・メモリと、上記制
御リードオンリメモリ内のコンフィギュレーション・デ
ータ又は上記制御リード／ライト・メモリ内のコンフィ
ギュレーション・データのどちらを選択して使用すべき
かを指定する入力選択信号に応答し、選択されたコンフ
ィギュレーション・データにより指定される信号処理パ
ラメータ・データに従って信号処理動作を行うように信
号処理装置を制御する制御ロジックとを具えるものであ
る。

【０００６】従って、本発明は、上記装置の考えられる
次の３つの動作モードを可能とする好都合で便利な方法
を提供している。 （ｉ）省略時動作モードが必要な場合、制御リード／ラ
イト・メモリに何も格納（ロード）する必要はない。使
用すべき信号処理パラメータ・データは、制御リードオ
ンリメモリに永久的に書込まれたコンフィギュレーショ
ン・データによって指定され、所要のパラメータ・デー
タは制御リードオンリメモリ内にある。 （ii）ただし、制御リードオンリメモリにやはり予めプ
ログラムされた代わりのパラメータ・データを用いる別
の動作モードを必要とする場合、単に別のコンフィギュ
レーション・データを制御リード／ライト・メモリに書
込むだけでよい。このため、制御リードオンリメモリに
記憶されたパラメータ・データの非省略時の組に対する
ポインタを設けることになる。 （iii ）更に可能性として、制御リードオンリメモリに
記憶されたパラメータ・データの組を使用できない動作
モードが必要な場合、代わりのパラメータ・データを制
御リード／ライト・メモリに記憶させ、該リード／ライ
ト・メモリに入っているコンフィギュレーション・デー
タによって指定されるようにする。

【０００７】前述したタイプのビデオ・ダウン・コンバ
ージョン装置の他の特徴は、高品質のビデオ出力を得る
ため、多数のタップを有する水平及び垂直補間デジタル
・フィルタを使わねばならないことである。したがっ
て、これに対応する多数のフィルタ係数（例えば、１１
又は１３）が各フィルタリング動作に対して必要にな
る。

【０００８】しかし、各フィルタリング動作に多数の係
数が必要なだけでなく、例えば出力ビデオ・フィールド
発生時に、このような多くの係数の組が必要となるであ
ろう。これは、垂直補間器にとって特別な問題である。
大体において、出力ビデオ・ラインは、入力ラインの垂
直位置とは空間的に一致しない。現在の出力ラインの入
力ラインに対する相対的位置に応じて、垂直補間器が行
うフィルタリング処理に、種々の係数の組が必要とな
る。例えば、考えられるｎ組の係数が与えられる場合、
出力ラインの垂直位置は、入力ライン間隔の１／ｎの精
度で指定することができる。

【０００９】一般に、高品質のダウン・コンバージョン
（格下げ変換）を達成するための、垂直フィルタ係数の
考えられる組の数は、３２であろう。各出力ビデオ・ラ
インの入力に対する相対的垂直位置がフィールドの下方
に向かうにつれ変化するので、これらの組はすべて、単
一出力フィールド発生時に夫々の段で必要となると考え
られる。したがって、この例では、１フィールドにおい
て必要な係数の数は、 １３（タップ）×３２（１組当たりの係数） となり、垂直補間器に必要な記憶容量は、各係数が１０
ビットの精度で指定されるとすれば、 １３×３２×１０ビット＝４１６０ビット となる。別々の部品を用いて造られた装置では、垂直補
間器でこのデータ量を記憶する必要があることは、やは
り装置をより大きくし、より高価とし、より電力を食う
ものとするけれども、余り問題ではない。しかし、例え
ば、特定用途向け集積回路（ＡＳＩＣ）で造られたもの
では、回路全体に使用できるロジック（論理）ゲートの
数が厳しく制限されるので、単に垂直補間器用の局部レ
ジスタを作るのに多数のゲートを用いることは、非常に
望ましくない。

【００１０】したがって、この種のＡＳＩＣ設計におい
ては、使用可能なロジック・ゲートの数が制限されるこ
とと、高品質のビデオ処理が要求されることとの対立が
ある。

【００１１】よって、本発明はまた、次の如きビデオ信
号処理装置をも提供している。その装置は、入力ビデオ
信号から出力ビデオ信号のビデオ・ラインを発生する動
作をする垂直補間器であって、当該出力ラインの上記入
力ビデオ信号のラインに対する垂直位置に応じた補間係
数の夫々の組を用いて各出力ラインを発生する垂直補間
器と、各デバイスに関連する局部レジスタに記憶された
ビデオ信号パラメータ・データに従ってビデオ信号処理
を行う動作をする他のビデオ信号処理デバイスと、ビデ
オ信号パラメータ・データを他の信号処理デバイスに、
出力ビデオ信号のビデオ・フィールド毎に１度供給し、
１組の補間係数を垂直補間器に、出力ビデオ信号のビデ
オライン毎に１度供給する制御ロジックであって、供給
される補間係数の各組は、次に発生される出力ビデオラ
インの垂直位置に対して適正なものである、上記制御ロ
ジックとを具える。

【００１２】本発明は、上述した対立に取組み、フィー
ルド毎に１度新しい係数又はコンフィギュレーション・
データで更新される信号処理デバイスを垂直補間器のほ
かに設けると共に、ライン毎に１度適正な補間係数の組
で更新される垂直補間器を設けることにより、上記対立
を軽減するものである。これは、垂直補間器が、以前必
要とされた多数（例えば、３２）の組の代わりに１又は
２組の係数（更新される時に応じて−１組のみ記憶すれ
ばよいようにライン（水平帰線）消去時がよい）を記憶
すればよいことを意味する。

【００１３】したがって、本発明はまた、垂直補間器に
関連する記憶の問題が、このタイプの装置の他の処理デ
バイス（例えば、水平補間器）には余り当てはまらない
ことも認識している。というのは、それらは、そんなに
多くの係数の組を必要としない傾向があるからである。
ゆえに、ライン毎の更新は、他のデバイスに適用しなく
てもよい。

【００１４】垂直補間器の係数は、より好都合ならばも
っと頻繁に、例えば入力ライン毎に一度更新することも
できようが、出力アクティブ・ライン毎に一度更新する
だけでよい。

【発明の実施の形態】これより添付図面を参照しつつ、
本発明をその具体例に即して説明して行く。なお、添付
図面中、対応する要素には類似の参照番号を付した。図
１はダウン・コンバージョン装置のブロック図である。
この図１の装置は、ＦＩＦＯメモリ１５０を除き、全体
が単一の特定用途向け集積回路（ＡＳＩＣ）１０で構成
されている。このダウン・コンバージョン装置は、その
入力として高精細度（ＨＤ）デジタル映像信号を受取
り、その出力に、標準精細度（ＳＤ）即ち通常精細度の
デジタル映像信号を発生する。この格下げ変換処理にお
いては、先に水平ダウン・コンバージョンを行い、それ
に続いて垂直ダウン・コンバージョンを行うようにして
いる。ここでは、入力映像信号と出力映像信号とは、フ
レーム・レート又はフィールド・レートが同一であるも
のとしており、時間的コンバージョンは行っていない。
空間的コンバージョンを完了したならば、それに続いて
その映像信号データに対し画像エンハンスメント（画質
向上）、カラー・マッピング、及び要求されている出力
信号の信号方式に合ったフォーマッティング処理を施
す。

【００１５】図１の装置を用いて、後述するコンフィギ
ュレーション（構成）データの制御の下に、様々な方式
変換を行うことができる。それら変換モードは次の通り
である。 １０３５本／２：１インタレース → ４８５本／２：１インタレース １０８０本／２：１インタレース → ４８５本／２：１インタレース １０３５本／２：１インタレース → ３６４本／２：１インタレース １０８０本／２：１インタレース → ３６４本／２：１インタレース １１５２本／２：１インタレース → ５７６本／２：１インタレース １０３５本／２：１インタレース → ４８５本／１：１順次走査 １０８０本／２：１インタレース → ４８５本／１：１順次走査

【００１６】高精細度の入力映像データは、最初にハー
フバンド輝度信号（Ｃ）フィルタ（水平フィルタ）２０
へ入力し、そこから水平補間器３０へ送られる。これら
２つの段２０、３０を更に詳細に示したのが図２であ
る。図２は、輝度データ・ストリーム（Ｙ）と多重化し
た色データ・ストリーム（ＰｂＰｒ）とが、このダウン
・コンバージョン装置へどのように入力しているか、ま
た、それらデータ・ストリームが、このダウン・コンバ
ージョン装置において夫々どのように取扱われるかを示
している。特に、ハーフバンド（１／２帯域）水平フィ
ルタ２０へは、輝度データ・ストリームの方だけが供給
されている。多重化した色データ・ストリームは、最初
にデマルチプレクサ２２へ入力し、そこでＰｂ信号とＰ
ｒ信号とに分離される。分離された信号Ｐｂ及びＰｒは
夫々の遅延素子２４で遅延され、それによって、ハーフ
バンド水平フィルタ２０における遅延に合せるようにし
ている。ハーフバンド水平フィルタ２０でフィルタ処理
された輝度データと、分離されて遅延された色データと
は、続いて３つの水平補間器３０′、３０″、及び３
０″′の夫々に入力する。

【００１７】先頭段における処理を上述のようにしてい
る理由は、走査線本数が１１２５本の信号方式の、いわ
ゆる４：２：２高精細度デジタル映像信号においては、
輝度データ・ストリーム（Ｙ）のデータ・レートが７４
ＭＨｚであり、２つの色データ・ストリームＰｂ及びＰ
ｒのデータ・レートがいずれも３７ＭＨｚ（これら２つ
の色データ・ストリームを多重化した複合色データ・ス
トリームのデータ・レートは７４ＭＨｚになる）である
ことにある。７４ＭＨｚのデータ・ストリームを取扱う
集積回路は、３７ＭＨｚのデータ・ストリームを取扱う
集積回路と比べて、製造が技術的により困難であり、ま
た概して電力消費量もより大きい。そこで、輝度データ
に対しては、最初に、ハーフバンド水平フィルタ処理と
（不図示の）データの間引き処理とを施し、それによっ
て輝度データのデータ・レートを３７ＭＨｚにしている
のである。これによって、輝度データが通過して行く信
号経路中で７４ＭＨｚのデータ・レートで動作せねばな
らないのは、ハーフバンド水平フィルタ２０だけとなっ
ている。（なお、ハーフバンド水平フィルタ２０は、こ
の高速処理速度での動作に適するように、乗算及び加算
を用いたアーキテクチャ（構成）ではなく、シフト及び
加算を用いたアーキテクチャとしてある）。

【００１８】同様に、７４ＭＨｚの多重化した色データ
・ストリームＰｂＰｒは、最初にそれを（デマルチプレ
クサ２２で）分離して、２つの別々の３７ＭＨｚデータ
・ストリームにし、それら２つの３７ＭＨｚデータ・ス
トリームに対して後続の処理を施すようにしている。こ
れによって、色データが通過して行く信号経路中で７４
ＭＨｚのデータ・レートで動作せねばならないのは、デ
マルチプレクサ２２だけとなっている。以上の構成のも
う１つの利点は、輝度データにハーフバンド水平フィル
タ処理及びデータ間引き処理を施した後のデータ処理は
すべて、互いに同じデータ・レートの輝度データ・スト
リーム及び色データ・ストリームに対して行われる、即
ち、以後のすべてのデータ処理が４：４：４映像信号に
対して行われることである。これによって、出力信号を
４：４：４方式と４：２：２方式のいずれの方式でも生
成できるという融通性が得られている。以上の構成の更
なる利点として、３つの水平補間器３０′、３０″、３
０″′のすべてを、完全に同一構成とし得るということ
がある。ＡＳＩＣを設計する上で、このことは、設計作
業の簡略化に大いに資するものである。

【００１９】再び図１を参照して説明を続ける。なお、
図１では、図の見易さを考慮して、並行した３つの信号
経路（Ｙデータ、Ｐｂデータ、及びＰｒデータの各信号
経路）のうちの、１つの信号経路だけを示した。水平補
間器３０の目的は、入力側の（高精細度の）信号方式に
おける走査線のピクセルから、出力側の（標準精細度
の）信号方式における走査線の必要なピクセルを生成す
るための変換を行うことにある。水平補間器３０は、こ
の変換を「圧縮押込み」モードと「エッジ切落し」モー
ドの２通りの方法で行えるようにしてある。圧縮押込み
モードでは、入力走査線の複数のピクセルの画像内容を
残らず使用して、その入力走査線に対応した出力走査線
の複数のピクセルを生成する。このモードを用いると、
出力映像信号のアスペクト（縦横）比が入力映像信号の
アスペクト比と異なる場合には、画像に水平圧縮歪みが
発生する。一方、エッジ切落しモードでは、出力走査線
を生成する際に、各々の走査線の一端又は両端の画像成
分を部分的に廃棄することになるが、その代償として、
エッジ切落し幅を適切に定めて入力アスペクト比と出力
アスペクト比との差を補償すれば、出力画像に水平圧縮
歪みが発生しないようにすることができる。従って、水
平補間器３０は、各々の入力走査線の複数のピクセルの
うちの一部のピクセルだけから出力走査線の複数ピクセ
ルを生成することも、また、各々の入力走査線の複数ピ
クセルのすべてから出力走査線の複数のピクセルを生成
することも、いずれも行えるものである。水平補間器３
０は、エッジ切落しモードにおいては、ピクセル４分の
１個分のオフセットを導入することができ、それによっ
て、各々の入力画像に対する出力画像（エッジを切落し
た画像）の水平位置を調節することができる。一方、圧
縮押込みモードにおいては、この水平位置の調節を行う
のに、単に走査線のピクセルのサンプル・レートを低下
させるだけでよく、その低下率は通常、約４分の３にし
ている。

【００２０】垂直コンバージョンにおいては、先ず垂直
補間処理を実行し、次に走査線を落とす走査線ドロップ
処理を実行する。水平補間器３０の出力は、走査線１２
本分遅延する走査線（ライン）遅延装置４０へ入力し、
そこから更に、タップを１３個備えた垂直補間器５０へ
供給されている。垂直補間器５０は、入力走査線の走査
線レートと同じ走査線レートで、複数のピクセルから成
る出力走査線を生成する。ただし、後に詳述するよう
に、垂直補間器３０から出力される何本もの走査線のう
ちの一部の走査線だけが「アクティブ」走査線として取
扱われ、その他の走査線は「ダミー」走査線として廃棄
される。

【００２１】垂直補間器５０の出力には画像エンハンサ
６０を接続してあるが、この画像エンハンサ６０は、接
続するもしないも任意である。この画像エンハンサ６０
については、後に図５を参照して更に詳細に説明する。
画像エンハンサ６０から出力される映像データは、ＹＣ
（輝度・色）をＲＧＢ（赤・緑・青）に変換するため
の、一般的な構成のＹＣ−ＲＧＢマトリクス７０へ入力
する。ＹＣ−ＲＧＢマトリクス７０は、その出力に、
赤、緑、及び青の成分映像信号を発生する。それら成分
映像信号（或いは、カラー・バー・テスト・ジェネレー
タ８０が発生するカラー・バー・テスト信号）を、逆ガ
ンマ変換器９０へ入力する。逆ガンマ変換器９０は、そ
の信号に対して逆ガンマ補正関数をかける変換器であ
る。逆ガンマ変換補正関数をかけられた信号は、続いて
測色変換器１００へ入力され、そこから更にガンマ変換
器１１０へ供給される。これらの逆ガンマ変換器９０、
測色変換器１００、及びガンマ変換器１１０から成る変
換器の列の目的は、先ず、高精細度フォーマットに従っ
て施されたガンマ変換を元に戻し、続いて、赤、緑、及
び青の色基準を、高精細度フォーマットのための色基準
から標準精細度フォーマットのための色基準へ変更し、
そして最後に、標準精細度フォーマットに適合したガン
マ補正をかけることである。（なお、付言しておくと、
高精細度映像信号と標準精細度映像信号とでは、適用さ
れるガンマ補正、色又は蛍光体基準が通常異なってい
る）。この構成によれば更に、測色変換、Ｒ、Ｇ、及び
Ｂの成分信号に非線形ガンマ補正処理を施したものでは
なく、基本的なＲ、Ｇ、及びＢの成分信号を施すことも
できる。

【００２２】ガンマ変換器１１０の出力は、外付の構成
要素であるＦＩＦＯメモリ１５０へ入力される。ＦＩＦ
Ｏメモリ１５０の目的は、入力映像信号のクロック・レ
ートで映像データ入力を行い、出力映像信号のクロック
・レートで映像データ出力を行えるようにすることであ
る。従って、この場合、データをＦＩＦＯメモリ１５０
へ書込む際のクロック・レートは、入力映像信号のデー
タ・レートに関するクロック・レートであり、データを
ＦＩＦＯメモリ１５０から読出す際のクロック・レート
は、所要の出力映像信号フォーマットに関するクロック
・レートである。更に、ＦＩＦＯメモリ１５０をこの回
路に外付で接続する位置を、この位置としたことによっ
て、このＦＩＦＯメモリ１５０を接続するための接続部
を用いて外付の測色変換器又は画像エンハンサを処理の
流れの中に介挿することも可能になる。

【００２３】ＦＩＦＯメモリ１５０の出力は、ＡＳＩＣ
１０へ戻され、任意に接続状態とすることのできるＲＧ
Ｂ−ＹＣマトリクス１２０へ入力される。このＲＧＢ−
ＹＣマトリクス１２０を接続するか否かに応じて、標準
精細度出力をＲＧＢ形式の出力又はＹＣ形式の出力のい
ずれにもすることができる。ＲＧＢ−ＹＣマトリクス１
２０の後には、同じく任意に接続状態とすることのでき
るハーフバンド色信号（Ｃ）フィルタ１３０が接続され
る。このフィルタ１３０が回路に含まれなければ、出力
は４：４：４フォーマットになる。一方、フィルタ１３
０が回路に含まれる状態にすれば、２つの色データ・ス
トリームがハーフバンド・フィルタ処理を施されてサブ
サンプリングされるため、出力は４：２：２フォーマッ
トになる。いずれの場合にも、信号は最後に出力マルチ
プレクサ／ブランキング挿入器１４０へ送られる。

【００２４】図３は、垂直補間器５０の動作を説明する
ための模式図である。一般的に、出力走査線の垂直位置
と入力走査線の垂直位置とは一致しない。現在出力走査
線が入力走査線に対してどのような相対位置にあるかに
応じて、垂直補間器５０が実行するフィルタ処理に必要
なフィルタ係数の組は異なったものとなる。本システム
においては、考えられる３２組のフィルタ係数を用意し
てあるため、出力走査線の垂直位置を、入力走査線の間
隔の３２分の１の精度で指定することができる。これら
３２組のフィルタ係数は、垂直補間器５０に記憶させて
おくのではなく、各出力走査線に先行する直前の水平帰
線消去期間中に、各出力走査線に適する組の係数を垂直
補間器５０のレジスタにロードするようにしている。出
力フィールドを生成するために必要となるフィルタ係数
の組のすべてを記憶するためには、１３個の１０ビット
・レジスタを１組として３２組分のレジスタのバンク
（列）が必要になるが、この構成によれば、そのような
大容量のバンクを垂直補間器に装備せずに済む。

【００２５】従って、垂直補間器５０は、水平帰線消去
期間中にこの垂直補間器５０のレジスタにロードすべき
適正な系列の組を選択するために、次の出力走査線の入
力走査線に対する相対位置の周期的なカウント値を保持
するカウンタを備えている。ここでは、３２個の係数の
組に対応して、このカウント値を法３２計算で表すよう
にしている。この周期的カウント値をアドレス信号とし
て制御ロジック（図１には示していないが、ＡＳＩＣ１
０の内部に備えられており、また図４に模式的に図示し
てある）へ転送することによって、次の水平帰線消去期
間中に垂直補間器５０へ送るべき適正な係数の組が指定
される。図３は、以上の処理の簡明な具体例を示した図
である。この例では、使用するフィルタ係数の組は３組
であり、それに対応して、使用するアドレス値も、３つ
の値（Ａ＝０、１、２）となっている。図３から明らか
なように、制御ロジックへ送られるアドレス値は、入力
走査線に対する現在出力走査線の相対的垂直位置に応じ
て決定される。

【００２６】図４は、垂直補間器５０のフィルタ係数の
更新動作を制御すると共に、その他の多くの制御事項を
担当している制御ロジックを模式的に示した図である。
この制御ロジックは２つのメモリを含んでおり、それら
のメモリには、上述のフィルタ係数の他に、図１に示し
た様々なデバイスに関連したその他のコンフィギュレー
ション（構成）データを記憶させる。それらのメモリ
は、デュアルポート・ランダムアクセスメモリ（ＲＡ
Ｍ）２００と、リードオンリメモリ（ＲＯＭ）２１０の
２つである。デュアルポートＲＡＭ２００に対するデー
タの読み書き動作と、ＲＯＭ２１０からのデータの読出
し動作とは、アドレス発生器２２０によって制御され
る。

【００２７】デュアルポートＲＡＭ２００及びＲＯＭ２
１０の夫々に記憶させる内容については、後で更に詳細
に説明するため、ここでは簡単にのみ説明しておく。Ｒ
ＯＭ２１０には、このダウン・コンバージョン装置の考
えられる動作モード（上に列挙した種々の変換モード）
の夫々に対応した水平補間器及び垂直補間器のフィルタ
係数を記憶させると共に、例えば画像エンハンサや測色
変換器等のデバイスのための考えられる様々なコンフィ
ギュレーション・データを記憶させる。ＲＯＭ２１０に
は更に、このダウン・コンバージョン装置のデフォール
ト動作モードを定めた１０バイトのコンフィギュレーシ
ョン・ワードを記憶させる。デュアルポートＲＡＭ２０
０も、ＲＯＭ２１０の構造と同様に、水平補間器及び垂
直補間器のフィルタ係数を１組、画像エンハンサ、測色
変換器、その他のデバイスのためのコンフィギュレーシ
ョン・データを１組、１０バイトのコンフィギュレーシ
ョン・ワードを１ワードだけ記憶できる記憶容量になっ
ている。

【００２８】それらメモリの動作について説明する。先
ず、デフォールト（省略時）の動作モード（例えば、走
査線が１１２５本、アクティブ走査線が１０３５本の高
精細度の入力映像信号を、走査線が５２５本のインタレ
ース方式の出力映像信号へ、圧縮押込みモードで変換す
る動作モード）が要求された場合には、デュアルポート
ＲＡＭ２００へロードを行う必要はない。上述の様々な
係数の組のどれを使用すべきかは、ＲＯＭ２１０に永久
的に書込まれている１０バイトのコンフィギュレーショ
ン・ワードによって指定されており、必要な係数はＲＯ
Ｍ２１０から読出される。一方、ＲＯＭ２１０に記憶さ
れている別の係数を使用するだけの異なる動作モードが
要求された場合には、デフォールトの動作モードに対応
したものとは異なった別の１０バイトのコンフィギュレ
ーション・ワードをＲＡＭ２００に書込むだけでよい。
このため、ＲＯＭ２１０に記憶させてある、デフォール
トでない係数の組とデフォールトでないコンフィギュレ
ーション・データとを指し示すポインタが与えられる。
更に別の場合として、ＲＯＭ２１０に記憶させてある係
数の組等のデータを使用することができない動作モード
が要求される場合には、その動作モードに対応した複数
の代替係数をＲＡＭ２００に記憶させ、このＲＡＭ２０
０に記憶させる１０バイトのコンフィギュレーション・
ワードによって、それら代替係数を指し示させるように
すればよい。

【００２９】ＲＡＭ２００にデータをロード（格納）す
るには、直列インタフェース２３０を介してロードする
ことも、また並列インタフェース２４０を介してロード
することもできる。ＲＡＭ２００から読出されたデータ
も、ＲＯＭ２１０から読出されたデータも、いずれもマ
ルチプレクサ（ｍｕｘ）２５０へ供給される。マルチプ
レクサ２５０は、ＲＡＭ２００に記憶されているデータ
と、ＲＯＭ２１０に記憶されているデータの、いずれか
一方を選択する。この選択は、ＲＯＭ２１０に記憶され
ている１０バイトのコンフィギュレーション・ワードに
従って行われることもあるが、ＲＡＭ２００に１０バイ
トにコンフィギュレーション・ワードが記憶されている
場合にはそちらが優先されるため、そちらのコンフィギ
ュレーション・ワードに従って行われる。

【００３０】水平補間器や垂直補間器等を含む、図１に
示した種々のモジュールは、共通データ・バス及び共通
アドレス・バスを介して、互いに接続されている。それ
らモジュールのうちのいずれかに関するコンフィギュレ
ーション・データないし係数データを更新する必要が生
じたときには、制御ロジックが、アドレス・バス上に適
正なアドレスを送出すると共に、データ・バス上に対応
するデータを送出する。一般的に、係数及び制御データ
の更新は垂直帰線消去期間中に行うようにしているが、
ただ垂直補間器の係数は例外であり、垂直補間器の係数
の更新は水平帰線消去期間中に行うようにしている。

【００３１】図５は、画像エンハンサ６０の模式図であ
る。画像エンハンサ６０の基本的な機能は、映像信号の
高周波成分を増幅することによって、その画像のディテ
ール（細部）の再現性を向上させることにある。ここで
は、例えばソニー社の DVW-700/700P 型及び BVW-D600/
D600P 型のカメラレコーダに採用されている技法と非常
によく似た技法を使用している。画質向上のための処理
を施す対象は、輝度信号だけである。色成分信号に対し
ては、単に遅延素子３００によって輝度信号に導入され
る遅延と合せるための遅延を付加するだけである。輝度
信号Ｙは、遅延素子３１０とレベル依存処理装置３２０
とへ並列に入力される。レベル依存処理装置３２０は、
輝度信号Ｙに、輝度レベルに応じて変化する非線形レベ
ル依存関数を適用するものであり、その非線形関数は、
暗領域における増強度を低下させるように定めてあり、
その理由は、ガンマ補正がかけられた輝度信号は、明領
域と比べて暗領域の方により多くのノイズを含んでいる
からである。この非線形レベル依存関数は、入力ピクセ
ル値を（１０２４即ち１０ビットに及ぶ入力ピクセル値
の値域のうち）例えば１９２までで頭打ちにし、その頭
打ちにした信号の値に所定の率（例えば１６分の１）を
乗じ、その積の端数を切り捨て、この縮小された信号の
値を元の信号の値から差し引くという関数である。

【００３２】次に、以上の処理を施した輝度信号に対
し、水平方向及び垂直方向の高域パスフィルタ処理及び
帯域パスフィルタ処理を施す。これらの処理によって、
ディテール成分（高周波成分）が強調されると共に、ダ
ウン・コンバージョンによって生成された映像信号を最
終的にＮＴＳＣ方式又はＰＡＬ方式に従って符号化する
際の、いわゆるクロスカラーが防止される。水平／垂直
ディテール比の値を乗算器３３０へ供給することによっ
て、水平方向のディテール強調度と垂直方向のディテー
ル強調度との比を調整できるようにしてある。この後、
加算器で結合した信号に対し、「クリスパニング」と呼
ばれる、別の非線形関数を適用する処理を施す。クリス
パニングは、小さな物体に加えられるディテールの量を
減少させ、また、ディテール信号に含まれるノイズの量
を減少させるための処理である。そして、これを達成す
るために、ディテール信号に対して適用するスレショル
ドを設定し、ディテール信号がそのスレショルド以下に
あるときにはディテール・ゲインをゼロにするようにし
ている。このブロックでは更にもう１つの関数を使用し
ており、それは、ディテール信号に頭打ち処理を施し
て、加えられるディテールの最大量を制限するというも
のである。この関数を実現するには、入力してきた信号
に対して限度レベルを可変とした頭打ち処理を施し、そ
の頭打ち処理を施した信号を元の信号から差し引くよう
にすればよい。なお、遅延した元の輝度信号に上述のデ
ィテール信号を加える（３５０）直前の位置に設けた更
に別の乗算器３４０によって、このディテール信号のレ
ベルを調節できるようにしてある。

【００３３】図６はガンマ変換器の模式図であり、図７
は必要なガンマ変換の伝達関数を示した図であり、図８
は逆ガンマ変換器の模式図であり、図９は必要な逆ガン
マ変換の伝達関数を示した図である。それらガンマ変換
器と逆ガンマ変換器のいずれも、６４個の値を包含して
いるルック・アップ・テーブル（ＬＵＴ）が、各ピクセ
ル値の最上位６ビットによってアドレスされるようにし
てある。このアドレスにより、差信号とベース信号とが
出力として送出される。各入力ピクセル値の最下位７ビ
ットと差信号との積が取られ、その積がベース信号に加
算され、それによって出力ピクセル値が生成される。こ
の処理は、赤、緑、及び青の夫々のピクセル値に対し並
行して施される。差信号及びベース信号の値は、図７及
び図９に示した必要な曲線を近似するように選択してあ
る。

【００３４】図１０は、制御用ＲＯＭ２１０に記憶させ
る内容を示した図表である。このＲＯＭ２１０には、そ
の先頭の１０個のバイト「０ｘ０００」〜「０ｘ００
９」に、１０バイトのコンフィギュレーション・ワード
を記憶させてあり、それに続いて次のものを記憶させて
いる。２組の水平補間用の係数（切落しモードと圧縮押
込みモードに夫々対応するもの）、４組の垂直補間係
数、２組の逆ガンマ係数、２組の出力ガンマ補正係数、
及び３組の測色変換係数。

【００３５】ＲＯＭ２１０に記憶させてある１０バイト
のコンフィギュレーション・ワードは、上に列挙した係
数の組の順列の数に等しい２×４×２×２×３通りの動
作モードのうち、１つの動作モードをデフォールトの動
作モードとして指定している。ＲＯＭ２１０に記憶させ
てある係数を使用するが、デフォールトではない動作モ
ードが要求されたときには、替わりに用いる１０バイト
のコンフィギュレーション・ワードを、図１１に示した
ように、ＲＡＭ２００の中の対応したアドレスにロード
するだけでよい。記憶させてある動作モードを更に変更
した動作モードが要求されたときには、ＲＡＭ２００の
中の夫々の係数に対応したアドレス領域（図１１参照）
に、更に別の係数の値をロードした上で、ＲＡＭ２００
の中の１０バイトのコンフィギュレーション・ワードを
それに応じて設定することにより、それらの値を使用す
べきことを指定すればよい。

【００３６】ＲＡＭ２００のコンフィギュレーション・
ワードと、ＲＯＭ２１０のコンフィギュレーション・ワ
ードのいずれを使用すべきかの選択は、外部からデュア
ル・ポートＲＡＭ２００へデータ転送するための直列ポ
ート又は並列ポートがイネーブルされているか否かを検
出する（イネーブルされていれば、ＲＡＭ２００のコン
フィギュレーション・ワードを用いる）ことによっても
行われ、また、外部から制御ロジックへ制御入力（不図
示）を入力することによっても行われる。また、別の実
施の形態として、その選択を、このダウン・コンバージ
ョン装置が前に電源投入されてから、ＲＡＭ２００にコ
ンフィギュレーション・ワードが書込まれたか否かを検
出することによって行うようにしてもよい。

【００３７】図１２は、図１のダウン・コンバージョン
装置において、アクティブ・データ・イネーブル信号が
どのように使用されているかを説明するための模式的タ
イミング図である。既述の如く、垂直補間器は、その入
力に走査線１本分のピクセルを受取ることに対応して、
その出力に走査線１本分のピクセルを発生する。また同
様に、水平補間器は、その入力で受取るピクセル値のデ
ータ・レートと同じデータ・レートでその出力にピクセ
ル値を発生する。回路をこのように構成した理由は、水
平補間器から外付ＦＩＦＯメモリの直前までに存在して
いる処理装置のすべてを、同一のクロック速度で動作さ
せることができるようにするためである。これによっ
て、水平補間器からの出力のために、入力のためのクロ
ックと異なったクロックを用意し、また垂直補間器の出
力のために、更にそれらと異なったクロックを用意する
必要をなくしている。

【００３８】ただし、この構成によれば、水平補間器が
出力するピクセル値のうちの幾分かは、出力画像にとっ
て不要な「ダミー」値となり、また同様に、垂直補間器
が出力するピクセルから成る走査線のうちの幾分かは、
その走査線のピクセル全体が不要な「ダミー」走査線と
なる。そのため、「アクティブ・イネーブル」信号を使
用して、本当に必要なデータ値と、ダミーのデータ値と
を分別するようにしている。アクティブ・イネーブル信
号は、水平補間器に付設したカウンタ（不図示）と垂直
補間器に付設したカウンタ（不図示）とによって発生さ
れる。例えば、水平補間器がサブサンプリングするとき
のサブサンプリング比が３／４であるならば、水平補間
器は、ピクセル値を４個出力する毎に１回ずつアクティ
ブ・イネーブル・フラグをハイ状態にする（それによっ
てダミー・データであることを表示する）。同様に、垂
直コンバージョン比が約１／２であるならば、垂直補間
器は、生成する走査線のうちのほぼ２分の１が「ダミ
ー」走査線であることをフラグで表示する。以上の結
果、全体としては、水平補間器及び垂直補間器によって
生成されて出力されるピクセル値のうちの約３／８が、
フラグによって「アクティブ」であると表示されること
になる。なお、実際には、アクティブ・イネーブル信号
を生成するには、水平補間処理に関して発生させるアク
ティブ・イネーブル信号と、垂直補間処理に関して発生
させるアクティブ・イネーブル信号との論理的ＯＲ結合
（論理和）を取って生成するようにしている。

【００３９】図１のダウン・コンバージョン装置の水平
補間器から外付ＦＩＦＯメモリまでのどの処理段（処理
デバイス）も、その第１段階動作は、入力データを共通
クロック信号に従ってラッチ（サンプリング）する動作
である。アクティブ・イネーブル信号を、それら処理デ
バイスのすべてに並列に（即ち、ラッチすることも遅延
することもなく）供給している。そのアクティブ・イネ
ーブル信号がハイ状態になると、実に単純なことである
が、それら処理デバイスのいずれにおいても現在入力の
ラッチが行われず、それら処理デバイスはそれまでの値
を保持することになる。これによって、水平補間器の後
に続くそれら処理デバイスのためのクロック・サイクル
のうち幾つかのサイクルが、結果として延びることにな
る。

【００４０】以上の経過を説明するための図が、図１２
である。同図において、Ｄ０、Ｄ１、Ｄ２、‥‥Ｄ７
は、アクティブ・ピクセル値である。×は、水平補間器
から出力されるピクセルの４個に１個ずつ発生している
ダミー値を表している。図１２の上から２段目の線は、
アクティブ・イネーブル信号を示している。水平補間器
が出力したデータを、それを受取った次段の処理デバイ
スがラッチしようとするときに、それがダミー値×であ
る場合には、アクティブ・イネーブル信号によってその
ラッチが阻止され、その替わりに値Ｄ２と値Ｄ５とがク
ロック・サイクル２つ分に亙って保持され、処理はしば
し停止される。同様に、その次の走査線においては値Ｄ
１と値Ｄ４とがクロック・サイクル２つ分に亙って保持
される。

【００４１】図１３は、垂直補間器の動作の一部を模式
的に図示したものである。図１のダウン・コンバージョ
ン装置のあり得る使用状態の１つに、高精細度の入力映
像信号が、６０Ｈｚのフィールド・レートをもつ高精細
度の信号ソースからの信号である場合がある。更にその
場合、要求される出力映像信号が５２５ラインＮＴＳＣ
方式の映像信号であるならば、そのフィールド・レート
を千分の一だけ変化させて、５９．９４Ｈｚにする必要
がある。このようにフィールド・レートを変化させるに
は、映像信号のフィールドを二三秒毎に１フィールドず
つ落とすようにしたフィールド・ドロップ・コンバータ
を、このダウン・コンバージョン装置の上流側に接続し
て用いると好都合である。しかしながら、そのようなフ
ィールド・ドロップ・コンバータから出力される信号
は、１つのフィールドが落とされたときに、このダウン
・コンバージョン装置に入力している信号のフィールド
極性が突然反転することになる。この極性反転の影響が
特に顕著であるのは、アクティブ走査線数が奇数本の映
像信号フォーマットにおいてであり、その理由は、その
ような映像信号フォーマットでは、１つのフレームを構
成する２つのフィールドのうちの一方のフィールドの走
査線数が、他方のフィールドの走査線数より１本多いか
らである。

【００４２】入力映像信号に時々発生するフィールド極
性の反転に対処するために、垂直補間器は、入力映像フ
ィールドがいずれの極性を有していても、その入力映像
フィールドから特定の極性を有する出力映像フィールド
を生成できるようにしてある。これは本設計では非常に
簡単な方法で達成されており、その理由は、垂直補間器
が（具体的には、図３を参照して説明したカウンタが）
各々の出力走査線ごとに、その出力走査線の入力走査線
に対する相対位置に応じて、その出力走査線に適用すべ
き適正な補間処理用の係数の組を自動的に要求するから
である。従って、補間処理係数としていかなる係数を要
求すべきかということに関する、奇数番目の入力フィー
ルドと偶数番目の入力フィールドとの差は、入力走査線
の位置が走査線の間隔の２分の１だけ互いにずれている
という点だけである。

【００４３】ただし、それだけでは、画面の最上端及び
最下端に目障りな画像の乱れが発生する虞れがあること
が判明しており、そこで、その問題を回避するために、
次のようなステップを実行する。その、発生する虞れが
ある問題とは、大きい方の（即ち、走査線数が１本多い
方の）入力フィールドから、大きい方の（同じく、走査
線数が１本多い方の）出力フィールドを生成し、且つ、
その出力フィールドの位置をその入力フィールドの位置
に揃えるようにすると、入力フィールドの極性が反転し
たときに、大きい方の出力フィールドが実際に、その出
力フィールドを生成する元となる（小さい方の）入力フ
ィールドからはみ出てしまうことである。そのようにな
ると、その出力フィールドの最上端及び最下端の走査線
は、少なくとも部分的に、その入力フィールドの非アク
ティブ領域の黒走査線から生成されることになる。一
方、入力フィールドの極性が逆であれば、出力フィール
ドの最上端及び最下端の走査線は、その入力フィールド
のアクティブ領域の走査線から生成される。従って、入
力フィールドの極性の反転が発生したときに、大きい方
の出力フィールドの最上端及び最下端の走査線の輝度が
変化してしまう。なぜならば、そのときに、それら走査
線は、アクティブ走査線から補間処理によって生成され
ていたのが、非アクティブ走査線から補間処理によって
生成されるように変わるか、又はその逆へ変わるからで
ある。

【００４４】この問題は、本システムにおいては、出力
フレームの最上端及び最下端の走査線（即ち、大きい方
の出力フィールドの最上端及び最下端の走査線）の位置
を、大きい方の入力フィールドの最上端及び最下端以外
の走査線（即ち、入力フレームの最上端及び最下端から
少なくとも走査線１本分内側に入った走査線）の位置に
揃えることによって対処している。このようにした場合
には、出力画像は、非常に僅かながら上下端が切り落と
されることになる。しかしながら、これは、入力極性の
反転が発生するたびに最上端及び最下端に出現する二三
秒間に一度ずつの邪魔な輝度変動よりは、ましであると
考えられる。

【００４５】図１３は、以上に説明した技法の具体的な
一例を示したものである。図１３のａにおいて、高精細
度映像信号の入力フィールドＦ０及びＦ１が夫々、より
解像度の低い映像信号の出力フィールドＦ０及びＦ１へ
変換されている。特に、出力フィールドＦ０は完全に入
力フィールドＦ０だけから生成されており、出力フィー
ルドＦ１は完全に入力フィールドＦ１だけから生成され
ている。図１３のｂも同様の図であるが、ただ、入力フ
ィールドＦ０′及びＦ１′の極性が図１３ａのものとは
逆になっている。出力フィールドＦ０は完全に入力フィ
ールドＦ０′だけから生成されており、出力フィールド
Ｆ１は完全に入力フィールドＦ１′だけから生成されて
いる。大きい方の出力フィールドＦ０の最上端及び最下
端の走査線の位置を、大きい方の入力フィールドの最上
端から２番目及び最下端から２番目の走査線の位置に揃
えるようにしているので、入力映像信号にフィールド極
性の変化が発生しても、大きい方の出力フィールドＦ０
が、それを生成する元になった入力フィールドからはみ
出ることはない。

【００４６】図１４、図１５、及び図１６は、図１の装
置の利用法の３通りの具体例を示した図である。特に、
図１４は、図１のダウン・コンバージョン装置を内蔵し
たビデオ・カメラを模式的に示した図であり、図１５
は、図１のダウン・コンバージョン装置に接続したビデ
オ・カメラを模式的に示した図であり、また図１６は、
図１のダウン・コンバージョン装置を内蔵したビデオ・
テープ・レコーダ（ＶＴＲ）を模式的に示した図であ
る。図１４において、ビデオカメラ４００は、高精細度
の撮像素子４１０を備えており、この撮像素子４１０は
高精細度の映像信号を発生する。これまでに説明したタ
イプのダウン・コンバージョン装置４２０が、並列信号
路中に介装されており（この信号路中には、必要とあら
ば、アナログからデジタルへ変換するビデオ・コンバー
タを設けてもよい）、それによって、ビデオ・カメラ４
００が、標準精細度の映像信号と高精細度の映像信号と
を実質的に同時に出力できるようにしている。また必要
とあらば、高精細度の映像信号の経路中に遅延素子を介
挿して、ダウン・コンバージョン装置４２０の処理に伴
う遅延に合せるための遅延を導入するようにしてもよ
い。

【００４７】図１５は、高精細度の６０Ｈｚの映像信号
を発生するビデオ・カメラを含んでいる同様の構成を図
示したものである。フィールド・ドロップ式の時間的方
式変換器（フィールド・ドロップ・コンバータ）４３０
を、高精細度のビデオ・カメラ出力とダウン・コンバー
ジョン装置４２０との間に接続してある。フィールド・
ドロップ・コンバータ４３０は、映像信号のフィールド
を二三秒毎に１フィールドずつ落とすことによって、そ
の映像信号のフィールド・レートを、６０Ｈｚから５
９．９４Ｈｚ（千分の一の変化に相当する）に変化させ
るように動作する。これによって、ダウン・コンバージ
ョン装置４２０へ供給される信号のフィールド極性シー
ケンスに不連続部が発生するが、この不連続部は、上述
したようにしてダウン・コンバージョン装置４２０の動
作により補償される。

【００４８】最後に図１６は、高精細度のビデオ録画再
生装置４４０を示したものであり、このビデオ録画再生
装置４４０も、ダウン・コンバージョン装置４２０を内
蔵しており、それによって、高精細度のフォーマットの
出力と標準精細度のフォーマットの出力とを実質的に同
時に発生させている。

【図面の簡単な説明】

【図１】ダウン・コンバージョン装置のブロック図であ
る。

【図２】図１のダウン・コンバージョン装置の入力段及
び水平補間段のブロック図である。

【図３】図１の垂直補間器による係数のアドレスの生成
動作を説明するための模式図である。

【図４】図１に示されていない制御装置のブロック図で
ある。

【図５】図１の画像エンハンサのブロック図である。

【図６】図１のガンマ変換器のブロック図である。

【図７】図６のガンマ変換器の特性を示した模式的グラ
フである。

【図８】図１の逆ガンマ変換器のブロック図である。

【図９】図８の逆ガンマ変換器の特性を示した模式的グ
ラフである。

【図１０】図４の制御装置の中の制御用リード・オンリ
・メモリ（ＲＯＭ）に記憶させる内容を示した図表であ
る。

【図１１】図４の制御装置の中の制御用ランダム・アク
セス・メモリ（ＲＡＭ）に記憶させる内容を示した図表
である。

【図１２】アクティブ・データ・イネーブル信号を説明
するための模式的タイミング図である。

【図１３】図１の装置の垂直補間器の動作を説明するた
めの模式的説明図である。

【図１４】図１の装置を内蔵したビデオ・カメラを示し
た模式図である。

【図１５】図１の装置に接続したビデオ・カメラを示し
た模式図である。

【図１６】図１の装置を内蔵したビデオ・テープ・レコ
ーダを示した模式図である。

【符号の説明】

２００ 制御リード／ライト・メモリ、２１０ 制御リ
ードオンリメモリ、５０ 垂直補間器、４００ ビデオ
・カメラ、４４０ ビデオ記憶装置

───────────────────────────────────────────────────── フロントページの続き (72)発明者 アンドリュー キャンベル イギリス国 サリー、イェートリー、メー ソン クロース ３ (72)発明者 アラン ターナー イギリス国 ハンプシャー、ベージングス トーク、チャイネハム、マーチンス ウッ ド 30

Claims (12)

【特許請求の範囲】
1. 【請求項１】 次の構成要素を具えた信号処理装置 （ｉ）上記装置の信号処理動作を制御するための、２組
   以上の信号処理パラメータ・データ、及び（ii）制御リ
   ードオンリメモリに記憶された上記信号処理パラメータ
   ・データの組の１つを指定するコンフィギュレーション
   ・データを記憶する制御リードオンリメモリ、 （ｉ）少なくとも１組の信号処理パラメータ・データ、
   及び（ii）上記制御リードオンリメモリに記憶された１
   組の信号処理パラメータ・データ又は制御リード／ライ
   ト・メモリに記憶された１組の信号処理パラメータ・デ
   ータを指定することができるコンフィギュレーション・
   データを記憶しうる制御リード／ライト・メモリ、及び
   上記制御リードオンリメモリ内のコンフィギュレーショ
   ン・データ又は上記制御リード／ライト・メモリ内のコ
   ンフィギュレーション・データのどちらを選択して使用
   すべきかを指定する入力選択信号に応答し、該選択され
   たコンフィギュレーション・データにより指定される信
   号処理パラメータ・データに従って信号処理動作を行う
   ように上記信号処理装置を制御する制御ロジック。
2. 【請求項２】 上記入力選択信号は、上記リード／ライ
   ト・メモリへの外部データ転送ポートがイネーブルされ
   ているかどうかを検出することにより導出される請求項
   １の装置。
3. 【請求項３】 コンフィギュレーション・データが上記
   制御リード／ライト・メモリに格納され終えたかどうか
   を検出する手段、及び当該コンフィギュレーション・デ
   ータが上記制御リード／ライト・メモリに格納され終え
   たことが検出されると、上記制御リード／ライト・メモ
   リ内の上記コンフィギュレーション・データを選択する
   ための上記入力選択信号を決定する手段を有する請求項
   １の装置。
4. 【請求項４】 上記制御リードオンリメモリ及び上記制
   御リード／ライト・メモリは夫々、上記装置の少なくと
   も２つの信号処理動作に関する信号処理パラメータ・デ
   ータを記憶し、 上記制御リードオンリメモリ内のコンフィギュレーショ
   ン・データは、該制御リードオンリメモリ内に記憶され
   た、上記信号処理動作の各々に対応する夫々の信号処理
   パラメータ・データの組を指定し、 上記制御リード／ライト・メモリ内のコンフィギュレー
   ション・データは、各信号処理動作に対し、上記制御リ
   ードオンリメモリ内に記憶された１組の信号処理パラメ
   ータ・データ又は上記制御リード／ライト・メモリ内に
   記憶された１組の信号処理パラメータ・データを個別に
   指定することができるものである請求項１〜３のいずれ
   か１項の装置。
5. 【請求項５】 上記の装置は、ビデオ信号処理装置であ
   る請求項１〜４のいずれか１項の装置。
6. 【請求項６】 上記信号処理パラメータ・データは、デ
   ジタル・フィルタ係数を含む請求項１〜５の装置。
7. 【請求項７】 入力ビデオ信号から出力ビデオ信号のビ
   デオ・ラインを発生する動作をする垂直補間器であっ
   て、当該出力ラインの上記入力ビデオ信号のラインに対
   する垂直位置に応じた補間係数の夫々の組を用いて各出
   力ラインを発生する垂直補間器と、 各デバイスに関連する局部レジスタに記憶されたビデオ
   信号パラメータ・データに従ってビデオ信号処理を行う
   他のビデオ信号処理デバイスと、 上記ビデオ信号パラメータ・データを他の信号処理デバ
   イスに、上記出力ビデオ信号のビデオ・フィールド毎に
   １度供給し、１組の補間係数を上記垂直補間器に、上記
   出力ビデオ信号のビデオ・ライン毎に１度供給する制御
   ロジックであって、上記供給される補間係数の各組は、
   次に発生される上記出力ビデオ・ラインの垂直位置に対
   して適正なものである、上記制御ロジックとを具えたビ
   デオ信号処理装置。
8. 【請求項８】 上記垂直補間器は、所要の補間係数の各
   組を上記制御ロジックに対して指定する手段を含む請求
   項７の装置。
9. 【請求項９】 上記の指定する手段は、各出力ビデオ・
   ラインの上記入力ビデオ・ラインに対する垂直位置を検
   出するための、上記制御ロジックに関連するカウンタを
   含む請求項８の装置。
10. 【請求項１０】 上記制御ロジックは、各出力ビデオ・
    ラインに対する夫々の補間係数の組を、当該ラインに先
    行するライン消去期間内に上記垂直補間器に供給する動
    作を行う請求項７〜９のいずれか１項の装置。
11. 【請求項１１】 請求項１〜１０のいずか１項の装置を
    含むビデオ・カメラ。
12. 【請求項１２】 請求項１〜１０のいずれか１項の装置
    を含むビデオ記憶装置。