JP2000059735A - 画像処理装置および方法、並びに提供媒体 - Google Patents

Abstract

(57)【要約】 【課題】 垂直分解能の劣化を防止しつつ、かつライン
フリッカを抑制する。 【解決手段】 インタレース方式の５２５本の走査線を
有する映像信号を、プログレッシブ方式の５２５本の走
査線の映像信号に同一の画像の大きさで変換するとき、
奇数フィールドにおいては、変換後のラインに０．５Ｈ
（Ｈは、入力された映像信号の水平走査線の間隔）だけ
オフセットする。これにより、変換後の各ラインＯｉの
画素データは、変換前の２本ラインＩｉとＩｉ＋１とか
ら生成される。その結果、白と黒の画素の境界部のライ
ンＯ４の画素の色が灰色になる。偶数フィールドにおい
ては、オフセットが与えられず、変換前のフィールドの
各ラインＩｉの画素データは、そのまま、変換後のフィ
ールドの各ラインＯｉの画素データとされる。白と黒の
境界部のラインの画素が、白または灰色の画素となり、
白と黒の画素である場合に較べて、ラインフリッカが目
立つことが抑制される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像処理装置およ
び方法、並びに提供媒体に関し、特に、垂直の解像度を
劣化させることなく、かつ、ラインフリッカを抑制しつ
つ、映像信号の画サイズと垂直周波数を変換できるよう
にした、画像処理装置および方法、並びに提供媒体に関
する。

【０００２】

【従来の技術】わが国においては、テレビジョン放送は
NTSC方式に基づいて行われているため、いままでのテレ
ビジョン受像機は、通常、走査線数が５２５本のインタ
レース方式の映像信号（５２５ｉ）の映像信号を受信
し、表示できるようになされているものが多かった。し
かしながら、最近、PAL方式の６２５ｉの映像信号や、
高品位テレビジョン放送における１０８０ｉの映像信
号、さらには、５２５本の走査線を線順次で表示させる
５２５ｐの映像信号（ノンインタレースの映像信号）を
表示できるようにしたテレビジョン受像機も登場しつつ
ある。このようなテレビジョン受像機においては、５２
５ｉ，６２５ｉ，５２５ｐ，１０８０ｉなどのいずれの
映像信号が入力された場合にも、統一した所定の周波数
の所定の大きさの画像に変換して表示するようになされ
ている。統一周波数としては、例えば、５２５ｐが考え
られる。この場合、水平走査周波数ｆｈは、３１ｋＨｚ
となり、フィールド（フレーム）周波数ｆｖは、６０Ｈ
ｚとなる。

【０００３】図９は、従来のこのようなテレビジョン受
像機の構成例を表している。この構成例においては、Ａ
／Ｄ変換器１が、入力された第１の周波数の映像信号Ｙ
ｉ１，Ｕｉ１，Ｖｉ１をＡ／Ｄ変換し、ローパスフィル
タ（LPF）２に出力している。LPF２は、入力された信号
の水平方向の周波数と垂直方向の成分から、所定の低域
周波数成分だけを抽出し、補間回路３に出力している。
補間回路３は、LPF２より入力された画像データを補間
演算により縮小し、縮小した映像信号をフレームメモリ
４に供給している。フレームメモリ４は、ライトメモリ
コントローラ５とリードメモリコントローラ６により、
その書き込みと読み出しが制御されている。補間回路７
は、フレームメモリ４より読み出されたデータを、より
大きな画面の映像データに変換し、ミックス回路１５に
出力している。

【０００４】以上のＡ／Ｄ変換器１乃至補間回路７にお
ける場合と同様の処理が、Ａ／Ｄ変換器８乃至補間回路
１４において、他の映像信号Ｙｉ２，Ｕｉ２，Ｖｉ２に
対して行われる。

【０００５】ミックス回路１５は、補間回路７または補
間回路１４の出力の一方を選択し、Ｄ／Ａ変換器１６に
出力している。Ｄ／Ａ変換器１６は、入力された映像信
号をＤ／Ａ変換し、図示せぬCRTなどに出力する。

【０００６】次に、その動作について説明する。Ａ／Ｄ
変換器１は、入力された信号をＡ／Ｄ変換し、LPF２に
出力する。LPF２は、入力された映像信号の所定の低域
成分を抽出し、補間回路３に出力する。補間回路３は、
入力された映像信号を縮小する必要がある場合、線形補
間により縮小処理を行い、縮小した映像信号をフレーム
メモリ４に供給し、記憶させる。ライトメモリコントロ
ーラ５は、この場合におけるフレームメモリ４に対する
書き込み処理を制御する。

【０００７】フレームメモリ４に記憶された映像信号
は、リードメモリコントローラ６により制御されて読み
出され、補間回路７に供給される。補間回路７は、フレ
ームメモリ４より読み出された映像信号を、必要に応じ
て、補間処理により画面のサイズを拡大し、ミックス回
路１５に出力する。

【０００８】同様の処理が、Ａ／Ｄ変換器８乃至補間回
路１４においても行われ、ミックス回路１５に供給され
る。

【０００９】ミックス回路１５は、補間回路７または補
間回路１４より入力された映像信号の一方を選択し、Ｄ
／Ａ変換器１６に出力する。Ｄ／Ａ変換器１６は、入力
された映像信号をＤ／Ａ変換し、図示せぬCRTなどに出
力する。

【００１０】すなわち、このようなテレビジョン受像機
においては、図１０に示すように、例えば、１０８０ｉ
の映像信号、５２５ｉの映像信号、または６２５ｉの映
像信号を、それぞれ５２５ｐの映像信号に、画面のサイ
ズと走査線の数を変換して、出力表示することになる。

【００１１】図１１は、図９におけるフレームメモリ
４、ライトメモリコントローラ５、およびリードメモリ
コントローラ６より構成される回路のより具体的な構成
例を表している。フレームメモリ４に対応するフィール
ドメモリ３４とフィールドメモリ３５には、補間回路３
より出力されたデジタル映像信号が入力されるようにな
されている。また、フィールドメモリ３４とフィールド
メモリ３５には、図示せぬ回路から供給されたライト側
メモリコントロール信号（例えば、イネーブル信号）
が、スイッチ３３を介して供給されている。スイッチ３
３は、図示せぬ回路から供給されるライト側フィールド
切り換え信号に対応して、接点ａ側または接点ｂ側に切
り換えられるようになされている。

【００１２】フィールドメモリ３４またはフィールドメ
モリ３５には、スイッチ３７を介して、リード側メモリ
コントロール信号（イネーブル信号）も供給されてい
る。スイッチ３７は、Ｄ型フリップフロップ３２が出力
するリード側フィールド切り換え信号に基づいて、接点
ａ側または接点ｂ側に切り換えられるようになされてい
る。また、スイッチ３６も、リード側フィールド切り換
え信号に基づいて、接点ａ側または接点ｂ側に切り換え
られ、フィールドメモリ３４またはフィールドメモリ３
５より読み出された映像信号を補間回路７に出力するよ
うになされている。

【００１３】Ｄ型フリップフロップ３２は、スタート位
置検出回路３１が検出出力するリード側読み出しスター
トパルスに基づいて、ライト側フィールド切り換え信号
をラッチし、リード側フィールド切り換え信号として、
スイッチ３６とスイッチ３７に出力している。

【００１４】次に、その動作について、図１２のタイム
チャートを参照して説明する。

【００１５】スイッチ３３は、ライト側フィールド切り
換え信号（図１２（Ｂ））に同期して、その信号が高レ
ベルのとき、接点ａ側に切り換えられ、その信号が低レ
ベルのとき、接点ｂ側に切り換えられる。ライト側ライ
ンアドレスカウント信号（図１２（Ａ））も、ライト側
フィールド切り換え信号（図１２（Ｂ））が高レベルの
とき、フィールドメモリ３４に供給され、低レベルのと
き、フィールドメモリ３５に供給される。その結果、補
間回路３より供給されるデジタル映像信号は、ライト側
フィールド切り換え信号（図１２（Ｂ））が高レベルの
とき、フィールドメモリ３４に書き込まれ、低レベルの
とき、フィールドメモリ３５に書き込まれる。

【００１６】一方、ライト側フィールド切り換え信号
（図１２（Ｂ））は、Ｄ型フリップフロップ３２におい
て、スタート位置検出回路３１が出力するリード側読み
出しスタートパルス（図１２（Ｄ））に同期してラッチ
され、リード側フィールド切り換え信号（図１２
（Ｅ））として、スイッチ３６とスイッチ３７に供給さ
れる。これらのスイッチは、リード側フィールド切り換
え信号（図１２（Ｅ））が高レベルのとき、接点ｂ側に
切り換えられ、低レベルのとき、接点ａ側に切り換えら
れる。リード側ラインアドレスカウント信号（図１２
（Ｃ））は、リード側フィールド切り換え信号（図１２
（Ｅ））が高レベルのとき、フィールドメモリ３５に供
給される。その結果、フィールドメモリ３５より読み出
された映像信号が、スイッチ３６の接点ｂを介して補間
回路７に供給される。

【００１７】同様に、リード側フィールド切り換え信号
（図１２（Ｅ））が低レベルのとき、リード側ラインア
ドレスカウント信号（図１２（Ｃ））が、フィールドメ
モリ３４に供給されるので、フィールドメモリ３４より
読み出された映像信号が、スイッチ３６の接点ａを介し
て補間回路７に供給される。

【００１８】このように、この例の場合、例えば、６２
５ｉの映像信号（ｆｈ＝１５ｋＨｚ，ｆｖ＝５０Ｈｚ）
をノンインタレースの５２５ｐ（ｆｈ＝３１ｋＨｚ，ｆ
ｖ＝６０Ｈｚ）に変換する場合、ラインフリッカが目立
つのを避けるため、片フィールド処理をしている。すな
わち、書き込み時、フィールドメモリ３４にｎ番目のフ
レームの奇数フィールドを書き込んだとき、次のｎ＋１
番目のフレームにおいても、奇数フィールドの映像信号
をフィールドメモリ３５に書き込むようにしている。

【００１９】また、同様に、出力する映像信号として、
５２５ｉ（ｆｈ＝１５．７３４ｋＨｚ，ｆｖ＝６０Ｈ
ｚ），６２５ｉ（ｆｈ＝１５．６２５ｋＨｚ，ｆｖ＝５
０Ｈｚ）が設定された場合にも、入力信号が６２５ｉま
たは５２５ｉの場合には、垂直周波数変換を伴うので、
この場合においても、ラインフリッカが目立つのを避け
るため、片フィールド処理が行われている。

【００２０】

【発明が解決しようとする課題】しかしながら、このよ
うに片フィールド処理を行うと、図１３に示すように、
奇数フィールドと偶数フィールドの画像データのうち、
一方のフィールドの映像信号のみが利用されるため、垂
直解像度が劣化することになる。その結果、例えば、斜
め方向の直線が、滑らかな直線として表示されず、がた
がたした線として表示される課題がある。

【００２１】そこで、片フィールド処理ではなく、両フ
ィールド処理を行うことも考えられるが、両フィールド
処理を行うと、ラインフリッカが目立つ現象が発生す
る。

【００２２】すなわち、例えば６０Ｈｚから５０Ｈｚへ
垂直周波数の変換を伴う場合、６０Ｈｚの各フィールド
を５０Ｈｚの各フィールドに１対１に対応させると、そ
の周波数が異なるところから、各フィールドの映像信号
が、本来表示されるべき時刻より遅い時刻で表示されて
しまう、いわゆる追い越し現象が発生する。

【００２３】そこで、これを防止するために、例えば、
図１４に示すように、定期的に同一のフィールドを繰り
返し出力するようにすることで、追い越しが発生するの
を防止している。図１４に示す例では、６フィールド毎
に、同一のフィールドの映像信号が２回連続して出力さ
れている。このようにすると、ラインフリッカが特に目
立つようになる。

【００２４】すなわち、図１５に示すように、奇数フィ
ールドの１番目から５番目までの５本のラインの画素が
黒で、それより下側のラインの画素が白であるような場
合、偶数フィールドのラインは、奇数フィールドのライ
ンの間に位置するため、１番目から４番目までの４本の
ラインの画素は黒となり、それより下のラインの画素は
白となる。

【００２５】奇数フィールドと偶数フィールドの各ライ
ンの画素を、そのままノンインタレース方式の各フィー
ルド（フレーム）のラインの画素とすると、奇数フィー
ルドにおいては、上から５本のラインの画素が黒とな
り、偶数フィールドにおいては、上から４本のラインの
画素が黒となる。その結果、偶数フィールドと奇数フィ
ールドの画像が交互に表示されると、上から５本目のラ
インにおいては、同一の静止画像であったとしても、黒
の画素が表示される場合と、白の画素が表示される場合
とが発生する。これが３０Ｈｚの周波数のラインフリッ
カとして観察されることになる。

【００２６】垂直周波数の変換を伴わない場合にもライ
ンフリッカは発生するが、垂直周波数の変換を伴う場合
には、伴わない場合に較べて、ラインフリッカの発生す
る周波数がより低くなるので、特に目立つようになる。

【００２７】本発明はこのような状況に鑑みてなされた
ものであり、垂直解像度を劣化させることなく、かつ、
ラインフリッカが目立つのを抑制するようにするもので
ある。

【００２８】

【課題を解決するための手段】請求項１に記載の画像処
理装置は、入力される映像信号と出力される映像信号の
関係を判定する判定手段と、判定手段の判定結果に対応
して、所定の初期値を供給する供給手段と、供給手段が
供給する初期値を用いて所定の係数を発生する発生手段
と、発生手段により発生された係数を用いて、入力され
る映像信号の画素データから出力する映像信号の画素デ
ータを演算する演算手段とを備えることを特徴とする。

【００２９】請求項５に記載の画像処理方法は、入力さ
れる映像信号と出力される映像信号の関係を判定する判
定ステップと、判定ステップでの判定結果に対応して、
所定の初期値を供給する供給ステップと、供給ステップ
で供給される初期値を用いて所定の係数を発生する発生
ステップと、発生ステップで発生された係数を用いて、
入力される映像信号の画素データから出力する映像信号
の画素データを演算する演算ステップとを含むことを特
徴とする。

【００３０】請求項６に記載の提供媒体は、入力される
映像信号と出力される映像信号の関係を判定する判定ス
テップと、判定ステップでの判定結果に対応して、所定
の初期値を供給する供給ステップと、供給ステップで供
給される初期値を用いて所定の係数を発生する発生ステ
ップと、発生ステップで発生された係数を用いて、入力
される映像信号の画素データから出力する映像信号の画
素データを演算する演算ステップとを含む処理を画像処
理装置に実行させるコンピュータが読みとり可能なプロ
グラムを提供することを特徴とする。

【００３１】請求項１に記載の画像処理装置、請求項５
に記載の画像処理方法、および請求項６に記載の提供媒
体においては、入力される映像信号と出力される映像信
号の関係の判定結果に対応して供給される初期値を用い
て所定の係数が発生され、発生された係数を用いて、入
力される映像信号の画素データから出力する映像信号の
画素データが演算される。

【００３２】

【発明の実施の形態】以下に本発明の実施の形態を説明
するが、特許請求の範囲に記載の発明の各手段と以下の
実施の形態との対応関係を明らかにするために、各手段
の後の括弧内に、対応する実施の形態（但し一例）を付
加して本発明の特徴を記述すると、次のようになる。但
し勿論この記載は、各手段を記載したものに限定するこ
とを意味するものではない。

【００３３】請求項１に記載の画像処理装置は、入力さ
れる映像信号と出力される映像信号の関係を判定する判
定手段（例えば、図１のデコーダ７０）と、判定手段の
判定結果に対応して、所定の初期値を供給する供給手段
（例えば、図１のスイッチ６９）と、供給手段が供給す
る初期値を用いて所定の係数を発生する発生手段（例え
ば、図１の垂直補間係数発生回路８３）と、発生手段に
より発生された係数を用いて、入力される映像信号の画
素データから出力する映像信号の画素データを演算する
演算手段（例えば、図１の垂直線形補間回路８５）とを
備えることを特徴とする。

【００３４】請求項２に記載の画像処理装置は、演算手
段により演算された画素データを記憶する記憶手段（例
えば、図１のフィールドメモリ３４，３５）と、記憶手
段に対する画素データの書き込みと読み出しを制御する
制御手段（例えば、図１のスイッチ３３，３７）とをさ
らに備えることを特徴とする。

【００３５】図１は、本発明を適用した画像処理装置の
構成例を表すブロック図であり、図１１における場合と
対応する部分には、同一の符号を付してあり、その説明
は適宜省略する。

【００３６】図１の構成例は、図９の装置における補間
回路３、フレームメモリ４、ライトメモリコントローラ
５、およびリードメモリコントローラ６の一部の構成を
表すものであり、その他の構成は、図９における場合と
同様である。なお、図示は省略するが、補間回路１０、
フレームメモリ１１、ライトメモリコントローラ１２、
およびリードメモリコントローラ１３も、図１に示した
場合と同様に構成されている。

【００３７】図１の構成例においては、割算器５１にス
イッチ５０−１の接点ａから変換後の水平画素数Ｎが入
力され、接点ｂから変換後の垂直画素数Ｍが入力されて
いる。また、スイッチ５０−２の接点ａから変換前の映
像信号の水平画素数ｎが入力され、接点ｂから変換前の
映像信号の垂直画素数ｍが入力されている。これらの画
素数は、図示せぬCPUなどから入力されるものである。
割算器５１は、水平方向の拡大率Ｎ／ｎの逆数ｎ／Ｎを
演算し、水平補間係数発生回路８１のラッチ回路５２に
供給するとともに、垂直方向の拡大率Ｍ／ｍの逆数ｍ／
Ｍを演算し、垂直補間係数発生回路８３のラッチ回路６
４に供給している。

【００３８】ラッチ回路５２は、ラッチした値を加算器
５３に供給している。加算器５３は、ラッチ回路５２よ
り入力された値と、ラッチ回路５４より入力された値と
を加算し、ラッチ回路５５とラッチ回路５４に出力して
いる。ラッチ回路５２，５４，５５には、周波数ｆｓの
サンプリングクロックが供給されている。

【００３９】ラッチ回路５５は、加算器５３から入力さ
れた値を正規化した値ｐと、その値ｐを１から減算した
値（１−ｐ）を、水平線形補間回路８２の乗算器５６と
乗算器５７にそれぞれ出力している。乗算器５６は、LP
F２より入力された映像信号の画素データ（変換前の画
素データ）に対して、ラッチ回路５５より入力された値
ｐ（水平補間係数）を乗算し、加算器５９に出力してい
る。乗算器５７は、ラッチ回路５８により１クロック分
遅延された画素データと、ラッチ回路５５の出力する値
（１−ｐ）（水平補間係数）を乗算し、加算器５９に出
力している。加算器５９は、乗算器５６と乗算器５７の
出力を加算し、垂直線形補間回路８５の１Ｈ遅延回路６
０と乗算器６１に出力している。

【００４０】一方、垂直補間係数発生回路８３において
は、加算器６５がラッチ回路６４にラッチされた値と、
ラッチ回路６７にラッチされている値とを加算し、ラッ
チ回路６８に供給するとともに、初期値設定回路８４の
スイッチ６６の接点ａを介してラッチ回路６７に出力し
ている。ラッチ回路６８は、加算器６５より入力された
値を正規化した値ｑ（垂直補間係数）と、その値ｑを１
から減算した値（１−ｑ）（垂直補間係数）を発生し、
それぞれ、垂直線形補間回路８５の乗算器６１と乗算器
６２に出力している。

【００４１】垂直補間係数発生回路８３において、ラッ
チ回路６４、ラッチ回路６７、およびラッチ回路６８に
は、そのクロック端子に、周波数ｆｈの水平周波数クロ
ックが入力されている。

【００４２】初期値設定回路８４のデコーダ７０には、
図示せぬ回路から５種類の信号が入力されている。すな
わち、入力される映像信号が、インタレース信号である
のか、ノンインタレース信号であるのかを判別した入力
インタレース判別信号、入力された映像信号のフィール
ドが、奇数（Odd）フィールドまたは偶数（Even）フィ
ールドのいずれのフィールドであるのかを判別した入力
Odd/Even判別信号、出力する映像信号がインタレース信
号であるのか、ノンインタレース信号であるのかを判別
した出力インタレース判別信号、出力する映像信号のフ
ィールドが、奇数フィールドであるのか偶数フィールド
であるのかを判別した出力Odd/Even判別信号、並びに、
入力された映像信号のフィールドが奇数フィールドであ
るのに対して、出力する映像信号のフィールドも奇数フ
ィールドであるのか（入力された映像信号のフィールド
が偶数フィールドであるのに対して、出力する映像信号
のフィールドも偶数フィールドであるのか）、あるい
は、入力された映像信号のフィールドが偶数フィールド
であるのに対して、出力する映像信号のフィールドが奇
数フィールドであるのか（入力された映像信号のフィー
ルドが奇数フィールドであるのに対して、出力する信号
信号のフィールドが偶数フィールドであるのか）を表す
逆インタレース判別信号が入力されている。

【００４３】デコーダ７０は、これらの判別信号に基づ
いて、図２に示すようなテーブルを参照してオフセット
値を求め、求めたオフセット値をスイッチ６９に選択さ
せる制御信号を出力している。スイッチ６９は、デコー
ダ７０からの制御信号に対応して、０，０．５，delta
／２、または（０．５＋delta／２）のいずれかの値を
オフセット値として選択し、選択したオフセット値をス
イッチ６６の接点ｂを介してラッチ回路６７に初期値と
して供給している。このスイッチ６６は、フィールド周
期のプリセットパルスにより、１フィールドに１回、接
点ｂ側に切り換えられる。

【００４４】図２に示すように、ノンインタレース信号
をノンインタレース信号に変換する場合には、オフセッ
ト値は０とされる。また、ノンインタレース信号をイン
タレース信号に変換する場合には、出力する映像信号が
奇数フィールドである場合には、オフセット値は０とさ
れ、偶数フィールドである場合には、Delta／２とされ
る。ここで、Deltaは、垂直サイズの変化率（＝変換後
の垂直ライン数／変換前の垂直ライン数）の逆数（＝変
換前の垂直ライン数／変換後の垂直ライン数）を表し、
例えば６２５ｐの映像信号を５２５ｉの映像信号に変換
する場合、それぞれの映像信号の有効ライン数は、５７
６本または４８０本となるので、Delta＝５７６／４８
０＝２８８／２４０＝６／５＝１．２となる。

【００４５】インタレース信号をノンインタレース信号
に変換する場合には、入力された映像信号が、奇数フィ
ールドの映像信号であるとき、オフセット値は０．５
（入力された映像信号の水平走査線の間隔が１とされ
る）とされ、偶数フィールドであるとき、オフセット値
は０とされる。

【００４６】また、インタレース信号をインタレース信
号に変換する場合には、フィールドが対応するとき、す
なわち、奇数フィールドを奇数フィールドに変換し、偶
数フィールドを偶数フィールドに変換するときには、奇
数フィールドのとき、オフセット値は０．５とされ、偶
数フィールドのとき、オフセット値はDelta／２とされ
る。これに対して、入力されたインタレース信号の奇数
フィールドを偶数フィールドのインタレース信号に変換
して出力する場合には、オフセット値は０．５＋Delta
／２とされ、入力された偶数フィールドのインタレース
信号を奇数フィールドのインタレース信号として出力す
る場合には、オフセット値は０とされる。

【００４７】垂直線形補間回路８５においては、乗算器
６１が、水平線形補間回路８２の加算器５９より入力さ
れたデータに、垂直補間係数発生回路８３のラッチ回路
６８より入力された値ｑ（垂直補間係数）を乗算し、加
算器６３に出力している。１Ｈ遅延回路６０は、加算器
５９より入力されたデータを１Ｈ（水平走査線の周期）
分だけ遅延した後、乗算器６２に出力している。乗算器
６２は、１Ｈ遅延回路６０より入力されたデータに、垂
直補間係数発生回路８３のラッチ回路６８より入力され
た値（１−ｑ）（垂直補間係数）を乗算し、加算器６３
に出力している。加算器６３は、乗算器６１より入力さ
れた値と、乗算器６２より入力された値とを加算し、フ
ィールドメモリ３４とフィールドメモリ３５に出力して
いる。

【００４８】フィールドメモリ３４とフィールドメモリ
３５には、スイッチ３３の接点ａまたは接点ｂを介して
図示せぬ回路からライト側メモリコントロール信号が供
給されている。このスイッチ３３は、図示せぬ回路から
供給されるライト側フィールド切り換え信号に対応して
切り換えられるようになされている。

【００４９】フィールドメモリ３４とフィールドメモリ
３５にはまた、スイッチ３７の接点ａまたは接点ｂを介
して、図示せぬ回路より供給されたリード側メモリコン
トロール信号が供給されている。フィールドメモリ３
４、またはフィールドメモリ３５より読み出されたデー
タは、スイッチ３６の接点ａまたは接点ｂを介して、後
段の補間回路７に出力されるようになされている。

【００５０】スタート位置検出回路３１は、リード側読
み出しスタートパルスを発生し、Ｄ型フリップフロップ
３２のクロック端子に供給している。Ｄ型フリップフロ
ップ３２は、このリード側読み出しスタートパルスに同
期して、図示せぬ回路からその端子Ｄに供給されている
ライト側フィールド切り換え信号をラッチし、その端子
Ｑから、リード側フィールド切り換え信号として、スイ
ッチ３６とスイッチ３７に出力している。

【００５１】アドレス発生回路７１は、水平補間係数発
生回路８１の加算器５３の出力から、各ライン上の画素
の位置を検出し、また、垂直補間係数発生回路８３の加
算器６５の出力から、水平走査線の垂直方向の位置を検
出し、これらの位置に対応した書き込みアドレスを発生
して、フィールドメモリ３４とフィールドメモリ３５に
出力している。

【００５２】次に、その動作について説明する。割算器
５１には、スイッチ５０−１，５０−２が接点ａ側に切
り換えられているとき、変換後の水平画素数Ｎと変換前
の水平画素数ｎが入力される。割算器５１は、水平画素
数ｎを水平画素数Ｎで割算し、得られた値を水平補間係
数発生回路８１のラッチ回路５２に出力する。同様に、
割算器５１には、スイッチ５０−１，５０−２が、接点
ｂ側に切り換えられているとき、変換後の垂直画素数Ｍ
と、変換前の垂直画素数ｍが入力される。割算器５１
は、垂直画素数ｍを垂直画素数Ｍで割算し、得られた結
果を垂直補間係数発生回路８３のラッチ回路６４に供給
する。

【００５３】水平補間係数８１のラッチ回路５２は、入
力された値ｎ／Ｎを、サンプリングクロックに同期して
ラッチし、ラッチした値を加算器５３に出力する。加算
器５３は、入力された値をラッチ回路５４に出力する。
ラッチ回路５４でラッチされた値は、加算器５３に供給
され、ラッチ回路５２から入力された値に加算される。
このような動作がサンプリングクロックが入力される毎
に繰り返し実行され、加算器５３は、ｎ／Ｎ，２ｎ／
Ｎ，３ｎ／Ｎ，・・・といった値を周波数ｆｓのサンプ
リングクロックに同期して生成し、これをラッチ回路５
５に出力する。ラッチ回路５５は、加算器５３より入力
された値を正規化した値ｐと、値ｐを１より減算した値
（１−ｐ）を水平補間係数として、水平線形補間回路８
２の乗算器５６と乗算器５７に、それぞれ出力する。

【００５４】水平線形補間回路８２の乗算器５６は、画
素データに水平補間係数ｐを乗算し、加算器５９に出力
する。乗算器５７は、ラッチ回路５８により１クロック
分遅延された画素データ、すなわち、乗算器５６に入力
されている画素に対して、画面上において同一ライン上
の右側に隣接する画素のデータに水平補間係数（１−
ｐ）を乗算し、加算器５９に出力する。加算器５９は、
乗算器５６と乗算器５７より入力された値を加算する。
すなわち、これにより、同一ライン上の隣接する２つの
画素のデータに、水平補間係数ｐと水平補間係数（１−
ｐ）とで重み付けして生成した画素データが得られたこ
とになる。この画素データが、垂直線形補間回路８５の
乗算器６１と１Ｈ遅延回路６０に出力される。

【００５５】１Ｈ遅延回路６０は、入力された画素デー
タを１Ｈ分だけ遅延し、乗算器６２に出力する。その結
果、乗算器６１に１つの画素のデータが入力されている
タイミングにおいて、乗算器６２には、その画素の１ラ
イン下のラインの画素のデータが供給されていることに
なる。そして、上下に隣接するこれらの２つの画素デー
タが、垂直補間係数発生回路８３のラッチ回路６８より
入力される垂直補間係数ｑと（１−ｑ）で重み付けさ
れ、加算器６３で加算された後、フィールドメモリ３４
とフィールドメモリ３５に出力される。

【００５６】垂直線形補間回路８５で利用される垂直補
間係数は、次のようにして発生される。すなわち、デコ
ーダ７０は、入力映像信号と出力映像信号の種類に基づ
いて、４種類のオフセット値のいずれか１つを選択する
選択信号を図２のテーブルに基づいて生成し、これをス
イッチ６９に出力する。スイッチ６９は、この選択信号
に対応して、４つのオフセット値のいずれか１つを選択
する。スイッチ６６は、１フィールドに１回の割合で、
接点ｂ側に切り換えられ、このタイミングにおいて、ス
イッチ６９より出力されたオフセット値が、ラッチ回路
６７に初期値として設定される。

【００５７】加算器６５は、ラッチ回路６４にラッチさ
れている値ｍ／Ｍと、ラッチ回路６７でラッチされた初
期値とを加算し、出力する。スイッチ６６は、１フィー
ルドに１回の割合で出力されるプリセットパルスが供給
されていないタイミングにおいては、常に、接点ａ側に
切り換えられているので、加算器６５より出力された
値、すなわち、初期値にラッチ回路６４でラッチされた
値を加算した値がラッチ回路６７に供給され、ラッチさ
れる。そして、この値が、加算器６５に供給され、再び
ラッチ回路６４より供給される値に加算される。このよ
うな動作が水平走査周波数ｆｈのクロックに同期して繰
り返される結果、加算器６５から、（初期値＋ｍ／
Ｍ）、（初期値＋２ｍ／Ｍ）、（初期値＋３ｍ／Ｍ）・
・・といった値が生成される。この値が、ラッチ回路６
８によりラッチされ、その値を正規化した値が、垂直補
間係数ｑとして、乗算器６１に供給され、また、その値
ｑを１から減算した値（１−ｑ）が垂直補間係数として
乗算器６２に供給される。そして、この垂直補間係数に
基づいて、上下に隣接する２つの画素データが重み付け
された値が、乗算器６１，６２、および加算器６３によ
り演算される。

【００５８】例えば、いま、５２５ｉ（インタレース信
号）の映像信号を５２５ｐ（ノンインタレース信号）の
映像信号に、垂直サイズの変化率＝１で変換するものと
すると、図２に示すように、インタレース信号をノンイ
ンタレース信号に変換する場合、入力信号が奇数フィー
ルドであるとき、オフセット値が０．５とされ、偶数フ
ィールドであるとき、オフセット値は０とされる。その
結果、図３に示すように、入力映像信号の奇数フィール
ドの先頭のラインＩ０から０．５Ｈ（Ｈは、入力映像信
号の各フィールドのラインの間隔を表し、図３において
は、Ｈ＝１とされている）だけオフセットされる結果、
変換後の映像信号の奇数フィールドの最初のラインＯ０
は、入力された映像信号の奇数フィールドの最初のライ
ンＩ０と第２番目のラインＩ２の調度中間に位置する。
その結果、その位置に対応して生成される垂直補間係数
ｑは０．５、（１−ｑ）も０．５となり、それらに対応
して、ラインＯ０の画素データは、ラインＩ０とライン
Ｉ２の画素の平均値により生成されることになる。同様
に、変換後の映像信号の第２番目のラインＯ１は、変換
前の映像信号のラインＩ２とラインＩ４の調度中間に位
置するので、ラインＯ１の画素データはラインＩ２とラ
インＩ４の画素データの平均値で生成される。

【００５９】これに対して、偶数フィールドにおいて
は、オフセット値は０とされる。その結果、垂直補間係
数ｑの値は１とされ、（１−ｑ）は０となる。従って、
出力映像信号の最初のラインＯ０の画素データは、入力
映像信号のラインＩ１を、そのまま用いることで生成さ
れ、次のラインＯ１の画素データは、入力映像信号のラ
インＩ３の画素データから生成される。

【００６０】従って、図４に示すように、例えば、入力
映像信号のラインＩ０乃至Ｉ８までの画素データが黒で
あり、ラインＩ９より下のラインの画素データが白であ
るような場合、奇数フィールドにおいては、上下の２つ
のラインから出力する映像信号のラインが生成されるた
め、ラインＩ０，Ｉ２，Ｉ４，Ｉ６，Ｉ８から生成さ
れ、出力される映像信号のラインＯ０乃至Ｏ３は、黒の
画素データのラインとなり、ラインＩ１０，Ｉ１２，Ｉ
１４から生成されるラインＯ５，Ｏ６は、白の画素デー
タからなるラインとなる。

【００６１】これに対して、黒の画素データのラインＩ
８と白の画素データのラインＩ１０から生成されるライ
ンＯ４の画素データは、灰色の画素データとなる。

【００６２】一方、偶数フィールドにおいては、ライン
Ｉ１，Ｉ３，Ｉ５，Ｉ７の黒の画素データが、そのま
ま、ラインＯ０乃至Ｏ３の画素データとされるため、こ
れらは、いずれも黒の画素データのラインとなる。ま
た、ラインＩ９，Ｉ１１，Ｉ１３，Ｉ１５の白の画素デ
ータから生成されるラインＯ４，Ｏ５，Ｏ６，Ｏ７の画
素データも白の画素データとなる。

【００６３】その結果、偶数フィールドの画像と奇数フ
ィールドの画像が交互に表示されたような場合、ライン
Ｏ４において、灰色の画素データと白の画素データとが
交互に表示されることになる。その結果、ラインフリッ
カが発生することになるが、図１５に示した場合のよう
に、白い画素と黒い画素が表示される場合に較べれば、
灰色の画素と白い画素が表示されるので、奇数フィール
ドまたは偶数フィールドの画素が、２回連続して表示さ
れる場合でも、ラインフリッカの目立ちは抑制される。

【００６４】図３と図４の例においては、簡単のため、
垂直サイズの変化率が１である場合を例として説明した
が、例えば、６２５ｉの映像信号を５２５ｐの映像信号
に変換する場合には、６２５ｉの映像信号の有効走査線
数は５７６本であり、５２５ｐの映像信号の有効走査線
数は４８０本であるから、Delta＝５７６／４８０＝２
８８／２４０＝６／５＝１．２となる。

【００６５】この場合、図５に示すように、奇数フィー
ルドにおいては、０．５のオフセットが与えられるた
め、変換後の最初のラインＯ０は、変換前の最初のライ
ンＩ０と次のラインＩ２の平均値で生成され、ラインＯ
０の次のラインＯ１は、ラインＯ０と１．２の間隔で配
置されるため、ラインＯ１のラインＩ２からの距離は、
０．７（＝１．２−０．５）なり、ラインＯ１とライン
Ｉ４との距離は、０．３（＝１．０−０．７）となる。
その結果、ラインＯ１の画素データは、ラインＩ２の画
素データに０．３の重み付けをして得た値と、ラインＩ
４の画素データに０．７の重み付けをして得た値とを加
算して生成される。

【００６６】ラインＯ１から１．２の間隔を有するライ
ンＯ２は、ラインＩ４から０．９（＝１．２−０．３）
の距離を有し、ラインＩ６から０．１（＝１．０−０．
９）の間隔を有する。従って、ラインＯ２の画素データ
は、ラインＩ４の画素データに０．１の重み付けを施し
た値と、ラインＩ６の画素データに０．９の重み付けを
施した値との加算値から生成される。

【００６７】偶数フィールドにおいては、オフセット値
が０とされるため、変換後の最初のラインＯ０の位置
は、変換前の最初のラインＩ１と同一の位置となる。従
って、ラインＯ０は、ラインＯ１の画素データから生成
される。ラインＯ０から１．２の距離を有する次のライ
ンＯ１は、ラインＩ３から０．２（＝１．２−１．０）
の距離を有し、ラインＩ５から０．８（＝１．０−０．
２）の距離を有する。従って、ラインＯ１の画素データ
は、ラインＩ３の画素データに０．８の重み付けを施し
た値と、ラインＩ５の画素データに０．２の重み付けを
施した値との加算値から生成される。

【００６８】このように、重み付けがなされる結果、例
えば、図４に示したような黒い画素で構成されるライン
と白い画素で構成されるラインの境目において生成され
る変換後の画素データは、白い画素と灰色の画素で構成
される場合より、いずれも灰色の画素で構成される確率
が高くなり、よりラインフリッカが目立たなくなる。

【００６９】図６と図７は、インタレース信号をインタ
レース信号に変換して出力する場合を表しており、図６
は、入出力のフィールドが対応している場合を表し、図
７は、入出力のフィールドが逆転している場合を表して
いる。

【００７０】図６に示す場合、奇数フィールドにおいて
は、出力映像信号に０．５のオフセットが与えられる。
その結果、変換後の奇数フィールドの最初のラインＯＯ
０は、変換前の最初のラインＩ０と次のラインＩ２の中
間に位置し、ラインＯＯ０の画素データは、ラインＩ０
とラインＩ２の画素データの平均値から生成される。ラ
インＯＯ０から１．２の間隔を有するラインＯＯ１は、
ラインＩ２から０．７（＝１．２−０．５）の距離を有
し、ラインＩ４から０．３（＝１．０−０．７）の距離
を有している。従って、ラインＯＯ１の画素データは、
ラインＩ２の画素データに０．３の重み付けを施した値
と、ラインＩ４の画素データに０．７の重み付けを施し
た値との加算値から生成される。

【００７１】一方、偶数フィールドにおいては、変換後
の最初のラインＯＥ０には、Delta／２のオフセット値
が与えられる。その結果、ラインＯＥ０のラインＩ１か
らの距離は０．６（＝Delta／２）となり、ラインＩ３
からの距離は０．４（＝１．０−０．６）となる。その
結果、ラインＯＥ０の画素データは、ラインＩ１の画素
データに０．４の重み付けを施した値と、ラインＩ３の
画素データに０．６の重み付けを施した値との加算値か
ら生成される。ラインＯＥ１は、ラインＯＥ０から１．
２の距離を有している。従って、ラインＯＥ１は、ライ
ンＩ３から０．８（＝１．２−０．４）の距離を有し、
ラインＩ５から０．２（＝１．０−０．８）の距離を有
している。従って、ラインＯＥ１の画素データは、ライ
ンＩ３の画素データに０．２の重み付けを施した値と、
ラインＩ５の画素データに０．８の重み付けを施した値
の加算値から生成される。

【００７２】一方、図７に示すように、入力された奇数
フィールドの映像信号に対応して偶数フィールドの映像
信号を出力する場合には、出力する偶数フィールドの映
像信号に、０．５＋Delta／２のオフセット値が与えら
れる。その結果、出力する偶数フィールドの最初のライ
ンＯＯ０は、変換前の奇数フィールドの第２番目のライ
ンＩ２から、距離０．１（＝０．５＋０．６−１．０）
の距離を有し、ラインＩ４から０．９（＝１．０−０．
１）の距離を有している。従って、ラインＯＯ０の画素
データは、ラインＩ２の画素データに０．９の重み付け
を施した値と、ラインＩ４の画素データに０．１の重み
付けを施した値の加算値から生成される。ラインＯＯ１
は、ラインＩ４から０．３（＝１．２−０．９）の距離
を有し、ラインＩ６から０．７（１．０−０．３）の距
離を有している。従って、ラインＯＯ１の画素データ
は、ラインＩ４の画素データに０．７の重み付けを施し
た値と、ラインＩ６の画素データに０．３の重み付けを
施した値との加算値から生成される。

【００７３】変換前の偶数フィールドの映像信号から変
換後の奇数フィールドの映像信号を生成する場合には、
オフセット値は０とされる。従って、変換後の奇数フィ
ールドの最初のラインＯＥ０は、変換前の最初のライン
Ｉ１との距離が０となる。その結果、ラインＯＥ０の画
素データは、ラインＩ１の画素データから生成される。
ラインＯＥ０から１．２の距離を有するラインＯＥ１
は、ラインＩ３から０．２（＝１．２−１．０）の距離
を有し、ラインＩ５から０．８（＝１．０−０．２）の
距離を有する。従って、ラインＯＥ１の画素データは、
ラインＩ３の画素データに０．８の重み付けを施した値
と、ラインＩ５の画素データに０．２の重み付けを施し
た値の加算値から生成される。

【００７４】このように、この実施の形態の場合、両フ
ィールド処理が実行されるので、以上のようにして生成
された垂直線形補間回路８５の加算器６３から出力され
た画素データは、フィールド毎にフィールドメモリ３４
またはフィールドメモリ３５に、交互に書き込まれる。

【００７５】すなわち、ライト側フィールド切り換え信
号（図８（Ａ））に基づいて、スイッチ３３がライト側
フィールド切り換え信号が高レベルのとき、接点ａ側に
切り換えられ、低レベルのとき、接点ｂ側に切り換えら
れる。その結果、ライト側メモリコントロール信号（イ
ネーブル信号）が、ライト側フィールド切り換え信号が
高レベルのとき、フィールドメモリ３４に供給され、低
レベルのとき、フィールドメモリ３５に供給される。従
って、入力映像信号の各フィールドの画素データは、線
形補間処理がなされた後、フィールドメモリ３４または
フィールドメモリ３５に、交互に書き込まれる。このと
きの書き込みアドレスは、アドレス発生回路７１から出
力される。

【００７６】一方、スタート位置検出回路３１が発生す
るリード側読み出しスタートパルス（図８（Ｂ））に基
づいて、Ｄ型フリップフロップ３２が、ライト側フィー
ルド切り換え信号（図８（Ａ））をラッチし、リード側
フィールド切り換え信号（図８（Ｄ））を生成する。リ
ード側フィールド切り換え信号が高レベルのとき、スイ
ッチ３７とスイッチ３６は、接点ｂ側に切り換えられ、
低レベルのとき、接点ａ側に切り換えられる。従って、
リード側フィールド切り換え信号（図８（Ｄ））が高レ
ベルのとき、リード側メモリコントロール信号（イネー
ブル信号）が、フィールドメモリ３５に供給され、低レ
ベルのとき、フィールドメモリ３４に供給される。これ
により、一方のフィールドメモリ３４に書き込みが行わ
れているタイミングにおいて、他方のフィールドメモリ
３５からデータが読み出され、スイッチ３６の接点ｂか
ら出力される。また、他方のフィールドメモリ３５に書
き込みが行われているタイミングにおいて、一方のフィ
ールドメモリ３４から読み出しが行われ、スイッチ３６
の接点ａから出力される。フィールドメモリ３４，３５
に対する読み出しアドレス（図８（Ｃ））は、図示せぬ
回路から供給される。

【００７７】以上のようにして、例えば、６０Ｈｚの周
波数の入力映像信号を５０Ｈｚの周波数の出力映像信号
に変換する場合、図１４を参照して説明した場合と同様
に、一定の周期毎に同一のフィールドの画素データが、
２回繰り返し読み出され、追い越しの発生が防止され
る。

【００７８】なお、上記したような処理を行うコンピュ
ータプログラムをユーザに提供する提供媒体としては、
磁気ディスク、CD-ROM、固体メモリなどの記録媒体の
他、ネットワーク、衛星などの通信媒体を利用すること
ができる。

【００７９】

【発明の効果】以上の如く、請求項１に記載の画像処理
装置、請求項５に記載の画像処理方法、および請求項６
に記載の提供媒体によれば、入力される映像信号と出力
される映像信号の関係に対応して生成された初期値を用
いて係数を生成し、発生された係数を利用して、入力さ
れる映像信号の画素データから出力する映像信号の画素
データを演算するようにしたので、両フィールド処理し
て垂直解像度の劣化を防止するとともに、ラインフリッ
カが目立つのを抑制することが可能となる。

【図面の簡単な説明】

【図１】本発明を適用した画像処理装置の構成例を示す
ブロック図である。

【図２】入力信号と出力信号の組み合わせとオフセット
の関係を説明する図である。

【図３】インタレース信号をノンインタレース信号に変
換する場合の処理を説明する図である。

【図４】インタレース信号をノンインタレース信号に変
換した場合に発生するラインフリッカを説明する図であ
る。

【図５】インタレース信号をノンインタレース信号に変
換する場合の処理を説明する図である。

【図６】インタレース信号をインタレース信号に変換す
る場合の処理を説明する図である。

【図７】インタレース信号をインタレース信号に変換す
る場合の他の処理を説明する図である。

【図８】図１の画像処理装置の動作を説明するタイミン
グチャートである。

【図９】従来の画像処理装置の構成例を示すブロック図
である。

【図１０】走査線数、およびインタレース方式とノンイ
ンタレース方式の変換を説明する図である。

【図１１】図１０のフレームメモリ４、ライトメモリコ
ントローラ５、およびリードメモリコントローラ６の一
部の構成例を示すブロック図である。

【図１２】図１１の装置の動作を説明するタイミングチ
ャートである。

【図１３】片フィールド処理による垂直解像度の劣化を
説明する図である。

【図１４】追い越し防止処理を説明する図である。

【図１５】ラインフリッカの発生を説明する図である。

【符号の説明】

３ 補間回路， ４ フレームメモリ， ５ ライトメ
モリコントローラ，６ リードメモリコントローラ，
７，１０ 補間回路， １１ フレームメモリ， １２
ライトメモリコントローラ， １３ リードメモリコ
ントローラ，１４ 補間回路， １５ ミックス回路，
３１ スタート位置検出回路，３２ Ｄ型フリップフ
ロップ， ３４，３５ フィールドメモリ， ５１ 割
算器， ６９ スイッチ， ７０ デコーダ， ８１
水平補間係数発生回路，８２ 水平線形補間回路， ８
３ 垂直補間係数発生回路， ８４ 初期値設定回路，
８５ 垂直線形補間回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大野 武司 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5C063 BA01 BA04 CA01 CA14 CA16 CA23 CA40

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力される映像信号と出力される映像信
   号の関係を判定する判定手段と、 前記判定手段の判定結果に対応して、所定の初期値を供
   給する供給手段と、 前記供給手段が供給する前記初期値を用いて所定の係数
   を発生する発生手段と、 前記発生手段により発生された係数を用いて、入力され
   る映像信号の画素データから出力する映像信号の画素デ
   ータを演算する演算手段とを備えることを特徴とする画
   像処理装置。
2. 【請求項２】 前記演算手段により演算された画素デー
   タを記憶する記憶手段と、 前記記憶手段に対する画素データの書き込みと読み出し
   を制御する制御手段とをさらに備えることを特徴とする
   請求項１に記載の画像処理装置。
3. 【請求項３】 前記供給手段は、前記初期値として、入
   力された映像信号の水平走査線の間隔の０倍、若しくは
   ０．５倍に対応する値、垂直サイズの変化率の逆数の１
   ／２に対応する値、または入力された映像信号の水平走
   査線の間隔の０．５倍に対応する値と垂直サイズの変化
   率の逆数の１／２に対応する値を加算した値を供給する
   ことを特徴とする請求項１に記載の画像処理装置。
4. 【請求項４】 前記判定手段は、前記入力される映像信
   号および出力される映像信号がインターレース方式また
   はノンインターレース方式の映像信号のいずれであるの
   か、前記入力される映像信号および出力される映像信号
   のフィールドが、奇数フィールドと偶数フィールドのい
   ずれのフィールドであるのか、または前記入力される映
   像信号および出力される映像信号のフィールドが対応す
   るのか否かを表す情報から、前記入力される映像信号と
   出力される映像信号の関係を判定することを特徴とする
   請求項１に記載の画像処理装置。
5. 【請求項５】 入力される映像信号と出力される映像信
   号の関係を判定する判定ステップと、 前記判定ステップでの判定結果に対応して、所定の初期
   値を供給する供給ステップと、 前記供給ステップで供給される前記初期値を用いて所定
   の係数を発生する発生ステップと、 前記発生ステップで発生された係数を用いて、入力され
   る映像信号の画素データから出力する映像信号の画素デ
   ータを演算する演算ステップとを含むことを特徴とする
   画像処理方法。
6. 【請求項６】 入力される映像信号と出力される映像信
   号の関係を判定する判定ステップと、 前記判定ステップでの判定結果に対応して、所定の初期
   値を供給する供給ステップと、 前記供給ステップで供給される前記初期値を用いて所定
   の係数を発生する発生ステップと、 前記発生ステップで発生された係数を用いて、入力され
   る映像信号の画素データから出力する映像信号の画素デ
   ータを演算する演算ステップとを含む処理を画像処理装
   置に実行させるコンピュータが読みとり可能なプログラ
   ムを提供することを特徴とする提供媒体。