JP4628524B2 - 画像合成処理装置 - Google Patents
画像合成処理装置 Download PDFInfo
- Publication number
- JP4628524B2 JP4628524B2 JP2000196355A JP2000196355A JP4628524B2 JP 4628524 B2 JP4628524 B2 JP 4628524B2 JP 2000196355 A JP2000196355 A JP 2000196355A JP 2000196355 A JP2000196355 A JP 2000196355A JP 4628524 B2 JP4628524 B2 JP 4628524B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- image
- image data
- filter processing
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、グラフィックス画像データと他の画像入力データとを、任意の割合で合成してディスプレイ等に出力する画像合成処理装置に関し、特に、インターレース方式のビデオ出力時に発生するグラフィックス画像のラインフリッカを低減させるためのフィルタ処理部を備えた画像合成処理装置に関する。
【０００２】
【従来の技術】
従来からグラフィックス画像データと他の画像入力データとを、任意の割合で合成してディスプレイ等にインターレース方式でビデオ出力する画像合成処理装置が知られており、さらに、インターレース方式でビデオ出力する際に発生するグラフィックス画像のラインフリッカを低減させるために、合成前のグラフィック画像の垂直２ライン分（フィールドが異なり隣接する２ライン分）のビデオデータに対し、フィールド間のフィルタ処理を施してから出力するフィルタ処理部を備えた画像合成処理装置が知られている。
【０００３】
図６は、従来の画像合成処理装置の構成を示すブロック図である。
図６の画像合成処理装置９１は、例えば特定のデータフォーマットを用いて構成されるグラフィック画像のビデオデータを生成するグラフィック画像データ生成部２と、そのグラフィック画像データに対してフィルタ処理を施して出力するフィルタ処理部９３と、後述する設定レジスタ部９５に設定される内容を制御すると共に画像合成処理装置９１内各部の動作を司る制御部４と、フィルタ処理部９３の動作に関する各種設定およびグラフィック画像データと入力画像データの合成係数設定を格納する設定レジスタ部９５と、フィルタ処理部９３から出力されたグラフィック画像データと入力画像データとを設定レジスタ部９５に設定された合成係数に従って合成する画像合成部８と、外部からの画像データが入力される画像データ入力部９と、画像合成部８で合成された画像データが出力される画像データ出力部１０とから構成される。
【０００４】
また、フィルタ処理部９３内には、グラフィック画像の垂直２ライン分のビデオデータに対してフィールド間のフィルタ処理を施して出力するフィルタ部３１と、フィルタ部３１のフィルタ処理を実行させるか否かを切り替えるフィルタ処理実行制御部３２を有している。
【０００５】
また、設定レジスタ部９５内には、フィルタ処理部９３内のフィルタ処理実行制御部３２をＯＮ／ＯＦＦ切替させる設定を格納するフィルタ実行設定部５４と、画像合成部８で合成するグラフィック画像データと入力画像データの合成係数の設定を格納する合成係数設定部５１を有している。
【０００６】
次に、従来の画像合成処理装置９１の動作について説明する。
グラフィック画像データ生成部２で生成されたグラフィック画像データは、フィルタ処理部９３内のフィルタ部３１に入力する。フィルタ部３１は、フィルタ処理実行制御部３２の指示により入力したグラフィック画像データに対してフィルタ処理を実行するか否かを判断する。フィルタ処理実行制御部３２の指示がフィルタ処理を実行する指示である場合には、入力したグラフィック画像データに対してフィルタ処理を実行して画像合成部８に出力し、フィルタ処理実行制御部３２の指示がフィルタ処理を実行しない指示である場合には、入力したグラフィック画像データに対してフィルタ処理を実行しないで画像合成部８に出力する。
【０００７】
また、フィルタ処理実行制御部３２は、設定レジスタ部９５内のフィルタ実行設定部５４に設定された内容に従って切り替えられ、フィルタ実行設定部５４の設定内容は、制御部４により書き換えることができる。
【０００８】
画像合成部８は、画像データ入力部９から入力したビデオ画像データと、フィルタ部３１から入力したグラフィック画像データを、設定レジスタ部９５内の合成係数設定部５１に設定された内容に従って合成し、合成した画像データを画像データ出力部１０に出力する。
【０００９】
また、合成係数設定部５１の設定内容も、フィルタ実行設定部５４と同様に制御部４により書き換えることができる。
【００１０】
ところで、上記したフィルタ処理部９３は、グラフィック画像の垂直２ライン分のビデオデータに対してフィールド間のフィルタ処理を施して出力する処理を切り替えているが、それは、以下に示す理由からである。
【００１１】
グラフィック画像に対してフィルタ処理を実行すると、グラフィックス画像のラインフリッカを低減することができる。しかし、それと引き換えに、フィルタ処理によるグラフィック画像の画質劣化を伴う。従って、ディスプレイに表示されるグラフィック画像を確認した場合、例えばグラフィック画像をインターレース方式でビデオ出力する際に発生するラインフリッカの発生が少なく、かつフィルタ処理による画質劣化が顕著である場合等には、フィルタ処理を実行しないグラフィック画像の方が見易くなる場合がある。
【００１２】
そのため、従来の画像合成処理装置９１では、事前にディスプレイに表示されたグラフィック画像からラインフリッカの発生状況を確認し、制御部４を用いて設定レジスタ部９５内のフィルタ実行設定部５４の設定を調整することにより、フィルタ処理部９３内のフィルタ処理実行制御部３２を切り替えてグラフィック画像データに対するフィルタ処理の実行（ＯＮ）と非実行（ＯＦＦ）を切り替えていた。
【００１３】
このように、外部から入力される他のビデオ入力画像と合成してディスプレイ上に表示させる動作を実施する従来の画像合成処理装置９１は、グラフィックスの画像データ処理を行う制御部４、画像メモリ部４１、及び、その画像メモリ部４１をコントロールする為のメモリ制御処理部４２を有し、画像メモリ部４１に格納されたグラフィックスの画像データを、所定のビデオタイミングで読み出し、垂直２ライン分に相当するフィールドが異なり隣接するグラフィックス画像データを、画像メモリから同時に読み出し、フィールド間のフィルタ処理を行うことにより、ビデオ出力方式がインタレース方式の場合に発生するグラフィックス画像のラインフリッカを低減させていた。
【００１４】
また、従来の画像合成処理装置９１では、グラフィックス画像と外部からのビデオ入力画像との合成の割合を合成係数αとしてあらかじめ設定レジスタ部５１内の合成係数設定部５１にパラメータとして設定し、本係数値を用いて合成したビデオの画像データを出力していた。
【００１５】
【発明が解決しようとする課題】
上記したように、従来の画像合成処理装置では、使用者に見易い画像合成出力とするために、事前にディスプレイ上に表示されたグラフィックス画像からラインフリッカの発生状況を確認し、グラフィック画像データに対してフィルタ処理部９３でフィルタ処理を実行するか否かを制御部４により設定レジスタ部９５内のフィルタ実行設定部５４に設定することにより切り替える必要があった。
【００１６】
また、例えば、上記設定を省略するために、常時、グラフィック画像データに対してフィルタ処理部９３でフィルタ処理を実行するように設定レジスタ部９５内のフィルタ実行設定部５４を設定することも考えられるが、その場合には、グラフィック画像データが常時劣化してしまっていた。
【００１７】
ところで、画像合成処理装置は、グラフィック画像データと入力画像データを合成する場合であって、その中のグラフィック画像データの割合が小さい場合には、グラフィック画像のラインフリッカが目立ちにくくなるという特性を有している。従って、上記のように事前にディスプレイ上に表示されたグラフィックス画像からラインフリッカの発生状況を確認してフィルタ実行設定部５４を設定した場合には、ラインフリッカが目立たないグラフィック画像データに対してもフィルタ処理を実行してしまい、前記設定が役に立たないだけでなく、逆に、前記設定によりグラフィック画像データの画質をいたずらに劣化させてしまうという問題があった。
【００１８】
本発明は、上述した如き従来の問題を解決するためになされたものであって、グラフィック画像の種類によるフィルタ処理のＯＮ／ＯＦＦだけでなく、グラフィック画像データの合成割合に適応させてグラフィック画像データに対するフィルタ処理を実行することにより徒にグラフィックス画像の画質を劣化させない画像合成処理装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上述の目的を達成するため、請求項１に記載した本発明の画像合成処理装置は、グラフィック画像のビデオデータを生成するグラフィック画像データ生成部と、前記グラフィック画像の垂直２ライン分のビデオデータに対してフィールド間のフィルタ処理を施して出力するフィルタ処理部と、前記フィルタ処理部から出力するグラフィック画像データと外部から入力するビデオ画像データとを設定された合成係数に従って合成する画像合成部と、前記フィルタ処理を実行するか否かを切り替えるための設定および前記グラフィック画像データと前記画像データとの合成係数の設定を格納する設定レジスタ部と、前記設定及び各部の制御を司る制御部とを有し、前記フィルタ処理部内には、少なくとも前記フィルタ処理を実行するか否かを切り替えるための設定に基づいてフィルタ処理を制御するフィルタ処理実行制御部を有する画像合成処理装置であって、前記設定された合成係数と所定のしきい値とを比較して比較結果を出力する係数比較部を備え、前記フィルタ処理実行制御部は、前記フィルタ処理を実行するか否かを切り替えるための設定に加えて、前記係数比較部の出力に基づいて、前記グラフィック画像データに対するフィルタ処理を実行する制御を実施することを特徴とする。
【００２０】
請求項２の本発明は、請求項１記載の画像合成処理装置において、前記設定レジスタ部は、前記制御部からの指示により前記しきい値を設定するしきい値設定部を備えることを特徴とする。
【００２１】
請求項３の本発明は、請求項２記載の画像合成処理装置において、前記設定レジスタ部は、前記制御部からの指示により前記しきい値の上限値を設定するしきい値上限設定部を備え、前記係数比較部は、前記合成係数と前記しきい値設定部に設定されたしきい値とを比較した比較結果、および、前記合成係数と前記しきい値上限設定部に設定されたしきい値とを比較した比較結果の双方を前記フィルタ処理実行制御部に出力することを特徴とする。
【００２２】
【発明の実施の形態】
以下、本発明を図示した実施形態に基づいて説明する。
実施の形態１．
図１は、本発明の実施の形態１の画像合成処理装置の構成を示すブロック図である。
尚、図１において、図６に示した従来の画像合成処理装置と同じ機能の部分については同じ符号を付し、重複する説明を省略する。
【００２３】
図1の画像合成処理装置１が図６に示した従来の画像合成処理装置９１と主に異なる点としては、合成係数設定部５１から出力された合成係数αが入力されると共に固定値のしきい値が入力され、双方の入力を比較して比較結果を制御信号として出力する係数比較部６と、その係数比較部６に入力される固定値のしきい値を格納するしきい値記憶部７とが新たに備えられている点と、フィルタ処理部３内のフィルタ処理実行制御部３３が、係数比較部６から出力される制御信号をパラメータとして入力し、グラフィック画像データに対するフィルタ処理を実行するためにフィルタ実行設定部５４に格納されている設定による制御に対してさらに追加制御を実施する点である。
【００２４】
次に、画像合成処理装置１の動作について説明する。
まず、制御部４により、グラフィックス画像と外部からの入力画像との合成割合が決定されて、その合成係数αが合成係数設定部５１に設定される。合成係数αは、例えば８ビットの値を持つ場合には、０から２５５までの範囲の値をとることができる。係数比較部６では、この合成係数α(以下、αと記載する)が入力されると、しきい値記憶部７に予め格納されていた固定値のしきい値Ｎ(Ｎは、０から２５５までの範囲の値をとる整数)を読み出して比較し、その比較結果をフィルタ処理実行制御部３３に制御信号(１ビット)として出力する。このときの比較論理としては、例えば、α＜Ｎの場合は‘１’を出力し、α≧Ｎの場合は‘０’を出力することになる。
【００２５】
フィルタ処理実行制御部３３では、係数比較部６から出力された制御信号（比較結果）が入力されると、その比較結果を基にしてフィルタ部３１においてグラフィック画像の垂直２ライン分のビデオデータに対してフィールド間のフィルタ処理を施して出力するか否か(ＯＮ／ＯＦＦ)を以下の論理に基づいて制御する。
【００２６】
なお、この場合の制御では、フィルタ部３１におけるフィルタ処理そのものの動作は、従来と同じとなるが、フィルタ処理を施して出力するか否かの判断に係数比較部６からの比較結果が加味されることになる。
【００２７】
フィルタ部３１の具体的な制御内容としては、以下のようになる。設定レジスタ部５内のフィルタ実行設定部５４に設定された制御内容に基づいてフィルタ処理を行わない(ＯＦＦ)場合には、フィルタ部３１は従来と同様にフィルタ処理を行わずにグラフィック画像データをそのまま出力する。ところが、設定レジスタ部５内のフィルタ実行設定部に設定された制御内容に基づいてフィルタ処理を行う(ＯＮ)場合には、そのＯＮの間中連続してフィルタ部３１でフィルタ処理を実行するわけではなく、そのＯＮの間中であっても、係数比較部６からの制御信号により、フィルタ処理実行制御部３３でフィルタ処理のＯＮ／ＯＦＦを別途の論理で制御する。
【００２８】
例えば、係数比較部６からの制御信号が‘０’の場合、フィルタ処理を行うこととし、制御信号が‘１’の場合、フィルタ処理を行わずに、画像データをそのまま出力することとする。このようにフィルタ処理実行制御部３３を制御することにより、設定レジスタ部５内のフィルタ実行設定部５４にフィルタ処理を行うように設定されている場合であっても、係数比較部６から入力される制御信号の内容によって、フィルタ部３１がフィルタ処理を行わないようにすることができる。本実施形態では、上記のように合成係数により、言わば適応的なフィルタ処理を実施できることになる。
【００２９】
ここで、本実施の形態１でフィルタ処理が実施されるグラフィック画像データについて、さらに詳しく説明する。
【００３０】
図２は、図１の画像合成処理装置１の構成をさらに詳しく示したブロック図である。また、図２では、グラフィック画像データ生成部２の内部構成、および、フィルタ処理部３と画像合成部８の間の構成が具体的に追加されている。
【００３１】
まず、グラフィック画像データ生成部２の内部構成では、画像メモリ４１は、様々な形式で定義されたグラフィックス画像データを格納する。メモリ制御処理部４２は、上記タイミング信号生成部４５で生成されたリアルタイム制御信号を基準タイミングとして、画像メモリ部４１からフィールド間のグラフィックス画像データを同時に読み出す。メモリ部４３内の第１のＦＩＦＯ部６１及び第２のＦＩＦＯ部６２は、上記メモリ制御処理部４２から読み出されたフィールド間のグラフィックス画像データを各々蓄積する。同期信号入力部４４は、外部からのクロック信号や、水平垂直各種同期信号等を入力する。
【００３２】
タイミング信号生成部４５は、入力された上記各種同期信号から、所望のビデオタイミング信号や各種制御信号を生成する。マルチプレクサ部４６は、上記第１のＦＩＦＯ部６１及び第２のＦＩＦＯ部６２から読み出されたフィールド間グラフィックス画像データに対してマルチプレクス処理を実施する。色情報テーブル記憶部４７は、マルチプレクサ部４６から出力された画像データがアドレスとして入力され、アドレスに対応するグラフィックス画像データ(ＲＧＢ４：４：４)を出力するメモリとしての機能を有している。デマルチプレクサ部４８は、上記した色情報記憶部４７から出力されたグラフィックス画像データ(ＲＧＢ４：４：４)をフィールド間のデータ毎に再び分離してフィルタ部３１に出力する。
【００３３】
また、フィルタ処理部３と画像合成部８の間の構成では、マトリクス処理部３５は、フィルタ処理部３から出力されたＲＧＢ形式を有するグラフィックス画像データを、ＹＣｂＣｒ形式に変換する。ＬＰＦ／サブサンプリング部３６は、マトリクス処理部３５から出力されたグラフィックス画像データＹＣｂＣｒ４：４：４を、ＹＣｂＣｒ４：２：２形式に変換するために、クロマデータ(Ｃｂ及びＣｒ)に対してローパスフィルタ処理を行った後、サブサンプリング処理を行う。
【００３４】
図２では上記のような構成が追加されて記載されるため、図１で説明した画像合成処理装置の各部についても以下の内容が追加される。制御部４は、グラフィックス画像データの画像メモリ部４１やメモリ部４３への読み書きや、そのデータ処理を実施する。設定レジスタ部５は、上記タイミング信号生成部４５で生成する信号の動作条件等を格納する。フィルタ処理部３は、デマルチプレクサ部４８から出力されたフィールド間の各データについてフィールド間のフィルタ処理を行う。画像データ入力部９は、外部からのビデオデータ(ＹＣｂＣｒ４：２：２)を入力する。設定レジスタ部５内に設けられた合成係数設定部５１は、ＬＰＦ／サブサンプリング部３６から出力されるグラフィックス画像データと、画像データ入力部９から入力される外部ビデオデータとの合成割合を設定する。
【００３５】
次に、図１よりもさらに詳細な図２の画像合成処理装置の各構成に基づいて動作を説明する。
画像合成処理装置１がサポートするグラフィックス画像データは、様々なデータ形式を備える。なお、以下の説明では、一例として、１ピクセルあたりのグラフィックス画像データが８ビットで表される、Ｃｌｕｔ（色情報テーブル）８グラフィックス・データ形式を持つ画像データを、外部から入力されるＩＴＵ−ＲＢＴ−６０１：ＹＣｂＣｒ(４：２：２)ビデオ形式(以下ＢＴ−６０１形式)を持つビデオデータと合成し、同じビデオ出力形式で外部に出力する場合の動作として説明する。
【００３６】
最初に、画像合成処理装置の画像データ処理を行う制御部４は、グラフィックス画面として画面上に表示するデータをあらかじめ画像メモリ部４１に書き込む。ビデオ出力形式がＢＴ−６０１形式の場合は、表示するグラフィックス画面１枚あたり、水平７２０ピクセル、垂直４８０ラインの計７２０×４８０×８Ｂｉｔのデータ領域を、メモリ上にグラフィックス画像データとして確保することとなる。
【００３７】
次に、タイミング信号生成部４５は、同期信号入力部４４に入力されるピクセルクロック(１３．５ＭＨｚ)と水平および垂直の各種同期信号から、ＢＴ−６０１ビデオ信号形式に準拠したタイミング信号を生成する。これにより、ビデオ信号の水平／垂直周波数や、ブランキング信号等のタイミングが、規格に準拠した形で生成される。また、画像メモリ部４１からのグラフィックス画像データを読み出すためのタイミング信号や、グラフィックス画像データをＢＴ−６０１形式で出力するためのビデオデータ出力タイミング信号も、タイミング信号生成部４５にて生成する。この場合の、各種タイミング信号生成に必要となる設定パラメータは、設定レジスタ部５に格納される。
【００３８】
メモリ制御処理部４２は、上記画像メモリ部４１に蓄積された画像データをディスプレイ上に表示するために、画像メモリ部４１に蓄積された画像データをライン毎のタイミング信号で高速に読み出す。この場合のタイミング信号は、上記タイミング信号生成部４５において生成された信号である。また、ＢＴ−６０１形式の場合の高速な読み出しとは、例えば、２７ＭＨｚの如き、ピクセルクロック周波数の１３．５ＭＨｚよりも早い周波数を、画像メモリの動作クロックとして使用することを意味する。また、画像メモリ部４１からのデータ読み出し方法としては、隣接するライン毎にフィールド間のデータの対として読み出す。
【００３９】
以下に、この画像メモリ部４１からのデータ読み出し方法について図を用いて説明する。
図３は、画像メモリ部４１からのデータ読み出し方法を示すものであり、画像合成処理装置の画像メモリ部４１に蓄積されたグラフィックス画像データから、メモリ制御処理部４２がフィールド間の２系統のデータを読み出す時の概念図である。
【００４０】
例えば、第１フィールドの第１ライン(メモリマッピング上の第１ライン：ｎ＝１)をディスプレイ上に表示させる場合は、第１フィールドの第１ラインと第２フィールドの第１ラインに相当する画像データ(画像メモリ部４１の第１ライン：ｎ＝１と、第２ライン：ｎ＝２)をライン単位で同時に読み出す。また、第２フィールドの第１ラインをディスプレイ上に表示させる場合も同様にして、第２フィールドの第１ラインと、第１フィールドの第２ライン(画像メモリ部４１の第２ライン：ｎ＝２と第３ライン：ｎ＝３)に相当する画像データをライン単位で読み出す。そして、読み出された各画像データは、それぞれ、メモリ部４３内の第１のＦＩＦＯ部６１と、第２のＦＩＦＯ部６２に、メモリの動作クロックを用いて高速に書き込まれる。
【００４１】
メモリ部４３内の第１のＦＩＦＯ部６１、及び、第２のＦＩＦＯ部６２に格納されたフィールドが異なり隣接する画像データは、タイミング信号生成部４５において生成された各ライン毎のタイミング信号を用いて、ピクセルクロック(１３．５ＭＨｚ)に同期して同時に読み出される。
【００４２】
読み出されたフィールドが異なり隣接する各画像データは、マルチプレクサ部４６において、ピクセルクロックに同期した２倍の周波数成分を持つクロック(２７ＭＨｚ)でマルチプレクスされる。これにより、１３．５ＭＨｚのピクセルクロック１周期中に、フィールドが異なり隣接する２つのライン画像データが、２７ＭＨｚの周波数に同期した形でマルチプレクスされることになる。
【００４３】
マルチプレクスされた画像データは、色情報テーブル記憶部４７に８ビットのアドレスとして入力される。色情報テーブル記憶部４７は、予め制御部４から書き込まれた２５６×２４ＷｏｒｄのグラフィックスＲＧＢ(Ｒ，Ｇ，Ｂ各８ビット)画像データが格納されたＲＡＭとしての役割を持ち、入力されるアドレスに相当するＲＧＢ各８ビット、すなわち合計２４ビットのグラフィックス画像データを２７ＭＨｚクロックに同期して出力する。この色情報テーブル記憶部４７を介することにより、例えば、Ｃｌｕｔ８グラフィックス画像データ形式の場合には、約１６７７万色の中から、任意の２５６色をグラフィックス画像として出力することができるようになる。
【００４４】
色情報テーブル記憶部４７から出力されたＲＧＢ各８ビットのディジタル画像データは、デマルチプレクサ部４８に入力されることにより、再びフィールドが異なり隣接する画像データに分離される。例えば、画像メモリ部４１に蓄積されたグラフィックス画像データの第ｎライン目(ｎ：１〜４８０、ｎは整数)のデータＲＧＢ(ｎ)(ｉ)(ｉは水平方向の画素位置１〜７２０を示す)をディスプレイ上に表示するために、画像メモリ部４１からデータを読み出している場合、デマルチプレクサ部４８からの出力は、以下に示すＬ１，Ｌ２の２ライン分に相当する各ＲＧＢ画像データを、ピクセルクロック(１３．５ＭＨｚ)に同期して並列に出力する。
【００４５】
(ただし、ｎ＝７２０，ｎ＋１＝７２１≧７２０の場合，
Ｌ１＝Ｌ２＝ＲＧＢ(７２０)(ｉ)とする。)
【００４６】
デマルチプレクサ部４８から出力されたフィールド間の各ＲＧＢ画像データは、フィルタ処理部３に入力され、上記したようにフィールド間のフィルタ処理をフィルタ部３１で行う場合と、そうでない場合とに分けられる。
【００４７】
例えば、フィルタ処理部３への入力データをＲＧＢ(ｎ)(ｉ)(ｎ：１〜４８０，ｉ：１〜７２０；ｎ，ｉは整数)とすると、フィルタ部３１では以下の（１）式に応じて計算した結果をＦＲＧＢ(ｎ)(ｉ)として出力する。
【００４８】
【００４９】
ここで、フィルタ処理部３で、フィルタ部３１からの出力データに上記フィルタ処理を行うかどうか(ＯＮ／ＯＦＦ)の選択は、フィルタ処理実行制御部３３により制御され、さらに、フィルタ処理実行制御部３３は、制御部４により設定された設定レジスタ部５内のフィルタ実行設定部５４の設定により制御される。
【００５０】
フィルタ処理部３から出力されたグラフィックスの画像データＦＲＧＢ(ｎ)(ｉ)は、マトリクス処理部３５に入力され、ＲＧＢ４：４：４データ形式からＹＣｂＣｒ４：４：４データ形式に変換される。マトリクス変換処理を行うための演算式は、ＢＴ−６０１に記載の演算式を使用する。結果として、マトリクス処理部３５に入力されるＲＧＢ各８ビットの入力画像データは、ＹＣｂＣｒ各８ビットの輝度、色差画像データに変換されて、マトリクス処理部３５から出力される。
【００５１】
マトリクス処理部３５から出力されたＹＣｂＣｒ４：４：４データ形式のグラフィックス画像データは、ＬＰＦ／サブサンプリング部３６に入力されることで、ＹＣｂＣｒ４：２：２データ形式のグラフィックス画像データに変換される。すなわち、ＹＣｂＣｒ４：４：４データ形式中のＣｂおよびＣｒの各々の色差データのみについて、ローパスフィルタ処理をした後、サブサンプリング処理を行うことにより、ＹＣｂＣｒ４：２：２データ形式に変換する。
【００５２】
ＬＰＦ／サブサンプリング部３６から出力されたＹＣｂＣｒ４：２：２データ形式のグラフィックス画像データ(ＧＹＣ(ｎ)(ｉ)とする)は、画像合成部８に入力され、画像データ入力部９に入力されたＹＣｂＣｒ４：２：２外部ビデオ入力データ(ＭＹＣ(ｎ)(ｉ)とする)と合成されて、画像データ出力部１０からＢＴ−６０１：ＹＣｂＣｒ４：２：２ビデオ出力形式(ＯＹＣ(ｎ)(ｉ)とする)となって出力される。
【００５３】
また、この場合の画像合成部８における合成割合を定義する合成係数αは、設定レジスタ部５内部に設けられた合成係数設定部５１に設定される。例えば、合成係数α(以下、式中ではαと記す)が８ビットで定義されるとすると、合成されるビデオデータは、以下の（２）式で表される。
【００５４】
【００５５】
本実施の形態１では、上記した構成および動作によって、画像メモリ部４１に蓄積されたグラフィックス画像データと、外部から画像データ入力部９に入力されるビデオ画像を、合成係数設定部５１において設定された合成係数αで合成して出力するが、その際に、フィルタ処理部３におけるフィールド間のフィルタ処理について、設定レジスタ部５のフィルタ実行設定部５４に格納された内容のみによらず、合成係数設定部５１に格納された内容によっても判断することにより、言わばディスプレイの出力画像に適応的に実施するようにしたので、合成された出力画像中のグラフィックス画像にラインフリッカが目立つ場合に限りフィルタ処理を実施してラインフリッカを低減させることができ、また、ラインフリッカが目立たない場合のフィルタ処理による不要な画質の劣化を低減させることができる。
【００５６】
実施の形態２．
実施形態１では、上記のようにグラフィックス画像に対するフィルタ処理を出力画像に適応的に行うための制御信号の生成に、合成係数αとしきい値（固定値）との比較を行ったが、グラフィックス画像の種類は多数あり、その各々のラインフリッカの発生状況は異なり、さらに、外部入力画像と合成した時に発生する各グラフィックス画像のラインフリッカの発生状況も合成係数αの値により異なるため、上記のしきい値は、固定値ではなく任意に変えられる可変値であることが望ましい。そこで、合成係数αとの比較に用いるパラメータを固定値ではなく、制御部から任意の値に設定できるように構成した実施形態を以下に実施の形態２として示す。
【００５７】
図４は本発明の実施の形態２の画像合成処理装置の構成を示すブロック図である。
図４の画像合成処理装置１１が図１の画像合成処理装置１と異なる主な点は、図１のしきい値記憶部７が削除されている代わりに設定レジスタ部１５内にしきい値設定部５２を有している点である。また、上記に関連して、係数比較部１６は、設定レジスタ部１５内の合成係数設定部５１からの入力に加えて、しきい値設定部５２からも入力されるように構成されている。他の構成については、図１と同構成であるので、図４では説明を省略する。
【００５８】
しきい値設定部５２は、制御部４により任意の値に設定されるしきい値を格納する。このしきい値は、上記したように、各グラフィックス画像のラインフリッカの発生状況、および、合成係数αの値の組み合わせにより、ディスプレイに表示される合成画像に適応的に予め設定される。
【００５９】
次に、本実施の形態２の画像合成処理装置１１の動作について説明する。
なお、上記した係数比較部１６およびしきい値設定部５２以外の画像合成処理装置１１の動作は、図１の画像合成処理装置１の動作と同様であるため説明を省略し、画像合成処理装置１の動作と異なる動作について説明する。
【００６０】
まず、合成係数設定部５１の動作が、実施の形態１の場合と同じあり、設定される合成係数αが８ビットの値を持つとする。その場合、しきい値設定部５２は、８ビットの値を制御部４から任意に設定できるレジスタとしての機能を有することになる。ここで、しきい値設定部５２に設定されるしきい値をＮｍ(Ｎｍは０から２５５までの範囲の値をとる整数)とすると、係数比較部１６は、合成係数αとしきい値Ｎｍを入力し、その双方の値を比較した結果をフィルタ処理実行制御部３３に制御信号(１ビット)として出力する。
【００６１】
この場合の比較論理としては、合成係数α＜しきい値Ｎｍの場合は‘１’を出力し、合成係数α≧しきい値Ｎｍの場合は‘０’を出力する。また、制御部４からしきい値Ｎｍの値を任意に切り替えて設定できるので、係数比較部１６から出力されるフィルタ処理実行制御部３３の制御信号は、設定されたしきい値Ｎｍの値に応じて、任意に変更することができる。係数比較部１６から出力された上記制御信号はフィルタ処理実行制御部３３に入力され、実施の形態１と同様にフィルタ部３１の処理動作が行われる。
【００６２】
本実施の形態２では、上記した構成および動作によって、フィルタ処理を出力画像に適応的に行うための制御信号を生成する際に、合成係数αと比較されるしきい値Ｎｍを任意に切り替えて設定できるようにし、合成係数αがしきい値Ｎｍ以上である場合のみフィルタ部３１でグラフィック画像に対するフィルタ処理を実施するようにしたので、多種類のグラフィックス画像、および、外部入力画像と合成した時に発生する各グラフィックス画像に対応させて、合成された出力画像中のグラフィックス画像のラインフリッカが目立つ場合に限りフィルタ処理を実施できる。従って、多種類のグラフィックス画像、および、外部入力画像と合成した時に発生する各グラフィックス画像に対応させて目立つラインフリッカのみを低減させることができ、また、ラインフリッカが目立たない場合のフィルタ処理による不要な画質の劣化を低減させることができる。
【００６３】
実施の形態３．
実施の形態２では、上記のようにフィルタ処理を適応的に行うための制御信号の生成に合成係数αと可変して設定可能な一つのしきい値との比較を行い、各グラフィックス画像に対応させてラインフリッカが目立つ場合に限りそのラインフリッカを低減させるようにフィルタ処理を実施したが、例えば、グラフィックス画像が表示画面のほとんどを占める場合には、ラインフリッカが有ってもグラフィックス画像の画質を優先させたい場合がある。そこで、ラインフリッカが目立っても画質を優先させる場合に対応できるように、上記した実施の形態２のしきい値に加えてさらに比較するしきい値を一つ増やした二つの各しきい値と、合成係数とを比較してフィルタ処理を設定できるように構成した実施形態を以下に実施の形態３として示す。
【００６４】
図５は本発明の実施の形態３の画像合成処理装置の構成を示すブロック図である。
図５の画像合成処理装置２１が図４の画像合成処理装置１１と異なる主な点は、設定レジスタ部２５内にしきい値上限設定部５３を有している点である。また、上記に関連して、係数比較部２６は、設定レジスタ部１５内の合成係数設定部５１からの入力およびしきい値設定部５２からの入力に加えて、しきい値上限設定部５３からも入力されるように構成されている。他の構成については、図４と同構成であるので、図５では説明を省略する。
【００６５】
しきい値上限設定部５３は、しきい値設定部５２と同様に制御部４により任意の値に設定されるしきい値を格納する。このしきい値は、上記したように、グラフィックス画像がディスプレイの表示画面のほとんどを占める場合の合成係数αに対応し、例えば、その場合の合成係数αよりも僅かに小さく設定される。係数比較部２６は、合成係数設定部５１において設定された合成係数αと、しきい値設定部５２及びしきい値上限設定部５３に設定された二つのしきい値が入力され、合成係数αと各しきい値との比較を行い、その比較結果を制御信号として出力する。
【００６６】
次に、本実施の形態３の画像合成処理装置２１の動作について説明する。
なお、上記した係数比較部２６およびしきい値上限設定部５３以外の画像合成処理装置２１の動作は、図４の画像合成処理装置１１の動作と同様であるため説明を省略し、画像合成処理装置１１の動作と異なる動作について説明する。
【００６７】
まず、合成係数設定部５１およびしきい値設定部５２の動作が実施の形態２の場合と同じあり、合成係数設定部５１に設定される合成係数αが８ビットの値を持つとする。その場合、しきい値上限設定部５３は、しきい値設定部５２と同様に、８ビットの値を制御部４から任意に設定できるレジスタとしての機能を持つ。このしきい値上限設定部５３に設定される値をしきい値Ｎｌ(Ｎｌは、０から２５５までの範囲の値をとる整数でしきい値Ｎｌ≧しきい値Ｎｍとする)とすると、係数比較部２６は合成係数αとしきい値Ｎｍおよびしきい値Ｎｌが入力され、合成係数αと各しきい値との比較結果をフィルタ処理実行制御部３３に制御信号(各１ビット)で出力する。
【００６８】
このときの比較論理としては、合成係数α＜しきい値Ｎｍの場合は‘１’を出力し、しきい値Ｎｍ≦合成係数α≦しきい値Ｎｌの場合は‘０’を出力し、合成係数α＞しきい値Ｎｌの場合は‘１’を出力する。また、制御部４からしきい値Ｎｍおよびしきい値Ｎｌの値を任意に切り替えて設定できるので、係数比較部２６から出力されるフィルタ処理実行制御部３３の制御信号は、設定されたしきい値Ｎｍおよびしきい値Ｎｌの値に応じて、任意に変更することができる。係数比較部２６から出力された上記制御信号は、フィルタ処理実行制御部３３に入力され、実施の形態１と同様にフィルタ部３１の処理動作が行われる。
【００６９】
本実施の形態３では、上記した構成および動作によって、フィルタ処理を出力画像に適応的に行うための制御信号を生成する際に、合成係数αと比較される２段階のしきい値を任意に切り替えて設定できるようにしたので、実施の形態２に示した多種類および合成時のグラフィックス画像の各々のラインフリッカの発生状況に対応でき、さらに、ラインフリッカが目立っても画質を優先させる場合に対応できることができる。
【００７０】
なお、本実施の形態３ではしきい値を２段階として記載したが、例えば、しきい値を３段階以上として、合成係数αの値に対応させてさらに細かくフィルタ部３１の処理を制御しても良い。
【００７１】
【発明の効果】
上記のように請求項１の本発明によれば、グラフィックス画像と外部入力画像との合成の割合を決定する合成係数と、しきい値（固定値）を格納するしきい値記憶部と、合成係数としきい値との比較を行う係数比較部を備え、その比較結果を制御信号として、グラフィックス画像データのフィールド間のフィルタ処理を行うフィルタ処理部内のフィルタ処理実行制御部をその制御信号により制御するようにしたので、
グラフィックス画像データと外部入力画像とが合成される割合に応じて、ラインフリッカを除去するためのフィールド間のフィルタ処理を適応的に行うことができ、例えば、グラフィックス画像の合成率が低い場合のような一般的にラインフリッカが認識されにくい場合には、自動的にフィルタ処理を行わない制御を行うことができる。従って、グラフィックス画像のラインフリッカが目立つ場合に限りフィルタ処理を実施して適応的なラインフリッカ除去を行うことができる。
【００７２】
また、請求項２の本発明によれば、設定レジスタ部内に制御部から任意の値を設定できるしきい値設定部を設け、係数比較部において設定されたしきい値と合成係数との比較を行い、その比較結果を制御信号として、グラフィックス画像データのフィールド間のフィルタ処理を行うフィルタ処理部内のフィルタ処理実行制御部をその制御信号により制御するようにしたので、
任意のしきい値を制御部から設定することができることから、グラフィックス画像の種類と合成状況に適応的にフィルタ制御を実施するようにできる。従って、グラフィックス画像のラインフリッカが目立つ場合に限りフィルタ処理を実施して適応的なラインフリッカ除去を、画像の種類と合成状況に応じて細かく制御することができる。
【００７３】
さらに、請求項３の本発明によれば、設定レジスタ部内に制御部から任意の値を設定できるしきい値上限設定部を設け、係数比較部においてしきい値設定部およびしきい値上限設定部に設定された二つのしきい値と、合成係数との比較を行い、その比較結果を制御信号として、グラフィックス画像データのフィールド間のフィルタ処理を行うフィルタ処理部内のフィルタ処理実行制御部をその制御信号により制御するようにしたので、
任意のしきい値を制御部からしきい値上限設定部に設定することができることから、グラフィックス画像の合成割合が、外部入力ビデオ画像に対して極端に大きい場合、すなわち、ディスプレイ上に殆どグラフィックス画像のみしか表示されない場合を検出でき、その場合に、強制的にグラフィックス画像データにフィルタ処理を行わないようにすることができる。従って、請求項２の本発明の効果に加えて、ディスプレイ上に殆どグラフィックス画像のみが表示される如き、ラインフリッカが目立ってもグラフィックス画像の画質を優先させたい場合に、グラフィック画像の画質を落とさずに表示させることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１の画像合成処理装置の構成を示すブロック図である。
【図２】 図１の画像合成処理装置のさらに詳細な構成を示すブロック図である。
【図３】 画像メモリ部に蓄積されたグラフィックス画像データからメモリ制御処理部がフィールド間の２系統のデータを読み出す時の概念図である。
【図４】 本発明の実施の形態２の画像合成処理装置の構成を示すブロック図である。
【図５】 本発明の実施の形態３の画像合成処理装置の構成を示すブロック図である。
【図６】 従来の画像合成処理装置の構成を示すブロック図である。
【符号の説明】
１、１１、２１、９１ 画像合成処理装置、 ２ グラフィック画像データ生成部、 ３ フィルタ処理部、 ４ 制御部、 ５、１５、２５、９５ 設定レジスタ部、 ６、１６、２６ 係数比較部、 ７ しきい値記憶部、 ８ 画像合成部、 ９ 画像データ入力部、 １０ 画像データ出力部、 ３１ フィルタ部、 ３２、３３ フィルタ処理実行制御部、 ３５ マトリクス処理部、 ３６ ＬＰＦ／サブサンプリング部、 ４１ 画像メモリ部、 ４２ メモリ制御処理部、 ４３ メモリ部、 ４４ 同期信号入力部、 ４５ タイミング信号生成部、 ４６ マルチプレクサ部、 ４７ 色情報テーブル記憶部、 ４８デマルチプレクサ部、 ５１ 合成係数設定部、 ５２ しきい値設定部、 ５３ しきい値上限設定部、 ５４ フィルタ実行設定部、 ６１ 第１のＦＩＦＯ部、 ６２ 第２のＦＩＦＯ部。
【発明の属する技術分野】
本発明は、グラフィックス画像データと他の画像入力データとを、任意の割合で合成してディスプレイ等に出力する画像合成処理装置に関し、特に、インターレース方式のビデオ出力時に発生するグラフィックス画像のラインフリッカを低減させるためのフィルタ処理部を備えた画像合成処理装置に関する。
【０００２】
【従来の技術】
従来からグラフィックス画像データと他の画像入力データとを、任意の割合で合成してディスプレイ等にインターレース方式でビデオ出力する画像合成処理装置が知られており、さらに、インターレース方式でビデオ出力する際に発生するグラフィックス画像のラインフリッカを低減させるために、合成前のグラフィック画像の垂直２ライン分（フィールドが異なり隣接する２ライン分）のビデオデータに対し、フィールド間のフィルタ処理を施してから出力するフィルタ処理部を備えた画像合成処理装置が知られている。
【０００３】
図６は、従来の画像合成処理装置の構成を示すブロック図である。
図６の画像合成処理装置９１は、例えば特定のデータフォーマットを用いて構成されるグラフィック画像のビデオデータを生成するグラフィック画像データ生成部２と、そのグラフィック画像データに対してフィルタ処理を施して出力するフィルタ処理部９３と、後述する設定レジスタ部９５に設定される内容を制御すると共に画像合成処理装置９１内各部の動作を司る制御部４と、フィルタ処理部９３の動作に関する各種設定およびグラフィック画像データと入力画像データの合成係数設定を格納する設定レジスタ部９５と、フィルタ処理部９３から出力されたグラフィック画像データと入力画像データとを設定レジスタ部９５に設定された合成係数に従って合成する画像合成部８と、外部からの画像データが入力される画像データ入力部９と、画像合成部８で合成された画像データが出力される画像データ出力部１０とから構成される。
【０００４】
また、フィルタ処理部９３内には、グラフィック画像の垂直２ライン分のビデオデータに対してフィールド間のフィルタ処理を施して出力するフィルタ部３１と、フィルタ部３１のフィルタ処理を実行させるか否かを切り替えるフィルタ処理実行制御部３２を有している。
【０００５】
また、設定レジスタ部９５内には、フィルタ処理部９３内のフィルタ処理実行制御部３２をＯＮ／ＯＦＦ切替させる設定を格納するフィルタ実行設定部５４と、画像合成部８で合成するグラフィック画像データと入力画像データの合成係数の設定を格納する合成係数設定部５１を有している。
【０００６】
次に、従来の画像合成処理装置９１の動作について説明する。
グラフィック画像データ生成部２で生成されたグラフィック画像データは、フィルタ処理部９３内のフィルタ部３１に入力する。フィルタ部３１は、フィルタ処理実行制御部３２の指示により入力したグラフィック画像データに対してフィルタ処理を実行するか否かを判断する。フィルタ処理実行制御部３２の指示がフィルタ処理を実行する指示である場合には、入力したグラフィック画像データに対してフィルタ処理を実行して画像合成部８に出力し、フィルタ処理実行制御部３２の指示がフィルタ処理を実行しない指示である場合には、入力したグラフィック画像データに対してフィルタ処理を実行しないで画像合成部８に出力する。
【０００７】
また、フィルタ処理実行制御部３２は、設定レジスタ部９５内のフィルタ実行設定部５４に設定された内容に従って切り替えられ、フィルタ実行設定部５４の設定内容は、制御部４により書き換えることができる。
【０００８】
画像合成部８は、画像データ入力部９から入力したビデオ画像データと、フィルタ部３１から入力したグラフィック画像データを、設定レジスタ部９５内の合成係数設定部５１に設定された内容に従って合成し、合成した画像データを画像データ出力部１０に出力する。
【０００９】
また、合成係数設定部５１の設定内容も、フィルタ実行設定部５４と同様に制御部４により書き換えることができる。
【００１０】
ところで、上記したフィルタ処理部９３は、グラフィック画像の垂直２ライン分のビデオデータに対してフィールド間のフィルタ処理を施して出力する処理を切り替えているが、それは、以下に示す理由からである。
【００１１】
グラフィック画像に対してフィルタ処理を実行すると、グラフィックス画像のラインフリッカを低減することができる。しかし、それと引き換えに、フィルタ処理によるグラフィック画像の画質劣化を伴う。従って、ディスプレイに表示されるグラフィック画像を確認した場合、例えばグラフィック画像をインターレース方式でビデオ出力する際に発生するラインフリッカの発生が少なく、かつフィルタ処理による画質劣化が顕著である場合等には、フィルタ処理を実行しないグラフィック画像の方が見易くなる場合がある。
【００１２】
そのため、従来の画像合成処理装置９１では、事前にディスプレイに表示されたグラフィック画像からラインフリッカの発生状況を確認し、制御部４を用いて設定レジスタ部９５内のフィルタ実行設定部５４の設定を調整することにより、フィルタ処理部９３内のフィルタ処理実行制御部３２を切り替えてグラフィック画像データに対するフィルタ処理の実行（ＯＮ）と非実行（ＯＦＦ）を切り替えていた。
【００１３】
このように、外部から入力される他のビデオ入力画像と合成してディスプレイ上に表示させる動作を実施する従来の画像合成処理装置９１は、グラフィックスの画像データ処理を行う制御部４、画像メモリ部４１、及び、その画像メモリ部４１をコントロールする為のメモリ制御処理部４２を有し、画像メモリ部４１に格納されたグラフィックスの画像データを、所定のビデオタイミングで読み出し、垂直２ライン分に相当するフィールドが異なり隣接するグラフィックス画像データを、画像メモリから同時に読み出し、フィールド間のフィルタ処理を行うことにより、ビデオ出力方式がインタレース方式の場合に発生するグラフィックス画像のラインフリッカを低減させていた。
【００１４】
また、従来の画像合成処理装置９１では、グラフィックス画像と外部からのビデオ入力画像との合成の割合を合成係数αとしてあらかじめ設定レジスタ部５１内の合成係数設定部５１にパラメータとして設定し、本係数値を用いて合成したビデオの画像データを出力していた。
【００１５】
【発明が解決しようとする課題】
上記したように、従来の画像合成処理装置では、使用者に見易い画像合成出力とするために、事前にディスプレイ上に表示されたグラフィックス画像からラインフリッカの発生状況を確認し、グラフィック画像データに対してフィルタ処理部９３でフィルタ処理を実行するか否かを制御部４により設定レジスタ部９５内のフィルタ実行設定部５４に設定することにより切り替える必要があった。
【００１６】
また、例えば、上記設定を省略するために、常時、グラフィック画像データに対してフィルタ処理部９３でフィルタ処理を実行するように設定レジスタ部９５内のフィルタ実行設定部５４を設定することも考えられるが、その場合には、グラフィック画像データが常時劣化してしまっていた。
【００１７】
ところで、画像合成処理装置は、グラフィック画像データと入力画像データを合成する場合であって、その中のグラフィック画像データの割合が小さい場合には、グラフィック画像のラインフリッカが目立ちにくくなるという特性を有している。従って、上記のように事前にディスプレイ上に表示されたグラフィックス画像からラインフリッカの発生状況を確認してフィルタ実行設定部５４を設定した場合には、ラインフリッカが目立たないグラフィック画像データに対してもフィルタ処理を実行してしまい、前記設定が役に立たないだけでなく、逆に、前記設定によりグラフィック画像データの画質をいたずらに劣化させてしまうという問題があった。
【００１８】
本発明は、上述した如き従来の問題を解決するためになされたものであって、グラフィック画像の種類によるフィルタ処理のＯＮ／ＯＦＦだけでなく、グラフィック画像データの合成割合に適応させてグラフィック画像データに対するフィルタ処理を実行することにより徒にグラフィックス画像の画質を劣化させない画像合成処理装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上述の目的を達成するため、請求項１に記載した本発明の画像合成処理装置は、グラフィック画像のビデオデータを生成するグラフィック画像データ生成部と、前記グラフィック画像の垂直２ライン分のビデオデータに対してフィールド間のフィルタ処理を施して出力するフィルタ処理部と、前記フィルタ処理部から出力するグラフィック画像データと外部から入力するビデオ画像データとを設定された合成係数に従って合成する画像合成部と、前記フィルタ処理を実行するか否かを切り替えるための設定および前記グラフィック画像データと前記画像データとの合成係数の設定を格納する設定レジスタ部と、前記設定及び各部の制御を司る制御部とを有し、前記フィルタ処理部内には、少なくとも前記フィルタ処理を実行するか否かを切り替えるための設定に基づいてフィルタ処理を制御するフィルタ処理実行制御部を有する画像合成処理装置であって、前記設定された合成係数と所定のしきい値とを比較して比較結果を出力する係数比較部を備え、前記フィルタ処理実行制御部は、前記フィルタ処理を実行するか否かを切り替えるための設定に加えて、前記係数比較部の出力に基づいて、前記グラフィック画像データに対するフィルタ処理を実行する制御を実施することを特徴とする。
【００２０】
請求項２の本発明は、請求項１記載の画像合成処理装置において、前記設定レジスタ部は、前記制御部からの指示により前記しきい値を設定するしきい値設定部を備えることを特徴とする。
【００２１】
請求項３の本発明は、請求項２記載の画像合成処理装置において、前記設定レジスタ部は、前記制御部からの指示により前記しきい値の上限値を設定するしきい値上限設定部を備え、前記係数比較部は、前記合成係数と前記しきい値設定部に設定されたしきい値とを比較した比較結果、および、前記合成係数と前記しきい値上限設定部に設定されたしきい値とを比較した比較結果の双方を前記フィルタ処理実行制御部に出力することを特徴とする。
【００２２】
【発明の実施の形態】
以下、本発明を図示した実施形態に基づいて説明する。
実施の形態１．
図１は、本発明の実施の形態１の画像合成処理装置の構成を示すブロック図である。
尚、図１において、図６に示した従来の画像合成処理装置と同じ機能の部分については同じ符号を付し、重複する説明を省略する。
【００２３】
図1の画像合成処理装置１が図６に示した従来の画像合成処理装置９１と主に異なる点としては、合成係数設定部５１から出力された合成係数αが入力されると共に固定値のしきい値が入力され、双方の入力を比較して比較結果を制御信号として出力する係数比較部６と、その係数比較部６に入力される固定値のしきい値を格納するしきい値記憶部７とが新たに備えられている点と、フィルタ処理部３内のフィルタ処理実行制御部３３が、係数比較部６から出力される制御信号をパラメータとして入力し、グラフィック画像データに対するフィルタ処理を実行するためにフィルタ実行設定部５４に格納されている設定による制御に対してさらに追加制御を実施する点である。
【００２４】
次に、画像合成処理装置１の動作について説明する。
まず、制御部４により、グラフィックス画像と外部からの入力画像との合成割合が決定されて、その合成係数αが合成係数設定部５１に設定される。合成係数αは、例えば８ビットの値を持つ場合には、０から２５５までの範囲の値をとることができる。係数比較部６では、この合成係数α(以下、αと記載する)が入力されると、しきい値記憶部７に予め格納されていた固定値のしきい値Ｎ(Ｎは、０から２５５までの範囲の値をとる整数)を読み出して比較し、その比較結果をフィルタ処理実行制御部３３に制御信号(１ビット)として出力する。このときの比較論理としては、例えば、α＜Ｎの場合は‘１’を出力し、α≧Ｎの場合は‘０’を出力することになる。
【００２５】
フィルタ処理実行制御部３３では、係数比較部６から出力された制御信号（比較結果）が入力されると、その比較結果を基にしてフィルタ部３１においてグラフィック画像の垂直２ライン分のビデオデータに対してフィールド間のフィルタ処理を施して出力するか否か(ＯＮ／ＯＦＦ)を以下の論理に基づいて制御する。
【００２６】
なお、この場合の制御では、フィルタ部３１におけるフィルタ処理そのものの動作は、従来と同じとなるが、フィルタ処理を施して出力するか否かの判断に係数比較部６からの比較結果が加味されることになる。
【００２７】
フィルタ部３１の具体的な制御内容としては、以下のようになる。設定レジスタ部５内のフィルタ実行設定部５４に設定された制御内容に基づいてフィルタ処理を行わない(ＯＦＦ)場合には、フィルタ部３１は従来と同様にフィルタ処理を行わずにグラフィック画像データをそのまま出力する。ところが、設定レジスタ部５内のフィルタ実行設定部に設定された制御内容に基づいてフィルタ処理を行う(ＯＮ)場合には、そのＯＮの間中連続してフィルタ部３１でフィルタ処理を実行するわけではなく、そのＯＮの間中であっても、係数比較部６からの制御信号により、フィルタ処理実行制御部３３でフィルタ処理のＯＮ／ＯＦＦを別途の論理で制御する。
【００２８】
例えば、係数比較部６からの制御信号が‘０’の場合、フィルタ処理を行うこととし、制御信号が‘１’の場合、フィルタ処理を行わずに、画像データをそのまま出力することとする。このようにフィルタ処理実行制御部３３を制御することにより、設定レジスタ部５内のフィルタ実行設定部５４にフィルタ処理を行うように設定されている場合であっても、係数比較部６から入力される制御信号の内容によって、フィルタ部３１がフィルタ処理を行わないようにすることができる。本実施形態では、上記のように合成係数により、言わば適応的なフィルタ処理を実施できることになる。
【００２９】
ここで、本実施の形態１でフィルタ処理が実施されるグラフィック画像データについて、さらに詳しく説明する。
【００３０】
図２は、図１の画像合成処理装置１の構成をさらに詳しく示したブロック図である。また、図２では、グラフィック画像データ生成部２の内部構成、および、フィルタ処理部３と画像合成部８の間の構成が具体的に追加されている。
【００３１】
まず、グラフィック画像データ生成部２の内部構成では、画像メモリ４１は、様々な形式で定義されたグラフィックス画像データを格納する。メモリ制御処理部４２は、上記タイミング信号生成部４５で生成されたリアルタイム制御信号を基準タイミングとして、画像メモリ部４１からフィールド間のグラフィックス画像データを同時に読み出す。メモリ部４３内の第１のＦＩＦＯ部６１及び第２のＦＩＦＯ部６２は、上記メモリ制御処理部４２から読み出されたフィールド間のグラフィックス画像データを各々蓄積する。同期信号入力部４４は、外部からのクロック信号や、水平垂直各種同期信号等を入力する。
【００３２】
タイミング信号生成部４５は、入力された上記各種同期信号から、所望のビデオタイミング信号や各種制御信号を生成する。マルチプレクサ部４６は、上記第１のＦＩＦＯ部６１及び第２のＦＩＦＯ部６２から読み出されたフィールド間グラフィックス画像データに対してマルチプレクス処理を実施する。色情報テーブル記憶部４７は、マルチプレクサ部４６から出力された画像データがアドレスとして入力され、アドレスに対応するグラフィックス画像データ(ＲＧＢ４：４：４)を出力するメモリとしての機能を有している。デマルチプレクサ部４８は、上記した色情報記憶部４７から出力されたグラフィックス画像データ(ＲＧＢ４：４：４)をフィールド間のデータ毎に再び分離してフィルタ部３１に出力する。
【００３３】
また、フィルタ処理部３と画像合成部８の間の構成では、マトリクス処理部３５は、フィルタ処理部３から出力されたＲＧＢ形式を有するグラフィックス画像データを、ＹＣｂＣｒ形式に変換する。ＬＰＦ／サブサンプリング部３６は、マトリクス処理部３５から出力されたグラフィックス画像データＹＣｂＣｒ４：４：４を、ＹＣｂＣｒ４：２：２形式に変換するために、クロマデータ(Ｃｂ及びＣｒ)に対してローパスフィルタ処理を行った後、サブサンプリング処理を行う。
【００３４】
図２では上記のような構成が追加されて記載されるため、図１で説明した画像合成処理装置の各部についても以下の内容が追加される。制御部４は、グラフィックス画像データの画像メモリ部４１やメモリ部４３への読み書きや、そのデータ処理を実施する。設定レジスタ部５は、上記タイミング信号生成部４５で生成する信号の動作条件等を格納する。フィルタ処理部３は、デマルチプレクサ部４８から出力されたフィールド間の各データについてフィールド間のフィルタ処理を行う。画像データ入力部９は、外部からのビデオデータ(ＹＣｂＣｒ４：２：２)を入力する。設定レジスタ部５内に設けられた合成係数設定部５１は、ＬＰＦ／サブサンプリング部３６から出力されるグラフィックス画像データと、画像データ入力部９から入力される外部ビデオデータとの合成割合を設定する。
【００３５】
次に、図１よりもさらに詳細な図２の画像合成処理装置の各構成に基づいて動作を説明する。
画像合成処理装置１がサポートするグラフィックス画像データは、様々なデータ形式を備える。なお、以下の説明では、一例として、１ピクセルあたりのグラフィックス画像データが８ビットで表される、Ｃｌｕｔ（色情報テーブル）８グラフィックス・データ形式を持つ画像データを、外部から入力されるＩＴＵ−ＲＢＴ−６０１：ＹＣｂＣｒ(４：２：２)ビデオ形式(以下ＢＴ−６０１形式)を持つビデオデータと合成し、同じビデオ出力形式で外部に出力する場合の動作として説明する。
【００３６】
最初に、画像合成処理装置の画像データ処理を行う制御部４は、グラフィックス画面として画面上に表示するデータをあらかじめ画像メモリ部４１に書き込む。ビデオ出力形式がＢＴ−６０１形式の場合は、表示するグラフィックス画面１枚あたり、水平７２０ピクセル、垂直４８０ラインの計７２０×４８０×８Ｂｉｔのデータ領域を、メモリ上にグラフィックス画像データとして確保することとなる。
【００３７】
次に、タイミング信号生成部４５は、同期信号入力部４４に入力されるピクセルクロック(１３．５ＭＨｚ)と水平および垂直の各種同期信号から、ＢＴ−６０１ビデオ信号形式に準拠したタイミング信号を生成する。これにより、ビデオ信号の水平／垂直周波数や、ブランキング信号等のタイミングが、規格に準拠した形で生成される。また、画像メモリ部４１からのグラフィックス画像データを読み出すためのタイミング信号や、グラフィックス画像データをＢＴ−６０１形式で出力するためのビデオデータ出力タイミング信号も、タイミング信号生成部４５にて生成する。この場合の、各種タイミング信号生成に必要となる設定パラメータは、設定レジスタ部５に格納される。
【００３８】
メモリ制御処理部４２は、上記画像メモリ部４１に蓄積された画像データをディスプレイ上に表示するために、画像メモリ部４１に蓄積された画像データをライン毎のタイミング信号で高速に読み出す。この場合のタイミング信号は、上記タイミング信号生成部４５において生成された信号である。また、ＢＴ−６０１形式の場合の高速な読み出しとは、例えば、２７ＭＨｚの如き、ピクセルクロック周波数の１３．５ＭＨｚよりも早い周波数を、画像メモリの動作クロックとして使用することを意味する。また、画像メモリ部４１からのデータ読み出し方法としては、隣接するライン毎にフィールド間のデータの対として読み出す。
【００３９】
以下に、この画像メモリ部４１からのデータ読み出し方法について図を用いて説明する。
図３は、画像メモリ部４１からのデータ読み出し方法を示すものであり、画像合成処理装置の画像メモリ部４１に蓄積されたグラフィックス画像データから、メモリ制御処理部４２がフィールド間の２系統のデータを読み出す時の概念図である。
【００４０】
例えば、第１フィールドの第１ライン(メモリマッピング上の第１ライン：ｎ＝１)をディスプレイ上に表示させる場合は、第１フィールドの第１ラインと第２フィールドの第１ラインに相当する画像データ(画像メモリ部４１の第１ライン：ｎ＝１と、第２ライン：ｎ＝２)をライン単位で同時に読み出す。また、第２フィールドの第１ラインをディスプレイ上に表示させる場合も同様にして、第２フィールドの第１ラインと、第１フィールドの第２ライン(画像メモリ部４１の第２ライン：ｎ＝２と第３ライン：ｎ＝３)に相当する画像データをライン単位で読み出す。そして、読み出された各画像データは、それぞれ、メモリ部４３内の第１のＦＩＦＯ部６１と、第２のＦＩＦＯ部６２に、メモリの動作クロックを用いて高速に書き込まれる。
【００４１】
メモリ部４３内の第１のＦＩＦＯ部６１、及び、第２のＦＩＦＯ部６２に格納されたフィールドが異なり隣接する画像データは、タイミング信号生成部４５において生成された各ライン毎のタイミング信号を用いて、ピクセルクロック(１３．５ＭＨｚ)に同期して同時に読み出される。
【００４２】
読み出されたフィールドが異なり隣接する各画像データは、マルチプレクサ部４６において、ピクセルクロックに同期した２倍の周波数成分を持つクロック(２７ＭＨｚ)でマルチプレクスされる。これにより、１３．５ＭＨｚのピクセルクロック１周期中に、フィールドが異なり隣接する２つのライン画像データが、２７ＭＨｚの周波数に同期した形でマルチプレクスされることになる。
【００４３】
マルチプレクスされた画像データは、色情報テーブル記憶部４７に８ビットのアドレスとして入力される。色情報テーブル記憶部４７は、予め制御部４から書き込まれた２５６×２４ＷｏｒｄのグラフィックスＲＧＢ(Ｒ，Ｇ，Ｂ各８ビット)画像データが格納されたＲＡＭとしての役割を持ち、入力されるアドレスに相当するＲＧＢ各８ビット、すなわち合計２４ビットのグラフィックス画像データを２７ＭＨｚクロックに同期して出力する。この色情報テーブル記憶部４７を介することにより、例えば、Ｃｌｕｔ８グラフィックス画像データ形式の場合には、約１６７７万色の中から、任意の２５６色をグラフィックス画像として出力することができるようになる。
【００４４】
色情報テーブル記憶部４７から出力されたＲＧＢ各８ビットのディジタル画像データは、デマルチプレクサ部４８に入力されることにより、再びフィールドが異なり隣接する画像データに分離される。例えば、画像メモリ部４１に蓄積されたグラフィックス画像データの第ｎライン目(ｎ：１〜４８０、ｎは整数)のデータＲＧＢ(ｎ)(ｉ)(ｉは水平方向の画素位置１〜７２０を示す)をディスプレイ上に表示するために、画像メモリ部４１からデータを読み出している場合、デマルチプレクサ部４８からの出力は、以下に示すＬ１，Ｌ２の２ライン分に相当する各ＲＧＢ画像データを、ピクセルクロック(１３．５ＭＨｚ)に同期して並列に出力する。
【００４５】
Ｌ１＝Ｌ２＝ＲＧＢ(７２０)(ｉ)とする。)
【００４６】
デマルチプレクサ部４８から出力されたフィールド間の各ＲＧＢ画像データは、フィルタ処理部３に入力され、上記したようにフィールド間のフィルタ処理をフィルタ部３１で行う場合と、そうでない場合とに分けられる。
【００４７】
例えば、フィルタ処理部３への入力データをＲＧＢ(ｎ)(ｉ)(ｎ：１〜４８０，ｉ：１〜７２０；ｎ，ｉは整数)とすると、フィルタ部３１では以下の（１）式に応じて計算した結果をＦＲＧＢ(ｎ)(ｉ)として出力する。
【００４８】
ここで、フィルタ処理部３で、フィルタ部３１からの出力データに上記フィルタ処理を行うかどうか(ＯＮ／ＯＦＦ)の選択は、フィルタ処理実行制御部３３により制御され、さらに、フィルタ処理実行制御部３３は、制御部４により設定された設定レジスタ部５内のフィルタ実行設定部５４の設定により制御される。
【００５０】
フィルタ処理部３から出力されたグラフィックスの画像データＦＲＧＢ(ｎ)(ｉ)は、マトリクス処理部３５に入力され、ＲＧＢ４：４：４データ形式からＹＣｂＣｒ４：４：４データ形式に変換される。マトリクス変換処理を行うための演算式は、ＢＴ−６０１に記載の演算式を使用する。結果として、マトリクス処理部３５に入力されるＲＧＢ各８ビットの入力画像データは、ＹＣｂＣｒ各８ビットの輝度、色差画像データに変換されて、マトリクス処理部３５から出力される。
【００５１】
マトリクス処理部３５から出力されたＹＣｂＣｒ４：４：４データ形式のグラフィックス画像データは、ＬＰＦ／サブサンプリング部３６に入力されることで、ＹＣｂＣｒ４：２：２データ形式のグラフィックス画像データに変換される。すなわち、ＹＣｂＣｒ４：４：４データ形式中のＣｂおよびＣｒの各々の色差データのみについて、ローパスフィルタ処理をした後、サブサンプリング処理を行うことにより、ＹＣｂＣｒ４：２：２データ形式に変換する。
【００５２】
ＬＰＦ／サブサンプリング部３６から出力されたＹＣｂＣｒ４：２：２データ形式のグラフィックス画像データ(ＧＹＣ(ｎ)(ｉ)とする)は、画像合成部８に入力され、画像データ入力部９に入力されたＹＣｂＣｒ４：２：２外部ビデオ入力データ(ＭＹＣ(ｎ)(ｉ)とする)と合成されて、画像データ出力部１０からＢＴ−６０１：ＹＣｂＣｒ４：２：２ビデオ出力形式(ＯＹＣ(ｎ)(ｉ)とする)となって出力される。
【００５３】
また、この場合の画像合成部８における合成割合を定義する合成係数αは、設定レジスタ部５内部に設けられた合成係数設定部５１に設定される。例えば、合成係数α(以下、式中ではαと記す)が８ビットで定義されるとすると、合成されるビデオデータは、以下の（２）式で表される。
【００５４】
本実施の形態１では、上記した構成および動作によって、画像メモリ部４１に蓄積されたグラフィックス画像データと、外部から画像データ入力部９に入力されるビデオ画像を、合成係数設定部５１において設定された合成係数αで合成して出力するが、その際に、フィルタ処理部３におけるフィールド間のフィルタ処理について、設定レジスタ部５のフィルタ実行設定部５４に格納された内容のみによらず、合成係数設定部５１に格納された内容によっても判断することにより、言わばディスプレイの出力画像に適応的に実施するようにしたので、合成された出力画像中のグラフィックス画像にラインフリッカが目立つ場合に限りフィルタ処理を実施してラインフリッカを低減させることができ、また、ラインフリッカが目立たない場合のフィルタ処理による不要な画質の劣化を低減させることができる。
【００５６】
実施の形態２．
実施形態１では、上記のようにグラフィックス画像に対するフィルタ処理を出力画像に適応的に行うための制御信号の生成に、合成係数αとしきい値（固定値）との比較を行ったが、グラフィックス画像の種類は多数あり、その各々のラインフリッカの発生状況は異なり、さらに、外部入力画像と合成した時に発生する各グラフィックス画像のラインフリッカの発生状況も合成係数αの値により異なるため、上記のしきい値は、固定値ではなく任意に変えられる可変値であることが望ましい。そこで、合成係数αとの比較に用いるパラメータを固定値ではなく、制御部から任意の値に設定できるように構成した実施形態を以下に実施の形態２として示す。
【００５７】
図４は本発明の実施の形態２の画像合成処理装置の構成を示すブロック図である。
図４の画像合成処理装置１１が図１の画像合成処理装置１と異なる主な点は、図１のしきい値記憶部７が削除されている代わりに設定レジスタ部１５内にしきい値設定部５２を有している点である。また、上記に関連して、係数比較部１６は、設定レジスタ部１５内の合成係数設定部５１からの入力に加えて、しきい値設定部５２からも入力されるように構成されている。他の構成については、図１と同構成であるので、図４では説明を省略する。
【００５８】
しきい値設定部５２は、制御部４により任意の値に設定されるしきい値を格納する。このしきい値は、上記したように、各グラフィックス画像のラインフリッカの発生状況、および、合成係数αの値の組み合わせにより、ディスプレイに表示される合成画像に適応的に予め設定される。
【００５９】
次に、本実施の形態２の画像合成処理装置１１の動作について説明する。
なお、上記した係数比較部１６およびしきい値設定部５２以外の画像合成処理装置１１の動作は、図１の画像合成処理装置１の動作と同様であるため説明を省略し、画像合成処理装置１の動作と異なる動作について説明する。
【００６０】
まず、合成係数設定部５１の動作が、実施の形態１の場合と同じあり、設定される合成係数αが８ビットの値を持つとする。その場合、しきい値設定部５２は、８ビットの値を制御部４から任意に設定できるレジスタとしての機能を有することになる。ここで、しきい値設定部５２に設定されるしきい値をＮｍ(Ｎｍは０から２５５までの範囲の値をとる整数)とすると、係数比較部１６は、合成係数αとしきい値Ｎｍを入力し、その双方の値を比較した結果をフィルタ処理実行制御部３３に制御信号(１ビット)として出力する。
【００６１】
この場合の比較論理としては、合成係数α＜しきい値Ｎｍの場合は‘１’を出力し、合成係数α≧しきい値Ｎｍの場合は‘０’を出力する。また、制御部４からしきい値Ｎｍの値を任意に切り替えて設定できるので、係数比較部１６から出力されるフィルタ処理実行制御部３３の制御信号は、設定されたしきい値Ｎｍの値に応じて、任意に変更することができる。係数比較部１６から出力された上記制御信号はフィルタ処理実行制御部３３に入力され、実施の形態１と同様にフィルタ部３１の処理動作が行われる。
【００６２】
本実施の形態２では、上記した構成および動作によって、フィルタ処理を出力画像に適応的に行うための制御信号を生成する際に、合成係数αと比較されるしきい値Ｎｍを任意に切り替えて設定できるようにし、合成係数αがしきい値Ｎｍ以上である場合のみフィルタ部３１でグラフィック画像に対するフィルタ処理を実施するようにしたので、多種類のグラフィックス画像、および、外部入力画像と合成した時に発生する各グラフィックス画像に対応させて、合成された出力画像中のグラフィックス画像のラインフリッカが目立つ場合に限りフィルタ処理を実施できる。従って、多種類のグラフィックス画像、および、外部入力画像と合成した時に発生する各グラフィックス画像に対応させて目立つラインフリッカのみを低減させることができ、また、ラインフリッカが目立たない場合のフィルタ処理による不要な画質の劣化を低減させることができる。
【００６３】
実施の形態３．
実施の形態２では、上記のようにフィルタ処理を適応的に行うための制御信号の生成に合成係数αと可変して設定可能な一つのしきい値との比較を行い、各グラフィックス画像に対応させてラインフリッカが目立つ場合に限りそのラインフリッカを低減させるようにフィルタ処理を実施したが、例えば、グラフィックス画像が表示画面のほとんどを占める場合には、ラインフリッカが有ってもグラフィックス画像の画質を優先させたい場合がある。そこで、ラインフリッカが目立っても画質を優先させる場合に対応できるように、上記した実施の形態２のしきい値に加えてさらに比較するしきい値を一つ増やした二つの各しきい値と、合成係数とを比較してフィルタ処理を設定できるように構成した実施形態を以下に実施の形態３として示す。
【００６４】
図５は本発明の実施の形態３の画像合成処理装置の構成を示すブロック図である。
図５の画像合成処理装置２１が図４の画像合成処理装置１１と異なる主な点は、設定レジスタ部２５内にしきい値上限設定部５３を有している点である。また、上記に関連して、係数比較部２６は、設定レジスタ部１５内の合成係数設定部５１からの入力およびしきい値設定部５２からの入力に加えて、しきい値上限設定部５３からも入力されるように構成されている。他の構成については、図４と同構成であるので、図５では説明を省略する。
【００６５】
しきい値上限設定部５３は、しきい値設定部５２と同様に制御部４により任意の値に設定されるしきい値を格納する。このしきい値は、上記したように、グラフィックス画像がディスプレイの表示画面のほとんどを占める場合の合成係数αに対応し、例えば、その場合の合成係数αよりも僅かに小さく設定される。係数比較部２６は、合成係数設定部５１において設定された合成係数αと、しきい値設定部５２及びしきい値上限設定部５３に設定された二つのしきい値が入力され、合成係数αと各しきい値との比較を行い、その比較結果を制御信号として出力する。
【００６６】
次に、本実施の形態３の画像合成処理装置２１の動作について説明する。
なお、上記した係数比較部２６およびしきい値上限設定部５３以外の画像合成処理装置２１の動作は、図４の画像合成処理装置１１の動作と同様であるため説明を省略し、画像合成処理装置１１の動作と異なる動作について説明する。
【００６７】
まず、合成係数設定部５１およびしきい値設定部５２の動作が実施の形態２の場合と同じあり、合成係数設定部５１に設定される合成係数αが８ビットの値を持つとする。その場合、しきい値上限設定部５３は、しきい値設定部５２と同様に、８ビットの値を制御部４から任意に設定できるレジスタとしての機能を持つ。このしきい値上限設定部５３に設定される値をしきい値Ｎｌ(Ｎｌは、０から２５５までの範囲の値をとる整数でしきい値Ｎｌ≧しきい値Ｎｍとする)とすると、係数比較部２６は合成係数αとしきい値Ｎｍおよびしきい値Ｎｌが入力され、合成係数αと各しきい値との比較結果をフィルタ処理実行制御部３３に制御信号(各１ビット)で出力する。
【００６８】
このときの比較論理としては、合成係数α＜しきい値Ｎｍの場合は‘１’を出力し、しきい値Ｎｍ≦合成係数α≦しきい値Ｎｌの場合は‘０’を出力し、合成係数α＞しきい値Ｎｌの場合は‘１’を出力する。また、制御部４からしきい値Ｎｍおよびしきい値Ｎｌの値を任意に切り替えて設定できるので、係数比較部２６から出力されるフィルタ処理実行制御部３３の制御信号は、設定されたしきい値Ｎｍおよびしきい値Ｎｌの値に応じて、任意に変更することができる。係数比較部２６から出力された上記制御信号は、フィルタ処理実行制御部３３に入力され、実施の形態１と同様にフィルタ部３１の処理動作が行われる。
【００６９】
本実施の形態３では、上記した構成および動作によって、フィルタ処理を出力画像に適応的に行うための制御信号を生成する際に、合成係数αと比較される２段階のしきい値を任意に切り替えて設定できるようにしたので、実施の形態２に示した多種類および合成時のグラフィックス画像の各々のラインフリッカの発生状況に対応でき、さらに、ラインフリッカが目立っても画質を優先させる場合に対応できることができる。
【００７０】
なお、本実施の形態３ではしきい値を２段階として記載したが、例えば、しきい値を３段階以上として、合成係数αの値に対応させてさらに細かくフィルタ部３１の処理を制御しても良い。
【００７１】
【発明の効果】
上記のように請求項１の本発明によれば、グラフィックス画像と外部入力画像との合成の割合を決定する合成係数と、しきい値（固定値）を格納するしきい値記憶部と、合成係数としきい値との比較を行う係数比較部を備え、その比較結果を制御信号として、グラフィックス画像データのフィールド間のフィルタ処理を行うフィルタ処理部内のフィルタ処理実行制御部をその制御信号により制御するようにしたので、
グラフィックス画像データと外部入力画像とが合成される割合に応じて、ラインフリッカを除去するためのフィールド間のフィルタ処理を適応的に行うことができ、例えば、グラフィックス画像の合成率が低い場合のような一般的にラインフリッカが認識されにくい場合には、自動的にフィルタ処理を行わない制御を行うことができる。従って、グラフィックス画像のラインフリッカが目立つ場合に限りフィルタ処理を実施して適応的なラインフリッカ除去を行うことができる。
【００７２】
また、請求項２の本発明によれば、設定レジスタ部内に制御部から任意の値を設定できるしきい値設定部を設け、係数比較部において設定されたしきい値と合成係数との比較を行い、その比較結果を制御信号として、グラフィックス画像データのフィールド間のフィルタ処理を行うフィルタ処理部内のフィルタ処理実行制御部をその制御信号により制御するようにしたので、
任意のしきい値を制御部から設定することができることから、グラフィックス画像の種類と合成状況に適応的にフィルタ制御を実施するようにできる。従って、グラフィックス画像のラインフリッカが目立つ場合に限りフィルタ処理を実施して適応的なラインフリッカ除去を、画像の種類と合成状況に応じて細かく制御することができる。
【００７３】
さらに、請求項３の本発明によれば、設定レジスタ部内に制御部から任意の値を設定できるしきい値上限設定部を設け、係数比較部においてしきい値設定部およびしきい値上限設定部に設定された二つのしきい値と、合成係数との比較を行い、その比較結果を制御信号として、グラフィックス画像データのフィールド間のフィルタ処理を行うフィルタ処理部内のフィルタ処理実行制御部をその制御信号により制御するようにしたので、
任意のしきい値を制御部からしきい値上限設定部に設定することができることから、グラフィックス画像の合成割合が、外部入力ビデオ画像に対して極端に大きい場合、すなわち、ディスプレイ上に殆どグラフィックス画像のみしか表示されない場合を検出でき、その場合に、強制的にグラフィックス画像データにフィルタ処理を行わないようにすることができる。従って、請求項２の本発明の効果に加えて、ディスプレイ上に殆どグラフィックス画像のみが表示される如き、ラインフリッカが目立ってもグラフィックス画像の画質を優先させたい場合に、グラフィック画像の画質を落とさずに表示させることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１の画像合成処理装置の構成を示すブロック図である。
【図２】 図１の画像合成処理装置のさらに詳細な構成を示すブロック図である。
【図３】 画像メモリ部に蓄積されたグラフィックス画像データからメモリ制御処理部がフィールド間の２系統のデータを読み出す時の概念図である。
【図４】 本発明の実施の形態２の画像合成処理装置の構成を示すブロック図である。
【図５】 本発明の実施の形態３の画像合成処理装置の構成を示すブロック図である。
【図６】 従来の画像合成処理装置の構成を示すブロック図である。
【符号の説明】
１、１１、２１、９１ 画像合成処理装置、 ２ グラフィック画像データ生成部、 ３ フィルタ処理部、 ４ 制御部、 ５、１５、２５、９５ 設定レジスタ部、 ６、１６、２６ 係数比較部、 ７ しきい値記憶部、 ８ 画像合成部、 ９ 画像データ入力部、 １０ 画像データ出力部、 ３１ フィルタ部、 ３２、３３ フィルタ処理実行制御部、 ３５ マトリクス処理部、 ３６ ＬＰＦ／サブサンプリング部、 ４１ 画像メモリ部、 ４２ メモリ制御処理部、 ４３ メモリ部、 ４４ 同期信号入力部、 ４５ タイミング信号生成部、 ４６ マルチプレクサ部、 ４７ 色情報テーブル記憶部、 ４８デマルチプレクサ部、 ５１ 合成係数設定部、 ５２ しきい値設定部、 ５３ しきい値上限設定部、 ５４ フィルタ実行設定部、 ６１ 第１のＦＩＦＯ部、 ６２ 第２のＦＩＦＯ部。
Claims (3)
- グラフィック画像のビデオデータを生成するグラフィック画像データ生成部と、前記グラフィック画像の垂直２ライン分のビデオデータに対してフィールド間のフィルタ処理を施して出力するフィルタ処理部と、前記フィルタ処理部から出力するグラフィック画像データと外部から入力するビデオ画像データとを設定された合成係数に従って合成する画像合成部と、前記フィルタ処理を実行するか否かを切り替えるための設定および前記グラフィック画像データと前記画像データとの合成係数の設定を格納する設定レジスタ部と、前記設定及び各部の制御を司る制御部とを有し、前記フィルタ処理部内には、少なくとも前記フィルタ処理を実行するか否かを切り替えるための設定に基づいてフィルタ処理を制御するフィルタ処理実行制御部を有する画像合成処理装置であって、
前記設定された合成係数と所定のしきい値とを比較して比較結果を出力する係数比較部を備え、
前記フィルタ処理実行制御部は、前記フィルタ処理を実行するか否かを切り替えるための設定に加えて、前記係数比較部の出力に基づいて、前記グラフィック画像データに対するフィルタ処理を実行する制御を実施することを特徴とする画像合成処理装置。 - 前記設定レジスタ部は、前記制御部からの指示により前記しきい値を設定するしきい値設定部を備えることを特徴とする請求項１記載の画像合成処理装置。
- 前記設定レジスタ部は、前記制御部からの指示により前記しきい値の上限値を設定するしきい値上限設定部を備え、
前記係数比較部は、前記合成係数と前記しきい値設定部に設定されたしきい値とを比較した比較結果、および、前記合成係数と前記しきい値上限設定部に設定されたしきい値とを比較した比較結果の双方を前記フィルタ処理実行制御部に出力することを特徴とする請求項２記載の画像合成処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000196355A JP4628524B2 (ja) | 2000-06-29 | 2000-06-29 | 画像合成処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000196355A JP4628524B2 (ja) | 2000-06-29 | 2000-06-29 | 画像合成処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002014667A JP2002014667A (ja) | 2002-01-18 |
| JP4628524B2 true JP4628524B2 (ja) | 2011-02-09 |
Family
ID=18694864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000196355A Expired - Fee Related JP4628524B2 (ja) | 2000-06-29 | 2000-06-29 | 画像合成処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4628524B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002044486A (ja) * | 2000-07-19 | 2002-02-08 | Namco Ltd | 情報記憶媒体、画像生成装置、画像生成システム、画像生成方法、及び画像生成プログラム |
| JP2006297632A (ja) | 2005-04-15 | 2006-11-02 | Canon Inc | 画像処理装置 |
| KR101364076B1 (ko) * | 2005-11-09 | 2014-02-26 | 코닌클리케 필립스 엔.브이. | 디스플레이를 구동하기 위한 픽셀 신호를 처리하는 방법 및장치와 이를 이용한 디스플레이 |
| CN102119409A (zh) * | 2009-05-19 | 2011-07-06 | 松下电器产业株式会社 | 描绘装置以及描绘方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1023463A (ja) * | 1996-07-08 | 1998-01-23 | Nec Corp | フリッカ軽減回路 |
| JPH10177373A (ja) * | 1996-12-18 | 1998-06-30 | Toshiba Corp | 画像表示制御装置 |
| JPH11155062A (ja) * | 1997-11-19 | 1999-06-08 | Canon Inc | 画像処理装置 |
-
2000
- 2000-06-29 JP JP2000196355A patent/JP4628524B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1023463A (ja) * | 1996-07-08 | 1998-01-23 | Nec Corp | フリッカ軽減回路 |
| JPH10177373A (ja) * | 1996-12-18 | 1998-06-30 | Toshiba Corp | 画像表示制御装置 |
| JPH11155062A (ja) * | 1997-11-19 | 1999-06-08 | Canon Inc | 画像処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002014667A (ja) | 2002-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2572043B2 (ja) | 逐次走査システム | |
| US8508610B2 (en) | Video signal processing apparatus | |
| JP4458925B2 (ja) | 映像処理装置 | |
| JP4646446B2 (ja) | 映像信号処理装置 | |
| US5828415A (en) | Apparatus for controlling video down-conversion | |
| JP4374057B2 (ja) | 映像信号処理装置及び処理方法 | |
| US5910820A (en) | Correction of flicker associated with noninterlaced-to-interlaced video conversion | |
| JP4628524B2 (ja) | 画像合成処理装置 | |
| KR100382135B1 (ko) | 신호처리장치,비디오신호처리장치,비디오카메라및비디오저장장치 | |
| JP2006308665A (ja) | 画像処理装置 | |
| JP2004304390A (ja) | 信号処理装置 | |
| JP2007264465A (ja) | 映像信号処理回路 | |
| US5822009A (en) | Video down-conversion | |
| JP3178665B2 (ja) | 画像サイズ変換方法とそのための装置 | |
| JP4280368B2 (ja) | 画像処理装置 | |
| JP2003348442A (ja) | テレビジョンカメラ装置 | |
| JP3894379B2 (ja) | フリッカ除去装置 | |
| JP4677755B2 (ja) | 画像フィルタ回路及び補間処理方法 | |
| JP3255323B2 (ja) | 画像処理装置 | |
| JPH11308550A (ja) | テレビジョン受信機 | |
| JP2007267243A (ja) | 映像信号処理回路 | |
| JP3018384B2 (ja) | ビデオ信号処理回路 | |
| JP4890068B2 (ja) | 映像信号処理回路 | |
| JP2001069448A (ja) | 画像処理装置 | |
| JPH031776A (ja) | スーパーインポーズ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070416 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101109 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101110 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |