JP3715249B2 - 画像処理回路、画像表示装置、並びに画像処理方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、インターレース形式の画像データの入力を受け、該画像データに対して時系列的若しくは空間的なデータ比較を含む画像処理を行なう画像処理回路、画像表示装置、並びに画像処理方法に関するものである。
【０００２】
【従来の技術】
従来、画像表示装置に入力される画像データは、表示部においてより良い表示品位を得るために種々の画像処理が施されてから、表示部に供給されることが多い。このような画像処理としては、オーバーシュート駆動に係る画像処理、ホワイトバランス補正処理、色補正処理等がある。
【０００３】
オーバーシュート駆動とは、累積応答する液晶パネルにおける応答速度の向上を図るための駆動方法である。オーバーシュート駆動に係る画像処理としては、前フィールドの画像データにおける階調値と現フィールドの画像データにおける階調値とを比較し、その比較結果に応じて、現フィールドにおいて液晶画素に印加する電圧、すなわち、現フィールドの画像データにおける濃度値を変換する処理が行なわれる。つまり、オーバーシュート駆動に係る画像処理では、時系列的に連続するフィールドの画像データに関するデータ比較が含まれる。
【０００４】
ホワイトバランス補正処理とは、液晶パネルの透過率に応じてＲ（レッド），Ｇ（グリーン），Ｂ（ブルー）の階調データを独立に調整する画像処理である。すなわち、液晶パネルでは、画素の透過率を変化させると波長分散のため、ＲＧＢ輝度のバランスが変化してしまうため、このバランス変化をホワイトバランス補正によって修正することが必要である。また、液晶パネルによるカラー表示では、一つのカラー画素においてＲ，Ｇ，Ｂ各色の副画素が配列されているため、ホワイトバランス補正処理ではこれらの副画素における階調値の比較が必要である。つまり、ホワイトバランス補正処理では、空間的に連続する画素のデータ比較が含まれる。
【０００５】
また、色補正処理とは、画像表示装置のデバイス特性によって映像の送り手が想定している色とは異なった色が表示されてしまう不具合を回避するために行なわれる画像処理である。色補正処理では、各画素のＲＧＢ信号を参照し、ホワイトバランスを崩すこと無しに補正されＲＧＢ信号を出力するようにする。上記色補正処理においても、Ｒ，Ｇ，Ｂ各色に対応して配列される副画素における階調値の比較が必要であり、空間的に連続する画素のデータ比較が含まれる。また、色補正処理では、時系列的なデータ比較が含まれる場合もある。
【０００６】
このように、画像処理では、入力される画像データの時系列的若しくは空間的なデータ比較を必要とする処理があり、時系列的な処理を施す画像処理回路は、例えば、図１６に示すような構成となる。
【０００７】
図１６に示す画像処理回路では、画像データが入力されると、該画像データは最初に２つ以上に分岐され（図では、２つに分岐）、一つは直接画像処理部１０１へ入力され、もう一方は、一旦メモリ１０２に保存された後、１フィールド遅れて画像処理部１０１へ入力される。
【０００８】
すなわち、上記画像処理回路では、画像処理部１０１に直接入力される方の画像データが現フィールドを示すデータとなり、メモリ１０２を介して画像処理部１０１に入力される方の画像データが前フィールドを示すデータとなる。画像処理部１０１では、入力された現フィールドの画像データと前フィールドの画像データとが比較され、その比較の結果、現フィールドの画像データが変換されて表示部へ出力される。
【０００９】
一方、画像表示装置において入力される画像データとして、インターレース方式の画像データ（以下、インターレース信号と称する）が入力されることがある。インターレース信号では、図１７に示すように、各フィールド画像において１走査線おきにデータが存在する信号が入力され、さらに、連続する２フィールドの画像データでは、データの存在するラインが垂直方向に１ラインずつずれたものとなっている。
【００１０】
【発明が解決しようとする課題】
ところが、インターレース信号が入力される画像処理回路において、上述のような時系列的なデータ比較を必要とする画像処理を行なおうとする場合には、図１７に示すように、連続する２フィールド（前フィールドおよび現フィールド）の画像データにおける比較ラインの不一致が生じる。
【００１１】
すなわち、現フィールドにおけるＮライン目の信号を、前フィールドの信号と比較しようとする場合、本来は、前フィールドにおいてもＮライン目の信号を用いなければならないはずである。しかしながら、インターレース信号では、連続する２フィールドの画像データでは、データの存在するラインが垂直方向に１ラインずつずれているため、現フィールドにおいてＮライン目のデータが存在する場合、前フィールドにおいてはＮライン目のデータが存在しない。
【００１２】
したがって、インターレース信号が入力される画像処理回路では、同一ラインでのデータ比較は不可能であり、垂直方向に１ライン分ずれたライン同士でデータ比較が実施されることとなり、表示品位の著しい劣化や、場合によっては表示における誤動作を引き起こす要因となる。
【００１３】
また、画像処理回路が空間的なデータ比較を行なう場合であっても、近年の画像処理装置では、高精細で鮮やかな表示が求められており、画像表示装置の表示能力を限界まで引きだす画像処理が要求されている。
【００１４】
ここで、ＣＲＴ（Cathode-Ray Tube） のようなコントラストが高く、階調による色変化を伴わないデバイスでは信号精度を上げる（例えば、８ｂｉｔ）ことによって精細感を高めることができるが、ＬＣＤ（Liquid Crystal Display）のような色再現性が比較的乏しいデバイスでは、単なる１画素の色を周辺との関わり無しに補正すると、画像全体中でのバランスを崩すことがある。
【００１５】
このため、このような問題を回避するためには、ホワイトバランス補正処理や色補正処理など、空間的なデータ比較を含む画像処理において、隣接する画素間（隣接する走査ライン上に存在するものを含む）での色比較を行い画像のバランスを考慮した補正を行なう必要がある。
【００１６】
しかしながら、この場合、画像処理回路に入力される画像データがインターレース信号である場合には、隣接するライン同士でデータ比較しようとする時に、比較されるべき画像データの一部が同一フィールド内に存在しない場合がある。このため、画像処理の精度が低くなるといった問題がある。
【００１７】
本発明は、上記の問題点を解決するためになされたもので、その目的は、インターレース方式で入力される画像データに対して、時系列的若しくは空間的な比較を含む画像処理を行なうにあたって、処理精度の向上を図ることができる画像処理回路、画像表示装置、並びに画像処理方法を提供することにある。
【００１８】
【課題を解決するための手段】
本発明の画像処理回路は、上記の課題を解決するために、インターレース方式の画像データが入力され、該画像データに対して画像処理を施す画像処理回路において、入力されたインターレース方式の画像データをプログレッシブ方式の画像データに変換するＩ／Ｐ変換手段と、上記Ｉ／Ｐ変換手段によってプログレッシブ方式に変換された画像データに対して、画像処理として、オーバーシュート駆動に係る画像処理を施す画像処理手段とを備えていることを特徴としている。
【００１９】
上記の構成によれば、インターレース方式で入力される画像データに対してオーバーシュート駆動に係る画像処理を行なうにあたって、画像処理手段による画像処理の前に、Ｉ／Ｐ変換手段によってインターレース方式の画像データがプログレッシブ方式の画像データに変換される。すなわち、画像処理手段では、プログレッシブ方式の画像データに対して画像処理が施される。
【００２０】
ここで、オーバーシュート駆動に係る画像処理は時系列的なデータ比較を含むものであるため、プログレッシブ方式の画像データに対して画像処理を施すことで、インターレース信号を用いて画像処理を行なう場合のように、連続する２フィールドの画像データの異なるラインのデータを比較するといった不具合が生じず、異なるラインのデータを比較することによって生じる画像劣化を回避できる。
【００２１】
上記構成の画像処理回路では、上記画像処理手段は、時系列的なデータ比較を含む画像処理を施すものであり、上記Ｉ／Ｐ変換手段は、現フィールドの画像データに対してＩ／Ｐ変換処理を行なう現フィールドＩ／Ｐ変換部と、前フィールドの画像データに対してＩ／Ｐ変換処理を行なう前フィールドＩ／Ｐ変換部とを別個に備えている構成とすることができる。
【００２２】
上記の構成によれば、画像処理回路の最新の入力である画像データである現フィールドの画像データと、現フィールドの画像データの１フィールド前の画像データである前フィールドの画像データとに関し別個にＩ／Ｐ変換処理が施される。これにより、画像処理手段にて時系列的なデータ比較に使用される連続した２フィールドの画像データ（すなわち、現フィールドおよび前フィールドの画像データ）を得ることができる。
【００２３】
また、上記画像処理回路では、上記Ｉ／Ｐ変換手段は、現フィールドＩ／Ｐ変換部と前フィールドＩ／Ｐ変換部との両方で、時系列的なデータ比較を含むＩ／Ｐ変換処理を行なう構成とすることができる。
【００２４】
上記の構成によれば、現フィールドＩ／Ｐ変換部および前フィールドＩ／Ｐ変換部の両方で動き補償を行なった精度の高いＩ／Ｐ変換処理を行なうことができ、その結果を用いた画像処理手段における画像処理の精度も高くなる。
【００２５】
また、上記画像処理回路では、上記Ｉ／Ｐ変換手段は、現フィールドＩ／Ｐ変換部と前フィールドＩ／Ｐ変換部との両方で、時系列的なデータ比較を含まないＩ／Ｐ変換処理を行なう構成とすることができる。
【００２６】
上記の構成によれば、現フィールドＩ／Ｐ変換部および前フィールドＩ／Ｐ変換部の両方で、Ｉ／Ｐ変換処理における時系列的なデータ比較を含まないため、時系列的なデータ比較を含む場合に比べデータ比較に用いるメモリが不要となるため、回路のコストダウンを図ることができる。
【００２７】
また、上記画像処理回路では、上記Ｉ／Ｐ変換手段は、現フィールドＩ／Ｐ変換部で時系列的なデータ比較を含むＩ／Ｐ変換処理を行ない、前フィールドＩ／Ｐ変換部で時系列的なデータ比較を含まないＩ／Ｐ変換処理を行なう構成とすることができる。
【００２８】
上記の構成によれば、現フィールドＩ／Ｐ変換部および前フィールドＩ／Ｐ変換部の一方でデータ比較を含むＩ／Ｐ変換処理を行なうため、両方でデータ比較を含む場合に比べコストが低く、かつ、両方でデータ比較を含まない場合に比べ画像処理の精度向上が見込める。
【００２９】
また、特にオーバーシュート駆動では、画像処理手段における画像処理は、前フィールドの画像データよりも現フィールドの画像データの精度に大きな影響を受けるため、現フィールドＩ／Ｐ変換部で時系列的なデータ比較を含むＩ／Ｐ変換処理を行なうことが画像処理の精度向上に対し有効となる。
【００３０】
また、上記画像処理回路では、上記Ｉ／Ｐ変換手段は、現フィールドＩ／Ｐ変換部と前フィールドＩ／Ｐ変換部とで、Ｉ／Ｐ変換処理に用いるメモリを共有することが好ましい。
【００３１】
上記の構成によれば、現フィールドＩ／Ｐ変換部と前フィールドＩ／Ｐ変換部との両方で時系列的なデータ比較を含むＩ／Ｐ変換処理を行なう場合、現フィールドＩ／Ｐ変換部および前フィールドＩ／Ｐ変換部で先に入力された画像データをデータ比較に用いられるまで格納するメモリが必要となる。この時、現フィールドＩ／Ｐ変換部と前フィールドＩ／Ｐ変換部とのＩ／Ｐ変換処理で使用されるデータの一部は共通するため、そのデータを格納するメモリを共有することで回路のコストダウンを図ることができる。
【００３２】
また、上記画像処理回路では、上記Ｉ／Ｐ変換手段は、現フィールドＩ／Ｐ変換部でｍフィールド分のデータを用いたＩ／Ｐ変換処理を行ない、前フィールドＩ／Ｐ変換部で１以上（ｍ−１）以下のフィールド分のデータを用いたＩ／Ｐ変換処理を行なうことが好ましい。
【００３３】
上記の構成によれば、前フィールドＩ／Ｐ変換部のＩ／Ｐ変換処理で使用されるデータは、現フィールドＩ／Ｐ変換部のＩ／Ｐ変換処理で使用されるデータに完全に含まれる。このため、時系列的なデータ比較に用いられるメモリの使用を最小限にすることができ、回路のコストダウンを図ることができる。
【００３４】
しかしながら、Ｉ／Ｐ変換によっては（ｍ−１）フィールド分のデータを用いた都合のよいＩ／Ｐ変換処理がない場合があることも予想される。その場合、１以上（ｍ−１）未満のフィールド分のデータを用いたＩ／Ｐ変換を用いても同様の効果が期待できる。
【００３５】
また、上記画像処理回路では、上記画像処理手段は、時系列的なデータ比較を含む画像処理を施すものであり、上記Ｉ／Ｐ変換手段によって変換されたプログレッシブ信号は、画像処理手段への入力前に、画像処理手段に直接入力される現フィールドの画像データと、データ遅延用メモリに一旦格納され現フィールドの画像データに対して１フィールド遅らせて画像処理手段に入力される前フィールドの画像データとに分岐される構成とすることができる。
【００３６】
上記の構成によれば、現フィールドの画像データに対するＩ／Ｐ変換処理と前フィールドの画像データに対するＩ／Ｐ変換処理とが、同一のＩ／Ｐ変換手段によって行なわれるため、メモリの共有化によるコストダウンの効果に加えて、画像処理回路の回路構成が簡略化される。
【００３７】
また、上記画像処理回路では、上記画像処理手段は、時系列的なデータ比較を含む画像処理を施すものであり、上記Ｉ／Ｐ変換手段は、１または複数のフィールド分のデータを用いて、現フィールドの画像データと前フィールドの画像データとを作成し、補間データの追加された前フィールドおよび現フィールドの画像データを後段の画像処理手段に対して同時に出力する構成とすることができる。
【００３８】
上記の構成によれば、現フィールドの画像データに対するＩ／Ｐ変換処理と前フィールドの画像に対するＩ／Ｐ変換処理とが、同一のＩ／Ｐ変換手段によって行われ、かつ、Ｉ／Ｐ変換手段によって作成された（補間データの追加された）前フィールドおよび現フィールドの画像データが後段の画像処理手段に対して同時に出力される、すなわち、画像処理手段における画像処理に用いられる前フィールドおよび現フィールドの画像データの入力にタイムラグが発生しない。
【００３９】
したがって、画像処理手段に対して前フィールドおよび現フィールドの画像データの入力を同期させるためのデータ遅延用のメモリ等が必要なくなるため、メモリのコストダウンの効果に加えて、画像処理回路の回路構成も簡略化することができる。
【００４０】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図１５、図１８ないし図２１に基づいて説明すれば、以下の通りである。
【００４１】
本実施の形態では、ＴＦＴ（Thin Film Transister）液晶パネルを備えた液晶表示装置において、オーバーシュート駆動を行なう場合を例示して説明を行なう。
【００４２】
図２に示すように、ＴＦＴ液晶パネル１は、画面縦方向に平行に並んだ複数のソースバスライン２…と、上記ソースバスライン２…と直交するように画面横方向に平行に並んだ複数の走査ライン３…とを備えており、各ソースバスラインと走査ラインとの交点に対応してスイッチング素子であるＴＦＴ６（図３参照）を介して画素７（図３参照）が配置されている。ソースバスライン２…はパネル端にてソースドライバ４に接続され、走査ライン３…はパネル端にてゲートドライバ５に接続されている。
【００４３】
上記ＴＦＴ液晶パネル１の表示においては、ゲートドライバ５から走査信号を１ラインずつ順次出力することにより、各走査ライン３に接続されるＴＦＴ６…を走査ライン３毎に順次ＯＮさせ、ソースドライバ４で階調データに応じた階調電圧を各走査ライン３に対応する各画素７に書き込んでいく。
【００４４】
各画素７の簡単な構造は、図３のような構成になっており、ＴＦＴ６がＯＮ（ゲートＯＮ）の時、ＴＦＴ６のソース電極に印加されるデータ階調電圧がＴＦＴ６のドレイン電極を介して画素７を構成する一方の電極（画素電極）に印加される。また、画素７を構成する他方の電極は全画素に共通の共通電極８となっている。画素７に印加された電圧により液晶が応答して表示させたい輝度となる。
【００４５】
各画素７の液晶分子は、その誘電異方性により、電圧印加時に液晶分子長軸方向（ダイレクター）の向きを変化させ、その光学異方性により液晶を透過する光の偏光方向を変化させる。これにより、液晶を透過する光の光量を制御し、光の階調表現を行っている。この時、各画素に印加される電圧値が各階調毎に設定されており、液晶パネル１の１画素毎に、表示させたい階調の電圧がＴＦＴ６を介して１フレーム毎に印加されることで画像表示が行なわれる。
【００４６】
各画素７に印加された電荷はＴＦＴ６がＯＦＦした後も保持される。すなわち、次のフレームに再び階調電圧が印加されるまで、階調電圧印加時の電荷が保持される。
【００４７】
しかしながら、階調輝度変化時の電圧印加では、各画素７において電荷は保持されるが、液晶誘電率の変化により電圧は変化してしまう。すなわち、階調輝度変化を行う場合、液晶分子ダイレクターの方向は前フレームの階調輝度を表示する方向を向いている。ここに、新たな階調データに対応する電圧が印加されると、それに伴い誘電異方性により液晶分子の向きが変化し、それに伴う光学特性の変化により階調輝度が変わる。
【００４８】
ネマチック液晶の場合、液晶分子の応答速度は表示モードによって異なるが、およそ数ms〜数十msのオーダーであり、ＴＦＴ６がＯＦＦした後も応答することになる。ここで、液晶分子はその誘電異方性によりその向きを変化させるので、必然的に液晶の誘電率が変化し電極間の容量が変化することになる。
【００４９】
液晶分子の方向の変化により、電極間液晶分子の誘電率が変化すると、蓄えられた電荷による電圧値も１フレーム内で変わることになる。つまり、液晶分子自身が１フレーム内で応答する特性を有していても、階調の変化時に通常の階調電圧を印加していたのでは、１フレーム内でその電圧が変わってしまい、表示させたい階調輝度を得ることができず、３フレーム程度の周期が必要となってしまう。この誘電率の変化に伴う電圧の変化は、液晶の誘電率の変化分を加味した電圧を印加する駆動、すなわちオーバーシュート駆動によって補正することが可能である。
【００５０】
階調変化時に印加する適切な電圧値は、その階調間での容量比倍だけ電圧を付加して印加すれば、液晶が応答したあとに表示したい階調電圧となる（実際は液晶の応答速度などによりその電圧値は変化する）。
【００５１】
以下に、説明を簡単にするため、ゲートＯＮ時に液晶分子がほとんど応答せず、フレームの期間内には液晶分子の応答が完了すると仮定した場合のオーバーシュート駆動の例を説明する。
【００５２】
階調が２５６の場合、０，１，２，…，ｎ，…，ｍ，…，２５５階調のときの階調電圧をそれぞれ、Ｖ０，Ｖ１，Ｖ２，…，Ｖｎ，…，Ｖｍ，…，Ｖ２５５とし、それぞれの諧調における画素７の電極間の容量をＣ０，Ｃ１，Ｃ２，…，Ｃｎ，…，Ｃｍ，…，Ｃ２５５とする。
【００５３】
ある画素にｎ階調が表示されているとすると、この時には電極間電圧はＶｎであり、電極間の容量はＣｎである。この時、次のフレームでｍ階調の表示をする場合、蓄えなければならない電荷Ｑは
Ｑ＝Ｃｍ×Ｖｍ … （１）
である。しかしながら、この場合、容量がＣｎからＣｍへ変化する前にＴＦＴ６がＯＦＦになるため、電圧Ｖｍを印加した場合に実際に電極間に蓄えられる電荷Ｑ’は、
Ｑ’＝Ｃｎ×Ｖｍ … （２）
となってしまう（ゲートＯＮ時に液晶分子がほとんど応答しないと仮定した場合）。
【００５４】
つまり、ｎ階調の表示後、ｍ階調の表示に必要な電荷Ｑを蓄えるために、画素７に印加しなければならない電圧Ｖ’は、
Ｑ＝Ｃｎ×Ｖ’＝Ｃｎ×（Ｃｍ／Ｃｎ×Ｖｍ） …（３） が成り立つことより、
Ｖ’＝Ｃｍ／Ｃｎ×Ｖｍ …（４）
となる。
【００５５】
この電圧Ｖ’を印加することにより、あらゆる階調変化においても所望の階調に１フレーム内に到達させることができる。したがって、オーバーシュート駆動は液晶の高速動画性能の向上に非常に有効である。
【００５６】
また、上記式（４）より、この電圧Ｖ’を得るためには、現フィールドの階調データと前フィールドの階調データとを比較する必要があることが分かる。上記比較を行なう比較回路はルックアップテーブルを用いる構成、演算処理回路による構成、あるいは、上記２つを混在させた回路構成が考えられる。また、比較回路にて比較される画像データは、Ｒ（レッド），Ｇ（グリーン），Ｂ（ブルー）表色系で表された信号であってもよく、あるいは、Ｙ（輝度），Ｃ（色度）で表された信号での比較も考えられる。
【００５７】
次に、本実施の形態に係る画像処理回路の構成を図１に示す。上記画像処理回路は、インターレース信号による画像データを受けて、該画像データに画像処理を施すものであり、Ｉ／Ｐ（インターレース／プログレッシブ）変換処理部（Ｉ／Ｐ変換手段）１１、画像処理部（画像処理手段）１２を備えている。また、必要に応じてＰ／Ｉ（プログレッシブ／インターレース）変換処理部１３を備えていても良い。
【００５８】
上記画像処理回路では、入力されるインターレース信号に対して、画像処理部１２での画像処理を施す前に、Ｉ／Ｐ変換処理部１１にてインターレース信号からプログレッシブ信号への変換が行なわれる。ここで行なわれるＩ／Ｐ変換は、図４に示すように、インターレース信号においてデータの存在しないラインにデータを補間し、全てのラインにおいてデータの抜けがないプログレッシブ信号に変換する処理である。
【００５９】
上記プログレッシブ信号が入力された画像処理部１２では、時系列的なデータ比較を含む画像処理を行なう場合、インターレース信号を用いて画像処理を行なう場合のような連続する２フィールドの画像データの異なるラインのデータを比較することによって生じる画像劣化を回避できる。これを図５を参照して説明すると以下の通りである。
【００６０】
すなわち、インターレース信号では、連続する２つのフィールド（現フィールドおよび前フィールド）において、例えば、現フィールドのＮ，Ｎ＋２，Ｎ＋４ラインにデータが存在する場合にはＮ＋１，Ｎ＋３ラインにデータが存在しないことになる。そして、前フィールドでは、逆に、Ｎ＋１，Ｎ＋３ラインにデータが存在し、Ｎ，Ｎ＋２，Ｎ＋４ラインにデータが存在しない。このため、インターレース信号の現フィールドと前フィールドとでは、同一ラインについてのデータ比較は行なえないが、プログレッシブ信号では、図５に示すように、データ補間によって現フィールドおよび前フィールドの全てのラインにデータが存在しているため、同一ラインについてのデータ比較が可能である。
【００６１】
また、画像処理部１２において、空間的なデータ比較を含む画像処理が行なわれる場合であっても、上記Ｉ／Ｐ変換処理によって補間されたデータにより、より多くのデータを用いて画像処理を行なうことができるため、画像処理の精度が向上する。
【００６２】
但し、Ｉ／Ｐ変換処理としては種々の方法が存在するものであり、上記Ｉ／Ｐ変換処理部１１にて行なわれるＩ／Ｐ変換処理では、その全ての方法が有効といえるわけではない。
【００６３】
例えば、上記Ｉ／Ｐ変換において最も簡単な方法は、図６に示すように、連続する２フィールドのインターレース信号（２ｍ−１フィールドおよび２ｍフィールド）を重ね合わせ１フィールドのプログレッシブ信号（ｍフィールド）とする方法や、あるいは、図７に示すように、インターレース信号においてデータの存在しないラインの前ラインもしくは後ラインの隣接ラインのデータをそのままコピーして補間する方法である。しかしながら、これらの方法では、最初に入力されるインターレース信号において既に存在しているデータがそのまま用いられており、Ｉ／Ｐ変換処理によって新たなデータが作成されているものではない。
【００６４】
上記Ｉ／Ｐ変換処理部１１にて実施される画像処理として、上記図６および図７に示す方法を用いた場合は、画像処理の精度向上といった目的は達成できない、若しくは効果が小さい。これを以下に説明する。
【００６５】
Ｉ／Ｐ変換処理部１１において図６の方法が適用される場合、画像処理部１２で比較される連続した２フィールドのプログレッシブ信号は、同一ラインでのデータ比較を行なうことが可能である。しかしながら、ここで比較されるデータは、変換前のインターレース信号で考えた場合、実質的には２フィールド離れたデータでの比較が行なわれていることとなる。すなわち、この場合には、時間軸上の距離が離れたデータでの比較が行なわれることになり、画質劣化の要因となる。
【００６６】
また、Ｉ／Ｐ変換処理部１１において図７の方法が適用される場合、画像処理部１２で比較される連続した２フィールドのプログレッシブ信号は、見かけ上は同一ラインでのデータ比較が行なわれている。しかしながら、実際には、画像処理部１２で比較される一方のデータは、インターレース信号上でデータの存在しないラインに対し、その前後何れかの隣接ラインのデータがコピーされた補間データである。このため、実質的には、図１７に示した場合と同様、現フィールドおよび前フィールドでは１ラインずれたデータが比較されることとなり、画質劣化の要因となる。
【００６７】
したがって、本実施の形態に係るＩ／Ｐ変換処理部１１では、適用されるＩ／Ｐ変換処理は、インターレース信号の各フィールドで新たなデータを作成して補間することで、インターレース信号からプログレッシブ信号への変換においてフィールド数を変化させないようになっている。さらに、空間的には、Ｉ／Ｐ変換処理によってデータが補間されるラインは、その副走査方向の前後のライン（前後とも複数ラインにわたってもよい）のデータを用いた演算によってデータが与えられるものとなっている。尚、インターレース信号にて表されているフィールドのデータにおいて、データの存在する各ラインまたはデータの存在しない各ラインは、主走査方向に沿ったライン、すなわち走査線であるため、空間的なＩ／Ｐ変換処理によってデータが補間されるラインは、副走査方向の前後のラインのデータを用いて補間データが演算されることとなる。
【００６８】
図１８に示す例では、現フィールドのＮラインにおいてデータを補間するために、Ｉ／Ｐ変換前のインターレース信号の画像データにおける前後２ライン分のデータ（すなわち、Ｎ−３，Ｎ−１，Ｎ＋１，およびＮ＋３ラインのデータ）を用いた演算によって補間データを求めている。
【００６９】
しかしながら、本願発明はこれに限定されるものではなく、データが補間されるラインの前後方向のそれぞれにおいて１ライン以上のラインのデータを用いて演算するものであれば、データの補間演算に用いられるラインの数は限定されない。また、データの補間演算に用いられるラインの数は、データが補間されるラインの前後方向で必ずしも一致しなくてもよい。
【００７０】
また、上記Ｉ／Ｐ変換処理部１１では、現フィールドより前のフィールドのデータをメモリに格納し（方法によっては数フィールド前までのデータを格納する）、時系列的に連続する複数のフィールドのデータを比較して、動き補償を行なったより精度の高いＩ／Ｐ変換処理を行なうことも可能である。もちろん、メモリを用いずに空間的な比較（同一フィールド内でのデータ比較）のみで、Ｉ／Ｐ変換処理を行なっても良い。
【００７１】
Ｉ／Ｐ変換処理部１１において、図１８にて説明したような空間的なデータ比較に加えて、時系列的に連続する複数のフィールドのデータ比較をも行って、動き補償を行なったより精度の高いＩ／Ｐ変換処理を行う場合の具体例を、図１９および図２０に示す。
【００７２】
図１９に示す例では、現フィールドのＮラインにおけるデータを補間するために、同じく現フィールドのＩ／Ｐ変換前のインターレース信号の画像データにおけるＮ−３，Ｎ−１，Ｎ＋１，およびＮ＋３ラインのデータと、前フィールドのＮ−２，Ｎ，およびＮ＋２ラインのデータとを用いた演算によって補間データを求めている。
【００７３】
上記図１９の例では、Ｉ／Ｐ変換処理時のデータ補間において、空間的なデータ比較のために現フィールドのデータを用いると共に、時系列的なデータ比較のために前フィールドのデータをも用いているが、図２０に示すように、時系列的なデータ比較のために、さらに後フィールドのデータを用いてもよい。
【００７４】
図２０に示す例では、現フィールドのＮラインにおけるデータを補間するために、同じく現フィールドのＩ／Ｐ変換前のインターレース信号の画像データにおけるＮ−３，Ｎ−１，Ｎ＋１，およびＮ＋３ラインのデータと、前フィールドのＮ−２，Ｎ，およびＮ＋２ラインのデータと、後フィールドのＮ−２，およびＮ＋２ラインのデータとを用いた演算によって補間データを求めている。
【００７５】
このように、時系列的に連続する複数のフィールドのデータ比較を行って、動き補償を含んだＩ／Ｐ変換処理を行う場合には、データ補間される現フィールドに対して必ずしも前フィールドおよび後フィールドのデータの両方を用いなくともよい。すなわち、図１９の例のように、前フィールドと現フィールドとのデータ比較のみで時系列的なＩ／Ｐ変換を行ってもよい。
【００７６】
また、図１９および図２０の例では、データ補間される現フィールドに対して、該現フィールドの時間軸方向の前後において１フィールド分のデータを用いた例を示している。しかしながら、本発明はこれに限定されるものではなく、時間軸方向の前後のそれぞれにおける複数フィールドのデータを用いてもよい。
【００７７】
さらに、補間データの演算においては、データが補間されるラインの副走査方向の前後のラインのデータ、および時間軸方向の前後のフィールドのデータが用いられるが、実際の演算にあたってはこれらのデータを間引いて用いることも可能である。例えば、図２０に示すように、現フィールドのＮラインのデータの補間演算においては、後フィールドのＮ−２，Ｎ＋２のラインのデータは補間演算に用いられているが、後フィールドのＮラインのデータを間引かれている。
【００７８】
上記画像処理部１２によって画像処理されたデータは、映像表示装置がプログレッシブ信号に対応して表示可能なものであれば、画像処理部１２から出力されるプログレッシブ信号をそのまま映像表示装置へ送出してよい。
【００７９】
しかしながら、現在の映像表示装置のコントローラはインターレース信号のみに対応している場合が多く、この場合は、画像処理部１２から出力されるプログレッシブ信号をＰ／Ｉ変換処理部１３にて再度インターレース信号に変換して映像表示装置へ送出する。
【００８０】
次に、上記画像処理回路の具体例について、図８を参照して以下に説明する。図８に示す画像処理回路は、第１のＩ／Ｐ変換処理部（現フィールドＩ／Ｐ変換部）２１、第２のＩ／Ｐ変換処理部（前フィールドＩ／Ｐ変換部）２２、画像処理部１２を備えている。また、必要に応じて、Ｐ／Ｉ変換処理部１３を備えていてもよい。
【００８１】
上記第１のＩ／Ｐ変換処理部２１および第２のＩ／Ｐ変換処理部２２は、画像データとして入力されるインターレース信号にＩ／Ｐ変換処理を施し、プログレッシブ信号に変換して出力する。第１のＩ／Ｐ変換処理部２１は現フィールドのインターレース信号にＩ／Ｐ変換処理を施し、第２のＩ／Ｐ変換処理部２２は前フィールドのインターレース信号にＩ／Ｐ変換処理を施す。
【００８２】
ここで、第２のＩ／Ｐ変換処理部２２に前フィールドのインターレース信号を入力するために、第２のＩ／Ｐ変換処理部２２の前段にはフィールドメモリ（図示せず）が配置されている。画像処理回路に入力された画像データは、最初に２つに分岐され、一つは直接第１のＩ／Ｐ変換処理部２１へ入力されることで現フィールドの画像データとなるが、もう一方は、第２のＩ／Ｐ変換処理部２２の前段で一旦メモリに保存された後、１フィールド遅延させられることにより前フィールドの画像データとされる。
【００８３】
また、図８に示す画像処理回路において、第１および第２のＩ／Ｐ変換処理部２１，２２は、現フィールドおよび前フィールドの画像データに対し、それぞれ個別にＩ／Ｐ変換処理を施すものである。このため、第１および第２のＩ／Ｐ変換処理部２１，２２では、それぞれ異なるＩ／Ｐ変換処理方法を採用することが可能である。
【００８４】
Ｉ／Ｐ変換処理方法には、前述したように、メモリを使用する方法（時系列的な比較を行なう方法）と、メモリを使用しない方法（時系列的な比較を行なわない方法）とがある。そのため、上記画像処理回路では、第１および第２のＩ／Ｐ変換処理部２１，２２のそれぞれで、メモリを使用する場合としない場合とで分けられた以下の４つの構成が考えられる。
(1) 第１および第２のＩ／Ｐ変換処理部２１，２２の両方にメモリを使用しない方法を用いた構成。
(2) 第１および第２のＩ／Ｐ変換処理部２１，２２の両方にメモリを使用する方法を用いた構成。
(3) 第１のＩ／Ｐ変換処理部２１にメモリを使用する方法を用い、第２のＩ／Ｐ変換処理部２２にメモリを使用しない方法を用いた構成。
(4) 第１のＩ／Ｐ変換処理部２１にメモリを使用しない方法を用い、第２のＩ／Ｐ変換処理部２２にメモリを使用する方法を用いた構成。
【００８５】
上記(1)の構成では、第１および第２のＩ／Ｐ変換処理部２１，２２の何れにもメモリを使用しないため低コストの回路化が期待できる。但し、第１および第２のＩ／Ｐ変換処理部２１，２２のそれぞれにおけるＩ／Ｐ変換精度は低く、画像処理部１２における画像処理後の画質も最も低い。
【００８６】
逆に、上記(2)の構成では、第１および第２のＩ／Ｐ変換処理部２１，２２のそれぞれにおけるＩ／Ｐ変換精度は高くなるため、画像処理部１２における画像処理後の画質も最も高くなるが、第１および第２のＩ／Ｐ変換処理部２１，２２の両方にメモリを使用することによる回路のコストアップが招来される。
【００８７】
次に、上記(3)または(4)の構成は、第１および第２のＩ／Ｐ変換処理部２１，２２の一方のみにメモリを用いる構成である。ここで、上記画像処理部１２が特にオーバーシュート駆動に係る画像処理を施すものである場合、画像処理部１２で行なわれるデータ比較は現フィールドの情報が主なため、現フィールドの情報が正確であればかなりの効果が得られる。
【００８８】
そのため、オーバーシュート駆動回路においては、現フィールド用の第１のＩ／Ｐ変換処理部２１にてメモリを用いて精度の高いＩ／Ｐ変換処理を行い、前フィールド用の第２のＩ／Ｐ変換処理部２２ではメモリを省略してコストダウンの効果を図る(3)の構成が、比較的安価な構成で高い画質向上効果が得られるため、最も好ましい構成であるといえる。
【００８９】
一方の(4)の構成は、オーバーシュート駆動回路においては、(3)と同程度の回路規模である（同程度のコスト効果）に関わらず、その画質向上効果は小さい。
【００９０】
また、上述したように、画質向上の効果が最も大きいのは、第１および第２のＩ／Ｐ変換処理部２１，２２の両方にメモリを用いる構成であるが、この時、メモリの数が増加することによる回路のコストアップの問題がある。そこで、第１および第２のＩ／Ｐ変換処理部２１，２２の両方にメモリを用いて画質向上の効果を最大限に発揮すると共に、第１および第２のＩ／Ｐ変換処理部２１，２２で用いられるメモリを共有させ、回路のコストダウンを図ることも可能である。このような構成の画像処理回路について図９を参照して以下に説明する。
【００９１】
図９の構成の画像処理回路では第１のＩ／Ｐ変換処理部（現フィールドＩ／Ｐ変換部）２１’および第２のＩ／Ｐ変換処理部（前フィールドＩ／Ｐ変換部）２２’は、何れもメモリに格納された複数のフィールドの画像データを用いてＩ／Ｐ変換処理を行なうものであり、該Ｉ／Ｐ変換処理で用いられる複数のフィールドの画像データは、共有メモリ（Ｉ／Ｐ変換処理に用いるメモリ）２３において格納される。
【００９２】
第１のＩ／Ｐ変換処理部２１’、第２のＩ／Ｐ変換処理部２２’、および共有メモリ２３によって行なわれるＩ／Ｐ変換処理を図１０を参照して説明すると以下の通りである。尚、図１０は、第１のＩ／Ｐ変換処理部２１’、第２のＩ／Ｐ変換処理部２２’共に、４フィールド分の画像データを用いてＩ／Ｐ変換処理を行なう場合を例示している。
【００９３】
ここで、Ｎフィールドの画像データが入力された時点で考えると、現フィールド用の第１のＩ／Ｐ変換処理部２１’では、（Ｎ−３）〜Ｎフィールドのデータを用いてＩ／Ｐ変換処理が行なわれ、前フィールド用の第２のＩ／Ｐ変換処理部２２’では、（Ｎ−４）〜（Ｎ−１）フィールドのデータを用いてＩ／Ｐ変換処理が行なわれる。
【００９４】
したがって、この場合、共有メモリ２３では、（Ｎ−４）フィールドからＮフィールドまでの５フィールド分の画像データを格納する必要があり、このため該共有メモリ２３は５つのフィールドメモリ２３ａないし２３ｅを備えている。すなわち、図１０の構成では、第１のＩ／Ｐ変換処理部２１’、第２のＩ／Ｐ変換処理部２２’のそれぞれでｍフィールド分の画像データを用いてＩ／Ｐ変換処理を行なう場合に、フィールドメモリの数を２ｍでなく、ｍ＋１とすることができ、メモリ削減によるコストダウンの効果を得ることができる。
【００９５】
また、図１０の構成では、画像データは最初に共有メモリ２３に入力されているが、第１のＩ／Ｐ変換処理部２１’または第２のＩ／Ｐ変換処理部２２’に入力された後、共有メモリ２３に書き込まれる構成であっても良い。また、次のＮ＋１フィールドが入力された時には、Ｎ−４フィールドのデータが格納されているフィールドメモリにおいてデータが書き換えられる。
【００９６】
また、図１０の構成の変形例として図１１の構成も考えられる。図１１の構成では、第１のＩ／Ｐ変換処理部２１’は４フィールド分の画像データを用いてＩ／Ｐ変換処理を行なうものであるが、第２のＩ／Ｐ変換処理部２２’は３フィールド分の画像データを用いてＩ／Ｐ変換処理を行なうものとする。
【００９７】
ここで、Ｎフィールドの画像データが入力された時点で考えると、現フィールド用の第１のＩ／Ｐ変換処理部２１’では、（Ｎ−３）〜Ｎフィールドのデータを用いてＩ／Ｐ変換処理が行なわれ、前フィールド用の第２のＩ／Ｐ変換処理部２２’では、（Ｎ−３）〜（Ｎ−１）フィールドのデータを用いてＩ／Ｐ変換処理が行なわれる。但し、第１のＩ／Ｐ変換処理部２１’および第２のＩ／Ｐ変換処理部２２’では、この時必ずしも（Ｎ−３）〜（Ｎ−１）フィールドの全てのデータを用いてＩ／Ｐ変換処理をする必要はない。
【００９８】
言い換えれば、現フィールド用の第１のＩ／Ｐ変換処理部２１’でｍフィールド（第１のＩ／Ｐ変換処理部２１’の例では、ｍ＝４）のデータを用いてＩ／Ｐ変換処理が行なわれる場合、第２のＩ／Ｐ変換処理部２２’でのＩ／Ｐ変換によっては（ｍ−１）フィールドのデータを用いた都合のよいＩ／Ｐ変換処理がない場合があることも予想される。すなわち、現状のＩＰ変換処理部は、カスタムチップ化されており、特に、フィールド比較によるＩＰ変換を行うものは、８フィールド前まで参照するタイプのものまである。しかしながら、必ずしも１〜８フィールドのタイプまで全てがラインナップされているわけではない。例えば、８（＝ｍ）フィールド前まで参照してＩＰ変換を行う変換回路があったとしても、７（＝ｍ−１）フィールド前まで参照してＩＰ変換を行う変換回路が存在しない場合もありうる。
【００９９】
そのような場合、１以上（ｍ−１）未満のフィールド分のデータを用いたＩ／Ｐ変換を用いても同様の効果が期待できる。
【０１００】
したがって、この場合、共有メモリ２３では、（Ｎ−３）フィールドからＮフィールドまでの４フィールド分の画像データを格納する必要があり、このため該共有メモリ２３は４つのフィールドメモリ２３ａないし２３ｄを備えている。すなわち、図１１の構成では、第２のＩ／Ｐ変換処理部２２’のＩ／Ｐ変換処理で用いるデータのフィールド数を、第１のＩ／Ｐ変換処理部２１’よりも一つ少なくすることにより、図１０の構成よりもさらに１フィールド分のメモリを減らすことができる。
【０１０１】
また、図１１の構成のさらに変形例として、Ｉ／Ｐ変換処理部の共有化を図った構成も考えられる。この場合の構成を図１２に示す。図１２の構成では、図１１の構成に比べ第２のＩ／Ｐ変換処理部２２’が省略されており、第１のＩ／Ｐ変換処理部（現フィールドＩ／Ｐ変換部、前フィールドＩ／Ｐ変換部）２１”が前フィールドおよび現フィールドのプログレッシブ信号を出力する構成となっている。
【０１０２】
第１のＩ／Ｐ変換処理部２１”において、複数のフィールドの画像データを用いてＩ／Ｐ変換処理を行なう場合、上記複数のフィールドの画像データは、第１のＩ／Ｐ変換処理部２１”に対して同時に入力される必要があるわけではなく、古い側のデータから順次入力されるものである。
【０１０３】
すなわち、図１１の構成と同様に、現フィールドにおいては４フィールド分の画像データを用いてＩ／Ｐ変換処理を行ない、前フィールドにおいては３フィールド分の画像データを用いてＩ／Ｐ変換処理を行なう場合、図１２の構成では、先ずＮ−３フィールドからＮ−１フィールドまでのインターレース信号がメモリ２３から第１のＩ／Ｐ変換処理部２１”に入力された時点で前フィールドのプログレッシブ信号を演算して出力し、その後、Ｎフィールドのインターレース信号の入力を受けて現フィールドのプログレッシブ信号を演算して出力することができる。
【０１０４】
上記図１２の構成では、メモリの共有によるコスト削減効果のみでなく、Ｉ／Ｐ変換処理部の共有化による画像処理回路の回路構成の簡略化を図ることができる。但し、この場合、第１のＩ／Ｐ変換処理部２１”から出力される現フィールドおよび前フィールドの画像データにタイムラグが生じるため、これらを同期させる構成が必要となる。現フィールドおよび前フィールドの画像データにタイムラグを生じさせず、かつ、Ｉ／Ｐ変換処理部の共有化を実現できる構成としては図１３のような構成が考えられる。
【０１０５】
図１３の構成では、画像処理回路に入力される画像データは、最初にＩ／Ｐ変換処理部（現フィールドＩ／Ｐ変換部、前フィールドＩ／Ｐ変換部）２４に入力され、インターレース信号からプログレッシブ信号に変換される。上記プログレッシブ信号はＩ／Ｐ変換処理部２４からの出力後に分岐され、一方の信号は現フィールドのデータとして直接画像処理部１２へ入力されるが、他方の信号は一旦メモリ（データ遅延用メモリ）２５に格納され現フィールドのデータとは１フィールド遅れて画像処理部１２へ入力されることで前フィールドのデータとなる。
【０１０６】
また、図１３の構成において、Ｉ／Ｐ変換処理部２４がｍフィールド分の画像データを用いてＩ／Ｐ変換処理を行なうものである場合、Ｉ／Ｐ変換処理部２４においてはｍフィールド分のフィールドメモリ（図示せず）が具備される。さらに、前フィールドのデータを格納するメモリ２５としては１フィールド分のフィールドメモリが用いられるため、全体のフィールドメモリの数はｍ＋１となり、メモリ削減によるコストダウンの効果は図１０の構成と同じとなる。しかしながら、図１２の構成では、Ｉ／Ｐ変換処理部２４をも現フィールドと前フィールドとで共有できるので、画像処理回路の回路構成が図１０の構成よりもさらに簡略化されるといった効果がある。
【０１０７】
また、図２１に示すように、上記図１２における第1のＩ／Ｐ変換処理部２１’に代えて、現フィールドおよび前フィールドの画像データが同時に出力されるように工夫された専用の（すなわち、時系列比較専用の）Ｉ／Ｐ変換処理部２６を用いてもよい。上記Ｉ／Ｐ変換処理部２６では、図１２における第1のＩ／Ｐ変換処理部２１’とは異なり、出力される現フィールドおよび前フィールドの画像データにタイムラグが発生しない。このため、Ｉ／Ｐ変換処理部２６から出力される現フィールドおよび前フィールドの画像データを同期させるための図１３に示すような構成（すなわち、メモリ２５）が必要なくなり、画像処理回路の回路構成がさらに簡略化される。
【０１０８】
以上の説明においては、画像処理部１２は、時系列的なデータ比較を含むオーバーシュート駆動を例にとって説明したが、本発明の画像処理回路はこれに限定されるものではなく、空間的なデータ比較を含むホワイトバランス補正処理や、色補正処理を行なう画像処理回路に適用することも可能である。
【０１０９】
液晶パネルは、表示画素の透過率（階調）を変化させると波長分散のため、ＲＧＢ輝度のバランスが変化してしまう。そのため透過率の変化に対して白の色度座標が図１４の実線のような変化を示す。尚、図１４においては、縦軸及び横軸は色度座標を示しており、透過率を１０％から１００％まで変化させる間の複数のプロットを線で結んだものを図示している。図１４では、透過率を上げるに伴って色度が右上に向かって上昇していることが分かる。すなわち、明るくなるほど表示が黄色くなることを示している。
【０１１０】
しかし本来、透過率を変化させても色度座標は変化しないのが好ましい。そこで、透過率に応じてＲＧＢの階調電圧を独立に制御することにより、ＲＧＢ輝度のバランスを調整し、色度座標を変化させないようにする処理がホワイトバランス補正処理である。
【０１１１】
ホワイトバランス補正処理（ＷＢ補正処理）を実施する場合には、図１４の破線に示すように、表示画素の透過率（階調）を変化させても、色度座標の変化は殆ど発生しなくなることがわかる。
【０１１２】
液晶パネルによるカラー表示では、一つのカラー画素においてＲ，Ｇ，Ｂ各色の副画素が配列されているため、ホワイトバランス補正処理ではこれらの副画素における階調値の比較が必要である。但し、液晶パネルでは、単なる１カラー画素の色を周辺のカラー画素との関わり無しに補正すると、画像全体中でのバランスを崩すことがあるため、より高精細で鮮やかな表示を行なうには、隣接するカラー画素間（隣接する走査ライン上に存在するものを含む）での色比較を行い画像のバランスを考慮したホワイトバランス補正を行なう必要がある。
【０１１３】
このように、画像処理回路が空間的なデータ比較によるホワイトバランス補正処理を行なう場合であっても、該画像処理回路に入力される画像データがインターレース信号である場合には、隣接するライン同士でデータ比較しようとする時に、比較されるべき画像データの一部が同一フィールド内に存在しない場合があり、この場合には画像処理の精度が低くなる。
【０１１４】
これに対し、本発明の画像処理回路では、ホワイトバランス補正処理を行なう画像処理部の前にＩ／Ｐ変換処理を行なうことで、画像処理部ではデータの抜けの無いプログレッシブ信号を用いることができ、ホワイトバランス補正処理の精度を向上させることができる。
【０１１５】
また、通常の画像表示装置では、該画像表示の色再現範囲がデバイス特性によって、画像の送り手が想定している色再現範囲とは異なったものである場合が多い。このような画像表示装置で画像の表示を行うと送り手の想定している色とは異なった色が表示されてしまう。
【０１１６】
色補正処理は、上記問題を解決するための処理であり、色補正処理では各画素のＲＧＢ信号を参照し、ホワイトバランスを崩すこと無しにデバイス特性を補正されたＲＧＢ信号を出力することができる。もちろん、上記色補正処理を行っても画像表示装置の色再現範囲が変化するわけではないので、あくまでも、画像表示装置の色再現範囲内で補正するのみである。よって、画像表示装置の再現範囲以外の色に対して効果はないが、それ以内の色に対しては送り手の想定している色に近い色を再現することが可能である。
【０１１７】
上記色補正処理においても、Ｒ，Ｇ，Ｂ各色に対応して配列される副画素における階調値の比較が必要であり、空間的に連続する画素のデータ比較が含まれる（色補正処理では、時系列的なデータ比較が含まれる場合もある）。但し、上色補正処理でも、単なる１カラー画素の色を周辺のカラー画素との関わり無しに補正すると、画像全体中でのバランスを崩すことがあるため、より高精細で鮮やかな表示を行なうには、隣接するカラー画素間（隣接する走査ライン上に存在するものを含む）での色比較を行い画像のバランスを考慮した色補正を行なう必要がある。
【０１１８】
このため、該画像処理回路に入力される画像データがインターレース信号である場合には、隣接するライン同士でデータ比較しようとする時に、比較されるべき画像データの一部が同一フィールド内に存在しない場合があり、この場合には画像処理の精度が低くなる。
【０１１９】
したがって、色補正処理においても本発明を適用することにより、色補正処理を行なう画像処理部の前にＩ／Ｐ変換処理を行なうことで、画像処理部ではデータの抜けの無いプログレッシブ信号を用いることができ、色補正処理の精度を向上させることができる。
【０１２０】
次に、市販の液晶表示装置を用い、ＬＣＤ（Liquid Crystal Display）コントローラの前に本発明を適用した画像処理回路を搭載した画像処理装置の効果を調べた。上記画像処理装置の構成を図１５に示す。図１５の構成では、入力回路３１、Ｉ／Ｐ変換回路３２、ホワイトバランス処理回路３３、オーバーシュート駆動回路（ＯＳ駆動回路）３４、Ｐ／Ｉ変換回路３５、ＬＣＤコントローラ３６が備えられている。尚、ここでは、Ｉ／Ｐ変換回路３２がＩ／Ｐ変換手段に相当し、ホワイトバランス処理回路３３およびオーバーシュート駆動回路３４が画像処理手段に相当する。
【０１２１】
上記液晶表示装置の表示性能を確認するため、上記図１５の構成においてＩ／Ｐ変換回路３２、ホワイトバランス処理回路３３、オーバーシュート駆動回路３４、およびＰ／Ｉ変換回路３５を省略した画像処理装置を用いた従来構成と、上記図１５の構成の画像処理装置を用いた本発明の構成との表示特性を比較したところ、表１に示すように、応答速度が速く、動画表示にすぐれ、階調による色変化の少ない液晶表示装置が得られた。
【０１２２】
【表１】

【０１２３】
【発明の効果】
また、本発明の画像処理回路は、以上のように、入力されたインターレース方式の画像データをプログレッシブ方式の画像データに変換するＩ／Ｐ変換手段と、上記Ｉ／Ｐ変換手段によってプログレッシブ方式に変換された画像データに対して、画像処理として、オーバーシュート駆動に係る画像処理を施す画像処理手段とを備えている構成である。
【０１２４】
それゆえ、画像処理手段では、プログレッシブ方式の画像データに対して画像処理が施される。ここで、オーバーシュート駆動に係る画像処理は時系列的なデータ比較を含むものであるため、異なるラインのデータを比較することによって生じる画像劣化を回避できるという効果を奏する。
【０１２５】
また、上記色補正処理は時系列的なデータ比較を含む場合もあり、この場合は異なるラインのデータを比較することによって生じる画像劣化を回避できるという効果を併せて奏する。
【０１２６】
上記の画像処理回路では、上記画像処理手段は、時系列的なデータ比較を含む画像処理を施すものであり、上記Ｉ／Ｐ変換手段は、現フィールドの画像データに対してＩ／Ｐ変換処理を行なう現フィールドＩ／Ｐ変換部と、前フィールドの画像データに対してＩ／Ｐ変換処理を行なう前フィールドＩ／Ｐ変換部とを別個に備えている構成とすることができる。
【０１２７】
それゆえ、画像処理手段にて時系列的なデータ比較に使用される連続した２フィールドの画像データ（すなわち、現フィールドおよび前フィールドの画像データ）を得ることができるという効果を奏する。
【０１２８】
また、上記画像処理回路では、上記Ｉ／Ｐ変換手段は、現フィールドＩ／Ｐ変換部と前フィールドＩ／Ｐ変換部との両方で、時系列的なデータ比較を含むＩ／Ｐ変換処理を行なう構成とすることができる。
【０１２９】
それゆえ、現フィールドＩ／Ｐ変換部および前フィールドＩ／Ｐ変換部の両方で動き補償を行なった精度の高いＩ／Ｐ変換処理を行なうことで、その結果を用いた画像処理手段における画像処理の精度も高くなるという効果を奏する。
【０１３０】
また、上記画像処理回路では、上記Ｉ／Ｐ変換手段は、現フィールドＩ／Ｐ変換部と前フィールドＩ／Ｐ変換部との両方で、時系列的なデータ比較を含まないＩ／Ｐ変換処理を行なう構成とすることができる。
【０１３１】
それゆえ、現フィールドＩ／Ｐ変換部および前フィールドＩ／Ｐ変換部の両方で、Ｉ／Ｐ変換処理における時系列的なデータ比較を含まないため、データ比較に用いるメモリが不要となり、回路のコストダウンを図ることができるという効果を奏する。
【０１３２】
また、上記画像処理回路では、上記Ｉ／Ｐ変換手段は、現フィールドＩ／Ｐ変換部で時系列的なデータ比較を含むＩ／Ｐ変換処理を行ない、前フィールドＩ／Ｐ変換部で時系列的なデータ比較を含まないＩ／Ｐ変換処理を行なう構成とすることができる。
【０１３３】
それゆえ、現フィールドＩ／Ｐ変換部および前フィールドＩ／Ｐ変換部の一方でデータ比較を含むＩ／Ｐ変換処理を行なうため、両方でデータ比較を含む場合に比べコストが低く、かつ、両方でデータ比較を含まない場合に比べ画像処理の精度向上が見込める。特に、前フィールドの画像データよりも現フィールドの画像データの精度に大きな影響を受ける画像処理（例えば、オーバーシュート駆動に係る画像処理）では、現フィールドＩ／Ｐ変換部で時系列的なデータ比較を含むＩ／Ｐ変換処理を行なうことで精度向上に有効な画像処理を行なうことができるという効果を奏する。
【０１３４】
また、上記画像処理回路では、上記Ｉ／Ｐ変換手段は、現フィールドＩ／Ｐ変換部と前フィールドＩ／Ｐ変換部とで、Ｉ／Ｐ変換処理に用いるメモリを共有することが好ましい。
【０１３５】
それゆえ、現フィールドＩ／Ｐ変換部と前フィールドＩ／Ｐ変換部とのＩ／Ｐ変換処理で共通して使用されるデータを格納するメモリを共有することで回路のコストダウンを図ることができるという効果を奏する。
【０１３６】
また、上記画像処理回路では、上記Ｉ／Ｐ変換手段は、現フィールドＩ／Ｐ変換部でｍフィールド分のデータを用いたＩ／Ｐ変換処理を行ない、前フィールドＩ／Ｐ変換部で１以上（ｍ−１）以下のフィールド分のデータを用いたＩ／Ｐ変換処理を行なうことが好ましい。
【０１３７】
それゆえ、前フィールドＩ／Ｐ変換部のＩ／Ｐ変換処理で使用されるデータが、現フィールドＩ／Ｐ変換部のＩ／Ｐ変換処理で使用されるデータに完全に含まれ、時系列的なデータ比較に用いられるメモリの使用を最小限にすることができ、回路のコストダウンを図ることができるという効果を奏する。
【０１３８】
また、上記画像処理回路では、上記画像処理手段は、時系列的なデータ比較を含む画像処理を施すものであり、上記Ｉ／Ｐ変換手段によって変換されたプログレッシブ信号は、画像処理手段への入力前に、画像処理手段に直接入力される現フィールドの画像データと、データ遅延用メモリに一旦格納され現フィールドの画像データに対して１フィールド遅らせて画像処理手段に入力される前フィールドの画像データとに分岐される構成とすることができる。
【０１３９】
それゆえ、現フィールドの画像データに対するＩ／Ｐ変換処理と前フィールドの画像データに対するＩ／Ｐ変換処理とが、同一のＩ／Ｐ変換手段によって行なわれる、メモリの共有化によるコストダウンに加えて、画像処理回路の回路構成が簡略化されるという効果を奏する。
【０１４０】
また、上記画像処理回路では、上記画像処理手段は、時系列的なデータ比較を含む画像処理を施すものであり、上記Ｉ／Ｐ変換手段は、１または複数のフィールド分のデータを用いて、現フィールドの画像データと前フィールドの画像データとを作成し、補間データの追加された前フィールドおよび現フィールドの画像データを後段の画像処理手段に対して同時に出力する構成とすることができる。
【０１４１】
それゆえ、Ｉ／Ｐ変換手段によって作成された前フィールドおよび現フィールドの画像データが後段の画像処理手段に対して同時に出力されることで、画像処理手段における画像処理に用いられる前フィールドおよび現フィールドの画像データの入力にタイムラグが発生しない。
【０１４２】
このため、画像処理手段に対して前フィールドおよび現フィールドの画像データの入力を同期させるためのデータ遅延用のメモリ等が必要なくなり、メモリのコストダウンの効果に加えて、画像処理回路の回路構成も簡略化することができるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明の一実施形態を示すものであり、画像処理回路の概略構成を示すブロック図である。
【図２】 画像表示装置における液晶表示パネルの概略構成を示す説明図である。
【図３】 上記液晶表示パネルの画素構成を示す回路図である。
【図４】 上記画像処理回路におけるＩ／Ｐ変換処理を示す説明図である。
【図５】 プログレッシブ信号による、時系列的なデータ比較を示す説明図である。
【図６】 上記画像処理回路において好適でないＩ／Ｐ変換処理の一例を示す説明図である。
【図７】 上記画像処理回路において好適でないＩ／Ｐ変換処理の他の例を示す説明図である。
【図８】 上記画像処理回路の構成の一例を示すブロック図である。
【図９】 上記画像処理回路の構成の他の例を示すブロック図である。
【図１０】 図９の画像処理回路の具体的構成の一例を示すブロック図である。
【図１１】 図９の画像処理回路の具体的構成の他の例を示すブロック図である。
【図１２】 上記画像処理回路の構成のさらに他の例を示すブロック図である。
【図１３】 上記画像処理回路の構成のさらに他の例を示すブロック図である。
【図１４】 ホワイトバランス処理を行なった場合の、透過率と色度変化との関係を示すグラフである。
【図１５】 本発明の画像処理回路を用いた画像処理装置の概略構成を示すブロック図である。
【図１６】 従来の画像処理回路の構成を示すブロック図である。
【図１７】 インターレース信号による、時系列的なデータ比較を示す説明図である。
【図１８】 上記画像処理回路におけるＩ／Ｐ変換処理で演算されるラインの参照データの一例を示す説明図である。
【図１９】 上記画像処理回路におけるＩ／Ｐ変換処理で演算されるラインの参照データの他の例を示す説明図である。
【図２０】 上記画像処理回路におけるＩ／Ｐ変換処理で演算されるラインの参照データの他の例を示す説明図である。
【図２１】 上記画像処理回路の図１２の構成とは異なる、さらに他の例を示すブロック図である。
【符号の説明】
１１ Ｉ／Ｐ変換処理部（Ｉ／Ｐ変換手段）
１２ 画像処理部（画像処理手段）
２１，２１’ 第１のＩ／Ｐ変換処理部（現フィールドＩ／Ｐ変換部）
２２，２２’ 第２のＩ／Ｐ変換処理部（前フィールドＩ／Ｐ変換部）
２１” 第１のＩ／Ｐ変換処理部（現フィールドＩ／Ｐ変換部，前フィー
ルドＩ／Ｐ変換部）
２３ 共有メモリ（Ｉ／Ｐ変換処理に用いるメモリ）
２４ Ｉ／Ｐ変換処理部（現フィールドＩ／Ｐ変換部，前フィールドＩ
／Ｐ変換部）
２５ メモリ（データ遅延用メモリ）
３２ Ｉ／Ｐ変換回路（Ｉ／Ｐ変換手段）
３３ ホワイトバランス処理回路（画像処理手段）
３４ ＯＳ駆動回路（画像処理手段）

Claims (13)

1. インターレース方式の画像データが入力され、該画像データに対して画像処理を施す画像処理回路において、
   入力されたインターレース方式の画像データをプログレッシブ方式の画像データに変換するＩ／Ｐ変換手段と、
   上記Ｉ／Ｐ変換手段によってプログレッシブ方式に変換された画像データに対して、画像処理として、オーバーシュート駆動に係る画像処理を施す画像処理手段とを備えていることを特徴とする画像処理回路。
2. 上記画像処理手段は、時系列的なデータ比較を含む画像処理を施すものであり、
   上記Ｉ／Ｐ変換手段は、現フィールドの画像データに対してＩ／Ｐ変換処理を行なう現フィールドＩ／Ｐ変換部と、前フィールドの画像データに対してＩ／Ｐ変換処理を行なう前フィールドＩ／Ｐ変換部とを別個に備えていることを特徴とする請求項１に記載の画像処理回路。
3. 上記Ｉ／Ｐ変換手段は、現フィールドＩ／Ｐ変換部と前フィールドＩ／Ｐ変換部との両方で、時系列的なデータ比較を含むＩ／Ｐ変換処理を行なうことを特徴とする請求項２に記載の画像処理回路。
4. 上記Ｉ／Ｐ変換手段は、現フィールドＩ／Ｐ変換部と前フィールドＩ／Ｐ変換部との両方で、時系列的なデータ比較を含まないＩ／Ｐ変換処理を行なうことを特徴とする請求項２に記載の画像処理回路。
5. 上記Ｉ／Ｐ変換手段は、現フィールドＩ／Ｐ変換部で時系列的なデータ比較を含むＩ／Ｐ変換処理を行ない、前フィールドＩ／Ｐ変換部で時系列的なデータ比較を含まないＩ／Ｐ変換処理を行なうことを特徴とする請求項２に記載の画像処理回路。
6. 上記Ｉ／Ｐ変換手段は、現フィールドＩ／Ｐ変換部と前フィールドＩ／Ｐ変換部とで、Ｉ／Ｐ変換処理に用いるメモリを共有することを特徴とする請求項３に記載の画像処理回路。
7. 上記Ｉ／Ｐ変換手段は、現フィールドＩ／Ｐ変換部でｍフィールド分のデータを用いたＩ／Ｐ変換処理を行ない、前フィールドＩ／Ｐ変換部で１以上（ｍ−１）以下のフィールド分のデータを用いたＩ／Ｐ変換処理を行なうことを特徴とする請求項６に記載の画像処理回路。
8. 上記画像処理手段は、時系列的なデータ比較を含む画像処理を施すものであり、
   上記Ｉ／Ｐ変換手段によって変換されたプログレッシブ信号は、画像処理手段への入力前に、画像処理手段に直接入力される現フィールドの画像データと、データ遅延用メモリに一旦格納され現フィールドの画像データに対して１フィールド遅らせて画像処理手段に入力される前フィールドの画像データとに分岐されることを特徴とする請求項１に記載の画像処理回路。
9. 上記画像処理手段は、時系列的なデータ比較を含む画像処理を施すものであり、
   上記Ｉ／Ｐ変換手段は、１または複数のフィールド分のデータを用いて、現フィールドの画像データと前フィールドの画像データとを作成し、補間データの追加された前フィールドおよび現フィールドの画像データを後段の画像処理手段に対して同時に出力すること を特徴とする請求項１に記載の画像処理回路。
10. 上記Ｉ／Ｐ変換手段は、インターレース方式の画像データの各フィールドで新たなデータを作成して補間することで、インターレース方式の画像データからプログレッシブ方式の画像データへの変換時に全画像データのフィールド数を変化させないものであると共に、Ｉ／Ｐ変換処理によってデータが補間されるラインは、少なくとも、その副走査方向の前後の１または複数のラインのデータを用いた演算によってデータが与えられるものであることを特徴とする請求項１に記載の画像処理回路。
11. 上記Ｉ／Ｐ変換手段は、Ｉ／Ｐ変換処理によってデータが補間されるラインに対し、データが補間されるラインの副走査方向の前後の１または複数のラインのデータと、データが補間されるラインを含むフィールドの前後の１または複数のフィールドのデータとを用いた演算によって補間データを与えるものであることを特徴とする請求項１０に記載の画像処理回路。
12. 請求項１ないし１１の何れかに記載の画像処理回路を備えていることを特徴とする画像表示装置。
13. インターレース方式の画像データに対して画像処理を施す画像処理方法において、
    インターレース方式の画像データをプログレッシブ方式の画像データに変換するＩ／Ｐ変換工程と、
    上記Ｉ／Ｐ変換工程によってプログレッシブ方式に変換された画像データに対して、画像処理として、オーバーシュート駆動に係る画像処理を施す画像処理工程とを備えていることを特徴とする画像処理方法。

Images