JP2000330501A - 液晶駆動回路 - Google Patents
液晶駆動回路Info
- Publication number
- JP2000330501A JP2000330501A JP14183699A JP14183699A JP2000330501A JP 2000330501 A JP2000330501 A JP 2000330501A JP 14183699 A JP14183699 A JP 14183699A JP 14183699 A JP14183699 A JP 14183699A JP 2000330501 A JP2000330501 A JP 2000330501A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- image
- edge
- output
- picture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 １フレームの差分信号のみから動き補正信号
を作ると、残像を起こさない緩やかな動きの場合や、イ
ンターレス信号の奇数フィールドと偶数フィールドとを
それぞれ１フレームとして表示する液晶表示装置では、
静止画像でも画像エッジ部で動き検出してしまう可能性
が大きく、不要な補正を行い例えば画像のエッジをギラ
つかせる様な画質劣化を引き起こすという課題を有して
いた。 【解決手段】 本発明は、第１、第２のエッジ検出手段
から速度検出手段が画像の移動速度を検出して、制御手
段がその速度に応じた定数で乗算器を制御するので静止
画像や動きの遅い画像に対しても適切な残像低減処理が
行われる。
を作ると、残像を起こさない緩やかな動きの場合や、イ
ンターレス信号の奇数フィールドと偶数フィールドとを
それぞれ１フレームとして表示する液晶表示装置では、
静止画像でも画像エッジ部で動き検出してしまう可能性
が大きく、不要な補正を行い例えば画像のエッジをギラ
つかせる様な画質劣化を引き起こすという課題を有して
いた。 【解決手段】 本発明は、第１、第２のエッジ検出手段
から速度検出手段が画像の移動速度を検出して、制御手
段がその速度に応じた定数で乗算器を制御するので静止
画像や動きの遅い画像に対しても適切な残像低減処理が
行われる。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に関す
るもので、特に表示応答速度を改善したものに関する。
るもので、特に表示応答速度を改善したものに関する。
【０００２】
【従来の技術】従来、携帯用の小型テレビジョン受像
機、小型電子式計算機等の表示部には、一般にドットマ
トリクスの液晶表示パネルが使用されている。ＮＴＳＣ
方式によるテレビジョン受像機では、垂直周波数が６０
Ｈｚであるので、各フィールドの画像は１７［ｍｓ］
（＝１／６０［ｓ］）毎に表示しなければならず、液晶
表示パネルの応答速度は必然的に１７［ｍｓ］より充分
速いことが望まれる。しかしながら、現状における液晶
表示パネルの応答速度は５０〜１００［ｍｓ］程度であ
り、また、累積応答性のために動画表示の際に残像が見
えてしまうという欠点があった。
機、小型電子式計算機等の表示部には、一般にドットマ
トリクスの液晶表示パネルが使用されている。ＮＴＳＣ
方式によるテレビジョン受像機では、垂直周波数が６０
Ｈｚであるので、各フィールドの画像は１７［ｍｓ］
（＝１／６０［ｓ］）毎に表示しなければならず、液晶
表示パネルの応答速度は必然的に１７［ｍｓ］より充分
速いことが望まれる。しかしながら、現状における液晶
表示パネルの応答速度は５０〜１００［ｍｓ］程度であ
り、また、累積応答性のために動画表示の際に残像が見
えてしまうという欠点があった。
【０００３】そこで、応答速度を向上させ、残像が出な
くなる液晶駆動装置として次のような方法が提案されて
いる。すなわち、液晶表示パネル中の一画素に着目する
と、１Ｆ（フレーム：本願明細書中に言う「フレーム」
とは、表示パネルの１画面を構成する絵素全てが１通り
走査される期間を示し、例えばＴＶ信号の１フィールド
毎に１画面を構成する絵素全てを１通り走査して表示を
行なう場合においては、ＴＶ信号の１フィールドと本願
中にいう１フレームとは等しいものとみなし、ＴＶ信号
の１フレームとは必ずしも一致しない。）に１回選択状
態となり、画像データがリフレッシュされる。液晶表示
パネルが累積応答性を有することは周知であるが、この
累積応答性を数式のモデルとして表すと（数１）とな
る。
くなる液晶駆動装置として次のような方法が提案されて
いる。すなわち、液晶表示パネル中の一画素に着目する
と、１Ｆ（フレーム：本願明細書中に言う「フレーム」
とは、表示パネルの１画面を構成する絵素全てが１通り
走査される期間を示し、例えばＴＶ信号の１フィールド
毎に１画面を構成する絵素全てを１通り走査して表示を
行なう場合においては、ＴＶ信号の１フィールドと本願
中にいう１フレームとは等しいものとみなし、ＴＶ信号
の１フレームとは必ずしも一致しない。）に１回選択状
態となり、画像データがリフレッシュされる。液晶表示
パネルが累積応答性を有することは周知であるが、この
累積応答性を数式のモデルとして表すと（数１）とな
る。
【０００４】
【数１】
【０００５】この（１）式をＺ変換すると（数２）とな
る。
る。
【０００６】
【数２】
【０００７】したがって、液晶表示パネルの伝達関数Ｈ
(z) は（数３）と考えることができる。
(z) は（数３）と考えることができる。
【０００８】
【数３】
【０００９】ここで液晶表示パネルの伝達関数とは逆の
伝達関数で信号の前処理を行なえば、表示の応答速度を
改善することができる。すなわち、（数４）となる。
伝達関数で信号の前処理を行なえば、表示の応答速度を
改善することができる。すなわち、（数４）となる。
【００１０】
【数４】
【００１１】この（数４）をＺ逆変換すると、（数５）
が得られる。
が得られる。
【００１２】
【数５】
【００１３】更に、この（数５）は、（数６）と表すこ
とができる。
とができる。
【００１４】
【数６】
【００１５】この（数６）に基づき信号処理回路を構成
したものに特開平４−２８８５８９号公報がある。図６
はその実施回路である。すなわち画像信号はフレームメ
モリ３１に格納されると共に、減算器３２にも入力され
る。減算器３２は第ｎフレームの画像信号からフレーム
メモリ３１の出力、つまり第ｎ−１フレームの画像信号
を差し引き動き検出を行う。この検出信号に乗算器３３
で所定の定数αを掛けて加算器３４で第ｎフレームの画
像信号に加算する。
したものに特開平４−２８８５８９号公報がある。図６
はその実施回路である。すなわち画像信号はフレームメ
モリ３１に格納されると共に、減算器３２にも入力され
る。減算器３２は第ｎフレームの画像信号からフレーム
メモリ３１の出力、つまり第ｎ−１フレームの画像信号
を差し引き動き検出を行う。この検出信号に乗算器３３
で所定の定数αを掛けて加算器３４で第ｎフレームの画
像信号に加算する。
【００１６】図７は上記の処理を信号波形で説明した図
である。今、黒地に白の円画像が図７（Ａ）に示すよう
に画面左から右に移動した時のｋ番目のラインの信号に
注目する。（Ｂ）は第ｎ−１フレーム時の信号を示し、
（Ｃ）は現信号の第ｎフレームの信号を表している。減
算器３２は第ｎフレーム信号から第ｎ−１フレーム信号
を差し引き定数αを掛けると（Ｄ）の様な信号になる。
現信号にこの（Ｄ）の信号波形を加算するので加算器３
４の出力は（Ｅ）となる。
である。今、黒地に白の円画像が図７（Ａ）に示すよう
に画面左から右に移動した時のｋ番目のラインの信号に
注目する。（Ｂ）は第ｎ−１フレーム時の信号を示し、
（Ｃ）は現信号の第ｎフレームの信号を表している。減
算器３２は第ｎフレーム信号から第ｎ−１フレーム信号
を差し引き定数αを掛けると（Ｄ）の様な信号になる。
現信号にこの（Ｄ）の信号波形を加算するので加算器３
４の出力は（Ｅ）となる。
【００１７】すなわち現信号の低レベル（黒）から高レ
ベル（白）に変化するところには暗部を強調する信号Dd
が付加し、高レベル（白）から低レベル（黒）に変化す
るところには明部を強調する信号Dbが付加される。その
後加算器３４の出力は極性反転３５を経て液晶表示部３
６に入力される。
ベル（白）に変化するところには暗部を強調する信号Dd
が付加し、高レベル（白）から低レベル（黒）に変化す
るところには明部を強調する信号Dbが付加される。その
後加算器３４の出力は極性反転３５を経て液晶表示部３
６に入力される。
【００１８】
【発明が解決しようとする課題】しかしながら上記の液
晶駆動装置は、減算器３２の出力信号に基づいて現信号
を強調するので画像の僅かな移動でも信号を補正してし
まう。そのため例えば残像を起こさない緩やかな動きの
場合や、インターレス信号の奇数フィールドと偶数フィ
ールドとをそれぞれ１フレームとして表示する液晶表示
装置では、静止画像でも画像エッジ部で動き検出してし
まう可能性が大きい。その結果、不要な補正を行い例え
ば画像のエッジをギラつかせる様な画質劣化を引き起こ
すという課題を有していた。
晶駆動装置は、減算器３２の出力信号に基づいて現信号
を強調するので画像の僅かな移動でも信号を補正してし
まう。そのため例えば残像を起こさない緩やかな動きの
場合や、インターレス信号の奇数フィールドと偶数フィ
ールドとをそれぞれ１フレームとして表示する液晶表示
装置では、静止画像でも画像エッジ部で動き検出してし
まう可能性が大きい。その結果、不要な補正を行い例え
ば画像のエッジをギラつかせる様な画質劣化を引き起こ
すという課題を有していた。
【００１９】
【課題を解決するための手段】本発明はかかる点に鑑
み、画像のエッジ検出から移動速度を求めその結果をも
とに乗算器の定数を適応的に変化させることで、画質劣
化の無い残像低減補正を行う液晶駆動回路を提供する事
を目的とする。
み、画像のエッジ検出から移動速度を求めその結果をも
とに乗算器の定数を適応的に変化させることで、画質劣
化の無い残像低減補正を行う液晶駆動回路を提供する事
を目的とする。
【００２０】すなわち入力画像信号の少なくとも１画面
のフレーム画像を保持する記憶手段と、第ｎフレームの
データから前記記憶手段の出力である第ｎ−１フレーム
のデータを減算する減算手段と、前記減算手段の出力に
対し適応的にα倍する乗算手段と、前記乗算手段の出力
を第ｎフレームのデータに加算する加算手段と、第ｎフ
レームのデータから画像のエッジを検出する第１のエッ
ジ検出手段と、前記記憶手段の出力である第ｎ−１フレ
ームのデータから画像のエッジを検出する第２のエッジ
検出手段と、前記第１のエッジ検出手段と第２のエッジ
検出手段との出力から画像の移動速度を検出する速度検
出手段と、前記速度検出手段の出力に応じて前記乗算手
段の乗算定数αを変化させる制御手段とを備えたことを
特徴とし、第１のエッジ検出手段と第２のエッジ検出手
段から速度検出手段が画像の移動速度を検出して、制御
手段がその速度に応じた定数で乗算器を制御するので静
止画像や動きの遅い画像に対して画質劣化を起こすこと
なく残像低減補正が行われる。
のフレーム画像を保持する記憶手段と、第ｎフレームの
データから前記記憶手段の出力である第ｎ−１フレーム
のデータを減算する減算手段と、前記減算手段の出力に
対し適応的にα倍する乗算手段と、前記乗算手段の出力
を第ｎフレームのデータに加算する加算手段と、第ｎフ
レームのデータから画像のエッジを検出する第１のエッ
ジ検出手段と、前記記憶手段の出力である第ｎ−１フレ
ームのデータから画像のエッジを検出する第２のエッジ
検出手段と、前記第１のエッジ検出手段と第２のエッジ
検出手段との出力から画像の移動速度を検出する速度検
出手段と、前記速度検出手段の出力に応じて前記乗算手
段の乗算定数αを変化させる制御手段とを備えたことを
特徴とし、第１のエッジ検出手段と第２のエッジ検出手
段から速度検出手段が画像の移動速度を検出して、制御
手段がその速度に応じた定数で乗算器を制御するので静
止画像や動きの遅い画像に対して画質劣化を起こすこと
なく残像低減補正が行われる。
【００２１】
【発明の実施の形態】図１は本発明の第１の実施形態の
ブロック図を示すものである。１はフレームメモリ、２
は減算器、３は乗算器、４は加算器、５は液晶パネルを
駆動するために画像信号を交流化する駆動回路、６は液
晶パネル、７は現信号画像のエッジを検出する第１のエ
ッジ検出回路、８はフレームメモリ１の出力信号画像か
らエッジを検出する第２のエッジ検出回路、９は第１の
エッジ検出回路７と第２のエッジ検出回路８との出力か
ら画像の移動速度を算出する速度検出回路、１０は画像
の移動速度から乗算器３の乗算定数を適応的に変化させ
る制御回路である。
ブロック図を示すものである。１はフレームメモリ、２
は減算器、３は乗算器、４は加算器、５は液晶パネルを
駆動するために画像信号を交流化する駆動回路、６は液
晶パネル、７は現信号画像のエッジを検出する第１のエ
ッジ検出回路、８はフレームメモリ１の出力信号画像か
らエッジを検出する第２のエッジ検出回路、９は第１の
エッジ検出回路７と第２のエッジ検出回路８との出力か
ら画像の移動速度を算出する速度検出回路、１０は画像
の移動速度から乗算器３の乗算定数を適応的に変化させ
る制御回路である。
【００２２】まず画像信号は、フレームメモリ１、減算
器２、加算器４、第１のエッジ検出回路７に入力され
る。フレームメモリ１では１フレーム分の画像信号が取
り込まれ１フレーム後に出力される。次に減算器２にお
いて、現フレームの画像信号からフレームメモリ１の出
力つまり１フレーム前の画像信号が差し引かれる事で動
き検出が行われる。検出された信号は乗算器３において
α倍され、残像を削減する為の補正信号として出力され
る。その補正信号と現フレームの画像信号が、加算器４
で加算され駆動回路５を経て液晶パネル６に入力され
る。
器２、加算器４、第１のエッジ検出回路７に入力され
る。フレームメモリ１では１フレーム分の画像信号が取
り込まれ１フレーム後に出力される。次に減算器２にお
いて、現フレームの画像信号からフレームメモリ１の出
力つまり１フレーム前の画像信号が差し引かれる事で動
き検出が行われる。検出された信号は乗算器３において
α倍され、残像を削減する為の補正信号として出力され
る。その補正信号と現フレームの画像信号が、加算器４
で加算され駆動回路５を経て液晶パネル６に入力され
る。
【００２３】図２は第１のエッジ検出回路７のブロック
図である。図３は第１のエッジ検出回路７の処理を説明
する波形図である。２１は遅延素子であり、２２は減算
器である。第１のエッジ検出回路７に入力された画像信
号[図３(a)]は、遅延素子２１で僅かな時間遅延させら
れた後[図３(b)]、減算器２２で現画像信号と比較され
る。その結果、信号波形のエッジ部分のみが検出される
［図３(c)］。第２のエッジ検出回路８でもフレームメ
モリ１の出力に対し同様の処理が行われ、１フレーム前
の画像エッジが検出される。
図である。図３は第１のエッジ検出回路７の処理を説明
する波形図である。２１は遅延素子であり、２２は減算
器である。第１のエッジ検出回路７に入力された画像信
号[図３(a)]は、遅延素子２１で僅かな時間遅延させら
れた後[図３(b)]、減算器２２で現画像信号と比較され
る。その結果、信号波形のエッジ部分のみが検出される
［図３(c)］。第２のエッジ検出回路８でもフレームメ
モリ１の出力に対し同様の処理が行われ、１フレーム前
の画像エッジが検出される。
【００２４】次に速度検出回路９の動作について説明す
る。図４は速度検出回路９のブロック図である。４１、
４２はコンパレータ、４３、４４はカウンタ、４５は差
分検出回路である。
る。図４は速度検出回路９のブロック図である。４１、
４２はコンパレータ、４３、４４はカウンタ、４５は差
分検出回路である。
【００２５】第１のエッジ検出回路７の出力は、コンパ
レータ４１で例えば正極の信号のみが検出され、次段の
カウンタ４３に送られる。カウンタ４３では、例えば同
期信号をスタートパルス、カウンタ４３の出力をストッ
プパルス、システムクロックをカウンタのクロックとし
て動作させる。
レータ４１で例えば正極の信号のみが検出され、次段の
カウンタ４３に送られる。カウンタ４３では、例えば同
期信号をスタートパルス、カウンタ４３の出力をストッ
プパルス、システムクロックをカウンタのクロックとし
て動作させる。
【００２６】第２のエッジ検出回路８の出力もコンパレ
ータ４２、カウンタ４４で同様に処理される。その結果
カウンタ４３、カウンタ４４の出力からは同期信号を基
準としたエッジの位置を求める事が出来る。差分検出回
路４５では、このカウンタ値の差（絶対値）を算出す
る。つまり画像エッジの移動速度Ｓが求まる。
ータ４２、カウンタ４４で同様に処理される。その結果
カウンタ４３、カウンタ４４の出力からは同期信号を基
準としたエッジの位置を求める事が出来る。差分検出回
路４５では、このカウンタ値の差（絶対値）を算出す
る。つまり画像エッジの移動速度Ｓが求まる。
【００２７】制御回路１０では、差分検出回路４５の出
力を元に乗算器３の定数αを決定する。図５は、制御回
路１０の入出力関係の一例である。制御回路１０は速度
０（静止画）から速度Ｓ１までは乗算定数として０を出
力し、速度Ｓ２以上でαmax＝ｋ／（ｋ−１）を出力す
る。また速度がＳ１からＳ２の間の出力は、０からαma
xまで滑らかに変化する。
力を元に乗算器３の定数αを決定する。図５は、制御回
路１０の入出力関係の一例である。制御回路１０は速度
０（静止画）から速度Ｓ１までは乗算定数として０を出
力し、速度Ｓ２以上でαmax＝ｋ／（ｋ−１）を出力す
る。また速度がＳ１からＳ２の間の出力は、０からαma
xまで滑らかに変化する。
【００２８】この入出力特性により、補正を行う必要が
無い静止画や非常に遅い速度（速度Ｓ１以下）での動
き、インターレス画像の奇数フィールド、偶数フィール
ドをそれぞれ１フレームで表示する場合には乗算定数が
０となり、画質を劣化させる補正信号は発生しない。ま
た補正を必要とするＳ２以上の画像に対しては、理論値
通りのαmaxを定数として乗算し、残像を削減する。さ
らにＳ１とＳ２間の速度では乗算定数αが滑らかに変化
するため、静止状態から動きだして速度を上げたり速度
を落として静止するような場合でも補正信号成分が滑ら
かに変化するので違和感の無い残像補正となる。
無い静止画や非常に遅い速度（速度Ｓ１以下）での動
き、インターレス画像の奇数フィールド、偶数フィール
ドをそれぞれ１フレームで表示する場合には乗算定数が
０となり、画質を劣化させる補正信号は発生しない。ま
た補正を必要とするＳ２以上の画像に対しては、理論値
通りのαmaxを定数として乗算し、残像を削減する。さ
らにＳ１とＳ２間の速度では乗算定数αが滑らかに変化
するため、静止状態から動きだして速度を上げたり速度
を落として静止するような場合でも補正信号成分が滑ら
かに変化するので違和感の無い残像補正となる。
【００２９】以上の様にこの実施形態によれば、現画像
信号と１フレーム前の画像信号からエッジ検出を行うエ
ッジ検出回路と、検出したエッジ位置から画像の移動速
度を求める速度検出回路と、検出した速度に応じ乗算定
数を変化させて出力する制御回路とを設ける事により、
速度に対し適応的に補正信号を発生させ画像劣化を起こ
すことなく残像削減が行える。
信号と１フレーム前の画像信号からエッジ検出を行うエ
ッジ検出回路と、検出したエッジ位置から画像の移動速
度を求める速度検出回路と、検出した速度に応じ乗算定
数を変化させて出力する制御回路とを設ける事により、
速度に対し適応的に補正信号を発生させ画像劣化を起こ
すことなく残像削減が行える。
【００３０】
【発明の効果】以上説明したように本発明によれば、静
止画や動きの遅い画像に対しては補正を行わず画質劣化
を起こさない。また動きの速い画像に対しては理論値通
りの補正を行い、その中間の速度の変化には補正量を滑
らかに変化させるので、画像の動き速度に適した残像補
正が行える。
止画や動きの遅い画像に対しては補正を行わず画質劣化
を起こさない。また動きの速い画像に対しては理論値通
りの補正を行い、その中間の速度の変化には補正量を滑
らかに変化させるので、画像の動き速度に適した残像補
正が行える。
【図１】本発明の第１の実施形態による液晶駆動回路の
ブロック図
ブロック図
【図２】第１のエッジ検出回路７のブロック図
【図３】第１のエッジ検出回路７の動作を説明する波形
図
図
【図４】速度検出回路９のブロック図
【図５】制御回路１０の入出力関係を示すグラフ
【図６】従来例のブロック図
【図７】動き補正を説明する波形図
１ フレームメモリ ２ 減算器 ３ 乗算器 ４ 加算器 ５ 駆動回路 ６ 液晶パネル ７ 第１のエッジ検出回路 ８ 第２のエッジ検出回路 ９ 速度検出回路 １０ 制御回路
Claims (1)
- 【請求項１】 入力画像信号の少なくとも１画面のフレ
ーム画像を保持する記憶手段と、第ｎフレームのデータ
から前記記憶手段の出力である第ｎ−１フレームのデー
タを減算する減算手段と、前記減算手段の出力に対し適
応的にα倍する乗算手段と、前記乗算手段の出力を第ｎ
フレームのデータに加算する加算手段と、第ｎフレーム
のデータから画像のエッジを検出する第１のエッジ検出
手段と、前記記憶手段の出力である第ｎ−１フレームの
データから画像のエッジを検出する第２のエッジ検出手
段と、前記第１のエッジ検出手段と第２のエッジ検出手
段との出力から画像の移動速度を検出する速度検出手段
と、前記速度検出手段の出力に応じて前記乗算手段の乗
算定数αを変化させる制御手段とを備え、画像の移動速
度に対し適応的に残像低減処理量を変化させることを特
徴とする液晶駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14183699A JP2000330501A (ja) | 1999-05-21 | 1999-05-21 | 液晶駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14183699A JP2000330501A (ja) | 1999-05-21 | 1999-05-21 | 液晶駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000330501A true JP2000330501A (ja) | 2000-11-30 |
Family
ID=15301280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14183699A Pending JP2000330501A (ja) | 1999-05-21 | 1999-05-21 | 液晶駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000330501A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100367013B1 (ko) * | 2000-12-29 | 2003-01-09 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동회로 |
| JP2005043864A (ja) * | 2003-07-04 | 2005-02-17 | Sony Corp | 画像処理装置および方法、並びにプログラム |
| US7106286B2 (en) | 2002-03-12 | 2006-09-12 | Kabushiki Kaisha Toshiba | Liquid crystal displaying method |
| US7109949B2 (en) | 2002-05-20 | 2006-09-19 | International Business Machines Corporation | System for displaying image, method for displaying image and program thereof |
| JP2007041539A (ja) * | 2005-06-28 | 2007-02-15 | Victor Co Of Japan Ltd | 液晶表示方法 |
| JP2007079549A (ja) * | 2005-09-12 | 2007-03-29 | Lg Phillips Lcd Co Ltd | 液晶表示装置の駆動装置及び駆動方法 |
| JP2008122883A (ja) * | 2006-11-16 | 2008-05-29 | Matsushita Electric Ind Co Ltd | 画像表示装置、画像表示方法及びコンピュータプログラム |
| US7408588B2 (en) | 2001-04-27 | 2008-08-05 | Shapr Kabushiki Kaisha | Image processing circuit, image display device, and an image processing method |
| JP2009198993A (ja) * | 2008-02-25 | 2009-09-03 | Thine Electronics Inc | 画像信号処理装置 |
| US7633474B2 (en) | 2002-05-16 | 2009-12-15 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving method thereof |
| US7839375B2 (en) | 2005-07-14 | 2010-11-23 | Samsung Electronics Co., Ltd. | Modifying image signals for display device |
-
1999
- 1999-05-21 JP JP14183699A patent/JP2000330501A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100367013B1 (ko) * | 2000-12-29 | 2003-01-09 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동회로 |
| US8502917B2 (en) | 2001-04-27 | 2013-08-06 | Sharp Kabushiki Kaisha | Image processing circuit, image display device, and an image processing method |
| US7916213B2 (en) | 2001-04-27 | 2011-03-29 | Sharp Kabushiki Kaisha | Image processing circuit, image display device, and an image processing method |
| US7408588B2 (en) | 2001-04-27 | 2008-08-05 | Shapr Kabushiki Kaisha | Image processing circuit, image display device, and an image processing method |
| US7106286B2 (en) | 2002-03-12 | 2006-09-12 | Kabushiki Kaisha Toshiba | Liquid crystal displaying method |
| US7184008B2 (en) | 2002-03-12 | 2007-02-27 | Kabushiki Kaisha Toshiba | Liquid crystal displaying method |
| US7633474B2 (en) | 2002-05-16 | 2009-12-15 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving method thereof |
| US7109949B2 (en) | 2002-05-20 | 2006-09-19 | International Business Machines Corporation | System for displaying image, method for displaying image and program thereof |
| JP2005043864A (ja) * | 2003-07-04 | 2005-02-17 | Sony Corp | 画像処理装置および方法、並びにプログラム |
| CN100345439C (zh) * | 2003-07-04 | 2007-10-24 | 索尼株式会社 | 视频处理装置、视频处理方法和计算机程序 |
| JP2007041539A (ja) * | 2005-06-28 | 2007-02-15 | Victor Co Of Japan Ltd | 液晶表示方法 |
| US7839375B2 (en) | 2005-07-14 | 2010-11-23 | Samsung Electronics Co., Ltd. | Modifying image signals for display device |
| US7859497B2 (en) | 2005-09-12 | 2010-12-28 | Lg. Display Co., Ltd. | Apparatus and method for driving liquid crystal display device |
| US7952552B2 (en) | 2005-09-12 | 2011-05-31 | Lg Display Co., Ltd. | Apparatus and method for driving liquid crystal display device |
| JP2007079549A (ja) * | 2005-09-12 | 2007-03-29 | Lg Phillips Lcd Co Ltd | 液晶表示装置の駆動装置及び駆動方法 |
| JP2008122883A (ja) * | 2006-11-16 | 2008-05-29 | Matsushita Electric Ind Co Ltd | 画像表示装置、画像表示方法及びコンピュータプログラム |
| JP2009198993A (ja) * | 2008-02-25 | 2009-09-03 | Thine Electronics Inc | 画像信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1457925B1 (en) | Image processing device, image processing method and image processing program | |
| US7061511B2 (en) | Liquid crystal device having improved-response-characteristic drivability | |
| US6501451B1 (en) | Liquid crystal display panel driving device and method | |
| US8026885B2 (en) | Display device and display system | |
| JP2005241787A (ja) | 画像表示装置 | |
| JP5174363B2 (ja) | 表示システム | |
| US20060197732A1 (en) | Video signal processing apparatus, method of processing video signal, program for processing video signal, and recording medium having the program recorded therein | |
| JP2006337448A (ja) | 画像表示装置 | |
| EP2323123A1 (en) | Image signal processing device, image signal processing method, image display device, television receiver, and electronic device | |
| JP5149725B2 (ja) | 画像処理装置及びその制御方法 | |
| JP2000330501A (ja) | 液晶駆動回路 | |
| US8519928B2 (en) | Method and system for frame insertion in a digital display system | |
| US7471343B2 (en) | Image processing device, image processing method, and image processing program | |
| JP4548065B2 (ja) | 画像処理装置 | |
| JP2009109694A (ja) | 表示装置 | |
| JP2001331154A (ja) | 液晶表示装置および液晶表示方法 | |
| JP2929105B2 (ja) | 液晶駆動装置 | |
| JP2536403B2 (ja) | 液晶駆動装置 | |
| JP4770290B2 (ja) | 液晶表示装置 | |
| Okumura et al. | Advanced level‐adaptive overdrive (ALAO) method applicable to full‐HD LC TVs | |
| JP4009174B2 (ja) | 液晶表示装置 | |
| JPH088672B2 (ja) | 液晶駆動装置 | |
| JP5867162B2 (ja) | 映像処理装置及び映像処理方法、映像表示装置及び映像表示方法 | |
| JP4584333B2 (ja) | 表示パネル駆動装置、表示装置、表示パネル駆動方法、テレビジョン受像機 | |
| KR101577703B1 (ko) | 흐림과 이중 윤곽의 효과를 줄이는 비디오 화상 디스플레이방법과 이러한 방법을 구현하는 디바이스 |