KR100486284B1 - 연속되는 두 개의 디인터레이스 프레임들을 출력할 수있는 디인터레이스 장치 및 디인터레이스 방법 - Google Patents

연속되는 두 개의 디인터레이스 프레임들을 출력할 수있는 디인터레이스 장치 및 디인터레이스 방법 Download PDF

Info

Publication number
KR100486284B1
KR100486284B1 KR10-2002-0073052A KR20020073052A KR100486284B1 KR 100486284 B1 KR100486284 B1 KR 100486284B1 KR 20020073052 A KR20020073052 A KR 20020073052A KR 100486284 B1 KR100486284 B1 KR 100486284B1
Authority
KR
South Korea
Prior art keywords
line data
field
output signal
data
line
Prior art date
Application number
KR10-2002-0073052A
Other languages
English (en)
Other versions
KR20040045054A (ko
Inventor
송석범
전병우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0073052A priority Critical patent/KR100486284B1/ko
Priority to US10/705,450 priority patent/US7116373B2/en
Priority to TW092131473A priority patent/TWI228377B/zh
Priority to CN2003101147838A priority patent/CN1520178B/zh
Publication of KR20040045054A publication Critical patent/KR20040045054A/ko
Application granted granted Critical
Publication of KR100486284B1 publication Critical patent/KR100486284B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Abstract

연속되는 두 개의 디인터레이스 프레임들을 출력할 수 있는 디인터레이스 장치 및 디인터레이스 방법이 개시된다. 본 발명에 따른 디인터레이스 장치는 필드 버퍼; 상기 필드 버퍼의 출력신호를 수신하고 상기 필드 버퍼의 연속되는 출력신호들을 병렬로 변환하여 제 1라인 데이터 내지 제 4라인 데이터를 출력하는 쉬프트 버퍼; 상기 쉬프트 버퍼로부터 출력되는 데이터를 수신하여 필드 간의 움직임 여부를 감지하고, 움직임 감지결과에 응답하여 인접한 라인 데이터들을 시간적 또는 공간적으로 필터링한 결과를 선택적으로 출력하는 프레임 생성부; 및, 상기 제 1라인 데이터와 상기 프레임 생성부의 출력신호를 수신하고 라인교환신호에 응답하여 상기 제 1라인 데이터와 상기 프레임 생성부의 출력신호의 라인 데이터를 선택적으로 교환하는 라인 교환부를 구비한다. 본 발명에 따르면, 연속되는 두 개의 디인터레이스된 프레임 신호들을 동시에 출력할 수 있다.

Description

연속되는 두 개의 디인터레이스 프레임들을 출력할 수 있는 디인터레이스 장치 및 디인터레이스 방법{Apparatus and method of deinterlacing interlaced frames capable of outputting consecutive two deinterlaced frames}
본 발명은 영상 신호처리에 관한 것으로, 특히 인터레이스된 비디오신호를 수신하여 두 개의 디인터레이스된 프레임을 동시에 출력하는 디인터레이스 장치 및 그 방법에 관한 것이다.
인터레이스된 비디오 신호(interlaced video signal)는 적당한 프로세싱에 의하여 디인터레이스된 신호로 변환되고, 이러한 디인터레이스하는 방법들은 여러 가지가 있다. 이러한 디인터레이스를 수행하는 방법에는 2개의 필드 데이터를 이용하는 방법, 3개의 필드 데이터를 이용하는 방법 및 4개의 필드 데이터를 이용하는 방법 등이 있다.
또한 종래의 디인터레이스 방법에는 크게 프레임 메모리를 이용하는 방법과 프레임 메모리를 이용하지 않는 방법으로 나누어지며, 전자의 경우에도 크게 움직임 보상(motion compensation) 기법을 이용하는 방법과 움직임 적응(motion adaptive) 기법을 이용하는 방법으로 나누어진다.
도 1은 종래기술에 따른 디인터레이스 장치의 입출력관계를 개략적으로 나타낸 도면이다. 즉, 디인터레이스 장치(100)는 인터레이스 비디오신호들(IN)을 입력받아 소정의 내부적인 프로세싱을 거친 후, 디인터레이스 프레임(fo)을 직렬로 출력하는 구조로 되어 있다.
디인터레이스 장치(100)는 인터레이스 비디오신호(IN)를 입력받아 디인터레이스 프레임(fo)을 출력하는데, 디인터레이스 프레임 데이터를 이용하여 부가적으로 영상처리를 하는 경우, 메모리를 추가적으로 필요로 하는 경우가 많이 있다. 예를 들면, LCD 모니터에서 응답속도를 보상하는 회로에서, 액정표시소자의 응답속도를 보상하기 위해서는 이전 프레임 데이터와 현재 프레임 데이터가 필요하므로 추가적인 프레임 버퍼가 필요하다.
즉, 이처럼 현재의 프레임 데이터 및 이전의 프레임 데이터를 필요로 하는 많은 주변장치들은 추가적인 메모리를 필요로 하기 때문에, 연속되는 두 개의 디인터레이스 프레임들을 출력할 수 있는 디인터레이스 장치가 요구된다.
본 발명이 이루고자 하는 기술적 과제는, 연속되는 두 개의 디인터레이스된 프레임 신호들을 동시에 출력할 수 있는 디인터레이스 장치를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 연속되는 두 개의 디인터레이스된 프레임 신호들을 동시에 출력할 수 있는 디인터레이스 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일면은 디인터레이스 장치에 관한 것이다. 본 발명에 따른 디인터레이스 장치는 연속하는 다수의 인터레이스 필드들을 수신하여 저장하고, 제어신호에 응답하여 제 m번째 필드의 p번째 인터레이스 라인 데이터, 제 (m+2)번째 필드의 p번째 인터레이스 라인 데이터, 제 (m+1)번째 필드의 p번째 인터레이스 라인 데이터 및 제 (m+1)번째 필드의 (p+1)번째 인터레이스 라인 데이터를 직렬로 출력하거나, 제 (m+1)번째 필드의 p번째 인터레이스 라인 데이터, 제 (m+3)번째 필드의 p번째 인터레이스 라인 데이터, 제 (m+2)번째 필드의 p번째 인터레이스 라인 데이터 및 제 (m+2)번째 필드의 (p+1)번째 인터레이스 라인 데이터를 직렬로 출력하는 필드 버퍼; 상기 필드 버퍼의 출력신호를 수신하고 상기 필드 버퍼의 연속되는 출력신호들을 병렬로 변환하여, 변환된 제 1라인 데이터 내지 제 4라인 데이터를 병렬로 출력하는 쉬프트 버퍼; 상기 쉬프트 버퍼로부터 출력되는 상기 제 1라인 데이터 내지 상기 제 4라인 데이터를 수신하여 필드 간의 움직임 여부를 감지하고, 움직임 감지결과에 응답하여 인접한 라인 데이터들을 시간적으로 필터링한 결과 또는 공간적으로 필터링한 결과를 선택적으로 출력하는 프레임 생성부; 및, 상기 쉬프트 버퍼의 상기 제 1라인 데이터와 상기 프레임 생성부의 출력신호를 수신하고 라인교환신호에 응답하여 상기 제 1라인 데이터와 상기 프레임 생성부의 출력신호의 라인 데이터를 선택적으로 교환하는 라인 교환부를 구비하며, 상기 제 1라인 데이터는 상기 제 (m+1)번째 필드의 라인 데이터와 상기 제 (m+2)번째 필드의 라인 데이터를 반복적으로 출력하는 것을 특징으로 한다.
바람직하게는, 상기 프레임 생성부는 상기 제 m번째 필드의 p번째 라인 데이터와 상기 제 (m+2)번째 필드의 p번째 라인 데이터로부터 또는 상기 제 (m+1)번째 필드의 p번째 라인 데이터와 상기 제 (m+3)번째 필드의 p번째 라인 데이터로부터, 필드간의 움직임을 감지하여 그 감지결과를 출력하는 움직임 감지부; 상기 쉬프트 버퍼로부터 상기 제 m번째 필드와 상기 제 (m+2)번째 필드 또는 상기 제 (m+1)번째 필드와 상기 제 (m+3)번째 필드의 p번째 라인 데이터를 수신하여 상기 제 m번째 필드와 상기 제 (m+2)번째 필드의 라인 데이터의 평균값 또는 상기 제 (m+1)번째 필드와 상기 제 (m+3)번째 필드의 p번째 라인 데이터의 평균값을 출력하는 시간적 필터링부; 상기 제 (m+1)번째 필드의 p번째 라인 데이터 및 (p+1)번째 라인 데이터를 수신하여 수신된 데이터를 평균한 값을 출력하거나 또는 상기 제 (m+2)번째 필드의 p번째 라인 데이터 및 상기 (m+2)번째 필드의 (p+1)번째 라인 데이터를 수신하여 수신된 데이터를 평균한 값을 출력하는 공간적 필터링부; 상기 움직임 감지부의 출력신호에 응답하여 상기 공간적 필터링부의 출력신호 또는 상기 시간적 필터링부의 출력신호를 선택적으로 출력하는 선택부를 구비하는 것을 특징으로 한다.
또한 바람직하게는, 상기 라인 교환부는 매 홀수번째 또는 매 짝수번째의 상기 제 1데이터 출력신호의 라인 데이터와 상기 프레임 생성부의 출력신호의 라인 데이터를 교환하여 출력하는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 일면은 디인터레이스 장치에 관한 것이다. 본 발명에 따른 디인터레이스 장치는 입력신호를 수신하여 상기 입력신호를 필드 단위로 버퍼링하는 제 1저장부; 제 1저장부에 저장된 m번째 필드, (m+1)번째 필드, (m+2)번째 필드 및 (m+3)번째 필드 데이터로부터 4개의 라인 데이터를 수신하고, 수신된 제 1라인 데이터 내지 제 4라인 데이터를 라인 데이터별로 순차적으로 저장하는 제 1서브 메모리 내지 제 4서브 메모리를 구비하는 제 2저장부; 상기 제 2저장부에 저장된 상기 제 1라인 데이터 및 상기 제 3라인 데이터로부터 움직임을 감지하고 그 감지결과에 응답하여 상기 제 1라인 데이터 내지 상기 제 4라인 데이터로부터 시간적 또는 공간적 필터링을 수행하여 필터링된 결과를 출력하는 프레임 생성부; 및, 상기 제 1서브 메모리의 출력신호 및 상기 프레임 생성부의 출력신호를 수신하고, 소정의 라인교환신호에 응답하여 상기 제 1라인 데이터의 출력신호와 상기 프레임 생성부의 출력신호를 교환하여 디인터레이스된 두 프레임을 동시에 출력하는 라인 교환부를 구비하며, 상기 제 1서브 메모리에는 상기 (m+1)번째 필드 및 상기 (m+2)번째 필드의 라인 데이터가 순차적으로 저장되는 것을 특징으로 한다.
바람직하게는, 상기 프레임 생성부는 상기 제 1서브 메모리의 출력신호 및 상기 제 3서브 메모리의 출력신호로부터 제 m필드 및 제 (m+2)필드간 또는 제 (m+1)필드 및 제 (m+3) 필드간의 움직임을 감지하여 감지결과를 출력하는 움직임 감지부; 상기 제 1서브 메모리의 출력신호 및 상기 제 3서브 메모리의 출력신호를 수신하고 상기 제 1서브 메모리의 출력신호와 상기 제 3서브 메모리의 출력신호를 시간적으로 필터링하여 출력하는 시간적 필터링부; 상기 제 2서브 메모리의 출력신호 및 상기 제 4서브 메모리의 출력신호를 수신하고 상기 제 2서브 메모리의 출력신호와 상기 제 3서브 메모리의 출력신호를 공간적으로 필터링하여 출력하는 공간적 필터링부; 및, 상기 시간적 필터링부의 출력신호 및 상기 공간적 필터링부의 출력신호를 수신하고 상기 움직임 감지부의 출력신호에 응답하여 상기 시간적 필터링부의 출력신호와 상기 공간적 필터링부의 출력신호 중 어느 하나의 신호를 선택적으로 출력하는 선택부를 구비하는 것을 특징으로 한다.
또한 바람직하게는, 상기 라인 교환부는 매 홀수번째 또는 매 짝수번째의 상기 제 1데이터 출력신호의 라인 데이터와 상기 프레임 생성부의 출력신호의 라인 데이터를 교환하여 출력하는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위한 본 발명의 또다른 일면은 디인터레이스 방법에 관한 것이다. 본 발명에 따른 디인터레이스 방법은 (a) 연속하는 다수의 인터레이스 필드들을 수신하여 저장하고, 제어신호에 응답하여 제 m번째 필드의 p번째 인터레이스 라인 데이터, 제 (m+2)번째 필드의 p번째 인터레이스 라인 데이터, 제 (m+1)번째 필드의 p번째 인터레이스 라인 데이터 및 제 (m+1)번째 필드의 (p+1)번째 인터레이스 라인 데이터를 직렬로 출력하거나, 제 (m+1)번째 필드의 p번째 인터레이스 라인 데이터, 제 (m+3)번째 필드의 p번째 인터레이스 라인 데이터, 제 (m+2)번째 필드의 p번째 인터레이스 라인 데이터 및 제 (m+2)번째 필드의 (p+1)번째 인터레이스 라인 데이터를 직렬로 출력하는 단계; (b) 상기 (a)단계의 출력신호를 수신하여 상기 (a)단계의 연속되는 출력신호들을 병렬로 변환하여, 변환된 제 1라인 데이터 내지 제 4라인 데이터를 병렬로 출력하는 단계; (c) 상기 (b)단계로부터 출력되는 상기 제 1라인 데이터 내지 상기 제 4라인 데이터를 수신하여 필드 간의 움직임 여부를 감지하고, 움직임 감지결과에 응답하여 인접한 라인 데이터들을 시간적으로 필터링한 결과 또는 공간적으로 필터링한 결과를 선택적으로 출력하는 단계; 및, (d) 상기 제 1라인 데이터와 상기 (c)단계의 출력신호를 수신하고 소정의 라인교환신호에 응답하여 상기 제 1라인 데이터와 상기 (c)단계의 출력신호의 라인 데이터를 선택적으로 교환하는 단계를 구비하며, 상기 제 1라인 데이터는 상기 제 (m+1)번째 필드의 라인 데이터와 상기 제 (m+2)번째 필드의 라인 데이터를 반복적으로 출력하고, 상기 (d)단계는 매 홀수번째 또는 매 짝수번째의 상기 제 1데이터 출력신호의 라인 데이터와 상기 (c)단계로부터 출력되는 라인 데이터를 교환하여 출력는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 바람직한 실시예에 따른 디인터레이스 장치를 나타낸 도면이다. 도 2에 도시된 디인터레이스 장치(200)는 필드 버퍼(210), 쉬프트 버퍼(220), 프레임 생성부(230) 및 라인 교환부(240)를 구비한다.
필드 버퍼(210)는 입력되는 4개의 인터레이스 필드들(IN)을 수신하여 버퍼링한다. 필드 버퍼(210)는 입력되는 4개의 인터레이스 필드(IN) 중, 제 1필드의 p번째 라인 데이터, 제 3필드의 p번째의 라인 데이터, 제 2필드의 p번째 라인 데이터 및 제 2필드의 (p+1)번째 라인 데이터를 직렬로 출력한다. 또는 필드 버퍼(210)는 제 2필드의 p번째 라인 데이터, 제 4필드의 p번째 라인 데이터, 제 3필드의 p번째 라인 데이터 및 제 3필드의 (p+1)번째 라인 데이터를 직렬로 출력한다. 라인 데이터들의 출력 순서는 필드 버퍼(210)를 제어하는 소정의 제어신호에 의하여 결정된다.
쉬프트 버퍼(220)는 필드 버퍼(210)의 출력신호를 수신하고 필드 버퍼(210)로부터 직렬로 출력되는 라인 데이터들을 병렬로 변환하여 제 1라인 데이터 내지 제 4라인 데이터를 병렬로 출력한다. 도 2에 도시된 바와 같이, 쉬프트 버퍼(220)는 4개의 서브 메모리들(221, 222, 223, 224)을 구비하며, 이러한 메모리들에 4개의 라인 데이터들이 저장된다.
프레임 생성부(230)는 움직임 감지부(231), 시간적 필터링부(232), 공간적 필터링부(233) 및 선택부(234)를 구비한다. 즉, 프레임 생성부(230)는 쉬프트 버퍼(220)로부터 병렬로 출력되는 4개의 라인 데이터들을 이용하여 디인터레이스 프레임을 생성하게 된다. 이러한 프레임의 생성은 프레임 생성부(230)를 구성하고 있는 각각의 유니트(unit)들에 의하여 수행된다.
움직임 감지부(231)는 필드 간의 움직임을 감지하여 감지결과를 출력한다. 움직임 감지부(231)는 제 1서브 메모리(221)의 출력신호 및 제 3서브 메모리(223)의 출력신호와 접속되고 출력신호인 감지결과를 선택부(234)로 출력한다.
시간적 필터링부(232) 및 공간적 필터링부(233)는 인터레이스 필드에 의하여 디인터레이싱과정을 수행할 때 보간(interpolation), 즉 주변의 라인 데이터의 평균값에 의하여 데이터를 추정하는 과정을 수행한다.
시간적 필터링부(232)는 제 1서브 메모리(221)의 출력신호 및 제 3서브 메모리(223)의 출력신호를 수신하고 제 1서브 메모리(221)의 출력신호 및 제 3서브 메모리(223)의 출력신호를 시간적 필터링한 결과신호를 선택부(234)로 출력한다. 시간적 필터링은 두 입력신호를 평균한 신호를 출력함으로써 수행된다.
공간적 필터링부(233)는 제 2서브 메모리(222)의 출력신호 및 제 4서브 메모리(224)의 출력신호를 수신하고 제 2서브 메모리(222)의 출력신호 및 제 4서브 메모리(224)의 출력신호를 공간적 필터링한 결과신호를 선택부(234)로 출력한다. 공간적 필터링은 두 입력신호를 평균한 신호를 출력함으로써 수행된다.
만일, 홀수 프레임(odd frame)을 기준으로 디인터레이싱을 수행하는 경우 짝수 프레임(even frame)에 의하여 채워질 라인 데이터는 이웃하는 필드의 라인 데이터의 시간적 평균(시간적 필터링)에 의하여 또는 상기 홀수 프레임의 이웃하는 라인 데이터의 평균(공간적 필터링)에 의하여 결정된다.
선택부(234)는 움직임 감지부(231)의 출력신호에 응답하여 시간적 필터링부(232)의 출력 신호 또는 공간적 필터링부의 출력신호(233)를 선택적으로 출력한다. 선택부(234)의 출력신호는 디인터레이스된 프레임 데이터의 일부분이 된다.
라인 교환부(240)는 라인교환신호(CTRL)에 응답하여 선택부(234)의 출력신호 및 쉬프트 버퍼(220)의 서브 메모리(221)의 출력신호를 선택적으로 교환하여 출력한다. 라인 교환부(240)의 출력신호는 각각 제 1디인터레이스 프레임(fo-1) 및 제 2디인터레이스 프레임(fo)이 된다.
도 3은 본 발명에 따른 연속되는 필드 데이터들을 이용하여 두 개의 디인터레이스 프레임을 생성하는 방법을 설명하기 위한 도면이다. 도 3에서는 4개의 다른 인터레이스 필드(FE1, FO1, FE2, FO2)를 이용하여 두 개의 디인터레이스 프레임이 생성된다. 제 1짝수 필드(FE1)는 다수의 라인 데이터들(a1, a2, a3, a4)을 구비하고, 제 1홀수 필드(FO1)는 다수의 라인 데이터들(b1, b2, b3, b4)을 구비하며, 제 2짝수 필드(FE2)는 다수의 라인 데이터들(c1, c2, c3, c4)을 구비하고, 제 2홀수 필드(FO2)는 다수의 라인 데이터들(d1, d2, d3, d4)을 구비한다.
도 2 및 도 3을 참조하여 본 발명에 따른 디인터레이스 장치(200)의 동작 및 디인터레이싱되는 과정을 상세하게 설명하면 다음과 같다. 필드 버퍼(210)는 입력되는 4개의 인터레이스 필드, 즉 도 3에 의하면 짝수필드1(FE1), 홀수필드1(FO1), 짝수필드2(FE2), 홀수필드2(FO2)를 수신하여 버퍼링하며, 쉬프트 버퍼(220)는 필드버퍼(210)로부터 4개의 라인 데이터를 수신하여 각각의 서브 메모리에 버퍼링한다.
본 실시예에서는 3개의 인터레이스 필드를 이용하여 디인터레이스 프레임을 생성하는 방법을 사용하였다. 도 3을 참조하면, 제 1디인터레이스 프레임(fo-1)을 생성하기 위하여, 짝수필드1(FE1), 홀수필드1(FO1), 짝수필드2(FE2)를 사용하고, 제 2디인터레이스 프레임(fo)을 생성하기 위하여 홀수필드1(FO1), 짝수필드2(FE2), 홀수필드2(FO2)를 사용한다. 도 3에서 제 1디인터레이스 프레임(fo-1)은 홀수필드1(FO1)에서 생성되며 제 2디인터레이스 프레임(fo)은 짝수필드2(FE2)에서 생성된다.
홀수필드1(FO1)에서 제 1디인터레이스 프레임(fo-1)의 보간데이터을 생성하기 위하여, 쉬프트 버퍼(220)는 4개의 라인 데이터를 독출하며, 도 3에서는 각각 b1, a1, b2, c1의 라인 데이터를 독출하여 도 2에 도시된 바와 같이 4개의 서브 메모리들(221, 222, 223, 224)에 버퍼링한다.
프레임 생성부(230)는 쉬프트 버퍼(220)로 독출된 4개의 라인 데이터들(b1, a1, b2, c1)로부터 홀수필드1(FO1)의 b1과 b2 사이의 라인 데이터를 보간하여 구한다. 보간된 라인 데이터인 는 도 2의 움직임 감지부(231), 시간적 필터링부(232) 및 공간적 필터링부(233)에 의하여 구할 수 있다. 보간된 라인 데이터인 는 a1과 c1을 시간적 필터링한(즉, a1과 c1의 평균값) 값 또는 b1과 b2를 공간적 필터링한(즉, b1과 b2의 평균값) 중 하나가 된다.
시간적 필터링한 값과 공간적 필터링한 값 중 어느 값을 로 선택하는지는 움직임 감지부(231)의 출력신호에 의하여 결정된다. 움직임 감지부(231)는 홀수필드1(FO1)와 인접한 양 필드들의 라인 데이터들, 즉 도 3에서는 a1과 c1의 움직임을 감지하여 출력한다. 만일 a1과 c1로부터 움직임이 존재한다고 판단하면, 공간적 필터링부(의 출력신호를 움직임이 존재하지 않는다고 판단하면 a1과 c1을 시간적 필터링한 값을 각각 로 선택할 수 있다.
프레임 생성부(230)의 출력신호()는 라인 교환부(240)에 입력된다. 라인 교환부(240)는 프레임 생성부(230)의 출력신호() 및 쉬프트 버퍼(220)의 제 1서브 메모리(221)의 출력신호를 수신한다. 즉, 도 2 및 도 3을 참조하면, c1과 가 동시에 라인 교환부(240)에 입력된다.
다음으로, 짝수필드2(FE2)에서 제 2디인터레이스 프레임(fo)의 보간데이터을 생성하기 위하여, 쉬프트 버퍼(220)는 4개의 라인 데이터를 독출하며, 도 3에서는 각각 c1, d2, c2, b2의 라인 데이터를 독출하여 도 2에 도시된 바와 같이 4개의 서브 메모리들(221, 222, 223, 224)에 버퍼링한다.
프레임 생성부(230)는 쉬프트 버퍼(220)로 독출된 4개의 라인 데이터들(c1, d2, c2, b2)로부터 짝수필드2(FE2)의 c1과 c2 사이의 라인 데이터를 보간하여 구한다. 보간된 라인 데이터인 는 도 2의 움직임 감지부(231), 시간적 필터링부(232) 및 공간적 필터링부(233)에 의하여 구할 수 있으며, 이처럼 보간된 데이터인 를 구하는 과정은 전술한 를 구하는 과정과 유사하기 때문에 자세한 설명은 생략하도록 한다.
프레임 생성부(230)의 출력신호()는 라인 교환부(240)에 입력된다. 라인 교환부(240)는 프레임 생성부(230)의 출력신호() 및 쉬프트 버퍼(220)의 제 1서브 메모리(221)의 출력신호를 수신한다. 즉, 도 2 및 도 3을 참조하면, b2과 가 동시에 라인 교환부(240)에 입력된다.
이러한 과정을 통하여, 라인 교환부(240)는 보간된 데이터(,)들 및 제 1서브 메모리(221)의 출력신호들(c1, b2)을 순차적으로 수신하게 된다. 보간된 데이터들(,) 및 제 1서브 메모리(221)의 출력신호들(c1, b2)은 모두 제 1디인터레이스 프레임(fo-1) 및 제 2디인터레이스 프레임(fo)을 구성하게 되며, 도 2에 도시된 디인터레이스 장치(200)에 의하여, 디인터레이스된 두 개의 디인터레이스 프레임들을 동시에 출력할 수 있다.
다만, 라인 교환부(240)로 입력되기 이전의 출력신호들, 즉 프레임 생성부(230)의 출력신호 및 제 1서브 메모리(221)의 출력신호는 매 짝수번째 또는 매 홀수번째 라인 데이터의 위치가 바뀌어있다. 다시 말하면, 첫 번째의 경우 제 1출력단 및 제 2출력단이 각각 제 1디인터레이스 프레임(fo-1), 제 2디인터레이스 프레임(fo)을 출력한다면 두 번째의 경우 제 1출력단 및 제 2출력단은 제 2디인터레이스 프레임(fo), 제 2디인터레이스 프레임(fo-1)의 위치로 출력되며, 제 1출력단 및 제 2출력단의 출력데이터는 위치가 바뀌어 출력되게 된다.
따라서 제 1디인터레이스 프레임(fo-1) 및 제 2디인터레이스 프레임(fo)의 출력데이터를 정확하게 맞추기 위하여 라인 교환(line alteration)이 필요한데, 라인 교환부(240)는 라인교환신호(CTRL)에 응답하여 입력되는 두 신호의 위치를 바꾸어 출력한다.
여기에서 라인 교환부(240)는 매 짝수번째 또는 매 홀수번째의 라인 데이터의 위치를 제어신호에 응답하여 바꾸어주는 것이 바람직하며, 도 2에 도시된 바와 같이, 라인 교환부(240)의 출력신호는 제 1디인터레이스 프레임(fo-1)의 경우 , b2...의 순으로 출력되게 되고, 제 2디인터레이스 프레임(fo)의 경우 c1, ...의 순으로 출력되게 된다.
즉, 본 발명에 따르면, 다수의 인터레이스 필드들을 수신하여 제 1디인터레이스 프레임(fo-1) 및 제 2디인터레이스 프레임(fo)이 동시에 출력된다.
이상에서와 같이 도면과 명세서에 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따르는 디인터레이스 장치 및 방법은 입력되는 다수의 인터레이스 필드들을 수신하여, 연속되는 두 개의 디인터레이스된 프레임 신호들을 동시에 출력할 수 있는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래기술에 따른 디인터레이스 장치의 입출력관계를 개략적으로 나타낸 도면이다.
도 2는 본 발명의 바람직한 실시예에 따른 디인터레이스 장치를 나타낸 도면이다.
도 3은 본 발명에 따른 연속되는 필드 데이터들을 이용하여 두 개의 디인터레이스 프레임을 생성하는 방법을 설명하기 위한 도면이다.

Claims (9)

  1. 연속하는 다수의 인터레이스 필드들을 수신하여 저장하고, 제어신호에 응답하여 제 m번째 필드의 p번째 인터레이스 라인 데이터, 제 (m+2)번째 필드의 p번째 인터레이스 라인 데이터, 제 (m+1)번째 필드의 p번째 라인 데이터 및 제 (m+1)번째 필드의 (p+1)번째 인터레이스 라인 데이터를 직렬로 출력하거나, 제 (m+1)번째 필드의 p번째 인터레이스 라인 데이터, 제 (m+3)번째 필드의 p번째 인터레이스 라인 데이터, 제 (m+2)번째 필드의 p번째 라인 데이터 및 제 (m+2)번째 필드의 (p+1)번째 인터레이스 라인 데이터를 직렬로 출력하는 필드 버퍼;
    상기 필드 버퍼의 출력신호를 수신하고 상기 필드 버퍼의 연속되는 출력신호들을 병렬로 변환하여, 변환된 제 1라인 데이터 내지 제 4라인 데이터를 병렬로 출력하는 쉬프트 버퍼;
    상기 쉬프트 버퍼로부터 출력되는 상기 제 1라인 데이터 내지 상기 제 4라인 데이터를 수신하여 필드 간의 움직임 여부를 감지하고, 움직임 감지결과에 응답하여 인접한 라인 데이터들을 시간적으로 필터링한 결과 또는 공간적으로 필터링한 결과를 선택적으로 출력하는 프레임 생성부; 및,
    상기 쉬프트 버퍼의 상기 제 1라인 데이터와 상기 프레임 생성부의 출력신호를 수신하고 라인교환신호에 응답하여 상기 제 1라인 데이터와 상기 프레임 생성부의 출력신호의 라인 데이터를 선택적으로 교환하는 라인 교환부를 구비하며,
    상기 제 1라인 데이터는 상기 제 (m+1)번째 필드의 라인 데이터와 상기 제 (m+2)번째 필드의 라인 데이터를 반복적으로 출력하는 것을 특징으로 하는 디인터레이스 장치.
  2. 제 1항에 있어서, 상기 프레임 생성부는
    상기 제 m번째 필드의 p번째 라인 데이터와 상기 제 (m+2)번째 필드의 p번째 라인 데이터로부터 또는 상기 제 (m+1)번째 필드의 p번째 라인 데이터와 상기 제 (m+3)번째 필드의 p번째 라인 데이터로부터, 필드간의 움직임을 감지하여 그 감지결과를 출력하는 움직임 감지부;
    상기 쉬프트 버퍼로부터 상기 제 m번째 필드와 상기 제 (m+2)번째 필드 또는 상기 제 (m+1)번째 필드와 상기 제 (m+3)번째 필드의 p번째 라인 데이터를 수신하여 상기 제 m번째 필드와 상기 제 (m+2)번째 필드의 라인 데이터의 평균값 또는 상기 제 (m+1)번째 필드와 상기 제 (m+3)번째 필드의 p번째 라인 데이터의 평균값을 출력하는 시간적 필터링부;
    상기 제 (m+1)번째 필드의 p번째 라인 데이터 및 (p+1)번째 라인 데이터를 수신하여 수신된 데이터를 평균한 값을 출력하거나 또는 상기 제 (m+2)번째 필드의 p번째 라인 데이터 및 (p+1)번째 라인 데이터를 수신하여 수신된 데이터를 평균한 값을 출력하는 공간적 필터링부;
    상기 움직임 감지부의 출력신호에 응답하여 상기 공간적 필터링부의 출력신호 또는 상기 시간적 필터링부의 출력신호를 선택적으로 출력하는 선택부를 구비하는 것을 특징으로 하는 디인터레이스 장치.
  3. 제 1항에 있어서, 상기 라인 교환부는
    매 홀수번째 또는 매 짝수번째의 상기 제 1데이터 출력신호의 라인 데이터와 상기 프레임 생성부의 출력신호의 라인 데이터를 교환하여 출력하는 것을 특징으로 하는 디인터레이스 장치.
  4. 제 1항에 있어서, 상기 제 1데이터 출력신호는
    상기 제 (m+1)번째 필드의 라인 데이터와 상기 제 (m+2)번째 필드의 라인 데이터를 번갈아가며 출력하는 것을 특징으로 하는 디인터레이스 장치.
  5. 입력신호를 수신하여 상기 입력신호를 필드 단위로 버퍼링하는 제 1저장부;
    제 1저장부에 저장된 m번째 필드, (m+1)번째 필드, (m+2)번째 필드 및 (m+3)번째 필드 데이터로부터 4개의 라인 데이터를 수신하고, 수신된 제 1라인 데이터 내지 제 4라인 데이터를 라인 데이터별로 순차적으로 저장하는 제 1서브 메모리 내지 제 4서브 메모리를 구비하는 제 2저장부;
    상기 제 2저장부에 저장된 상기 제 1라인 데이터 및 상기 제 3라인 데이터로부터 움직임을 감지하고 그 감지결과에 응답하여 상기 제 1라인 데이터 내지 상기 제 4라인 데이터로부터 시간적 또는 공간적 필터링을 수행하여 필터링된 결과를 출력하는 프레임 생성부; 및,
    상기 제 1서브 메모리의 출력신호 및 상기 프레임 생성부의 출력신호를 수신하고, 소정의 라인교환신호에 응답하여 상기 제 1라인 데이터의 출력신호와 상기 프레임 생성부의 출력신호를 교환하여 디인터레이스된 두 프레임을 동시에 출력하는 라인 교환부를 구비하며,
    상기 제 1서브 메모리에는 상기 (m+1)번째 필드 및 상기 (m+2)번째 필드의 라인 데이터가 순차적으로 저장되는 것을 특징으로 하는 디인터레이스 장치
  6. 제 5항에 있어서, 상기 프레임 생성부는
    상기 제 1서브 메모리의 출력신호 및 상기 제 3서브 메모리의 출력신호로부터 제 m번째 필드 및 제 (m+2)번째 필드간 또는 제 (m+1)번째 필드 및 제 (m+3)번째 필드간의 움직임을 감지하여 감지결과를 출력하는 움직임 감지부;
    상기 제 1서브 메모리의 출력신호 및 상기 제 3서브 메모리의 출력신호를 수신하고 상기 제 1서브 메모리의 출력신호와 상기 제 3서브 메모리의 출력신호를 시간적으로 필터링하여 출력하는 시간적 필터링부;
    상기 제 2서브 메모리의 출력신호 및 상기 제 4서브 메모리의 출력신호를 수신하고 상기 제 2서브 메모리의 출력신호와 상기 제 3서브 메모리의 출력신호를 공간적으로 필터링하여 출력하는 공간적 필터링부; 및,
    상기 시간적 필터링부의 출력신호 및 상기 공간적 필터링부의 출력신호를 수신하고 상기 움직임 감지부의 출력신호에 응답하여 상기 시간적 필터링부의 출력신호와 상기 공간적 필터링부의 출력신호 중 어느 하나의 신호를 선택적으로 출력하는 선택부를 구비하는 것을 특징으로 하는 디인터레이스 장치.
  7. 제 5항에 있어서, 상기 라인 교환부는
    매 홀수번째 또는 매 짝수번째의 상기 제 1데이터 출력신호의 라인 데이터와 상기 프레임 생성부의 출력신호의 라인 데이터를 교환하여 출력하는 것을 특징으로 하는 디인터레이스 장치.
  8. (a) 연속하는 다수의 인터레이스 필드들을 수신하여 저장하고, 제어신호에 응답하여 제 m번째 필드의 p번째 인터레이스 라인 데이터, 제 (m+2)번째 필드의 p번째 인터레이스 라인 데이터, 제 (m+1)번째 필드의 p번째 인터레이스 라인 데이터및 제 (m+1)번째 필드의 (p+1)번째 인터레이스 라인 데이터를 직렬로 출력하거나, 제 (m+1)번째 필드의 p번째 인터레이스 라인 데이터, 제 (m+3)번째 필드의 p번째 인터레이스 라인 데이터, 제 (m+2)번째 필드의 p번째 인터레이스 라인 데이터 및 제 (m+2)번째 필드의 (p+1)번째 인터레이스 라인 데이터를 직렬로 출력하는 단계;
    (b) 상기 (a)단계의 출력신호를 수신하여 상기 (a)단계의 연속되는 출력신호들을 병렬로 변환하여, 변환된 제 1라인 데이터 내지 제 4라인 데이터를 병렬로 출력하는 단계;
    (c) 상기 (b)단계로부터 출력되는 상기 제 1라인 데이터 내지 상기 제 4라인 데이터를 수신하여 필드 간의 움직임 여부를 감지하고, 움직임 감지결과에 응답하여 인접한 라인 데이터들을 시간적으로 필터링한 결과 또는 공간적으로 필터링한 결과를 선택적으로 출력하는 단계; 및,
    (d) 상기 제 1라인 데이터와 상기 (c)단계의 출력신호를 수신하고 소정의 라인교환신호에 응답하여 상기 제 1라인 데이터와 상기 (c)단계의 출력신호의 라인 데이터를 선택적으로 교환하는 단계를 구비하며,
    상기 제 1라인 데이터는 상기 제 (m+1)번째 필드의 라인 데이터와 상기 제 (m+2)번째 필드의 라인 데이터를 반복적으로 출력하고,
    상기 (d)단계는 매 홀수번째 또는 매 짝수번째의 상기 제 1데이터 출력신호의 라인 데이터와 상기 (c)단계로부터 출력되는 라인 데이터를 교환하여 출력는 것을 특징으로 하는 디인터레이스 방법.
  9. 제 8항에 있어서, 상기 (c)단계는
    (c1) 상기 제 m번째 필드의 p번째 라인 데이터와 상기 제 (m+2)번째 필드의 p번째 라인 데이터로부터 또는 상기 제 (m+1)번째 필드의 p번째 라인 데이터와 상기 제 (m+3)번째 필드의 p번째 라인 데이터로부터, 필드간의 움직임을 감지하여 그 감지결과를 출력하는 단계;
    (c2) 상기 제 m번째 필드와 상기 제 (m+2)번째 필드 또는 상기 제 (m+1)번째 필드와 상기 제 (m+3)번째 필드의 p번째 라인 데이터를 수신하여 상기 제 m번째 필드와 상기 제 (m+2)번째 필드의 라인 데이터의 평균값 또는 상기 제 (m+1)번째 필드와 상기 제 (m+3)번째 필드의 p번째 라인 데이터의 평균값을 출력하는 단계;
    (c3) 상기 제 (m+1)번째 필드의 p번째 라인 데이터 및 상기 (m+1)번째 필드의 (p+1)번째 라인 데이터를 수신하여 수신된 데이터를 평균한 값을 출력하거나 또는 상기 제 (m+2)번째 필드의 p번째 라인 데이터 및 상기 (m+2)번째 필드의 (p+1)번째 라인 데이터를 수신하여 수신된 데이터를 평균한 값을 출력하는 단계;
    (c4) 상기 필드간의 움직임 감지결과에 응답하여 상기 (c2)단계의 출력신호 또는 상기 (c3)단계의 출력신호를 선택적으로 출력하는 단계를 구비하는 것을 특징으로 하는 디인터레이스 방법.
KR10-2002-0073052A 2002-11-22 2002-11-22 연속되는 두 개의 디인터레이스 프레임들을 출력할 수있는 디인터레이스 장치 및 디인터레이스 방법 KR100486284B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2002-0073052A KR100486284B1 (ko) 2002-11-22 2002-11-22 연속되는 두 개의 디인터레이스 프레임들을 출력할 수있는 디인터레이스 장치 및 디인터레이스 방법
US10/705,450 US7116373B2 (en) 2002-11-22 2003-11-10 Deinterlacing apparatus and method capable of outputting two consecutive deinterlaced frames
TW092131473A TWI228377B (en) 2002-11-22 2003-11-11 Deinterlacing apparatus and method capable of outputting two consecutive deinterlaced frames
CN2003101147838A CN1520178B (zh) 2002-11-22 2003-11-22 能够输出两个连续的解交织的帧的解交织装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0073052A KR100486284B1 (ko) 2002-11-22 2002-11-22 연속되는 두 개의 디인터레이스 프레임들을 출력할 수있는 디인터레이스 장치 및 디인터레이스 방법

Publications (2)

Publication Number Publication Date
KR20040045054A KR20040045054A (ko) 2004-06-01
KR100486284B1 true KR100486284B1 (ko) 2005-04-29

Family

ID=32709677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0073052A KR100486284B1 (ko) 2002-11-22 2002-11-22 연속되는 두 개의 디인터레이스 프레임들을 출력할 수있는 디인터레이스 장치 및 디인터레이스 방법

Country Status (4)

Country Link
US (1) US7116373B2 (ko)
KR (1) KR100486284B1 (ko)
CN (1) CN1520178B (ko)
TW (1) TWI228377B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100455001C (zh) * 2005-09-23 2009-01-21 凌阳科技股份有限公司 回旋交错及去交错的电路与方法
JP4812454B2 (ja) * 2006-02-13 2011-11-09 ソニー株式会社 復調装置および方法、並びにプログラム
KR101133907B1 (ko) * 2007-07-06 2012-04-12 주식회사 코아로직 디인터리브 장치와 방법 및 인터리빙 인덱스 산출장치 및방법과 그 기록매체
US20090219439A1 (en) * 2008-02-28 2009-09-03 Graham Sellers System and Method of Deinterlacing Interlaced Video Signals to Produce Progressive Video Signals
US10324167B2 (en) * 2016-09-12 2019-06-18 The Boeing Company Systems and methods for adding functional grid elements to stochastic sparse tree grids for spatial filtering
CN108810601B (zh) * 2017-05-04 2020-10-27 福州瑞芯微电子股份有限公司 运动字幕解交织方法、系统、移动终端及可读存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036944A (ja) * 1998-03-31 2000-02-02 Matsushita Electric Ind Co Ltd インタレ―ス走査ビデオ信号を非インタレ―ス走査ビデオ信号に変換する方法および装置。
KR20010009519A (ko) * 1999-07-10 2001-02-05 구자홍 디인터레이싱 장치
KR20010072069A (ko) * 1999-05-25 2001-07-31 요트.게.아. 롤페즈 인터레이스된 영상 신호의 프로그레시브 스캔된 영상신호로의 변환
KR20010101944A (ko) * 1999-12-03 2001-11-15 마츠시타 덴끼 산교 가부시키가이샤 영상 신호 변환 장치 및 영상 신호 변환 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0514866A (ja) * 1991-06-28 1993-01-22 Sony Corp 映像信号伝送方法
JP3337772B2 (ja) * 1993-09-14 2002-10-21 キヤノン株式会社 画像再生装置及びその方法
KR0144941B1 (ko) * 1994-09-30 1998-07-15 김광호 와이드 비젼 디스플레이 장치
JP2001506472A (ja) * 1997-09-23 2001-05-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 動作評価及び動作補償された補間
US6456329B1 (en) * 1999-04-19 2002-09-24 Sarnoff Corporation De-interlacing of video signals
KR100708091B1 (ko) * 2000-06-13 2007-04-16 삼성전자주식회사 양방향 움직임 벡터를 이용한 프레임 레이트 변환 장치 및그 방법
IL154858A0 (en) * 2000-09-13 2003-10-31 Interdigital Tech Corp Third generation fdd modem interleaver
US6822691B1 (en) * 2000-12-20 2004-11-23 Samsung Electronics Co., Ltd. Method of detecting motion in an interlaced video sequence utilizing region by region motion information and apparatus for motion detection
US7142246B2 (en) * 2003-03-31 2006-11-28 Macronix International Co., Ltd. Apparatus and method for de-interlacing video, including 3:2 pulldown video

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036944A (ja) * 1998-03-31 2000-02-02 Matsushita Electric Ind Co Ltd インタレ―ス走査ビデオ信号を非インタレ―ス走査ビデオ信号に変換する方法および装置。
KR20010072069A (ko) * 1999-05-25 2001-07-31 요트.게.아. 롤페즈 인터레이스된 영상 신호의 프로그레시브 스캔된 영상신호로의 변환
KR20010009519A (ko) * 1999-07-10 2001-02-05 구자홍 디인터레이싱 장치
KR20010101944A (ko) * 1999-12-03 2001-11-15 마츠시타 덴끼 산교 가부시키가이샤 영상 신호 변환 장치 및 영상 신호 변환 방법

Also Published As

Publication number Publication date
KR20040045054A (ko) 2004-06-01
TW200410572A (en) 2004-06-16
US7116373B2 (en) 2006-10-03
US20040135925A1 (en) 2004-07-15
CN1520178A (zh) 2004-08-11
CN1520178B (zh) 2010-05-05
TWI228377B (en) 2005-02-21

Similar Documents

Publication Publication Date Title
KR100505802B1 (ko) 촬상 장치
KR20070074740A (ko) 높은 메모리 대역폭을 요구하지 않는 영상 신호 처리 장치및 영상 신호 처리 방법
JPS62159178A (ja) 順次走査表示の適応ライン補間
KR19990067447A (ko) 비디오프레임을 연속적으로 스캔하기 위한 비디오필드의디인터레이싱 방법 및 장치
CN100493175C (zh) 实现视频逐行到隔行转换的装置和转换方法
KR100486284B1 (ko) 연속되는 두 개의 디인터레이스 프레임들을 출력할 수있는 디인터레이스 장치 및 디인터레이스 방법
EP1460847B1 (en) Image signal processing apparatus and processing method
JP3596519B2 (ja) 画像信号処理装置及び方法
JPH07212652A (ja) ビデオ特殊効果装置
US6417887B1 (en) Image display processing apparatus and method for converting an image signal from an interlaced system to a progressive system
US6801252B1 (en) Electronic zooming circuit
KR100618792B1 (ko) 연속하는 4개의 인터레이스 필드를 이용한 디인터레이스장치 및 방법
JP2011019037A (ja) 画像処理回路および画像処理方法
JPH1098692A (ja) 画像表示装置
JP4367193B2 (ja) 走査線変換装置
KR100376753B1 (ko) 영상 감시 시스템의 영상 출력방법
JPH08111852A (ja) 動き適応形走査線補間装置
JP4424097B2 (ja) 電子ズーム装置
US20020021826A1 (en) Image signal processing apparatus and method thereof
KR100343374B1 (ko) 영상 신호 처리 장치 및 그 처리 방법
JP2001339694A (ja) 画像信号処理装置およびその方法
JP3444170B2 (ja) フィールド画像補間方法及びフィールド画像補間装置
JP5460710B2 (ja) 映像信号処理装置
KR0176860B1 (ko) 신호 변환장치
JPH02148978A (ja) 画面拡大装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120402

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee