KR0176860B1 - 신호 변환장치 - Google Patents

신호 변환장치 Download PDF

Info

Publication number
KR0176860B1
KR0176860B1 KR1019950040612A KR19950040612A KR0176860B1 KR 0176860 B1 KR0176860 B1 KR 0176860B1 KR 1019950040612 A KR1019950040612 A KR 1019950040612A KR 19950040612 A KR19950040612 A KR 19950040612A KR 0176860 B1 KR0176860 B1 KR 0176860B1
Authority
KR
South Korea
Prior art keywords
signal
line
interlaced
sequential
scan signal
Prior art date
Application number
KR1019950040612A
Other languages
English (en)
Other versions
KR970032060A (ko
Inventor
이준영
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019950040612A priority Critical patent/KR0176860B1/ko
Publication of KR970032060A publication Critical patent/KR970032060A/ko
Application granted granted Critical
Publication of KR0176860B1 publication Critical patent/KR0176860B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012Conversion between an interlaced and a progressive signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K21/00Details of pulse counters or frequency dividers
    • H03K21/38Starting, stopping or resetting the counter
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S348/00Television
    • Y10S348/91Flicker reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Television Systems (AREA)

Abstract

본 발명은 신호 변환장치에 관한 것으로, 종래에 인접 라인평균 방식을 사용하는 경우엔 플리커의 발생은 적지만 해상도가 열화되는 문제점이 있고, 서브 샘플링방식을 사용하는 경우엔 해상도의 열화는 없으나 플리커가 많이 발생하는 문제점이 있다.
따라서, 본 발명은 순차 주사신호를 비월 주사신호로 변환시 플리커를 감소시키고, 해상도의 열화 현상을 없앤 비월 주사신호를 표시할 수 있도록 하기 위하여 입력되는 순차 주사신호의 수평동기신호의 값을 카운트하고 그 카운트한 값에 따라 인접 라인평균방식을 선택하거나 서브 샘플링방식을 선택하는 방법으로 병행하여 신호 변환하도록 함으로써 플리커를 감소시키면서, 해상도의 열화 현상이 없는 비월 주사신호를 텔레비젼에 표시할 수 있도록 한다.

Description

신호 변환장치
제1도는 종래 인접 라인 평균방식을 이용한 신호 변환장치 구성도.
제2도는 종래 서브 샘플링 방식을 이용한 신호 변환장치 구성도.
제3도는 본 발명의 신호 변환장치에 대한 블록 구성도.
제4도는 제3도의 멀티플렉서에 제어신호를 공급하는 제어신호 발생기의 상세회로도.
제5도는 본 발명의 신호 변환방법에 대한 동작흐름도.
제6도 내지 제8도는 인접 라인 평균을 적용한 비월주사 발생방식 설명도.
제9도 내지 제11도는 서브 샘플링 적용한 비월주사 방식 설명도.
제12도 내지 제14도는 본 발명을 적용한 비월주사 방식 설명도.
* 도면의 주요부분에 대한 부호의 설명
31 : 브이지에이 신호 발생기 32 : 제1라인 메모리
33 : 제2라인 메모리 34 : 평균 연산기
35 : 멀티플렉서 36 : 쓰기, 읽기 클럭발생기
40 : 라인 메모리 41 : 차동 앰프
42 : 레벨 검출기 43 : 카운터
44 : 판단 로직부
본 발명은 순차 주사신호를 비월 주사신호로 변환하여 화상 표시장치에 표시하는 신호 변환장치에 관한 것으로, 특히 퍼스널 컴퓨터(PC)로부터 출력되는 순차 주사신호를 비월 주사신호로 변경하여 비월주사 표시장치인 일반 텔레비젼에 표시할 경우 수직 방향의 해상도 열화현상을 개선하고 플리커를 감소시키기 위한 신호 변환장치에 관한 것이다.
종래의 인접 라인 평균방식을 이용한 신호 변환장치의 구성은, 제1도에 도시된 바와 같이, 순차 주사신호를 발생시키는 브이지에이 신호발생기(1)와, 상기 브이지에이 신호발생기(1)로부터 발생되는 순차 주사신호를 입력되는 쓰기 및 읽기 클럭신호에 의해 1라인씩 지연시킨 출력하는 제1,2라인 메모리(2)(3)와, 상기 제1,2라인 메모리(2)(3)로부터 발생된 순차 주사신호에 대해 인접 라인평균을 실시하여 만들어진 비월 주사신호를 출력하는 평균 연산기(4)와, 상기 제1,2라인 메모리(2)(3)에 쓰기 및 읽기 클럭신호를 발생시키는 쓰기, 읽기 클럭 발생기(5)로 구성된다.
그리고, 종래 서브 샘플링방식을 이용한 신호 변환장치 구성은, 제2도에 도시된 바와 같이, 순차 주사신호를 발생시키는 브이지에이 신호발생기(20)와, 상기 브이지에이 신호발생기(20)에서 발생하는 순차 주사신호를 받아 쓰기 및 읽기클럭을 동기하여 서브 샘플링 실시하여 만들어진 비월 주사신호를 발생시키는 라인 메모리(21)와, 상기 라인 메모리(21)에 쓰기 및 읽기 클럭신호를 발생시키는 클럭 발생기(22)로 구성된다.
이와같이 구성된 종래기술에 대하여 상세히 살펴보면 다음과 같다.
먼저, 인접 라인 평균방식을 이용한 신호 변환에 대하여 제1도 및 제6도에 의거하여 살펴보면, 순차 주사의 출력신호가 제6도의(10)과 같이 수직방향으로 N 라인을 기준으로 -2,-1,0,+3,+4 라인에 영상신호가 크게 존재하고 그 외의 라인에는 신호의 성분이 작게 배치되어 있는 순차 주사신호가 지금 막 브이지에이 신호 발생기(1)에서 출력된다고 가정하고, 또한 쓰기, 읽기 클럭 발생기(5)는 쓰기 클럭신호(15)와 읽기 클럭신호(16)의 발생을 다음과 같은 관계를 가지고 있다고 가정하자.
첫째, 읽기 클럭신호(16)의 주파수는 쓰기 클럭신호(15)의 주파수의 반이다.
둘째, 제1라인 메모리(2)에 쓰기 실행은 매 라인 건너서 실시되는데, 우수필드 신호 발생시 순차 주사신호(10)의 짝수 라인(,,,-2,0,+2,+4‥‥)에 대하여 쓰기 실시되고, 기수필드 신호 발생시엔 순차 주사신호(10)의 홀수 라인(,,,,3,-1,+1,+3,,,,)에 대하여 쓰기 실시된다.
셋째, 쓰기 실행 후 읽기 실행은 1 라인 후 실시된다.
상기에서 1라인이라 함은 순차 주사신호를 기준으로 상측 라인과 하측 라인의 간격을 의미하는 것으로, 비월 주사신호를 기준으로는 상기 1라인은 0.5라인에 해당한다.
상기에서와 같은 조건을 가진 쓰기/읽기 클럭신호(15)(16)가 발생하면, 우수 필드 신호일 때 제1라인 메모리(2)는 제6도의(12)와 같은 신호를 출력한다. 즉, 순차 주사신호(10)의 짝수 라인인 -2 라인은 다음 라인인 -1라인에 출력시키고, 0,+4 라인의 신호는 각각 +1,+5 라인으로 각각 출력시킨다.
이 때 신호의 길이는 순차 주사신호의 길이의 2배에 해당되는데, 이는 쓰기, 읽기 클럭발생기(5)의 조건인 읽기 클럭의 주파수가 쓰기 클럭의 주파수에 비해 0.5배로 작기 때문이다.
한편, 기수필드 신호일 때, 제1라인 메모리(2)는 제6도의(12)와 같은 신호를 출력한다. 즉, 순차 주사신호(10)의 흘수 라인인 -1 라인은 다음 라인인 0라인에 출력시키고, +3 라인의 신호는 각각 4라인으로 출력시킨다.
이 때 신호의 길이는 순차 주사신호의 길이의 2배에 해당되는데, 이는 클럭 발생기(5)의 조건인 읽기 클럭의 주파수가 쓰기 클럭의 주파수에 비해 0.5배로 작기 때문이다.
또한, 쓰기, 읽기 클럭발생기(5)는 제2라인 메모리(3)의 쓰기 클럭신호(17)와 읽기 클럭신호(18)의 발생을 다음과 같은 관계를 가지고 있다고 가정한다.
첫째, 읽기 클럭신호(18)의 주파수는 쓰기 클럭신호(17)의 주파수의 반이다.
둘째, 제2라인 메모리(3)에 쓰기 실행은 매 라인 건너서 실시되는데, 우수필드 신호 발생시 순차 주사신호(10)의 홀수 라인(,,,-3,-1,+1,+3,+5‥‥)에 대하여 쓰기 실시되고, 기수필드 신호 발생시엔 순차 주사신호(10)의 짝수 라인(,,,,2,0,+2,+4,,,,)에 대하여 제2라인 메모리(3)에로 쓰기가 실시된다.
셋째, 쓰기 실행 후 읽기 실행은 2 라인 후 실시된다.
상기에서와 같은 조건으로 쓰기, 읽기 클럭발생기(5)에서 쓰기/읽기 클럭신호(17)(18)를 발생하면, 우수필드 신호일 때 제2라인 메모리(3)는 제6도의(13)와 같은 신호를 출력한다. 즉, 순차 주사신호(10)의 홀수 라인인 -1 라인은 2라인 지연 후 +1라인에 출력되고, +3 라인의 신호는 +5 라인으로 출력된다.
이 때 신호의 길이는 순차 주사신호의 길이의 2배에 해당되는데, 이는 쓰기, 읽기 클럭발생기(5)의 조건인 읽기 클럭의 주파수가 쓰기 클럭의 주파수에 비해 0.5배로 작기 때문이다.
한편, 기수필드 신호일 때, 제2라인 메모리(3)는 제6도의(13)와 같은 신호를 출력한다. 즉, 순차 주사신호(10)의 짝수 라인인 -2 라인은 2라인 지연 후 0라인에 출력되고, 0,+4 라인의 신호는 각각 +2,+6 라인으로 출력된다.
이 때 신호의 길이도 순차 주사신호의 길이의 2배에 해당되는데, 이는 클럭 발생기(5)의 조건인 읽기 클럭의 주파수가 쓰기 클럭의 주파수에 비해 0.5배로 작기 때문이다.
이상에서와 같이 우수필드 및 기수필드일 때 각각 제1라인 메모리(2)와 제2라인 메모리(3)를 통해 라인 지연된 신호(12)(13)가 출력되면, 평균 연산기(4)는 그 신호를 입력받아 평균하여 얻는 신호인 제6도의(14)와 같은 비월 주사신호를 출력한다.
즉, 우스필드의 경우엔 평균 연산한 신호인 -1 라인에서는 반감된 작은 파형이 발생하고, +1,+5의 라인에서는 큰 파형이 발생한다.
한편 기수필드의 경우, 0,+2,+4,+6 라인에서는 파형이 발생하는데 0 라인의 파형은 큰 파형이 발생하고, 그 외의 라인에서는 반감된 파형이 발생한다.
이렇게 하여 발생된 제6도의(14)에서와 같은 비월 주사방식을 가지고 있어서 일반 텔레비젼으로 표시가 가능한 신호가 되나 비월 주사신호(14)는 입력되는 순차 주사신호(10)와 비교하였을때 해상도가 열화되어 있음을 알 수 있다.
이와 같이 인접 라인평균 방식은 다소 해상도가 열화되나 플리커가 적다는 잇점을 가지고 있다.
플리커의 발생이 적은 것은 제6도에서 우수필드 및 기수필드일 때의 비월 주사신호(14)에서 보는 바와 같이 순차 주사신호(10)가 대칭적으로 변환된 비월 주사신호가 발생하기 때문이다. 즉, 순차 주사신호(10)의 -2,-1,0 의 3개 라인은 제6도의(14)의 우수필드 -1,+1과 기수필드 0,+2로 변환되고, 이들을 조합하여 발생되는 -1,0,+1,+2의 파형은 0 과 +1 을 중심으로 대칭의 형태를 취한다.
마찬가지로 순차 주사신호(10)의 +3,+4 라인은 제6도의(14)의 우수필드 +5 와 기수필드 +4,+6 으로 변환되고 이들의 조합으로 발생되는+4,+5,+6라인의 파형은 +5 라인을 중심으로 대칭의 형태를 취한다.
또한, 제7도와 제8도의 경우도 인접 라인평균 방식이 어떻게 비월 주사화하는지를 표시하고 있는 것으로, 이것의 산출 과정도 상기에서 설명한 방법과 동일하다.
다음으로 서브 샘플링 방식을 이용한 신호 변환에 대하여 제2도와 제9도에 의거하여 살펴보면, 순차 주사의 출력신호가 제9도의(200)에서와 같이 수직 방향으로 N 라인을 기준으로 -2,-1,0,+3,+4 라인에 영상 신호가 크게 존재하고 그 외의 라인에는 신호의 성분이 작게 배치되어 있는 순차 주사의 신호가 지금 막 브이지에이 신호발생기(20)에서 출력되고, 클럭 발생기(22)에서 쓰기 클럭신호(202)와 읽기 클럭신호(203)의 발생이 다음과 같은 관계를 가지고 있다고 가정하자.
첫째, 읽기 클럭신호(203)의 주파수는 쓰기 클럭신호(202)의 주파수의 반이다.
둘째, 따라서 라인 메모리(21)에 쓰기 실행은 매 라인 건너서 실시되므로, 우스필드 신호발생시 순차 주사신호(200)의 짝수 라인(,,,-2,0,+2,+4,,,)에 대하여 쓰기 실시되고, 기수필드 신호발생시 순차 주사신호(200)의 홀수라인(,,,-3,-1,0,+1,+3,,,)에 대하여 쓰기 실시된다.
셋째, 쓰기 실행 후 읽기 실행은 1라인 후 실시된다.
상기에서와 같은 세 가지 조건을 가진 쓰기/읽기 클럭신호(202)(203)가 발생하면, 우수필드일 때 라인 메모리(21)의 출력 신호는 제9도의(201)에서와 같이 1라인씩 지연시킴에 있어, 순차 주사신호(200)의 짝수 라인인 -2 라인은 -1 라인으로 출력시키고, 0,+4 라인의 신호는 +1,+5 라인으로 각각 발생시킨다.
한편, 기수필드일 때 라인 메모리(21)의 출력신호는 제9도의(201)에서와 같이 1라인씩 지연시키는데 홀수 라인인 -1 라인은 0 라인으로 출력시키고, +3 라인은 +4 라인으로 발생시킨다.
이상에서와 같이 서브 샘플링 방식은 순차 주사되는 출력신호를 번갈아가며 기수/우수로 나누어 비월 주사화한다. 즉, 우수필드의 경우 -3,-1,+1,+3,+5,,, 라인은 순차 주사신호(200)의 -4,-2,0,+2,+4 를 1라인 지연함으로써 발생하고, 기수필드의 경우도 -2,0,+2,+4 라인은 순차 주사신호(200)의 -3,-1,+1,+3 을 1라인 지연시킴으로써 발생한다.
이상에서와 같이 기수/우수필드일 때 제9도의(201)에서 나타난 바와 같이 비월 주사의 형식을 가지고 있어서 일반 텔레비젼으로 표시가 가능한 신호가 되며, 라인 메모리(21)를 통해 출력되는 비월 주사신호(201)는 입력되는 순차 주사신호(200)와 비교하면 해상도의 열화가 없음을 알 수 있다.
그러나, 이 방식은 플리커가 많이 발생하여 눈을 피로하게 하는 단점을 가지고 있는데, 플리커의 발생이 많은 것은 제9도의(201)에서 보는 바와 같이 순차 주사 신호가 비 대칭적으로 변환된 비월 주사신호가 발생하기 때문이다.
즉, 순차 주사신호(200)의 -2,-1,0 의 3개의 라인은 비월 주사신호(201)의 우수필드 -1,+1 과 기수필드 0으로 변환되고 이들의 조합으로 발생되는 -1, 0, +1 의 파형은 0을 중심으로 대칭의 형태를 취하고 있으나 순차 주사신호(200)의 +3,+4 라인은 비월 주사신호(201)의 우수필드 +5 와 기수필드 +4로 변환되고 이들의 조합으로 발생되는 +4,+5 라인의 파형은 비월 주사시 대칭성이 없이 번갈아 가며 주사되기 때문에 플리커가 많이 발생한다.
제10도와 제11도에 나타낸 경우도 서브 샘플링방식이 어떻게 비월주사화 하는지를 표시하고 있으며 이것의 산출 과정은 상기의 동작 설명과 동일하다.
그러나, 상기에서와 같은 종래기술에 있어서 인접 라인평균 방식을 사용하는 경우엔 플리커의 발생은 적지만 해상도가 열화되는 문제점이 있고, 서브 샘플링방식을 사용하는 경우엔 해상도의 열화는 없으나 플리커가 많이 발생하는 문제점이 있다.
따라서, 상기에서와 같은 종래의 문제점을 해결하기 위한 본 발명의 목적은 순차 주사신호를 비월 주사신호로 변환시 플리커를 감소시키고, 해상도의 열화 현상을 없앤 비월 주사신호를 표시할 수 있도록 한 신호 변환장치를 제공함에 있다.
본 발명의 다른 목적은 순차 주사신호를 받아 인접 라인평균을 실시하여 제1비월 주사신호를 발생하고, 또한 상기 순차 주사신호를 받아 서브 샘플링을 실시하여 제2비월 주사신호를 발생하면, 제어신호 발생기에 의한 제어신호에 따라 상기 제1비월 주사신호 또는 제2비월 주사신호를 선택하여 이를 제3비월 주사신호로 하여 발생하도록 함으로써 플리커가 감소되고 해상도가 열화되지 않는 비월 주사신호를 텔레비젼에 표시할 수 있도록 한 신호 변환장치를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 장치 구성은, 순차 주사신호를 받아 인접 라인 평균을 실시하여 제1비월 주사신호를 발생하는 인접라인 평균방식의 비월 주사신호 발생기와; 순차 주사신호를 받아 서브샘플링 실시하여 제2 비월 주사신호를 발생하는 서브샘플링 방식의 비월 주사신호 발생기와; 상기 제1비월 주사신호와 제2비월 주사신호를 입력으로 하고, 제어신호에 따라 둘 중의 하나를 선택 출력하는 선택기와; 순차 주사신호를 입력받아 수직방향 신호폭이 2 이하면 선택기가 제1비월 주사신호를 선택하도록 제어신호를 발생하고 폭이 3 이상이면 제2비월 주사신호를 선택하도록 하는 제어신호 발생기로 구성한다.
상기에서 인접라인 평균방식의 비월 주사신호 발생기는, 제3도에 도시한 바와 같이, 순차 주사신호를 발생하는 브이지에이 신호발생기와; 상기 브이지에이 신호발생기로부터 발생되는 순차 주사신호를 입력되는 쓰기 및 읽기 클럭신호에 의해 1라인씩 지연시킨 비월 주사신호를 출력하는 제1,2라인 메모리와; 상기 제1,2라인 메모리에 쓰기 클럭신호와 읽기 클럭신호를 발생하는 클럭 발생기와; 상기 제1,2라인 메모리로부터 발생된 비월 주사신호에 대해 인접 라인평균을 실시하고 그 실시한 비월 주사신호를 출력하는 평균 연산기로 구성하고, 또한, 서브샘플링 방식의 비월 주사신호 발생기는 상기의 브이지에이 신호발생기와, 상기 브이지에어 신호발생기에서 발생하는 순차 주사신호를 받아 서브 샘플링 실시하여 비월 주사신호를 발생시키는 제1라인 메모리와, 상기 제1라인 메모리에 쓰기 및 읽기 클럭신호를 발생시키는 쓰기,읽기 클럭발생기로 구성한다.
그리고, 상기에서 제어신호 발생기의 구성은, 제4도에 도시한 바와 같이, 입력되는 순차 주사신호를 입력받아 1라인 지연하여 출력하는 라인 메모리(40)와; 상기 라인 메모리(40)에서 1라인 지연된 순차 주사신호와 입력 순차 주사신호를 각각 입력받고 그 차를 일정한 레벨로 증폭하여 출력하는 차동앰프(41)와; 상기 차동 앰프(41)를 통해 증폭된 신호의 차를 검출하고 그 검출된 신호차가 일정값 이상이면 카운트 증가신호를 발생하고 일정값 이하이면 카운트 리셋신호를 발생하는 레벨 검출기(42)와; 상기 레벨 검출기(42)에서 출력되는 신호에 따라 입력되는 순차 주사신호의 수평 동기신호를 카운트 또는 리셋시키는 카운터(43)와; 상기 카운터(43)를 통해 카운트한 값을 입력받고 그 값에 따라 라인간 평균실시 도는 라인 서브샘플링을 실시하도록 하는 선택 제어신호를 출력하는 판단 로직부(44)로 구성한다.
이와 같이 구성된 본 발명의 동작 및 작용효과에 대하여 상세히 설명하면 다음과 같다.
먼저, 제4도에 도시한 라인 메모리(40)에 순차 주사신호가 입력되면, 상기 라인 메모리(40)는 1라인 지연된 신호(401)를 차동 앰프(41)로 출력한다.
이 때 차동 앰프(41)는 라인 메모리(40)로부터 전달된 순차 주사신호와 입력 주사신호(400)를 입력받아 두 신호의 차를 구한 후, 그 신호차를 일정 레벨로 증폭하여(402)레벨 검출기(42)로 출력한다.
이에 상기 레벨 검출기(42)는 두 신호의 차를 검출하고 그 검출한 차이가 미리 지정한 값과 비교하여 미리 지정한 값보다 작으면 카운터(43)가 계속해서 카운트하도록 하는 카운트신호를 출력하고, 크면 상기 카운터(43)를 리셋시키는 리셋신호를 출력한다.
순차 주사신호중 수평 동기신호(404)를 카운트하는 카운터(43)는 수직 방향으로 동일 크기의 신호가 몇개 존재하는가의 정보를 발생하도록 하는 것으로, 예를들면, 제12도의(300)의 순차 주사신호에 대하여 -2,-1,0 구간에서는 3을 발생하고, +1,+2 구간에서는 2를 발생하고, +3,+4 구간에서는 2를 발생하도록 동작한다.
상기 카운터(43)의 출력신호(405)는 판단 로직부(44)에 입력되어 카운터값이 1 또는 2이면 선택 제어신호(303)를 제3도의 멀티플렉서(35)로 출력하여 제2라인 메모리(33)의 출력신호(302)를 선택하도록 하여 인접 라인평균 방식으로 비월주사화 하도록 하고, 카운트값이 3이상이면 멀티플렉서(35)가 제1라인 메모리(32)의 출력신호(301)를 선택하도록 하여 서브 샘플링방식으로 비월주사화 하도록 한다.
즉, 제12도의(300)에 나타낸 순차 주사신호에 대하여 -2,-1,0 구간에서는 서브 샘플링방식으로 비월 주사화하고, +1,+2 구간과 +3,+4 구간에서는 인접 라인평균 방식으로 비월 주사화한 신호를 발생하도록 한다.
이상에서와 같이 제3도의 멀티플렉서(35)로 입력되는 선택 제어신호(303)에 의해 상기 멀티플렉서(35)가 제1라인 메모리(32)를 통해 1라인 지연된 신호를 선택하여 평균 연산기(34)로 출력함에 따라, 평균 연산기(34)가 제1라인 메모리(32)의 출력신호(301)와 평균을 취한 비월 주사신호(304)를 발생하면 기존 방식의 서브 샘플링 방식과 동일한 출력을 발생한다.
마찬가지로, 멀티플렉서(35)로 입력되는 선택 제어신호(303)에 의해 상기 멀티플렉서(35)가 제2라인 메모리(33)를 통해 2라인 지연된 신호를 선택하여 평균 연산기(34)로 출력함에 따라, 상기 평균 연산기(34)가 제1라인 메모리(32)의 출력신호(301)와 제2라인 메모리(33)의 출력신호(302)에 대하여 평균을 취한 비월 주사신호(304)를 발생하면 기존 방식의 인접 라인평균방식과 동일한 출력을 발생한다.
이상에서와 같이 순차 주사신호의 조건에 따라서 인접 라인평균방식 또는 서브 샘플링방식을 선택하게 되면 플리커가 없고, 해상도가 열화됨이 없는 비월 주사신호를 텔레비젼에 표시할 수 있다.
즉, 제12도에 도시한 순차 주사신호(300)가 브이지에이 신호발생기(31)로부터 발생되면 선택 제어신호(303)에 의해 멀티플렉서(35)의 동작에 의해 순차 주사신호(300)의 라인 -2,-1,0의 라인은 서브 샘플링 방식으로 비월 주사화되고, 라인 +3,+4 의 라인은 인접 라인평균 방식으로 주사화된다.
이와 같이 동작함에 따라 제12도의 비월 주사신호(304)는 0 과 +5 라인을 중심으로 대칭성을 가지게 되므로 플리커의 발생이 없고, 또한 비월 주사신호(304)의 -1,0,+1 의 라인신호로 구성되는 비월 주사신호는 입력되는 순차 주사신호와 비교하여 해상도 열화가 하나도 발생하지 않음을 알 수 있다.
그러나, 비월 주사신호(304)의 +4,+5,+6 으로 구성되는 비월 주사신호는 순차 주사신호(300)의 +3,+4 와 비교하여 다소의 해상도 열화가 발생하였음을 알 수 있으나 전반적인 비교를 실시하기 위해 기수필드의 비월 주사신호(304)와 제6도에 나타낸 비월 주사신호(14)를 상호 비교하면 해상도 측면에서 본 발명의 방식이 더 좋다는 것을 알 수가 있다.
본 발명의 동작에 대하여 제5도에 도시한 흐름도에 의해 다시 한번 살펴보면, 입력되는 순차 주사신호와 라인 메모리를 통해 라인 지연된 신호를 비교하여 두 신호차가 미리 지정한 값보다 작으면 순차주사신호의 수평동기신호를 카운트하도록 하고 크면 리셋함에 있어 카운트한 값이 1 또는 2이면 선택 제어신호를 통해 입력되는 순차 주사신호에 대해 2라인 지연시킨 신호를 선택하도록 하여 인접 라인평균 방식으로 비월주사하도록 하고, 카운트값이 3이상이면 선택 제어신호를 통해 입력되는 순차 주사신호를 통해 1라인 지연시킨 신호를 선택하도록 하여 서브 샘플링방식으로 비월주사하도록 한다.
제13도와 제14도의 경우에도 어떻게 비월주사화 하는지를 나타내고 있고 이것의 산출 과정은 상기에서 설명한 동작과 동일하다.
상기에서와 같이 입력되는 순차 주사신호의 수평동기신호를 카운트하고 그 카운트한 값에 따라 인접 라인평균방식 또는 서브 샘플링방식을 이용하여 입력 순차 주사신호를 출력 비월 주사신호로 변환하여 텔레비젼에 표시하도록 함으로써 플리커가 감소하고, 해상도의 열화 현상이 없도록 한다.
이상에서 상세히 설명한 바와 같이 본 발명은 순차 주사신호를 비월 주사신호로 변환하여 화상 표시장치에 있어서 인접 라인평균방식을 이용할 경우의 해상도 열화 문제와 서브 샘플링방식을 이용할 경우의 플리커 발생 문제를 해결하기 위하여 입력되는 순차 주사신호의 수평동기신호의 값을 카운트하고 그 카운트한 값에 따라 인접 라인평균방식을 선택하거나 서브 샘플링방식을 선택하는 방법으로 병행하여 신호 변환하도록 함으로써 플리커를 감소시키면서, 해상도의 열화 현상이 없는 비월 주사신호를 텔레비젼에 표시할 수 있도록 한 효과가 있다.

Claims (3)

  1. 순차 주사신호를 비월주사신호로 변경하는 장치에 있어서, 상기 순차 주사신호를 입력받아 인접라인 평균을 실시하여 비월주사신호를 발생하는 제1비월주사신호 발생기와; 상기 순차 주사신호를 입력받아 서브샘플링 실시하여 비월주사신호를 발생하는 제2비월주사신호 발생기와; 상기 제1비월주사신호와 제2비월주사신호를 입력으로 하고, 제어신호에 따라 둘 중의 하나를 선택 출력하는 선택부와; 상기 순차 주사신호를 입력받아 수직방향 신호폭이 소정치 이하이면 상기 선택부가 제1비월주사신호 발생기 출력을 선택하고, 상기 수직방향 수직폭이 소정치 초과하면 제2비월주사신호 발생기 출력을 선택하여 출력하도록 제어하는 제어신호 발생기로 구성된 것을 특징으로 하는 신호 변환장치.
  2. 제1항에 있어서, 제어신호 발생기는 입력되는 순차 주사신호를 입력받아 1라인 지연하여 출력하는 라인 메모리와, 상기 라인 메모리에서 1라인 지연된 순차 주사신호와 상기 순차 주사신호의 차만큼 일정레벨로 증폭하여 출력하는 차동앰프와, 상기 차동앰프를 통해 증폭된 신호의 차를 검출하고, 그 검출된 신호차가 일정값 이상이면 카운트 증가신호를 발생하고, 일정값 이하이면 카운트 리셋신호를 발생하는 레벨 검출기와, 상기 레벨 검출기에서 출력되는 신호에 따라 상기 순차 주사신호의 수평동기신호를 카운트 또는 리셋시키는 카운터와, 상기 카운터를 통해 카운트한 값을 입력받고 그 값에 따라 라인간 평균실시 또는 라인 서브샘플링을 실시하도록 제어신호를 발생하는 판단 로직부로 구성된 것을 특징으로 하는 신호 변환장치.
  3. 제2항에 있어서, 판단 로직부는 카운터를 통해 카운트한 값이 1 또는 2이면 인접 라인평균방식을 3 이상이면 서브 샘플링방식을 실시하도록 하는 것을 특징으로 하는 신호 변환장치.
KR1019950040612A 1995-11-10 1995-11-10 신호 변환장치 KR0176860B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950040612A KR0176860B1 (ko) 1995-11-10 1995-11-10 신호 변환장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950040612A KR0176860B1 (ko) 1995-11-10 1995-11-10 신호 변환장치

Publications (2)

Publication Number Publication Date
KR970032060A KR970032060A (ko) 1997-06-26
KR0176860B1 true KR0176860B1 (ko) 1999-05-01

Family

ID=19433628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950040612A KR0176860B1 (ko) 1995-11-10 1995-11-10 신호 변환장치

Country Status (1)

Country Link
KR (1) KR0176860B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990065264A (ko) * 1998-01-10 1999-08-05 구자홍 액정표시장치에서의 언더 스캐닝 장치 및 그 방법

Also Published As

Publication number Publication date
KR970032060A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
KR100996216B1 (ko) 고품질 디인터레이싱 및 프레임 증배 회로와 방법
US6784942B2 (en) Motion adaptive de-interlacing method and apparatus
KR0146345B1 (ko) 수퍼임포즈장치
US20020012006A1 (en) Image display device and driver circuit therefor
MY126905A (en) Interpolation apparatus, and video signal processing apparatus including the same
KR19990031433A (ko) 스캔 컨버터 회로
KR960016535A (ko) 에이치디티브이(hdtv)의 영상 포맷 변환장치
US6191820B1 (en) Device and method for converting aspect ratio of video signal
KR0123919B1 (ko) 엔코더의 플리커 감소장치
US6674478B2 (en) Image processing apparatus, method and providing medium
JP2005167887A (ja) 動画像フォーマット変換装置及び方法
JP3398396B2 (ja) 映像信号処理回路
KR0176860B1 (ko) 신호 변환장치
US6417887B1 (en) Image display processing apparatus and method for converting an image signal from an interlaced system to a progressive system
US5831684A (en) Subpicture image signal vertical compression circuit
JP4339237B2 (ja) 順次走査変換装置
US7113222B2 (en) Method and apparatus for converting an interlace image to a progressive image
JP4328276B2 (ja) インターレーススキャン方式ビデオ信号補償方法及び装置
JP3259628B2 (ja) 走査線変換装置
JPH1098692A (ja) 画像表示装置
US20060023118A1 (en) System and method for accumulative stillness analysis of video signals
JP4551343B2 (ja) 映像処理装置、及び映像処理方法
JP2002247529A (ja) 順次走査変換装置
JP4356514B2 (ja) 映像信号処理装置
JPH05252486A (ja) 映像信号の走査変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100929

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee