JPS62159178A - 順次走査表示の適応ライン補間 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はテレビジョン表示とその制御に関するものであ
る。さらに特定すると、それはインターレースされた走
査よりもむしろ順次走査を持つテレビジョン表示に関連
している。

よく知られているように、テレビジョン画像は一般にイ
ンターレース走査によって発生されている。すなわち、
フレームを構成するフィールドの各ペアーに対して、第
２フィールドの各ラインは第１フィールドの引続くライ
ンの間のスペースに位置付けされる。このことは第１Ａ
図に例示されている。この図では、第１Ｂ図および第１
ｃ図におけると同様に、走査ラインのエツジビュー（ｅ
ｄｇｅｖｉｅｗ）が示され、矢印は光強度を示している
。第１Ａ図に例示されたインターレースパターンはライ
ン間フリッカ−（ｉｎｔｅｒｌｉｎｅ　ｆｌｉｃｋｅｒ
）　　となり、これは表示装置の寸法が大きくなるにつ
れてますます厄介になることが注意されている。他方、
第１Ｂ図には、隣接ライン平均化アルゴリズムを利用す
る順次走査が例示されている。順次走査において、各フ
ィールド内でラインが２つの引続く走査ラインの間で補
間され、水平走査はインターレース走査周波数の２倍で
起っている。ライン間フリッカ−の問題は軽減されてい
るが、光強度が最大から最小まで変化する所では、すな
わち第１Ｂ図に表示されたラインの頂上と底において、
垂直方向にスミアが存在する、すなわち鋭い輪郭がこわ
れることが特に注意されよう。最後に、第１Ｃ図は補間
されたラインが前のラインの単なる繰返しである順次走
査アルゴリズムを例示している。

このパターンは縦方向に伸ばされ、一方、ライン間フリ
ッカ−はなお存在することが注意されよう。

さらに、順次走査表示を行なうためにインターレース信
号を処理するもっと複雑でありかつ費用の掛かる方法が
知られている。これらはもし受入可能な画像とするなら
、全フィールド蓄積あるいはフレーム蓄積および動き検
出手段を必要とする。

本発明の目的は、全フィールド蓄積あるいは動き検出手
段無しで、隣接ライン平均化方法および繰返しライン法
の困難性に打克つことである。

本発明によると、順次走査テレビジョン信号はインター
レースされた受信テレビジョン信号に応じて発生される
。順次走査テレビジョン信号はインターレースされたテ
レビジョン信号の各フィールド中の順次ライン間で補間
されたラインを有している。補間されたラインに対する
データは次のようにして導かれている。すなわち、 すぐ前のフィールド中の画素値を表示する前のフィール
ド画素値データを蓄積するメモリが備えられている。

少なくとも一部分は蓄積フィールド画素値データの制御
の下に、決定論理回路は受信テレビジョンラインデータ
から補間データを発生する。複数のラインメモリがまた
備えられている。受信ラインデータはこれらのラインメ
モリの選択された第１のものに書込まれ、そして補間デ
ータは残りのラインメモリの中に入れられ、その双方と
も第１クロック周波数で行なわれる。ラインメモリから
の読出しは所定のシーケンスで、かつ第２クロック周波
数で起る。

本発明は、付加的な目的とその変形と共に、添付の図面
と結び付いた以下の説明を参照してさらに良く理解され
よう。

本発明の装置と方法において、順次走査表示を発生する
ために、直接にせよあるいは処理のあとにせよ、現在の
インターレースフィールドからの情報のみが使用されて
いる。補間されるべきライン（新しいライン）中の各画
素に対して、すぐ上およびすぐ下の画素値が、ある場合
には前のフィールド中の対応画素についての情報（あと
で説明される）と結び付いて決定される。この情報に基
いて、以下の事項の１つについて決定が行なわれる。

ｉ、第３Ａ図に例示されたように、「新しい」ラインの
上のラインからの画素情報を使用すること。

ｉｉ、第３Ｂ図に例示されたように、「新しい」ライン
の下のラインからの画素値を使用すること。

ｉｊ、第３Ｃ図に例示されたように、「新しい」ライン
の上のラインおよび下のラインからの画素値の平均を使
用すること。

上記のステップ３の代案として、上のラインおよび下の
ラインからの画素値の平均を用いる代りに、その値のい
ずれか１つを「新しい」ラインとして選ぶことができる
。

画素の値が上であるか下であるか、あるいは平均値が使
用されるべきかを決めることの根拠は議論されよう。メ
モリあるいは遅延素子が備えられ、これは以前のフィー
ルド中の各画素に対して例えば１ビツト値のような少数
のビットを使用可能にする（第４図の３６）。この１ビ
ツトは以前のフィールド画素値が所定の第１基準レベル
の上か下かどうかを表わしている。現在のフィールドで
、画素Ａ（上）とＢ（下）の値が比較され、もし差が所
定の第２基準レベルの上か下であるなら、以下のアルゴ
リズムによって決定がなされる。

ｉ、ｂａａ、および１ｂ−ａｌ＞基準レベル、および前
のフィールド画素値〉基準レベルなら、ｃ＝ｂにする。

ｉｉ、ａ＞ｂ、および１ｂ−ａｌ＞基準レベル、および
前のフィールド画素値〉基準レベルなら、ｃ＝ａにする
。

ｉｉｉ、ｂ＞ａ、および１ｂ−ａｌ＞基準レベル、およ
び前のフィールド画素値く基準レベルなら、ｃ＝ａにす
る。

ｉｖ、ａ＞ｂ、および１ｂ−ａｌ＞基準レベル、および
前のフィールド画素値く基準レベルなら、にする。

所定の第１および第２基準レベルが同じ基準レベルであ
ることが上に注意されている（第４図）。

さらに、ケースＶは、もしその差が基準レベルより小さ
いなら、画素ＡとＢの値の平均が取られることを示して
いる。別案として、上に述べられたように、Ｃの値、す
なわち「新しい」値はａあるいはｂのいずれかにされよ
う。この別の解は回路の具体化を簡単にしている。

基準レベルは実験的に決定される。それは、ｂとａの間
の差が正規のインターレース走査表示にライン間フリッ
カ−を生じさせるほど充分大きいところのレベル以下で
なくてはならない。

上述のアルゴリズムを利用する走査ラインのエツジビュ
ーは第２図に例示されている。第２図では、受信された
インターレース走査ラインは実線あるいは黒丸によって
示されており、一方、補間されたラインあるいは「新し
い」ラインは破線あるいは白丸である。例示のために、
フィールド１中の頂上のライン画素は低い画素値を有し
、一方、次の実線であるラインｂは高い画素値を有し、
ラインｂとラインａの大きさの間の差は基準値を越えて
いる。これらの状況の下で、フィールド０中の対応画素
ａ０の画素値がテストされる。この値は基準レベルを越
えるから、第１の「新しい」ライン画素、すなわちａ′
は画素すの値に等しい画素値を有している。次に、ライ
ンｂとラインＣを見ると、これらの画素間の大きさの差
は基準値より小さい。平均値はこのように使われ、これ
はこの場合、ｂあるいはＣのいずれかの値に等しい。

最後に、ラインＣとｂを見ると、２つの画素値の間の差
の大きさは再び基準レベルを越える。フィールド０中の
対応する画素値が基準レベルより大きいから、新しい画
素Ｃ′はラインＣと同じ値をとる。結果としてのパター
ンは、ライン間フリッカー１伸長（ｓｔｒｅｔｃｈ）お
よび垂直スミアを持っていないことが分ろう。

以下に示す真理値表は上述のアルゴリズムを具体化して
いる。この真理値表では、 もし上の基準レベルなら、Ａ＝前のフィールドの画素レ
ベルの値、であり、もし下ならＡ＝Ｏである。

Ｂ＝上のラインと下のラインの間の現在のフィールド画
素レベル遷移の符号、であり、１は十を意味し、０は−
を意味している。

Ｃ＝上のラインと下のラインの間の現在のフィールドの
画素レベル遷移の大きさ、であり、もし基準レベルの上
なら１、もし下なら０である。

Ｆ＝もっと上のライン画素値かもっと下のライン画素値
の選択、であり、上側に対しては１、下側に対してはＯ
である。

Ａ　　　　　Ｂ　　　　　　ＣＦ ｌ　　　　１　　　　１　　　１ １　１あるいは０　０　１あるいはＯ ｏ　　１あるいは０　０　１あるいはＯ真理値表の最後
の２つのエントリーはドントケア−条件（ｄｏｎ’　ｔ
　ｃａｒｅ　ｃｏｎｄｉｔｉｏｎ）を表わしており、こ
こで、Ｃ＝０なら出力は１かＯのいずれかであることが
できる。

従って　Ｆ＝ＡＢＣ＋ＡＢＣ となる。

このことは第５図に例示された決定ブロックで実現され
ている。第５図では、参照番号１０は入力Ａ、Ｂ、Ｃを
有するアンドゲートを規定している。

その出力、すなわちＡＢＣはオアゲート１２の第１人力
に印加されている。オアゲート１２の第２人力はアンド
ゲート１４の出力に接続されている。アンドゲート１４
は３つの入力、すなわちＡ、Ｂ、Ｃを有している。オア
ゲート１２の出力は信号Ｆである。

これは順次、ラッチ１６に印加され、これは第４図を参
照して説明されるようにクロックパルスによってクロッ
クされている。

本発明の適応ライン補間フィルタを具体化する装置は第
４図に示されている。インターレースされたビデオ入力
信号はライン周波数ｆイを持つものと仮定され、一方、
順次走査出力は周波数２ｆｕで動作することが留意され
なければならない。と言うのは、順次ライン表示は各フ
ィールドで２倍の数のラインを含んでいるからである。

さて第４図を参照すると、インターレースされたビデオ
入力信号は端子２０に印加されている。端子２０は１つ
のラインメモリ２２に接続され、その出力はセレクタス
イッチ２４の第１端子、走査変換器２６の第１人力、お
よび差分回路２８の第１人力に接続されている。差分回
路２８の第２人力およびセレクタスイッチ２４の第２端
子はまた入力２０に接続されている。差分回路２日は２
つの出力を有し、第１出力は第１人力と第２人力に印加
された信号間の差の符号を表わし、第２出力はこの差の
大きさに対応している。差の大きさを表わす出力は比較
器３０の１つの入力に印加され、その第２人力は基準レ
ベル信号を受信している。差の符号を表わす出力は決定
論理回路３２の第１人力に印加され、その第２人力は比
較器３０の出力を受信している。決定論理回路３２の出
力は、破線Ｆによって示されたように、セレクタスイッ
チ２４のセレクタアームの位置を制御する。セレクタア
ーム２４は走査変換器２６の第２人力に接続されている
。

端子２０はさらに比較器３４に接続され、その第２人力
はまた基準レベル信号を受信する。比較器３４の出力は
ハーフライン遅延３５を通して画素毎に１ビツトでフィ
ールドストア３６に接続され、これはＮＴＳＣ標準では
２６２．５ＴＶラインに等しい遅延を示している。フィ
ールドストア３６の出力は決定論理回路３２に接続され
ている。

走査変換器２６は４つの１ラインメモリ３８．４０゜４
２、４４を含んでいる。走査変換器２６の第１人力はセ
レクタスイッチ４６の共通端子に接続され、そのセレク
タアームはラインメモリ３８の入力とラインメモリ４０
の入力をラインメモリ２２の出力に交互に接続する。走
査変換器２６の第２人力はセレクタスイッチ４８によっ
て、スイッチ４６のセレクタアームの運動と同期して、
ラインメモリ４２とラインメモリ４４に交互に接続され
る。

ラインメモリ３８と４０の出力はセレクタスイッチ５０
を通して第１走査出力端子５２に接続され、一方、ライ
ンメモリ４２と４４の出力はセレクタスイッチ５４を通
して第２走査出力端子５６に接続される。端子５６と５
２における信号は、その共通端子が走査変換器２６の出
力６０を形成しているセレクタスイッチ５８によって、
ライン周波数の２倍で交互に読出されている。

上に述べられた装置の動作は第６図を参照して説明され
よう。

インターレースされたビデオ入力信号は端子２０に印加
される。従って、それはラインメモリ２２の出力におけ
る１ラインによって遅延されたように現われる。このこ
とは第６図の上の２つのラインに描かれている。直接の
信号は遅延された信号と共に差分回路２８に印加され、
そこで差の符号と大きさが決定される。比較器３０が設
定され、かつ好ましい実施態様では比較器３４に印加さ
れたのと同じ基準レベルである基準レベルは、正規のイ
ンターレースされた表示でライン間フリッカ−を生ずる
レベルに依存している。同時に、第１ラインを構成する
画素値は比較器３４に直列に印加される。

値が基準レベルよりも大きいと、「１」がフィールドス
トア３６の対応する位置に蓄積される。値が基準レベル
より小さいと、「０」が蓄積される。

標準フィールド遅延間隔に加えて、ライン間隔の半分だ
け遅延されるべき特定の画素の蓄積を遅延３５が生ずる
ことに注意すべきである。このことは、さしあたり、前
のフィールド画素ビット値が決定論理回路３２の入力と
して要求されることを許容している。

スイッチ２４は決定論理回路３２の出力に応答する。

その最大スイッチング速度は従って画素サンプル速度で
ある。第６図を参照すると、スイッチ４６と４８が同期
して動作することが示されている。装置は第２ライン間
隔で動作しており、すなわちラインＢが到来するものと
仮定されよう。第６図のラインＡで例示されたように、
この全ライン間隔の間全体でスイッチ４６と４８が下の
位置にあるから、ラインＢからの情報はラインメモリ４
０の中に蓄積され、一方、ラインＢにすぐ続く補間され
たラインに対するデータはラインメモリ４４に蓄積され
ている。

同時に、スイッチ５０と５４は上の位置にあるから、読
出しはラインメモリ３８と４２から起る。そこに蓄積さ
れたデータはラインＡのデータおよびラインＡに続く補
間されたラインのデータにそれぞれ対応しよう。スイッ
チ５８は上述のスイッチに同期してスイッチされるが、
しかしこれは２倍の速度である（第６図のライン５）。

このようにしてラインメモリ３８は書込み時間間隔の最
初の半分の間で読出され、一方、ラインメモリ４２から
の補間されたデータは残りの半分の間で読出される（ラ
イン８と９）。

第３ライン間隔に対して、スイッチが今や第４図で示さ
れた位置以外で同じ動作を繰返す。換言すれば、各入力
ライン間隔において、遅延されたラインのデータはライ
ンメモリ３８かラインメモリ４０のいずれかで蓄積され
、一方、このラインに続く補間されたデータはそれぞれ
ラインメモリ４２と４４に蓄積される。ラインメモリの
読出しは、受信データでなくそれらのメモリからのライ
ン周波数の２倍、および書込み周波数の２倍で起る。

端子６０における出力は第６図のライン１２に例示され
ている。圧縮されたラインデータは同様に圧縮された補
間されたデータと交互する。適当な処理のあとの端子６
０の出力は表示装置を駆動するのに用いられている。そ
の結果、表示装置は標準インターレース表示装置と同様
にフィールド毎に２倍の数のラインを有している。

本発明の特に簡単な方法と装置によって、ライン間フリ
ッカ−と垂直スミアが除去されているテレビジボン画像
を得ることが可能なことはこのように明らかである。さ
らに、何の動き検出回路が必要とされない。と言うのは
、すべての使用されたデータは現在のフィールドからで
あり、前のフィールドデータは、次に続くラインかある
いは前のラインからのデータが補間されたラインに対し
て使用されるべきかどうか決定することにのみ使用され
ているからである。

本発明は特に好ましい実施例で例示されているにもか＼
わらず、それに限定するつもりはない。

動作と構成の多くの変形は当業者に対して起るであろう
し、クレームで示されたような発明に含まれよう。

（要　約） 画素づ−（ｐｉｘｅｌ−ｂｙ−ｐｉｘｅｌ）に基いて、
補間ラインがインターレースされたテレビジョン信号の
各フィールドの水平ライン間に作られている。補間され
るべき各画素に対して、補間された画素のすぐ上と下に
位置している同じフィールドの画素が比較されている。

もしこの２つの値の間の差が所定の差を越えるなら、す
ぐ前のフィールドの対応する画素の値に基いて、より大
きいかより小さい画素の値が補間された画素について選
ばれている。

もし２つの画素の値の間の差が基準値より小さいと、２
つの値あるいは２つの値の平均のいずれかは補間された
画素の値として使用されよう。

【図面の簡単な説明】

第１Ａ、ＩＢ、ＩＣ図は順次走査を作るためにインター
レーステレビジョン信号を処理する従前の技術方法を例
示している。 第２図は本発明の方法を用いた順次フィールドの走査ラ
インのエツジビューである。 第３図は本発明による画素づ−の処理を例示する線図で
ある。 第４図は本発明による装置を例示する略図である。 第５図は第４図の決定論理ブロックの略図である。 第６図は第４図の装置の動作を例示する時間線図である
。 １０、１４・・・アンドゲート　　１２・・・オアゲー
ト１６・・・ラッチ　　　　　　　２０・・・端子２２
・・・ラインメモリ ２４・・・セレクタスイッチあるいはセレクタアーム２
６・・・走査変換器　　　　　２８・・・差分回路３０
・・・比較器　　　　　　　３２・・・決定論理回路３
４・・・比較器　　　　　　　３５・・・ハーフライン
遅延３６・・・フィールドストア

Claims (1)

1. 【特許請求の範囲】 １、直前の第２テレビジョンフィールドによってインタ
   ーレースされた第１テレビジョンの第１および第２ライ
   ンの間で補間されるべき新しいテレビジョンライン中の
   画素に新しい画素値を発生する方法において、 上記の第１テレビジョンフィールド中の上 記の新しい画素に対して第１および第２位置で第１およ
   び第２画素をそれぞれ選択し、上記の第１および第２画
   素はそれぞれ第１および第２画素値を有し、 上記の第１および第２画素値を結合し、か つそれらの間の関係を表示する第１信号を発生し、かつ 少なくとも一部分は上記の第１信号に基い て、上記の新しい画素値を構成するために上記の第１お
   よび第２画素値の１つを選択すること、 の各ステップを具える方法。 ２、上記の第１および第２画素はそれぞれ上記の第１テ
   レビジョンフィールド中の上記の新しい画素のすぐ上の
   画素およびすぐ下の画素である特許請求の範囲第１項に
   記載の方法。 ３、上記の第１および第２画素値を結合する上記のステ
   ップが上記の第１画素値を上記の第２画素値から引算す
   るステップを具え、上記の第１信号は差信号を構成し、
   上記の差信号は上記の第１画素値と第２画素値の間の上
   記の差が所定の差を越える場合に第１差分値を有し、か
   つ上記の第１画素値と第２画素値の間の上記の差分値が
   上記の所定の差より少ない場合に第２差分値を有する特
   許請求の範囲第２項に記載の方法。 ４、上記の第２テレビジョンフィールド中に対応的に位
   置している画素の値を表示する蓄積値を発生するステッ
   プを具え、こゝで上記の選択ステップは、少なくとも一
   部分は上記の蓄積値に基いて上記の新しい画素値を構成
   するために上記の第１画素値あるいは第２画素値の選択
   を具える特許請求の範囲第３項に記載の方法。 ５、上記の蓄積値を発生する上記のステップが、上記の
   対応的に位置している画素の上記の画素値を所定の基準
   値と比較するステップを具え、かつ上記の対応する画素
   値がそれぞれ少なくとも上記の所定の基準値に等しいか
   少ない場合に第１あるいは第２蓄積値を発生する特許請
   求の範囲第４項に記載の方法。 ６、上記の選択ステップが、上記の第１蓄積値と上記の
   第１差分値が同時に存在することに応じて上記の新しい
   画素値を構成するために上記の第１画素値と第２画素値
   の大きい方を選択するステップを具える特許請求の範囲
   第５項に記載の方法。 ７、上記の選択ステップは、上記の差信号が上記の第１
   差分値を有し、かつ上記の蓄積値が上記の第２蓄積値で
   ある場合に、上記の第１画素値と第２画素値の小さい方
   の選択を具える特許請求の範囲第５項に記載の方法。 ８、すぐ前の第２フィールドによってインターレースさ
   れた第１フィールドを有するインターレースされた受信
   テレビジョン信号に応じて順次走査テレビジョン信号を
   発生する装置であって、上記の順次走査テレビジョンが
   上記のインターレースされたテレビジョン信号の上記の
   第１フィールド中の順次ライン間で補間されたラインを
   有するものにおいて、 水平ラインデータを含む上記のインターレ ースされたテレビジョン信号を受信する受信手段、 上記の第２フィールド中の画素値を表示す る、前のフィールド画素値データを蓄積する第１メモリ
   手段、 少なくとも一部分は上記の前のフィールド 画素値データの制御の下に、上記の受信ラインデータか
   ら補間データを発生する上記の受信手段に接続さた決定
   論理手段、 複数のラインメモリ手段、 第１クロック周波数で、上記の受信ライン データを上記の複数のラインメモリの選択された第１の
   ものに書込み、かつ上記の補間データを上記の複数のラ
   インメモリの選択された第２のものに書込む手段、およ
   び 所定の順序で、かつ第２クロック周波数で 複数のラインメモリ手段からラインデータと補間データ
   を読出す手段、 とを具える装置。 ９、遅延されたラインデータを作るところの、１つのラ
   イン間隔によって上記の受信ラインデータを遅延させる
   上記の受信手段に接続された遅延手段、 上記の遅延されたラインデータと上記の受 信ラインデータの間の差を意味する差信号をを作るため
   に上記の受信手段と上記の遅延手段に接続された手段、
   および 上記の差信号を上記の決定論理手段に印加 する手段、 を具え、それにより上記の決定論理手段は上記の前のフ
   ィールド画素値データと上記の差信号の制御の下で動作
   するところの、特許請求の範囲第８項に記載の装置。 １０、上記の差信号が、上記の遅延ラインデータと上記
   の受信ラインデータ間の差の大きさを表示する絶対値の
   信号、および上記の差の符号を意味する符号信号を具え
   る特許請求の範囲第９項に記載の装置。 １１、上記の複数のラインメモリが第１、第２、第３お
   よび第４メモリを具え、 かつこゝで、上記の書込み手段は、上記の 所定の第１水平ライン周波数で上記の第１ラインメモリ
   と第２ラインメモリとを交互に上記の遅延手段に接続す
   る手段、および上記の第３ラインメモリと第４ラインメ
   モリ間を相互接続する手段、少なくとも一部分は上記の
   決定論理手段の制御の下で上記の遅延ラインデータある
   いは上記の受信ラインデータを上記の第３ラインメモリ
   あるいは第４ラインメモリに選択的に印加するための上
   記の受信手段および上記の遅延手段を具える特許請求の
   範囲第１０項に記載の装置。 １２、上記の書込み手段は、上記の遅延ラインデータを
   上記の第１ラインメモリ手段あるいは第２ラインメモリ
   手段にそれぞれ書込むことと同期して、上記の第３ライ
   ンメモリ手段あるいは第４ラインメモリ手段を交互に選
   択するラインメモリセレクタ手段、および上記のライン
   メモリセレクタ手段に接続された手段、上記の決定論理
   手段の制御の下で遅延されたラインデータあるいは受信
   ラインデータを上記のラインメモリセレクタ手段に選択
   的に印加する上記の遅延手段と上記の受信手段を具える
   特許請求の範囲第１１項に記載の装置。